TWI344206B - Thermal treatment for bonding interface stabilization - Google Patents
Thermal treatment for bonding interface stabilization Download PDFInfo
- Publication number
- TWI344206B TWI344206B TW096115394A TW96115394A TWI344206B TW I344206 B TWI344206 B TW I344206B TW 096115394 A TW096115394 A TW 096115394A TW 96115394 A TW96115394 A TW 96115394A TW I344206 B TWI344206 B TW I344206B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- seconds
- product
- scope
- item
- Prior art date
Links
- 230000006641 stabilisation Effects 0.000 title 1
- 238000011105 stabilization Methods 0.000 title 1
- 238000007669 thermal treatment Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 37
- 238000005496 tempering Methods 0.000 claims description 19
- 230000007547 defect Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 5
- 238000006243 chemical reaction Methods 0.000 claims 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 claims 1
- 244000046052 Phaseolus vulgaris Species 0.000 claims 1
- 238000004151 rapid thermal annealing Methods 0.000 claims 1
- -1 urgency Substances 0.000 claims 1
- 230000037303 wrinkles Effects 0.000 claims 1
- 238000000926 separation method Methods 0.000 description 9
- 239000012212 insulator Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
- Adhesives Or Adhesive Processes (AREA)
Description
1344206 八、發明說明： 換頁 【發明所屬之技術領域】 ^發明是關於用於在一底材上產生包含一半導體材料薄層之構造之方 法，其步驟包含： 在一施體底材的厚度範圍内產生一脆化區域； -鍵結施體底材與一支撐底材； 在脆化區域的層級分離施體底材，以將一部分的施體底材轉移至支 撐底材上，並於後者之上形成該薄層； 對包含了支撐底材上薄層之構造進行熱處理，以穩定薄層與支撐底 材之間的鍵結界面。 _ 本發明亦關於由此製程所獲得的結構。 【先前技術】 ^亡所，的方法型式已廣為人知；例如，其為智能切割7 martCutT 方法，後者對應於本發明的一較佳實施例模式。 出版社”的所著之“絕緣體上碎技術： 的材料苐2版”帛50與51胃中，可獲得關於智能切割™方法的|匕田 郎。 、' f法可有利地在-支撐底材上產生包含半導體材料騎 絕緣體上半導體)型式結構，其中在騎與支撐底 士等方法所得結構可應用於微機電、光學與/或光電領域，並与 層利用為形成元件的主動層。 疋將溥 薄層巧支撐底材間的鍵結界面之穩定性被證實是為必要的，盆 所仔結構呈現符合本㈣朗領域之要求與驗之機械與電£特^刀離後 气，=§ :此可確保薄層與支樓底材之間的強力附著。若無 形成電子元件之其後續步驟，便有會導致薄層在鍵結界面&、層之處發生脫 5 f344206 年月日修耳替換頁 刖已有注思$,j ’若未進行至少強化鍵，结界面的處理，依據智 A #型式方法所形成的結構，若於分離之後即直接浸泡於HF浴中， 闕在結構周緣之處，於彳細數微米分離，或甚至造 成溥層的完全分離。 面階層處的鍵結品f，可能會改變薄層中載體的行為。為 了確保々人滿思且可再現的電性效果，鍵結界面之穩定因此是為必要的。 ί f形ΐ結構的剝離(c丨eavage)並使用侧咖型態溶液(在Si〇2/Si界面的例 不破禮ίϋ秒)而蝴鍵結界面’是有可能將一薄層/支撑底魏結界面的 性的。若是界面未穩定或是穩定性不佳，則_便可以 面，明顯數量的缺陷’或甚至造成界面的完全 右疋界面穩定完美，則便無明顯缺陷。 f精Ϊ2 2術咖？刻後’ 一旦藉由掃描式電子顯微鏡(SEM)於，例 士寬度各為3微米的三個範圍内觀察鍵結界面，且在每一範 到〉、於或等於1個的缺陷數量’則本發明便認為界面是屬正確穩定# Si定在每3個範圍(寬度為3微求）中呈現零缺陷的界面，將被視為是屑完 度為3微米）中呈現一個缺陷的界面被視為弱穩定。狄而，在 本發月的應用領域中，此種弱穩定將可證實是可令人滿意的。、 最後 定〇 在母個範圍（覓度為3祕米）中呈現超過一個缺陷的界面將被視為不穩 2丄?\气f，uried0xide’包埋氧化物)氧化物/石夕si界面，其是為完美 匕並t何缺，。另一方面’圖1b代表80脚Si界面，其i充^ f 氧化物層與Sl底材之間呈現缺陷區域以，此▲陷區域 π由Wnght姓刻賴示的缺陷(以SEM觀察每個範圍的缺陷數目超 ^，界面穩定_，已有局㈣料方法被提出。览㈣力神 理。 a甚至疋在鍵t步驟之月”在一表面與/或另-表面進行準備處 增加施體底材(準確地說是薄層的施體底材)與支撐底材 之間的鍵、.福而強化鍵結。鍵結強化是微觀現象，且鍵結能^ 1344206
Aur換頁
Maszara刀片技術’而以機械方式加以量測。 :曰1 — 月由 W.P· Maszara 發表於 J· Electrochem. Soc.第 138 卷第 1冊中回顧.以晶儿鍵結的絕緣體上覆石夕」一文中有所描述。 使得鍵結界面穩定；穩定是—種微觀現象，其反映 述，底材間原子鍵結(共價鍵結)的均質建立。如上所 以姓刻i可s化學S被顯ίίί非常局部性地，藉由使用Wright溶液加 換句話說’穩定鍵結界面必須呈現高鍵結能，但是反之則未然。 處理是於至少⑽叱的溫度下對分離後得到的結構進行數 此種長時間熱處理的型式在後續說明中稱為「穩定回火」。 tint, 構暴露在溫度U00°c下兩小時。 ^疋回火C 3將/刀離後所得到的結 此外，可參考文件US6,403,450，其代表著穩定回火的一個範例。 |而’包含此長_穩定回纽穩定鍵結表面轉決方法並不完全令人滿 再者，由於其實施所需要的設置，穩定回* 質。事實上，當溫度超過HXKTC時底材上薄層的品 置（已知為「船形容器」）之間接觸點的東诚；尹用以支撐結構的裝 可產生「滑線」型式缺陷。末钱層處典型出現限制區域，因而 Γ344206 年月日修正替換頁 4〇α«-3 ； \ \~— 再者，顯示當穩定回火結合其他熱處理(例如結合US 2〇〇5/〇〇4284〇 所長:出的快速熱回火)時，薄層品質退化現象(例如由於滑線產生之故)合被 i 的iii此—結合造成了，的《、限制：其 ^此’本技藝中^要有另一種技術，可用於在溫度至少100(rc的爐具 數小時的分離後穩定回火，以及更精確而言，需要—種使薄^ 移所至的支撐紐之_鍵結界_定化的麟，且的轉 【發明内容】 ίί:托产本發明為此目的提出-種用於在-底 材上產生包3 — +導體材料溥層之構造之方法，其步驟包含： _ - 在一施體底材的厚度範圍内產生一脆化區域； • 鍵結施體底材與一支撐底材； • ίίίί域‘將一部分的施體底材轉移至支 -薄層之構造進行熱處理’以穩定薄層與支撐底 iKiJ穩视轉_熱處理錄储減行—0讀速熱回火 此方法之某些較佳但非限定性質的要點係如下述： - 分離後，此方法更包含有將薄層薄化的步驟； 在决速熱回火其中之第-次之操作之後執行薄化步驟； 薄化步驟包含在溫度小於或等於100(rc之下進行一次熱處理操作； I 的結構在_與_間，較 構之統後，妨去氧化崎除氧化猶過程中所 1344206 作而 缚化步驟係在該兩次快速熱回火操^之間進行; 1200 至 歸，从魏含有料所要鍵結 其曝露於«的期間為5至6G秒之間，並且較佳為約％秒： 其電黎係藉由於每單位表面使用15〇至moo⑺似/ 2 750遷射頻功率而啟勘爾咖，且較佳為約 繼所獲得的結構曝露於溫度實質上等於 C且期間為5至6〇秒之間，較佳者為約3〇秒而進行； 【實施方式】 處之分離而獲得 先前已產生一脆化區域之 中，其深度接近或大於所要轉移的薄層成於威底材的厚度範圍 而後藉由施體底材與支舰制之緊密接^分子附著而達成鍵結。 其後，典型藉由熱與/或機械注入，施體底材即 比^ ^ ^ 以將部分的紐底㈣輕狀紐±，纽於後者離，， 再者，根據本發明的方法包含一熱處理步驟， 結構，以供穩定薄層與支撑底材之間的鍵結界面了、 細獲得的 9 1344206 feo月3气修手替換頁 較門定處理步驟-段 進行回火超過騎】_的溫度 得呈,的穩定界面應被理解為是指在wright =v驟的如了其她者是結合在分離之後所進行的—_顧化步驟。 的薄層具有戶支揮底材上的薄層之厚度降低，以使最終結構 除此之外，應注意的是， 操作過程巾，薄化步财是錢續的rta 薄化步驟，其較佳者，作非 薄化的^非限讀者，係在歡熱處理步驟之後執行。 氧化物層)而^佳進行^的氧化熱處理(其在薄層上形成一声 成的氧蝴 佳者為95(TC之溫度。 ^ J 正替換頁 =意的是，在低於或等於謂叱之溫度下進行薄化可使滑線的產生受到 例 ^化^^並不，於氧化/去氧化之實施例；其亦可利用 長時間的穩定回火，可以執行至少兩 :此處之兩次RTA猶，係在高於料穩定回火所進行的溫 1000。?溫 之執行，其各進行30秒，且溫度為巾可代之以兩次RTA操作 並磁賊熱收支 -於超過1200C的溫度，典型為高至約125〇〇c ;及/或 -操作期間超過5秒，典型為達6〇秒。 在此第一實施例的較佳變化範圍内，薄 間進行。薄化在此係藉由在等於、ff是f * RTA操作之 再進行去氧化而進行 次專於1000c的溫度下執行熱氧化且其後 根據本發明方法的一第二較住营你々，丨，甘较6 合之執行而加以替代f h例，、穩疋回火的步驟係利用與下列結 - 在分離之前，進行一鍵結能量強化步驟，以及 袁藉由執订至少一次快速熱回火操作而進行的鍵結界面 其1前執行，其並係由對所欲鍵結的 1344206 年月_曰修正替換頁 ㈣Ssis 频氧化 或供應底爾於同樣理“經氧化與/ 暴露於電裝的期間為5至6〇秒；典_ 3〇 #。 進行乾侧所使狀習知Sf可，皮子式姓刻的裝置。微電子領域S =可以容許進行RIE (反應性離子_ 電黎處理可於真空腔室中或甚至是Α氣壓力之下進行。 在腔室中導入純氣體(典型為〇2，且 -,-Β Λ , ί ? 鄉咖，其方式。立丨二二 佳為約 750 材，為100-2000 W範圍，典型為H)對' 〇〇 mm直徑曰曰圓形式的底 S 處 其 理進行rta型快速熱回火， 去S 薄:3St ^到第二實施例的一般說明，本發明發現，在分離之前所執行的 ====之後透過—次快速熱回火步驟之進行而易於“ 因^，其熱收支量低於第一實施例範圍内的RTA回火者的RTA回火，直 進行便成為可能。第二實施例的RTA回火因此便可能較快(如以上所述“ 例子），或是其進行溫度可以低於第一實施例RTA回火的溫度。 此外’第二實施例的範圍内’藉由進行比第一實施例範圍内所需操作數目 更少的一些快速熱穩定回火操作以高度穩定鍵結界面便成為可能;;當在第 12 1344206 ^ 年月曰修正替換頁 •貫施例範圍内證實需要兩RTA操作以高产轉 400. 3,1 · 施例範圍内，典麵僅需要進行續結界鱗’在第二 因此，圖2a-2c說明了鍵結界面之穩定且其分別表示： 5 3c執订省知的穩定回火兩小時而高度穩定的氧化物/
矽界面(同圖la); • Ϊ二進行兩次似 C溫度下熱氧化所進行的薄化步驟；〃 了於低於或等於1000 S。。;合 於分離前鍵結能量強化職度穩定的氧化物純化祕，而 ί美:其 所得到的穩定性經證實可以滿足本發明的顧^的存在亚非不利，因為 Ϊί漿進行的操作(例如較佳的_薄’ 進行的步驟(二二 :ί'ί SS5 «；〇b 化/RTA以 【圖式簡單說明】 本發明之其他要點及優點，在參_關式_以下非限雛質實例的較 佳實施例讀細說明後，將可更為明顯，其t，除了先前所討論的圖13與 lb外，圖2a顯示藉由執行習知的穩如火所歡的鍵結界面而圖^2。 則各自顯不藉由執仃依據本發财法的—可能實施例而獲致的穩定鍵結界 13 1344206 面0 【主要元件符號說明】
Claims (1)
1344206 九、申請專利範圍 年月日修正替換頁 •^· Ο, 1 4- 1.在一底材上包含有一薄層半導體材料之一構造之製作方法，豆和令： a) 在一施體底材的厚度内產生一脆化區域； 八 b) 將施體底材鍵結至一支撐底材； 上之 成包含有在《底材 間繼壯_與支撑底材之 e)利用在低於1〇〇〇 C的溫度下執行的一次熱處理操作而薄化該薄層。 ^广請^範®^員之方法’其更包含將(i)施體底材之一曝露面盘⑹ 支撐底材之一曝鉻面，兩者中之至少其一，於鍵結步驟前 達成施體練對支舰材_結。 & 之下以 約^Hi專利範圍第2項之方法，其中其對電装之曝露時間係在約5秒至 4. 如申請專利範圍第3項之方法，其中其對電紫之曝露時間係約邛秒。 5. 如申請專利範圍第2項之方法，其中電漿包含由氣，急， 前述氣體之混合氣體所減之群組巾所選定之至少m组成 至約65〇〇tn气項之方法，其中該至少一種氣態組成係以約50似⑴ 至約500 seem之間的流率引入容納有該矽構造的一反應腔内。 内以7在if V ’τ其中該至少—種氣態組成被引入反應腔 門以在腔内建立約1GmTQrr至約·抓时之間的平均氣體壓力。 内該至少-種氣態組成被引八反應腔 以每1方其中電㈣之施加以對所要處理之表面 並H 約 w/cm至約_通細2之間的射頻功率而啟始 面以每單項之方2法’其中電皱之施加係以對所要處理之表 面以母早位表面積施加約· mw/cm2的射頻功率而啟始並維持。处 1】·如^專利範圍第2項之方法，其中對於·麵直徑晶圓形式之底 15 T344206 修正替換頁 年月曰修i 電漿之施加係以約100瓦至約2000 曰1的射頻功率而啟始並維持。 w· 申請專利範圍第2項之方法，苴中斜於如η 材’ /、電紅施加係以約5〇〇瓦的射頻功▲、而啟=&〇持咖直徑晶圓形式之底 )7 L A w 士… 的一個 如申請專利範圍第丨 •個選定翻内之缺陷不多於〃中其•之鍵結界面在约3_寬度 :之^:J 鍵用3)在近接於鍵結界 立之八價鍵結而被整備檢視其缺陷。’·、° | ^顯露出橫越鍵結界面的未建 進行化學餘刻，專利乾圍第14項之方法，其中鍵結界面係以賴特(Wright)溶液 ^翻I哪15項之紐，其嫩界蝴—&⑽界面。 & I =_16項之方法，其_刻編行約十秒鐘。 的—個選定範i内Siiii項之方法，其中其穩定之鍵結界面在約3_寬度 之方法，其t其穩定之鍵結界面在各約3/m 21. 如申請專利範圍第 約12〇〇。€下執行約5秒至約60 夺間Γ中該至少—次快速熱回火操作係在 22. 如申請專利範圍第 、 約120(TC下執行約3〇秒的時之方法，其中該至少-次快速熱回火操作係在 23. 如申請專利範圍筮 操作之間進行。 工、之方法’其中該薄化步驟係在兩次快速熱回火 从如申請專利範圍第23項之方法，其中該 25.如申請專利範圍第^括-人乾蝕刻步驟。 的姓刻氣體内的所進行的回火項之方法’其中該薄化步驟包括在含有氯化氫酸 16 1344206 孤如申請專利範園第μ項之方法，射該薄“ Lloia^!!：1： 100(TC之間的溫度下所進行的半導體構造之氧化。^，驟包括在約8〇crc至約 27.如申請專利範圍苐26項之方法’其中該薄化步驟包括在約95〇t>c的、w 度下所進行的半導體構造之氧化。 、]'咖 28.如申請專利範圍第27項之方法，其更包含半導體表面之去氧化以將每 匕步驟期間所形成的氧化物層去除掉。 “ 29.如申請專利範圍第1 〇 c下執行約5秒至約60 項之方法，其中一第二次快速熱回火操作係在約 秒的時間。〃
30.依據申請專利範圍第i項之方法所製作之z產品。 儿如申請專利範圍第30項之產品’其中该康品係為—電子元件 2.如申清專利视圍第3〇項之產品，其中该虞品係為一光學元件 33.如申請專利範圍第3〇項之產品，其中該廣品係為一光電元件
17
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0606440A FR2903809B1 (fr) | 2006-07-13 | 2006-07-13 | Traitement thermique de stabilisation d'interface e collage. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200805625A TW200805625A (en) | 2008-01-16 |
| TWI344206B true TWI344206B (en) | 2011-06-21 |
Family
ID=37745927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096115394A TWI344206B (en) | 2006-07-13 | 2007-04-30 | Thermal treatment for bonding interface stabilization |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US8216916B2 (zh) |
| EP (2) | EP2256798A1 (zh) |
| JP (1) | JP2008021992A (zh) |
| KR (1) | KR100890792B1 (zh) |
| CN (1) | CN101106073B (zh) |
| FR (1) | FR2903809B1 (zh) |
| SG (1) | SG139621A1 (zh) |
| TW (1) | TWI344206B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2895563B1 (fr) * | 2005-12-22 | 2008-04-04 | Soitec Silicon On Insulator | Procede de simplification d'une sequence de finition et structure obtenue par le procede |
| FR2903809B1 (fr) * | 2006-07-13 | 2008-10-17 | Soitec Silicon On Insulator | Traitement thermique de stabilisation d'interface e collage. |
| US9406574B1 (en) | 2007-08-09 | 2016-08-02 | Cypress Semiconductor Corporation | Oxide formation in a plasma process |
| US8119538B1 (en) * | 2007-08-09 | 2012-02-21 | Cypress Semiconductor Corporation | Oxide formation in a plasma process |
| EP2161741B1 (en) * | 2008-09-03 | 2014-06-11 | Soitec | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density |
| FR2938119B1 (fr) * | 2008-10-30 | 2011-04-22 | Soitec Silicon On Insulator | Procede de detachement de couches semi-conductrices a basse temperature |
| FR2938118B1 (fr) * | 2008-10-30 | 2011-04-22 | Soitec Silicon On Insulator | Procede de fabrication d'un empilement de couches minces semi-conductrices |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| FR2989516B1 (fr) | 2012-04-11 | 2014-04-18 | Soitec Silicon On Insulator | Procede de fabrication d'une structure soi mettant en oeuvre deux rta |
| CN111312852B (zh) * | 2019-11-26 | 2020-10-20 | 中国科学院上海微系统与信息技术研究所 | 氧化镓半导体结构、日盲光电探测器及制备方法 |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3332137A (en) * | 1964-09-28 | 1967-07-25 | Rca Corp | Method of isolating chips of a wafer of semiconductor material |
| US3355636A (en) * | 1965-06-29 | 1967-11-28 | Rca Corp | High power, high frequency transistor |
| US3997381A (en) * | 1975-01-10 | 1976-12-14 | Intel Corporation | Method of manufacture of an epitaxial semiconductor layer on an insulating substrate |
| FR2542500B1 (fr) * | 1983-03-11 | 1986-08-29 | Thomson Csf | Procede de fabrication d'un dispositif semiconducteur du type comprenant au moins une couche de silicium deposee sur un substrat isolant |
| US4649627A (en) * | 1984-06-28 | 1987-03-17 | International Business Machines Corporation | Method of fabricating silicon-on-insulator transistors with a shared element |
| US4794217A (en) * | 1985-04-01 | 1988-12-27 | Qing Hua University | Induction system for rapid heat treatment of semiconductor wafers |
| US4601779A (en) * | 1985-06-24 | 1986-07-22 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| US4704785A (en) * | 1986-08-01 | 1987-11-10 | Texas Instruments Incorporated | Process for making a buried conductor by fusing two wafers |
| US4771016A (en) * | 1987-04-24 | 1988-09-13 | Harris Corporation | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor |
| JPH0729911A (ja) | 1993-07-07 | 1995-01-31 | Toshiba Corp | 半導体基板とその製造方法 |
| JPH09260618A (ja) | 1996-03-19 | 1997-10-03 | Nippon Telegr & Teleph Corp <Ntt> | Ｓｏｉ基板の製造方法 |
| JP3325793B2 (ja) | 1996-03-22 | 2002-09-17 | 三洋電機株式会社 | 非晶質半導体及びその製造方法並びに光起電力装置 |
| US5985742A (en) * | 1997-05-12 | 1999-11-16 | Silicon Genesis Corporation | Controlled cleavage process and device for patterned films |
| US6236454B1 (en) * | 1997-12-15 | 2001-05-22 | Applied Materials, Inc. | Multiple beam scanner for an inspection system |
| FR2777115B1 (fr) * | 1998-04-07 | 2001-07-13 | Commissariat Energie Atomique | Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede |
| JPH11307472A (ja) * | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP3697106B2 (ja) | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| CN1155074C (zh) * | 1998-09-02 | 2004-06-23 | Memc电子材料有限公司 | 从低缺陷密度的单晶硅上制备硅-绝缘体结构 |
| JP2000124092A (ja) | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP3951487B2 (ja) | 1998-12-25 | 2007-08-01 | 信越半導体株式会社 | Ｓｏｉ基板及びその製造方法 |
| JP3911901B2 (ja) | 1999-04-09 | 2007-05-09 | 信越半導体株式会社 | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 |
| EP2259299A1 (en) * | 1999-10-14 | 2010-12-08 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing SOI wafer, and SOI wafer |
| FR2827078B1 (fr) * | 2001-07-04 | 2005-02-04 | Soitec Silicon On Insulator | Procede de diminution de rugosite de surface |
| JPWO2003046993A1 (ja) | 2001-11-29 | 2005-04-14 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP4307825B2 (ja) | 2002-08-28 | 2009-08-05 | リンテック株式会社 | 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法 |
| US20040060899A1 (en) * | 2002-10-01 | 2004-04-01 | Applied Materials, Inc. | Apparatuses and methods for treating a silicon film |
| JP4670224B2 (ja) * | 2003-04-01 | 2011-04-13 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| JP2005005674A (ja) * | 2003-05-21 | 2005-01-06 | Canon Inc | 基板製造方法及び基板処理装置 |
| FR2855908B1 (fr) | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince |
| JPWO2005022610A1 (ja) | 2003-09-01 | 2007-11-01 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
| JP4419147B2 (ja) * | 2003-09-08 | 2010-02-24 | 株式会社Ｓｕｍｃｏ | 貼り合わせウェーハの製造方法 |
| US7713838B2 (en) * | 2003-09-08 | 2010-05-11 | Sumco Corporation | SOI wafer and its manufacturing method |
| EP1542275A1 (en) * | 2003-12-10 | 2005-06-15 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | A method for improving the quality of a heterostructure |
| JP4730581B2 (ja) | 2004-06-17 | 2011-07-20 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP2006013179A (ja) | 2004-06-28 | 2006-01-12 | Sumco Corp | Ｓｏｉウェーハの製造方法 |
| WO2006070220A1 (en) | 2004-12-28 | 2006-07-06 | S.O.I.Tec Silicon On Insulator Technologies | Method for obtaining a thin layer having a low density of holes |
| JP4934966B2 (ja) * | 2005-02-04 | 2012-05-23 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
| FR2895563B1 (fr) * | 2005-12-22 | 2008-04-04 | Soitec Silicon On Insulator | Procede de simplification d'une sequence de finition et structure obtenue par le procede |
| FR2896619B1 (fr) * | 2006-01-23 | 2008-05-23 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite a proprietes electriques ameliorees |
| FR2903809B1 (fr) * | 2006-07-13 | 2008-10-17 | Soitec Silicon On Insulator | Traitement thermique de stabilisation d'interface e collage. |
-
2006
- 2006-07-13 FR FR0606440A patent/FR2903809B1/fr active Active
-
2007
- 2007-04-19 US US11/788,292 patent/US8216916B2/en active Active
- 2007-04-30 TW TW096115394A patent/TWI344206B/zh active
- 2007-05-28 SG SG200703822-7A patent/SG139621A1/en unknown
- 2007-05-29 US US11/807,686 patent/US7863158B2/en active Active
- 2007-06-07 CN CN2007101096088A patent/CN101106073B/zh active Active
- 2007-06-12 KR KR1020070057483A patent/KR100890792B1/ko active IP Right Grant
- 2007-06-21 JP JP2007164156A patent/JP2008021992A/ja active Pending
- 2007-07-12 EP EP10177181A patent/EP2256798A1/fr not_active Withdrawn
- 2007-07-12 EP EP07112311A patent/EP1879225A1/fr not_active Withdrawn
-
2011
- 2011-06-06 US US13/153,709 patent/US8461018B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| SG139621A1 (en) | 2008-02-29 |
| US8216916B2 (en) | 2012-07-10 |
| US20110233720A1 (en) | 2011-09-29 |
| JP2008021992A (ja) | 2008-01-31 |
| CN101106073B (zh) | 2012-05-30 |
| FR2903809B1 (fr) | 2008-10-17 |
| EP2256798A1 (fr) | 2010-12-01 |
| CN101106073A (zh) | 2008-01-16 |
| EP1879225A1 (fr) | 2008-01-16 |
| US7863158B2 (en) | 2011-01-04 |
| FR2903809A1 (fr) | 2008-01-18 |
| US20080014713A1 (en) | 2008-01-17 |
| US20080014718A1 (en) | 2008-01-17 |
| KR100890792B1 (ko) | 2009-03-31 |
| KR20080007094A (ko) | 2008-01-17 |
| US8461018B2 (en) | 2013-06-11 |
| TW200805625A (en) | 2008-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI344206B (en) | Thermal treatment for bonding interface stabilization | |
| EP1559138B1 (fr) | Procede de formation d'une zone fragile dans un substrat par co-implantation | |
| JP4479010B2 (ja) | 半導体基板の熱処理方法 | |
| JP6160617B2 (ja) | ハイブリッド基板の製造方法及びハイブリッド基板 | |
| JP4977999B2 (ja) | 貼合せ基板の製造方法及びその方法で製造された貼合せ基板 | |
| JP5064692B2 (ja) | Ｓｏｉ基板の製造方法 | |
| TWI545614B (zh) | 低溫下分離半導體層之方法 | |
| EP2993686B1 (en) | Method for producing hybrid substrate | |
| US9076840B2 (en) | Method for manufacturing a bonded SOI wafer | |
| JP2009501440A (ja) | 厚い絶縁層の粗さを減少させるための方法 | |
| WO2003092041B1 (en) | Method for fabricating a soi substrate a high resistivity support substrate | |
| TW200913128A (en) | Method for manufacturing SOI wafer | |
| JP2000294470A (ja) | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 | |
| TW200847329A (en) | Strained silicon on insulator (SSOI) with layer transfer from oxidized donor | |
| WO2009101979A1 (ja) | Ｓｏｉ基板の表面処理方法 | |
| TW200822199A (en) | Method for producing bonded wafer | |
| TWI355711B (en) | Method of producing simox wafer | |
| CN101241835A (zh) | 贴合晶片的制造方法 | |
| JP3327180B2 (ja) | Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ | |
| WO2014017368A1 (ja) | Ｓｏｓ基板の製造方法及びｓｏｓ基板 | |
| JP5493343B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2012519372A (ja) | ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法 | |
| TW201826402A (zh) | 用於平滑絕緣體上半導體底材表面之方法 | |
| CN110739214A (zh) | 一种减少注入损伤制备soi的方法 | |
| TW201743367A (zh) | 貼合式晶圓的製造方法 |