CN101106073B - 用于稳定结合界面的热处理 - Google Patents
用于稳定结合界面的热处理 Download PDFInfo
- Publication number
- CN101106073B CN101106073B CN2007101096088A CN200710109608A CN101106073B CN 101106073 B CN101106073 B CN 101106073B CN 2007101096088 A CN2007101096088 A CN 2007101096088A CN 200710109608 A CN200710109608 A CN 200710109608A CN 101106073 B CN101106073 B CN 101106073B
- Authority
- CN
- China
- Prior art keywords
- thin layer
- temperature
- support substrates
- rapid thermal
- donor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010438 heat treatment Methods 0.000 title claims description 18
- 230000000087 stabilizing effect Effects 0.000 title description 16
- 238000004026 adhesive bonding Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 230000008569 process Effects 0.000 claims abstract description 7
- 238000004151 rapid thermal annealing Methods 0.000 claims description 48
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 13
- 238000009832 plasma treatment Methods 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 230000013011 mating Effects 0.000 claims description 2
- 230000002708 enhancing effect Effects 0.000 claims 2
- 239000000463 material Substances 0.000 abstract description 3
- 238000007669 thermal treatment Methods 0.000 abstract description 2
- 238000000137 annealing Methods 0.000 description 27
- 238000000926 separation method Methods 0.000 description 16
- 230000002950 deficient Effects 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000004626 scanning electron microscopy Methods 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 2
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- 206010019332 Heat exhaustion Diseases 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004320 controlled atmosphere Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Recrystallisation Techniques (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及一种制造在衬底上包括半导体材料的薄层的结构的方法，包含以下步骤：在施主衬底的厚度中产生脆性区域；将施主衬底和支撑衬底进行结合；在脆性区域的水平面上分离施主衬底，以将施主衬底的一部分转移到支撑衬底上以在后者上构成薄层；在分离后对该结构进行热处理，以稳定薄层和支撑衬底之间的结合界面，这样操作可以避免薄层中出现滑移线。
Description
技术领域
本发明涉及一种在衬底上制造包含半导体材料薄层的结构的方法，包括以下步骤：
在施主衬底的厚度中制备脆性区域；
将施主衬底和支撑衬底进行结合；
在脆性区域的水平面上分离施主衬底，将施主衬底的一部分转移到支撑衬底上以在该支撑衬底上构成薄层；
对在支撑衬底上具有薄层的该结构体进行热处理，以稳定薄层和支撑衬底之间的结合界面。
本发明还涉及到由该工艺所得到的结构。
背景技术
以上提及的这种方法为众所周知，比如Smart CutTM法，它对应于本发明的一种优选实施方式。
关于Smart CutTM法的其他细节见文献“Silicon-on-InsulatolTechnology：Materials to VLSI，2nd Edition”，Jean-Pierre Colinge著，Kluwer Academic Publishers，第50-51页。
这些方法可以方便地在支撑衬底上制造包含半导体材料的薄层的结构，尤其是对于绝缘层插在薄层和支撑衬底间的绝缘体上硅(SeOI；Semiconductor on Insulator)型的结构。
由这些方法得到的结构用于微电子应用、光学和/或光电子领域，薄层典型地用作有源层以形成器件。
薄层和支撑衬底之间的结合界面的稳定性是必需的，以使分离后得到的结构呈现出与本发明的应用领域的需求和规范相一致的机械特性和电气特性。
特别是该方法确保了薄层和支撑衬底间的强粘合性。如果没有这种粘合性的话，在形成电子部件的后续步骤中存在的风险有可能导致薄层在结合界面的水平面上发生剥离。
在这一方面表明，在没有至少对结合界面进行强化处理的情况下，直接在分离后将根据Smart CutTM法形成的结构浸没入HF池中，会导致薄层在结构边缘部分的径向分离超过几微米，甚至薄层整体分离。
另外，结合接合的水平面处的结合质量很有可能改变薄层中载流子的行为。为了确保得到满意的和可重现的电气性能，很有必要使结合界面稳定。
可以通过制造结构的裂面并用Wright型溶液蚀刻结合界面(对于SiO2/Si界面大概需要10秒钟)来描述薄层/支撑衬底结合界面稳定性是否恰当。如果结合界面不稳定或者稳定性很差，那么蚀刻会在界面的水平面处揭示出很多缺陷，甚至造成界面的完全腐蚀。相反地，如果结合界面非常稳定，就不会出现缺陷。
更确切地说，本发明认为一旦正确地稳定了结合界面，通过扫描电子显微镜(SEM)观察Wright蚀刻后的结合界面，比如观察3个区域，每个区域宽度为3μm，平均每个区域中的缺陷数量小于等于1。
3个区域(每个宽度为3μm)都没有出现缺陷的结合界面被认为是完全稳定的。
每个区域(每个宽度为3μm)出现1个缺陷的结合界面认为是弱稳定的。尽管如此，这种弱稳定性还是满足本发明相关应用领域的。
最后，每个区域(每个宽度为3μm)出现多于1个缺陷的结合界面被认为是不稳定的。
附图1a表示完全稳定的且没有任何缺陷的BOX(埋入氧化物)氧化物/硅Si界面。另一方面，附图1b表示不够稳定的BOX/硅Si界面，表示了在Box氧化物层和Si衬底间的缺陷区域Zd，这个缺陷区域Zd表现出Wright蚀刻出现的缺陷(根据SEM观察其数量远多于1个缺陷/区域)。
部分解决方法被提出来解决结合界面稳定性问题。这些方法推荐在施主衬底和支撑衬底间产生“强”结合，典型地通过在结合阶段和分离阶段之间热注入(heat injection)，或者甚至在结合阶段之前对被结合界面的一个和/或另一个进行预处理。
这些方法可以通过增加施主衬底(以及薄层)和支撑衬底间的结合能来强化结合。结合强化是一个微观现象并且结合能可以用机械方法测量，比如用Maszara刀片(blade)技术。
这项技术的描述可参见“Silicon-On-Insulator by Wafer Bonding：A Review，”by W.P.Maszara，in J.Electrochem.Soc.，Vol.138；No.1，January1991。
但这些解决方法不能使得结合界面稳定；稳定性是一个微观现象，它反映了在安装在整个界面上的两个衬底之间的原子键(共价键)的均匀建立。如前所述，这些共价键只要没成键，哪怕是局部的，就会通过Wright溶液蚀刻以化学方式表现出来。
换句话说，稳定的结合界面需要表现出高结合能，但是反之却不成立。
为了使薄层和支撑衬底之间的结合界面产生真正的稳定性，当前典型的做法是对分离并将薄层从施主衬底移到支撑衬底后得到的结构进行热处理。
更确切地说，这种热处理是将分离后得到的结构在至少1000℃的温度下进行数小时的炉内退火。
这种长持续时间的热处理在接下来的说明中被称为“稳定性退火”。
举个例子，就SiO2/Si结合而言(SiO2层典型地形成于施主衬底的表面，用来在薄层和Si支撑衬底之间起到绝缘层的作用)，稳定性退火包括将分离后得到的结构体在1100℃的温度下暴露2小时。
另外，可以参看文献US6,403,450，其中记载了稳定性退火的例子。
尽管如此，实施如此长持续时间的稳定性退火来稳定结合界面的方法，其效果并不能完全令人满意。
首先，薄层可能无法承受数小时的炉内稳定性退火。举个例子，这种应用于硅薄层约束的退火很可能在薄层的厚度中产生位错型缺陷从而导致约束的松弛。
另外，稳定性退火是一个长时间(数小时)的操作，结果造成大量热量消耗(温度/持续时间对)问题。因此，稳定性退火使得制造在支撑衬底上具有薄层的结构的工艺变得复杂，并且增加了这种结构的生产成本。
再者，稳定性退火很可能因其实现所需的装置导致这种在支撑衬底上具有薄层的结构的质量降低。事实上，当温度超过1000℃的时候，由于约束区的出现很可能产生“滑移线”型缺陷，约束区一般位于结构体和装置(被称为“舟”)之间的接触点末端的水平面上，该装置用于支撑炉内的结构体。
此外，有证据表明这种薄层质量下降现象(比如因产生滑移线)会在稳定性退火和其他热处理方法结合起来使用时被加重(比如与快速热退火结合起来用的时候，见文献US2005/0042840)。这种组合事实上会产生最终联合起来降低薄层的质量的持续的热源约束。
因此需要有一种技术来替代在温度至少1000℃的炉内实施数小时的分离后稳定性退火，更确切地说，需要一种技术，它允许使薄层和其上被转移了所述薄层的支撑衬底间的结合界面稳定化而不存在上面提到的这些缺点。
发明内容
本发明旨在迎合这种需要并提出了一种方法来制造一种在衬底上具有半导体材料的薄层的结构，包括以下步骤：
在施主衬底的厚度中产生脆性区域；
将施主衬底和支撑衬底进行结合；
在脆性区域的水平面上分离施主衬底，以将施主衬底的一部分转移到支撑衬底上以在支撑衬底上形成薄层；
在分离后对该结构体进行热处理，以稳定薄层和支撑衬底之间的结合界面；
其特征在于：用于稳定结合界面的热处理步骤通过执行一次或多次快速热退火操作的方式进行。
本方法一些特点如下，但不只限于此：
在分离后，本方法还包括减薄薄层的步骤；
减薄步骤在第一次快速热退火操作之后执行；
减薄步骤包括在温度小于等于1000℃下执行的热处理操作；
减薄步骤的热操作是对分离后得到的结构进行的氧化，其操作温度为800℃～1000℃，优选是950℃；
在对分离后得到的结构进行氧化之后，接着执行脱氧操作以去除在氧化过程中形成的氧化层；
通过执行至少两个快速热退火操作来进行用来稳定结合界面的热处理步骤，而在这两个快速热退火操作之间执行减薄步骤；
对分离后得到的结构在大致1200℃～1250℃温度下以持续时间为5～60秒的条件执行快速热退火操作；
此外，这个方法还包括在分离之前执行增强结合能的步骤，和执行至少一次快速热退火操作来实现稳定结合界面的热处理步骤；
增强结合能的步骤在结合之前执行，并包括对被结合表面的一个和/或另一个的等离子处理；
暴露在等离子下的持续时间为5～60秒，优选为30秒左右；
应用单位表面射频功率为150～2800mW/cm2之间的射频装置来引发并保持等离子，优选为750mW/cm2左右；
以使分离后得到的结构处于温度大致等于1200℃且持续时间为5～60秒的方式进行快速热退火操作，持续时间优选为30秒左右。
附图说明
图1a表示完全稳定的且没有任何缺陷的BOX(埋入氧化物)氧化物/硅界面。
图1b表示不够稳定的BOX/硅界面以及在BOX氧化物层和Si衬底间的缺陷区域Zd。
图2a是通过在1100℃下持续两小时的现有的稳定性退火获得的高度稳定的氧化物/硅界面(与图1a相似)。
图2b是根据第一实施方式的优选变化例的稳定的氧化物/硅界面，进行了2次在1200℃的温度下持续30秒的RTA操作，在其间插入了在小于或等于1000℃的温度下热氧化而实现的减薄步骤。
图2c是根据第一实施方式的优选变化例的高度稳定的氧化硅/硅界面，在分离前进行了等离子处理以增强结合能，在分离后接着进行一系列RTA(1200℃/30秒)以及在温度小于或等于1000℃下的热氧化减薄。
具体实施方式
通过下面对本发明优选实施方式的详细描述，并结合非限定性的例子以及参照附图，本发明其他方面、目标和优点将更加清楚，除附图1a和1b在前面已经讨论过外，附图2a给出了以实施现有的稳定性退火方法的方式稳定的结合界面，而附图2a-2c均给出了通过实施依据本发明的实施方式得以稳定的结合界面。
前面已经解释过，本发明涉及在支撑衬底上具有半导体材料的薄层的结构的制造，这个薄层通过在已在厚度中产生了脆性区域的施主衬底的水平面上进行分离来获得。
可以以接近或大于要被转移的薄层厚度的深度在施主衬底的厚度中产生脆性区域，其方法为通过注入原子种或者形成多孔层或甚至其他任何可以使施主衬底中的机械结合局部地变脆的方法。
然后通过施主衬底和支撑衬底间的紧密接触以及分子粘着来实现结合。
然后在脆性区域的水平面上将施主衬底进行分离，一般通过热注入和/或机械注入，从而使得施主衬底的一部分转移到支撑衬底上并在支撑衬底上形成薄层。
此外，本发明的方法包括对分离后得到的结构进行用以使薄层和支撑衬底之间的结合界面稳定的热处理步骤。
更确切地说，本发明主要针对一项使结合界面稳定的技术，这项技术不需要依靠稳定性退火，也就是说不需要在至少1000℃的温度下进行数小时的炉内退火。
因此，本发明提出了在分离后进行一次或多次RTA(快速热退火)类操作来实现稳定结合界面的热处理步骤。
申请人注意到，通过一种特别意外的方式可以稳定结合界面，其实施热稳定性处理的时间明显短于目前所认为所必需的时间(典型地在超过1000℃的温度下退火超过30分钟)。
需要提醒的是，稳定的结合界面就本发明而言可理解为结合界面在经Wright蚀刻后通过SEM显微镜观察到的微观缺陷密度小于密度界限，典型为1个缺陷/区域(宽度为3μm)。
在本发明的范围内，快速退火可以在现有的用于执行快速热退火的炉内实行的。快速退火也可以在外延装置中实行。
快速退火是在受控气氛中进行的。可以是包括氢和氩混合物的气氛，纯氩气氛，纯氢气氛，乃至包含氯化氢的气氛。
通常，以这样的方式实施的RTA操作的热量收支大于最小的热量收支(持续时间/温度对)。RTA温度典型地必须保持在1000℃以上并持续大约几秒到几分钟的时间。
稳定化步骤优选与减薄薄层的步骤一起在分离步骤后执行。
这个减薄步骤特别使得被转移到支撑衬底上的薄层的厚度被减小到最终结构所需要的厚度。
另外，注意到除了所谓的减薄功能外，减薄步骤还因其平滑作用而制备了薄层的表面，特别是为后续的RTA操作。
减薄步骤优先但不排它地在稳定性热处理步骤后实行。
优选通过对薄层进行氧化热处理(从而在薄层上形成氧化物层)，然后执行脱氧操作(以去除氧化过程中形成的氧化物层；比如，将此结构浸入到10％或20％的氢氟酸溶液中数分钟)来实行减薄步骤。
例如，氧化可以通过在气态氧中加热该结构来实现。无论如何，热氧化要在温度小于或等于1000℃的条件下实现；比如在800℃～1000℃的温度下，优选在950℃的温度下。
将会看到，在小于等于1000℃的温度下进行减薄的行为可以限制滑移线的产生。
减薄步骤并不只限于氧化/脱氧方式；也可以用其他方式实行：比如对薄层进行干法蚀刻，即通过在小于等于1000℃的温度下在蚀刻气体(比如，HCl)中进行退火。
依据本发明的方法的第一优选实施方式，长持续时间的稳定性退火被进行至少两次RTA操作所取代。
更确切地说，这里两次RTA操作的实行温度比现有的稳定性退火操作的实行温度更高。
以通过将分离后得到的结构暴露在1100℃的温度下达2小时来实现现有的Si/Si结合界面的稳定为例，在本发明中执行两次RTA操作，每次持续30秒，实行温度为1200℃。
然而，需要注意的是对于每次RTA操作，本发明并不局限于这种热量收支(30秒/1200℃)，还对RTA操作的执行有影响：
温度高于1200℃，典型地可达约1250℃；和/或
持续时间多于5秒，典型地可达60秒。
在第一实施方式的优选变化例的范围内，薄层减薄步骤在每次RTA操作之间执行。减薄是通过在小于或等于1000℃温度下进行热氧化并紧接着进行脱氧来实现的。
依据本发明的方法的第二优选实施方式，稳定性退火步骤被替代为执行以下操作：
在分离前执行增强结合能的步骤，以及
在分离后进行至少1次快速热退火操作来实现结合界面的稳定化。
优选在结合之前进行增强结合能的步骤，该步骤包括对被结合界面的一个和/或另一个进行等离子处理。
这样，在该变化例的范围内，施主衬底(以在薄层和支撑衬底之间形成用作绝缘层的氧化层的方式被氧化的或未被氧化)和/或施主衬底(因同样原因被氧化或未被氧化)在与待结合面紧密接触之前暴露于等离子下。
暴露于等离子下的持续时间为5～60秒；典型为30秒左右。
等离子处理步骤可使用现有的微电子技术中进行干法蚀刻的设备。特别是该设备要能进行RIE(反应离子蚀刻，Reactive Ion Etching)类型的蚀刻。
等离子处理可以在真空室中进行，甚至可在大气压下进行。
向室中导入纯净气体(典型是O2，也可以是N2，He或者Ar)或者混合气体，流速约为50～500sccm量级，以建立10～200mTorr(典型为50mTorr)的气压的方式进行。
用来激发并保持等离子的装置的单位面积射频功率范围为150～2800mW/cm2，典型约为750mW/cm2(对于直径为300mm晶片的衬底，功率范围为100～2000W，典型约为500W量级)。
等离子处理使结合界面更易于在温度中稳定。因此，在根据前面提出的条件在结合之前对被结合界面的一个和/或另一个进行了等离子处理的情况下，结合界面稳定性热处理步骤可以包括在1200℃下进行RTA型的快速热退火处理，持续5～60秒，典型为30秒左右。
在第二实施方式的优选变化例的范围内，薄层的减薄步骤在RTA操作之后实行。这里通过在小于或等于1000℃的温度下进行热氧化紧接着进行脱氧来实现减薄。
回到第二优选实施方式的一般说明，可以看到在分离之前进行增强结合能的步骤会使得在分离后进行的快速热退火步骤中结合界面更容易稳定。
因而RTA退火中的热量收支可以比第一优选实施方式的RTA要低。第二优选实施方式中的RTA退火因此可以比第一实施方式中的RTA退火更快(在上面的例子的情况下)或者能在更低的温度下实行。
另外，在第二优选实施方式的范围中可以通过进行多次快速热退火操作来高度地稳定结合界面，其次数少于第一实施方式中需要的操作次数。第二实施方式典型地只需要一次RTA操作而第一实施方式至少需要两次RTA操作来高度地稳定结合界面。
基于这个原因，附图2a～2c示出了结合界面的稳定性，分别表示：
图2a：通过在1100℃下持续两小时的现有的稳定性退火获得的高度稳定的氧化物/硅界面(与图1a相似)；
图2b：根据第一实施方式的优选变化例的稳定的氧化物/硅界面，进行了2次在1200℃的温度下持续30秒的RTA操作，在其间插入了在小于或等于1000℃的温度下热氧化而实现的减薄步骤；
图2c：根据第一实施方式的优选变化例的高度稳定的氧化硅/硅界面，在分离前进行了等离子处理以增强结合能，在分离后接着进行一系列RTA(1200℃/30秒)以及在温度小于或等于1000℃下的热氧化减薄。
在附图2b中可以看到，结合界面的稳定性(例如被Wright蚀刻表现出来的)不够：低密度的缺陷可被有效地检测到。然而，这种低密度的缺陷的存在并没有危害，因为所得到的稳定性证明是满足本发明的应用领域的。
最后，分离后执行的操作(如优选的RTA/减薄/RTA以及等离子+RTA/减薄系列操作)，可以通过仍在小于或等于1000℃的温度下执行额外的步骤来完成(比如，额外的减薄步骤，典型地以氧化/脱氧的形式)。
这样，本方法除了用于稳定结合界面而实行的一次或多次快速热退火操作外，不包括任何使用高于1000℃的温度的步骤，或者优选为950℃；也就是说，对于相应于整个工艺与一次或多次用来稳定结合界面的快速热退火步骤之间的区别的一系列工艺步骤而言，其温度保持低于1000℃，或者优选为950℃。因此，除RTA步骤之外的高于1000℃的高温处理和热氧化得以完全抑制。尤其是，在脆性区域的水平面上分离施主衬底后，温度保持在1000℃以下，或者优选为950℃。
Claims (24)
1.一种制造在衬底上具有半导体材料的薄层的结构的方法，包括以下步骤：
在施主衬底的厚度中产生脆性区域；
将所述施主衬底与支撑衬底进行结合；
在所述脆性区域的水平面上分离所述施主衬底，以将所述施主衬底的一部分转移到所述支撑衬底上并在该支撑衬底上形成薄层；
对在所述支撑衬底上包含所述薄层的结构进行热处理，以稳定所述薄层和所述支撑衬底之间的结合界面，
其特征在于，通过在1200℃～1250℃的温度下持续时间为5～60秒的条件下实施至少两次快速热退火操作来执行稳定所述结合界面的所述热处理步骤。
2.如权利要求1所述的方法，其特征在于，还包括在分离后减薄所述薄层的步骤。
3.如权利要求2所述的方法，其特征在于，所述减薄步骤在第一次快速热退火操作后实施。
4.如权利要求2或3所述的方法，其特征在于，所述减薄步骤包括在温度小于或等于1000℃下执行的热处理操作。
5.如权利要求4所述的方法，其特征在于，所述减薄步骤的所述热处理操作是对分离后得到的所述结构在温度为800℃～1000℃之间执行的氧化过程。
6.如权利要求5所述的方法，其特征在于，所述氧化过程是在950℃下执行的。
7.如权利要求5所述的方法，其特征在于，在对分离后获得的所述结构进行氧化后，接着进行脱氧操作以去除所述氧化操作中形成的氧化层。
8.如权利要求2、3、5～7任一项所述的方法，其特征在于，在所述至少两次快速热退火操作之间执行减薄步骤。
9.如权利要求8所述的方法，其特征在于，快速热退火操作是通过将分离后得到的所述结构在1200℃～1250℃之间的温度下处理5～60秒之间的持续时间而执行的。
10.如权利要求1或2所述的方法，其特征在于，在所述至少两次用于稳定结合界面的快速热退火操作之后，温度保持在低于1000℃。
11.如权利要求10所述的方法，其特征在于，所述温度保持为950℃。
12.如权利要求10所述的方法，其特征在于，对于整个工艺中除了所述至少两次用来稳定结合界面的快速热退火操作之外的工艺步骤而言，其温度保持低于1000℃。
13.如权利要求12所述的方法，其特征在于，所述温度保持为950℃。
14.一种制造在衬底上具有半导体材料的薄层的结构的方法，包括以下步骤：
在施主衬底的厚度中产生脆性区域；
将所述施主衬底与支撑衬底进行结合；
在所述脆性区域的水平面上分离所述施主衬底，以将所述施主衬底的一部分转移到所述支撑衬底上并在该支撑衬底上形成薄层；
对在所述支撑衬底上包含所述薄层的结构进行热处理，以稳定所述薄层和所述支撑衬底之间的结合界面，
其特征在于，通过在大致等于1200℃的温度下持续时间为5～60秒的条件下实施至少一次快速热退火操作来执行稳定所述结合界面的所述热处理步骤，
其特征在于，该方法还包括：在结合前执行的结合能增强步骤，该结合能增强步骤包括对被结合表面的一个和/或另一个进行的等离子处理。
15.如权利要求14所述的方法，其特征在于，暴露于等离子下的持续时间为5～60秒之间。
16.如权利要求14所述的方法，其特征在于，暴露于等离子下的持续时间为30秒。
17.如权利要求14或15所述的方法，其特征在于，通过施加每单位面积150～2800mW/cm2之间的射频功率，来激发并保持等离子。
18.如权利要求17所述的方法，其特征在于，所述射频功率为每单位面积750mW/cm2。
19.如权利要求14所述的方法，其特征在于，对分离后获得的所述结构进行温度为1200℃、持续时间为5到60秒之间的处理，来执行快速热退火操作。
20.如权利要求19所述的方法，其特征在于，所述持续时间为30秒。
21.如权利要求14所述的方法，其特征在于，在所述至少一次用于稳定结合界面的快速热退火操作之后，温度保持在低于1000℃。
22.如权利要求21所述的方法，其特征在于，所述温度保持为950℃。
23.如权利要求21所述的方法，其特征在于，对于整个工艺中除了所述至少一次用来稳定结合界面的快速热退火步骤之外的工艺步骤而言，其温度保持低于1000℃。
24.如权利要求23所述的方法，其特征在于，对于整个工艺中除了所述至少一次用来稳定结合界面的快速热退火步骤之外的工艺步骤而言，其温度保持为950℃。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0606440 | 2006-07-13 | ||
| FR0606440A FR2903809B1 (fr) | 2006-07-13 | 2006-07-13 | Traitement thermique de stabilisation d'interface e collage. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101106073A CN101106073A (zh) | 2008-01-16 |
| CN101106073B true CN101106073B (zh) | 2012-05-30 |
Family
ID=37745927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101096088A Active CN101106073B (zh) | 2006-07-13 | 2007-06-07 | 用于稳定结合界面的热处理 |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US8216916B2 (zh) |
| EP (2) | EP2256798A1 (zh) |
| JP (1) | JP2008021992A (zh) |
| KR (1) | KR100890792B1 (zh) |
| CN (1) | CN101106073B (zh) |
| FR (1) | FR2903809B1 (zh) |
| SG (1) | SG139621A1 (zh) |
| TW (1) | TWI344206B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2895563B1 (fr) * | 2005-12-22 | 2008-04-04 | Soitec Silicon On Insulator | Procede de simplification d'une sequence de finition et structure obtenue par le procede |
| FR2903809B1 (fr) * | 2006-07-13 | 2008-10-17 | Soitec Silicon On Insulator | Traitement thermique de stabilisation d'interface e collage. |
| US9406574B1 (en) | 2007-08-09 | 2016-08-02 | Cypress Semiconductor Corporation | Oxide formation in a plasma process |
| US8119538B1 (en) * | 2007-08-09 | 2012-02-21 | Cypress Semiconductor Corporation | Oxide formation in a plasma process |
| EP2161741B1 (en) * | 2008-09-03 | 2014-06-11 | Soitec | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density |
| FR2938118B1 (fr) * | 2008-10-30 | 2011-04-22 | Soitec Silicon On Insulator | Procede de fabrication d'un empilement de couches minces semi-conductrices |
| FR2938119B1 (fr) * | 2008-10-30 | 2011-04-22 | Soitec Silicon On Insulator | Procede de detachement de couches semi-conductrices a basse temperature |
| US7927975B2 (en) * | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| FR2989516B1 (fr) * | 2012-04-11 | 2014-04-18 | Soitec Silicon On Insulator | Procede de fabrication d'une structure soi mettant en oeuvre deux rta |
| CN111312852B (zh) * | 2019-11-26 | 2020-10-20 | 中国科学院上海微系统与信息技术研究所 | 氧化镓半导体结构、日盲光电探测器及制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6146979A (en) * | 1997-05-12 | 2000-11-14 | Silicon Genesis Corporation | Pressurized microbubble thin film separation process using a reusable substrate |
Family Cites Families (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3332137A (en) | 1964-09-28 | 1967-07-25 | Rca Corp | Method of isolating chips of a wafer of semiconductor material |
| US3355636A (en) | 1965-06-29 | 1967-11-28 | Rca Corp | High power, high frequency transistor |
| US3997381A (en) | 1975-01-10 | 1976-12-14 | Intel Corporation | Method of manufacture of an epitaxial semiconductor layer on an insulating substrate |
| FR2542500B1 (fr) | 1983-03-11 | 1986-08-29 | Thomson Csf | Procede de fabrication d'un dispositif semiconducteur du type comprenant au moins une couche de silicium deposee sur un substrat isolant |
| US4649627A (en) | 1984-06-28 | 1987-03-17 | International Business Machines Corporation | Method of fabricating silicon-on-insulator transistors with a shared element |
| US4794217A (en) | 1985-04-01 | 1988-12-27 | Qing Hua University | Induction system for rapid heat treatment of semiconductor wafers |
| US4601779A (en) | 1985-06-24 | 1986-07-22 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| US4704785A (en) | 1986-08-01 | 1987-11-10 | Texas Instruments Incorporated | Process for making a buried conductor by fusing two wafers |
| US4771016A (en) | 1987-04-24 | 1988-09-13 | Harris Corporation | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor |
| JPH0729911A (ja) | 1993-07-07 | 1995-01-31 | Toshiba Corp | 半導体基板とその製造方法 |
| JPH09260618A (ja) | 1996-03-19 | 1997-10-03 | Nippon Telegr & Teleph Corp <Ntt> | Ｓｏｉ基板の製造方法 |
| JP3325793B2 (ja) | 1996-03-22 | 2002-09-17 | 三洋電機株式会社 | 非晶質半導体及びその製造方法並びに光起電力装置 |
| US6236454B1 (en) * | 1997-12-15 | 2001-05-22 | Applied Materials, Inc. | Multiple beam scanner for an inspection system |
| FR2777115B1 (fr) * | 1998-04-07 | 2001-07-13 | Commissariat Energie Atomique | Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede |
| JPH11307472A (ja) | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP3697106B2 (ja) | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| US6236104B1 (en) * | 1998-09-02 | 2001-05-22 | Memc Electronic Materials, Inc. | Silicon on insulator structure from low defect density single crystal silicon |
| JP2000124092A (ja) | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP3951487B2 (ja) | 1998-12-25 | 2007-08-01 | 信越半導体株式会社 | Ｓｏｉ基板及びその製造方法 |
| JP3911901B2 (ja) | 1999-04-09 | 2007-05-09 | 信越半導体株式会社 | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 |
| EP1158581B1 (en) | 1999-10-14 | 2016-04-27 | Shin-Etsu Handotai Co., Ltd. | Method for producing soi wafer |
| FR2827078B1 (fr) | 2001-07-04 | 2005-02-04 | Soitec Silicon On Insulator | Procede de diminution de rugosite de surface |
| US7084046B2 (en) * | 2001-11-29 | 2006-08-01 | Shin-Etsu Handotai Co., Ltd. | Method of fabricating SOI wafer |
| JP4307825B2 (ja) | 2002-08-28 | 2009-08-05 | リンテック株式会社 | 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法 |
| US20040060899A1 (en) * | 2002-10-01 | 2004-04-01 | Applied Materials, Inc. | Apparatuses and methods for treating a silicon film |
| JP4670224B2 (ja) * | 2003-04-01 | 2011-04-13 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| JP2005005674A (ja) * | 2003-05-21 | 2005-01-06 | Canon Inc | 基板製造方法及び基板処理装置 |
| FR2855908B1 (fr) | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince |
| US7625808B2 (en) | 2003-09-01 | 2009-12-01 | Sumco Corporation | Method for manufacturing bonded wafer |
| US7713838B2 (en) * | 2003-09-08 | 2010-05-11 | Sumco Corporation | SOI wafer and its manufacturing method |
| US7446016B2 (en) * | 2003-09-08 | 2008-11-04 | Sumco Corporation | Method for producing bonded wafer |
| EP1542275A1 (en) * | 2003-12-10 | 2005-06-15 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | A method for improving the quality of a heterostructure |
| JP4730581B2 (ja) | 2004-06-17 | 2011-07-20 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP2006013179A (ja) | 2004-06-28 | 2006-01-12 | Sumco Corp | Ｓｏｉウェーハの製造方法 |
| ATE441206T1 (de) | 2004-12-28 | 2009-09-15 | Soitec Silicon On Insulator | Verfahren zum erhalten einer dünnen schicht mit einer geringen dichte von líchern |
| JP4934966B2 (ja) * | 2005-02-04 | 2012-05-23 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
| FR2895563B1 (fr) * | 2005-12-22 | 2008-04-04 | Soitec Silicon On Insulator | Procede de simplification d'une sequence de finition et structure obtenue par le procede |
| FR2896619B1 (fr) * | 2006-01-23 | 2008-05-23 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite a proprietes electriques ameliorees |
| FR2903809B1 (fr) * | 2006-07-13 | 2008-10-17 | Soitec Silicon On Insulator | Traitement thermique de stabilisation d'interface e collage. |
-
2006
- 2006-07-13 FR FR0606440A patent/FR2903809B1/fr active Active
-
2007
- 2007-04-19 US US11/788,292 patent/US8216916B2/en active Active
- 2007-04-30 TW TW096115394A patent/TWI344206B/zh active
- 2007-05-28 SG SG200703822-7A patent/SG139621A1/en unknown
- 2007-05-29 US US11/807,686 patent/US7863158B2/en active Active
- 2007-06-07 CN CN2007101096088A patent/CN101106073B/zh active Active
- 2007-06-12 KR KR1020070057483A patent/KR100890792B1/ko active IP Right Grant
- 2007-06-21 JP JP2007164156A patent/JP2008021992A/ja active Pending
- 2007-07-12 EP EP10177181A patent/EP2256798A1/fr not_active Withdrawn
- 2007-07-12 EP EP07112311A patent/EP1879225A1/fr not_active Withdrawn
-
2011
- 2011-06-06 US US13/153,709 patent/US8461018B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6146979A (en) * | 1997-05-12 | 2000-11-14 | Silicon Genesis Corporation | Pressurized microbubble thin film separation process using a reusable substrate |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2006-13179A 2006.01.12 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080007094A (ko) | 2008-01-17 |
| SG139621A1 (en) | 2008-02-29 |
| US20080014718A1 (en) | 2008-01-17 |
| EP1879225A1 (fr) | 2008-01-16 |
| US8461018B2 (en) | 2013-06-11 |
| US20080014713A1 (en) | 2008-01-17 |
| TWI344206B (en) | 2011-06-21 |
| TW200805625A (en) | 2008-01-16 |
| KR100890792B1 (ko) | 2009-03-31 |
| JP2008021992A (ja) | 2008-01-31 |
| US7863158B2 (en) | 2011-01-04 |
| US20110233720A1 (en) | 2011-09-29 |
| FR2903809B1 (fr) | 2008-10-17 |
| EP2256798A1 (fr) | 2010-12-01 |
| CN101106073A (zh) | 2008-01-16 |
| US8216916B2 (en) | 2012-07-10 |
| FR2903809A1 (fr) | 2008-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101106073B (zh) | 用于稳定结合界面的热处理 | |
| US6991995B2 (en) | Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer | |
| KR100874724B1 (ko) | 접합 웨이퍼의 제조방법 | |
| KR101035699B1 (ko) | 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법 | |
| JP4934966B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP4927080B2 (ja) | 厚い絶縁層の粗さを減少させるための方法 | |
| JP4722823B2 (ja) | 電気特性を向上させた複合基板の作製方法 | |
| US7892951B2 (en) | SOI substrates with a fine buried insulating layer | |
| WO2005124865A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5284576B2 (ja) | 半導体基板の製造方法 | |
| JP6019106B2 (ja) | 材料中にクラックを形成するための方法 | |
| US8513092B2 (en) | Method for producing a stack of semi-conductor thin films | |
| US7666758B2 (en) | Process for fabricating a substrate of the silicon-on-insulator type with thin surface layer | |
| KR101380514B1 (ko) | 반도체 기판의 제조 방법 | |
| CN101667553A (zh) | 制造降低了secco缺陷密度的绝缘体上半导体衬底的方法 | |
| CN100527357C (zh) | 半导体材料基板的键合方法 | |
| WO2008114107A2 (en) | Method of fabricating a hybrid substrate | |
| KR20220124205A (ko) | 두 개의 반도체 기판을 접합하기 위한 방법 | |
| JP4690734B2 (ja) | 単結晶ＳｉＣ基板の製造方法 | |
| CN118302839A (zh) | 制造包括具有改进的电性能的由碳化硅制成的工作层的半导体结构体的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SUTAIKE INC. Free format text: FORMER NAME: S.O.I. TEKER ISOLATOR SILICON TECHNOLOGY |
|
| CP01 | Change in the name or title of a patent holder |
Address after: French horn Patentee after: SOITEC Address before: French horn Patentee before: S.O.I. Teker Isolator Silicon Technology |