TWI545614B - 低溫下分離半導體層之方法 - Google Patents

低溫下分離半導體層之方法 Download PDF

Info

Publication number
TWI545614B
TWI545614B TW098136362A TW98136362A TWI545614B TW I545614 B TWI545614 B TW I545614B TW 098136362 A TW098136362 A TW 098136362A TW 98136362 A TW98136362 A TW 98136362A TW I545614 B TWI545614 B TW I545614B
Authority
TW
Taiwan
Prior art keywords
heat treatment
substrate
temperature
donor substrate
less
Prior art date
Application number
TW098136362A
Other languages
English (en)
Other versions
TW201027591A (en
Inventor
朗德呂 迪迪爾
拉杜 伊奧努特
文森特 塞巴斯蒂安
Original Assignee
斯歐埃技術公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 斯歐埃技術公司 filed Critical 斯歐埃技術公司
Publication of TW201027591A publication Critical patent/TW201027591A/zh
Application granted granted Critical
Publication of TWI545614B publication Critical patent/TWI545614B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Description

低溫下分離半導體層之方法
本發明係關於一種於絕緣體基板上之半導體(SeOI)之製造，特別是關於UTBOX(超薄埋入式氧化物)類型基板。
此SeOI結構可在自一供給體基板轉移一半導體層至接受體基板後被獲得。特別地，該轉移可藉由下列薄化處理以精切(Smart CutTM)方法或者以黏接技術來替代而獲得。
該精切(Smart Cut))方法包含：由分子黏接一供給體基板與一接受體基板之裝配中，該供給體基板於其厚度中包含一弱化區，一絕緣層在該二基板其被設置以相接觸前，係出現設置於該等二基板之其中一者(或二者)的表面上。該弱化區係藉由在該供給體基板內原子及/或離子類的導入而形成。
為了更詳細說明此類型之植入方法，可參照Jean-Pierre COLINGE第二版之“Silicon on insulator technology：materials to VLSI”。一般來說，該二基板或者其表面間之分子黏接可預先在其表面給定一親水特性或疏水特性後獲得。將一半導體層轉移至該接受體基板或者進一步強化該直接黏接之該等熱處理，對於一特定數量的黏接結構，可能會在該黏接介面處或者甚至在該經轉移層之表面處造成缺陷。這些缺陷係因該分子黏接反應之副產物，例如水、氫或碳氫化合物之分子。
針對特定數量的黏接結構，可知道的是，這些缺陷可藉由以非常高溫下所進行之熱處理而被再吸收。這些溫度例如介於900℃至1300℃之間，以及取決於表面在黏接前的準備工作。不幸地是，針對其它黏接結構，無法預見此解決方式。將被裝配之該等基板表面上氧化物的厚度限制或者不同材料之存在，或者代替該經裝配基板之其中一者中的構件存在，係有助於在該黏接介面處缺陷的外觀(其無法於稍後被再吸收)。此也為以該精切(Smart Cut)層轉移法而黏接之結構的情況，其中薄膜通常藉由分離一弱化區處之部分供給體基板而以相對低溫(約500°至600℃)被移至一供應基板上。
在半導體層(厚度小於10或數μm或者數十nm)之情況下，低於1000℃溫度之熱處理，例如介於600℃至800℃之間，即造成為氣泡或薄膜空乏區域等黏接缺陷的形成。這些缺陷無法藉由較高溫之熱處理來排除。例如，藉由該等層之薄化對該氣泡之破裂是有利的。這些缺陷使所製造之該等結構不適用的。目前，此現象限制埋在該黏接介面處之薄型(厚度小於50nm)或甚至超薄(如習知UTBOX結構)氧化薄膜結構的製造。對於直接黏接至Si晶圓上以形成DSB(直接矽黏接)類型結構之Si層仍有相同問題。
從文獻第US2005/00118789號可知製造此UTBOX結構之方法。該方法包含於該二基板之其中一者的至少一表面上形成一比較厚的氧化層，植入如習知「供給體」(donor)基板以於其中產生一弱化區；黏接該二基板；自該供給體基板分離一半導體層至如習知「接受體」基板之第二基板；以及施加一熱處理。該最終熱處理係被應用以降低埋入式氧化層之厚度，以及藉以獲得一UTBOX類型結構。
然而，如文獻第US2005/00118789號中所述之用以降低該氧化物厚度之該最終熱處理需要施加高溫(約1200℃)數小時，以及因此需要特定且昂貴的設備。
本發明之目的係用以克服上述先前技術之缺失，以及更具體而言，係提供一種製造下列結構之方法：一UTBOX類型結構，包含例如小於25nm或50nm厚度之絕緣層，或者一DSB類型結構，其包含一層自一供給體基板轉移至接受體基板之材料，其中於該等二裝配基板之間沒有絕緣層。
為此，本發明係關於一種製造UTBOX或DSB類型結構之方法，包含先裝配習知「供給體」基板與習知「接受體」基板，該二塊基板之至少一者包含具有小於50nm厚度之絕緣層，接著在該裝配期間及/或該裝配之後，於該二塊基板之間以低於400℃之溫度進行第一熱處理以強化該裝配效果，再以高於900℃之溫度進行一第二熱處理，其中於400℃至900℃之間的升溫時間係小於5分鐘、1分鐘或者30秒。另外，該第二熱處理之應用可包含增溫坡度之應用，其中介於400℃至900℃之間的平均速率大於每秒10℃。
此方法可包含薄化該供給體基板，以便在該接受體基板上僅留一層供給體基板之材料的薄膜，並於該薄化處理後進行該第二熱處理。
此可藉由機械上的或者機械化學上的方法來進行而應用至該供給體基板。
其也可藉由斷裂該供給體基板來進行，例如藉由低於400℃之溫度的熱處理。該裝配可在一熱處理步驟之前被預先弱化該供給體基板。
可藉由一相同的熱處理步驟來結合用以強化該裝配之該第一熱處理以及該斷裂熱處理。
該斷裂熱處理係可被實施一段介於30分至15小時之間、及/或小於5小時，或者介於1小時至3小時之間的時間。
較佳地，為了限制施加於最終結構之熱平衡或溫度平衡，在分離該接受體基板上之該供給體基板之層後，該溫度立即被降下。
該斷裂可藉由於該供給體基板中所形成之一弱化區而被進行，例如藉由原子及/或離子類之植入，或者藉由原子及/或離子之共同植入(co-implantation)，且該植入可為氫/氦共同植入。
氫及氦之用量可介於0.5x1016at/cm2至2x1016at/cm2之間。
整體植入用量可小於或等於6x1016at/cm2，或者介於101016at/cm2至4x1016at/cm2之間。
僅該等二塊基板之其中一者(例如該供給體基板)或者該等基板二者可包含一厚度小於50nm之絕緣層，例如一層氧化矽(SiO2)，及/或氮化矽(Si3N4)，及/或氮氧化矽(SixOyNz)。
介於該等二塊基板之間之該絕緣層之厚度可小於15nm，例如，若以低於400℃之溫度進行該供給體基板之斷裂時，可獲得薄層。例如，若以低於250℃之溫度藉由一熱處理來進行該供給體基板之斷裂時，此厚度可小於5nm。
在一可替代方案中，由該變薄處理所產生之該薄膜係直接與該接受體基板相接觸：接著於將被裝配之該等表面之一者及/或另一者上不設置絕緣層。接著藉由該等二塊基板之其中一者之材質與另一基板之材質的直接接觸，形成一DSB類型結構。
可選自矽、具有表面結晶定向(1,0,0)或(1,1,0)或(1,1,1)、矽碳化物、鍺及鎵砷化物之中的材料來形成該供給體基板。
該接受體基板之部分可由選自矽、石英、玻璃中之材料來形成。
其它特性及優點將從目前所述之說明同時參照隨附圖案(其藉由標示且絕不侷限於此的代表數個可行實施例)而變得顯而易知。
此後所述之不同圖案的相同、類似或等效部件具有相同元件符號，以便使其輕易從一圖式接到下個圖式。為了使該等圖式容易被閱讀，於圖式中所代表不同部件係不必為相同比例的。符合本發明而不侷限於此之第一實施例將說明如下。
在第1A圖中，其表示一如習知「供給體」(donor)基板1，從該基板取得最終基板5’之半導體層。該供給體基板1於其表面上包含一絕緣層3。該絕緣層係以氧化矽(SiO2)及/或氮化矽(Si3N4)及/或氮氧化矽(SixOyNz)來構成。此絕緣層之厚度係小於20nm或25nm或50nm，更具體言之，係介於5nm至15nm之間。
一般來說，該供給體基板1可由選自矽、具表面結晶定向(1,0,0)或(1,1,0)或(1,1,1)之矽、矽碳化物、鍺及鎵砷化物中之材料來形成。該接受體基板2可由選自矽、石英、玻璃中之材料來形成。任一者部可具有電子構件。於此實施例說明在該供給體基板1之表面上的該絕緣層3，可能可以十分良好地形成於該接受體基板2之表面上，亦或者形成於二基板之表面上，使得由該等二絕緣層之其中一者或全部所形成之總厚度具有小於25或50nm的厚度。
接著進行形成一弱化區4之步驟，藉以界定將被轉移至如習知「接受體」基板2上之該半導體層10，如第1C圖中所示。此半導體層10可具有一小於1μm、100μm或50nm之厚度。該弱化區4係例如在原子及/或離子類之植入步驟，或藉由至少二個原子及/或離子類之共同植入替代步驟後，其中該原子/離子類係例如由氫、氦中選出，選擇介於10至150keV之能量作為將被轉移之半導體層10之厚度函數，並且總植入量小於或等於6x1016at/cm2，更特別為介於1at/cm2至4x1016at/cm2之間。
依照本發明，斷裂的門檻溫度係限定在低於400℃。為了促進該斷裂，若必要，此熱處理步驟可藉由額外能量的輸入來完成，例如藉由機械能。可觀察到的是，此較低溫度係有助於轉移至該接受體基板上之該層的黏接品質。在一較佳方式中，以氫與氦之共同植入係在約0.5x1016H+/cm2至2x1016H+/cm2以及0.5x1016He+/cm2至2x1016He+/cm2之正常劑量範圍下進行。可適用這些植入條件以可在稍後階段於矽中進行一分離(detachment)而在高於400℃之溫度下不會露出該結構。因此，若必要，可增加植入類別之劑量以滿足此條件。在其它方式中，於該供給體基板1上及/或該接受體基板2上對其裝配目的進行一表面預備步驟。此步驟將於此後作說明。
此外，在其它方式中，該供給體基板在被設置與該接受體基板相接觸前，可接受一預弱化熱處理。因此，斷裂溫度可被再度降低，其對於埋入式絕緣體之最小厚度來說係為一優點。例如，以250℃預先弱化熱處理10分至10小時，可使其限制斷裂溫度至250℃，這對於約5nm或更小之埋入式絕緣體厚度是非常值得的。
最後，將該等二基板設置為互相接觸以便藉由分子附著力進行一黏接，以及藉以形成該結構5，如第1D圖中所示。絕緣層3係介於該等二基板1及2之間。
在進行該斷裂前，可以低於400℃之溫度進行黏接輔助或黏接強化熱處理。在此方式下，該等經裝配之二基板絕不會暴露於高溫中(約高於400℃)。
一旦已進行該裝配，為了將該半導體層10自該供給體基板1分離，若必需藉由輸入機械能來完成，該結構5依照本發明接受一熱處理。本發明之分離熱處理係在低於400℃之最大溫度來實施，例如介於250℃至400℃之間，以及最好介於280℃至350℃之間。該黏接輔助熱處理以及該斷裂熱處理可以相同熱處理步驟來結合。有助益地是，該分離包含至少一穩定期(plateau)，以小於或等於最大分離溫度之溫度來維持該溫度。因此，該分離本身會在一穩定期或一溫升坡度替代期間發生，且未超過最高溫度400℃。該最大溫度之施加時間係介於30分至15小時之間，較佳地為小於5小時的時間，或者更佳地介於1小時至3小時之間。
最後，一旦已進行將該半導體層10分離於該接受體基板2上，在較佳方式中，該溫度立即降下以限制施加至該最終結構5’之熱平衡。
以低溫所得出之分離可能因此限制該等製造方法，且可能在該黏接介面處發現氣體或雜質之擴散，因此，以這些理想條件，或者至少以已降低之缺陷，轉移半導體層10(不具肉眼所看得見之最小黏接缺陷)。儘管該絕緣層3之低厚度，但該最終結構5’還是因此具有極高品質。不管是否在該裝配期間或者在弱化區之斷裂期間，以所選擇之熱處理條件(其中處理溫度保持低於400℃)，分子氫皆不會形成(其會造成黏接缺陷如泡狀物、氣泡的產生)。當然，似乎該黏接柄處該等缺陷的產生係從下列反應開始：
2H2O+Si→SiO2+H2　(1)。
第(1)式之第一個部分表示發生在該介面的化學反應：一層陷於該二經裝配之基板1、2之間的水薄膜(厚度約數個原子層)與構成該等基板之至少一者的Si(例如，在氧化物/矽黏接之情況下，或者在經由一層氧化物之水的擴散後代替於氧化物/氧化物黏接之情況下，是否直接曝露這些水分子)反應。
此氧化反應(第(1)式之第二部分)釋放氫，其依序在該黏接介面上被捕獲。在氧化物較厚之情況下，氫可在此層中被捕獲。在氧化物較薄之情況下，此於本發明中是不可能的，因此過量的氫可能為「泡沫物」或「氣泡」類型黏接缺陷所發生的原因。換言之，依照解釋，該等H2分子係主要以高於400℃之溫度來形成，以及來自該反應之殘餘氣體(氫等)以Si-H鍵結之形式來捕獲保持，其中該反應係發生於該黏接期間。
依照本發明，在該半導體層10自該供給體基板1斷裂、分離後，並移除此供給體基板之剩餘部分後，便實施一互補快速處理。採取快速處理係意指將該結構以高於900℃之溫度來處理，並用非常短的時間(1秒、數秒或至數分鐘，例如3分鐘或5分鐘)來達到此溫度。依照本發明，在400℃~900℃之溫度範圍內限定該裝配之曝露時間。事實上，在此溫度範圍中，缺陷如黏接殘餘等即出現在該黏接介面形成處。高於900℃，這些殘餘(H、H2等)非常快速地擴散而不會形成這些缺陷，特別是氣泡類型之缺陷。例如，從一等於或接近室溫之初始溫度進行一非常快速之溫度增加坡度至一大於或等於900℃之處理溫度。在此情況中所施加之坡度(ramp)可達到高於每秒10℃或者甚至每秒50℃之比例。此可在如習知RTA(快速熱退火器)之烤爐中得到，如FR2845202中所揭露，或者替代於磊晶框架中得到，例如ASM公司之EpsilonTM類模型或者以Applied Materials公司之CenturaTM模型替代。此一坡度也可用“Spike Fast RTP”類型之烤爐(其可達到每秒200℃至每秒300℃之坡度)來得到。可在中性(Ar、N)或氧化、貧氧(H2)或蝕刻(例如H2+HCl)大氣中實施此熱處理一段時間(從數秒至數分鐘)。
此快速退火以及高溫具有提供以穩定該黏接介面之主要功效。特別快速的是，其不容許在該黏接介面處所發現之該氣體或雜質之分子或原子，於該介面處形成或產生缺陷(特別地，該黏接介面的強化在H2分子之產生有時間發生或者在黏接上具有一相反效果前發生)。最後再進行一標準完結程序，以獲得所需之結構。
依照一替代方案，如第2A至2D圖中所示，薄化處理該供給體基板並不是沿著一弱化區來進行斷裂，而係藉由可在室溫下進行的一化學及/或機械方法，因此在該供給體基板中不必進行一植入製程。一開始，第2A與2B圖之基板1、2相同於第1A及1B圖中之基板，進行裝配以獲得如上述說明之結構5(第2C圖)。上述該等基板1、2所給定之標示在此保持有效。此外，絕緣層3係介於基板1及基板2之間。為了裝配的目的，於該供給體基板1上及/或該接受體基板2上係可選擇性地進行一表面預備步驟。此一處理係說明如下。
可於低於400℃之溫度進行黏接輔助或黏接強化熱處理。
再一次，不將該等經裝配之兩基板曝露於高溫下(約高於400℃)。
最後，進行該供給體基板1之薄化，例如藉由機械-化學研磨、磨碎及/或化學蝕刻(在矽蝕刻情況下之TMAH或KOH)，而獲得第2D圖之具有一層取自該供給體基板(其可具有數十微米之厚度，例如20微米或更小)之材料10的結構。
在第一實施例中，在以相同於上述功效(該黏接介面之穩定，特別藉由不容許在該黏接介面處所發現之原子或雜質在該介面處形成及產生缺陷之分子快速方法)而薄化該供給體基板後，實施一快速互補處理。採用快速處理係意指一種在非常短的時間(1秒或數秒至數分鐘，例如3分鐘或5分鐘)內將結構帶至高於900℃之溫度。例如，進行一非常快速之溫度增加坡度，如上述之說明。
最後，若必要，再進行一標準完結程序而獲得所需之結構。在此第二實施例中，在該薄化步驟前，可施加該第二熱處理。
不管被設想之實施例如何，在裝配前該等二基板之預備處理包含例如試圖使其表面成為親水性及/或將其裝配前清洗該等基板之表面。例如，在包含該絕緣層3之該供給體基板1上(但也在該接受體基板2上)進行親水特性表面之預處理。該表面之親水預備處理包含複硫-過氧化氫混合物(SPM)及/或銨過氧化氫混合物(APM)類型之化學處理及/或一例如可清洗之處理，諸如(水及/或碳氫化合物之)排氣熱處理，或者以「RCA」類型之處理來代替，以排除污染微粒。
作為一提示，藉由一所謂「RCA」之化學浴的處理包含以下列方式連續處理該等面：藉由字母縮寫為「SC1」(標準清洗1)所知悉之第一浴溶液，並且其包含氫氧化銨(NH4OH)、過氧化氫(H2O2)以及去離子水之混合物；藉由字母縮字為「SC2」(標準清洗2)所知悉之第二浴溶液，並且其包含氯化氫(HCl)、過氧化氫(H2O2)以及去離子水之混合物；接著刷及/或沖洗(例如以去離子水)或者甚至乾燥該等基板。
選擇性地可將被裝配之該等基板之其中一者或另一者或兩者可在一惰性大氣下(例如含有氬或氮)，或者在一含有氧的大氣下接受電漿活化處理。其最好在一清潔步驟後進行此活化。
依照本發明，上述技術可被進一步改良以獲得一非常薄的絕緣層，其良好品質之厚度例如小於10nm或5nm，或者例如一具有標示厚度之氧化層的SOI。
因此，依照如本發明之方法係產生一結構，該絕緣體為一氧化層，例如其厚度小於10nm或者介於15nm至20nm之間。接著進行此氧化物之部分溶解以將其厚度變為該最終所需厚度(小於10nm)。溶解技術為已知於2008年O. Kononchuk等人所發表之文獻“Internal dissolution of Buried Oxide in SOI wafers”，固態現象(Solid State Phenomena)，第131~133冊第113~118頁，或者美國專利第US2005/00118789號。
例如，該結構在一包含例如氬及/或除氫大氣中以一非常低的氧氣濃度(<1ppm)與一大體上介於1100℃至1200℃之間的溫度，以及一段例如介於數分鐘(例如2分、5分、10分、20分或30分)至若干小時(例如1小時、2小時、5小時或10小時)之間的期間來處理。在此熱處理期間，於埋入式氧化物層中所呈現之氧在該處理大氣中經由該半導體材料之薄膜被溶解。此例如由矽來構成，已溶解之該氧化層SiO2接著變換成良好品質之Si。
在依照本發明之技術之其中一者而得出之具有20nm之埋入式氧化物的SOI之情況中，其可得出一具有最終厚度之薄化氧化物，例如選擇5nm之最終厚度。有助益地是，在中性大氣以及在非常低的氧氣濃度下，持續此熱處理至少直到形成於該供給體基板之側面上之氧化物層的整個厚度被溶解。
現在將參照第3A至3D圖說明本發明之另一實施例。前面實施例中相同元件具有相同元件符號以及將不再作說明。
該供給體基板1(第3A圖)或該接受體基板2(第3B圖)並未包含一表面絕緣層。當然，其最後係形成一如習知DSB結構之結構。此外，並未實施植入程序。這二基板之其中一者及/或另一者之表面預備處理使其可對該已處理之表面授予一疏水型特性，例如依照在清洗次序中之「氫氟酸為最後步驟(HF last)」之技術，其最後步驟為藉由一含有稀釋於水中之HF的溶液來清洗。此已知之清洗程序使得將被提供之該表面具有疏水性之可能。也可使用在專利申請案第FR0606311號中所教示之技術。例如，該疏水表面預備包含一表面還原處理；在矽表面的情況中，其可為一液晶HF類型化學侵蝕。一旦該供給體1與接受體2基板之表面已被清洗及活化，裝配該等基板(第3C圖)以致使該半導體層10直接與該接受體基板2相接觸，換言之不須該最小黏接層之媒介物來形成該結構6，如第3C圖中所示。
最後，將依照本發明之熱處理實施於該經裝配之結構6，以強化所設置相接觸之該等二基板間之黏接。依照此熱處理，施加250℃至400℃之間的溫度一段時間(介於30分至15小時之間，最好為小於5個小時的時間)。接著進行藉由研磨該供給體基板1(第3D圖)之機械薄化處理。因此可產生約20μm厚度之半導體層10。該理想熱處理條件使一具有十分良好品質(具有數量少或甚至沒有缺陷)之半導體層10直接轉移至該接受體基板2上，儘管缺少黏接層，仍可獲得一十分良好品質之最終DSB結構6’，如第3D圖中所示。對於以一DSB結構(存有一絕緣層)所獲得之介面的品質來說，相同於上述其它實施例之情況中所發生的功效。
在該第一實施例中，薄化該供給體基板2以具有如上述相同功效後(該黏接介面之穩定，特別是藉由不容許該等分子，或者在該黏接介面處所發現之氣體或雜質之原子在此階段發展及產生缺陷之快速方法)，實施一快速互補處理。快速處理係意指一種在一非常短的時間(1秒或數秒至數分鐘，例如3分鐘或5分鐘)內將結構帶至高於900℃之溫度。例如，進行一非常快速之溫度增加坡度，如上述之說明。在第3D圖之情況中，經薄化之結構可在一磊晶框架中以溫度1100℃於氫環境下接受一退火約1分鐘以強化該黏接介面。
範例1：
此範例係關於上述第1A至1E圖中之方法。
由矽(1,0,0)所構成之供給體基板1係在該表面上被熱氧化以形成一8mm厚度之矽氧化物(SiO2)之層3。
接著分別以1x1016He+/cm2以及0.9x1016H+/cm2之劑量，分別以40以及25keV之能量來進行氦及氫之共同植入步驟，以於該供給體基板1中產生一弱鍵區4，藉以界定270nm的半導體層10。
接著以具有一接受體基板2(由氧化矽(1,0,0)構成)之該基板裝配為目的，實施晶圓之RCA類型清洗。在該裝配期間，加熱至約120℃以施加至該基板之全部表面。
藉由施加300℃之溫度2小時對該經裝配之結構5進行依照本發明之處理，使得可將該半導體層10自該供給體基板1分離，以及將其轉移至該接受體基板2上，同時限制介面缺陷的數量，以及因此可獲高品質之半導體層的轉移。
最後，該最終UTBOX類型結構5’接受一處理以強化該黏接介面。在此特殊情況下，該最終結構於一RTA爐中接受1200℃之溫度30秒，溫度之增量約每秒50℃，以及因此在溫度於400℃至900℃之間的曝露時間約為10秒。最後，該結構5’接受一最終處理，其包含犧牲氧化作用以及另一RTA(快速熱退火器)類型處理。
可觀察到，相較於習知技術來說，可在分離後減少該缺陷。
範例2：
此範例係關於上述第1A至1E圖中之方法。
由矽(1,0,0)所構成之供給體基板1係在該表面上被熱氧化以形成一8nm厚度之矽氧化物(SiO2)之層3。
接著分別以1x1016He+/cm2以及每平方公分0.9x1016H+/cm2之劑量，分別以40以及25keV之能量來進行氦及氫之共同植入步驟，以於該供給體基板1中產生一弱鍵區4，藉以界定270nm的半導體層10。
接著以具有一接受體基板2(由氧化矽(1,0,0)構成以及一開始具有約3nm的氧化物厚度)之該基板裝配為目的，實施晶圓之RCA類型清洗。該氧化物厚度之總和約為11nm，其中約1nm在黏接前之該清洗步驟期間會被蝕刻掉，亦即，在最終結構之絕緣體厚度約為10nm。
藉由施加300℃之溫度2小時對該經裝配之結構5(第1D圖)進行依照本發明之處理，使該半導體層10可自該供給體基板1分離，以及將其轉移至該接受體基板2上，同時限制介面缺陷的數量，以及因此可獲高品質之半導體層的轉移。
最後，該最終UTBOX類型結構5’接受一處理以類似於範例1(RTA30秒、1200°及在H2環境)之條件強化該黏接介面。可觀察到，相較於習知技術來說，可在分離後減少該缺陷。
1．．．供給體基板
2．．．接受體基板
3．．．絕緣層
4．．．弱化區域
5．．．結構
5’．．．最終結構
以及
10．．．半導體層
第1A至1E圖係為本發明方法之第一實施例的連續步驟示意圖；
第2A至2D圖係為本發明方法之第二實施例的連續步驟示意圖；以及
第3A至3D圖係為本發明方法之第三實施例的連續步驟示意圖。
2．．．接受體基板
3．．．絕緣層
5’．．．最終結構
以及
10．．．半導體層

Claims (10)

  1. 一種低溫下分離半導體層之方法，包含：a)裝配供給體基板與接受體基板，該等二塊基板皆包含絕緣層，其中該等二個絕緣層的總厚度小於50nm；b)在該裝配期間及/或該裝配之後，於該等二塊基板之間以低於400℃之溫度進行第一熱處理以強化該裝配；c)藉由該供給體基板的斷裂而進行薄化處理，以便在該接受體基板上僅留一層供給體基板之材料的薄膜，該斷裂係藉由一熱處理以一介於280℃至350℃之溫度被進行；以及d)在該薄化處理之後，以高於900℃之溫度進行一第二熱處理，其中於400℃至900℃之間的曝露時間係小於30秒。
  2. 如申請專利範圍第1項之方法，其中從該第一熱處理至該第二熱處理之經過期間包含一增溫坡度之應用，其中介於400℃至900℃之間的平均速率大於每秒10℃。
  3. 如申請專利範圍第1項或第2項之方法，其中在一熱處理步驟之前該裝配係被預先弱化該供給體基板。
  4. 如申請專利範圍第1項或第2項之方法，其中以一相同的熱處理步驟來結合用以強化該裝配之該第一熱處理以及該斷裂熱處理。
  5. 如申請專利範圍第1項或第2項之方法，其中該斷裂熱處理係實施一段介於30分至15小時之間、及/或小於5小時、或者介於1小時至3小時之間的時間。
  6. 如申請專利範圍第1項或第2項之方法，其中為了限制施加於最終結構之熱平衡，在分離該接受體基板上之該供給體基板之層後，該溫度立即被降下。
  7. 如申請專利範圍第1項或第2項之方法，其中該絕緣層為一氧化物，例如矽氧化物(SiO2)，及/或矽氮化物(Si3N4)，及/或矽氮氧化物(SixOyNz)。
  8. 如申請專利範圍第7項之方法，其中更包含使該絕緣層變薄之步驟，藉由在一具有小於1ppm氧氣濃度之壓力下以及在實質上介於1100℃至1200℃之間的溫度下的處理來進行。
  9. 如申請專利範圍第1項或第2項之方法，其中該供給體基板係自矽、具有表面結晶定向(1,0,0)或(1,1,0)或(1,1,1)之矽、矽碳化物、鍺及鎵砷化物之中選出一材料來形成。
  10. 如申請專利範圍第1項或第2項之方法，其中該接 受體基板係自矽、石英、玻璃之中選出一材料來形成。
TW098136362A 2008-10-30 2009-10-27 低溫下分離半導體層之方法 TWI545614B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0857411A FR2938119B1 (fr) 2008-10-30 2008-10-30 Procede de detachement de couches semi-conductrices a basse temperature

Publications (2)

Publication Number Publication Date
TW201027591A TW201027591A (en) 2010-07-16
TWI545614B true TWI545614B (zh) 2016-08-11

Family

ID=40673943

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098136362A TWI545614B (zh) 2008-10-30 2009-10-27 低溫下分離半導體層之方法

Country Status (9)

Country Link
US (1) US8623740B2 (zh)
EP (1) EP2345068B1 (zh)
JP (1) JP2012507168A (zh)
KR (3) KR101446977B1 (zh)
CN (1) CN102197473A (zh)
FR (1) FR2938119B1 (zh)
SG (1) SG10201404793VA (zh)
TW (1) TWI545614B (zh)
WO (1) WO2010049497A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182201A (ja) * 2011-02-28 2012-09-20 Shin Etsu Chem Co Ltd 半導体ウェーハの製造方法
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US8637381B2 (en) * 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
FR2995447B1 (fr) 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie
FR2995445B1 (fr) 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
WO2015119742A1 (en) * 2014-02-07 2015-08-13 Sunedison Semiconductor Limited Methods for preparing layered semiconductor structures
FR3091000B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Procede de fabrication d’un substrat pour un capteur d’image de type face avant
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
CN110491827B (zh) * 2019-08-13 2021-02-12 北京工业大学 一种半导体薄膜层的转移方法及复合晶圆的制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771016A (en) * 1987-04-24 1988-09-13 Harris Corporation Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2845202B1 (fr) 2002-10-01 2004-11-05 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
US7084460B2 (en) * 2003-11-03 2006-08-01 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
WO2007071787A1 (en) * 2005-12-22 2007-06-28 S.O.I.Tec Silicon On Insulator Technologies Process for simplification of a finishing sequence and structure obtained by the process
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
JP5109287B2 (ja) * 2006-05-09 2012-12-26 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
FR2903808B1 (fr) * 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
FR2903809B1 (fr) * 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
CN101636832B (zh) * 2007-03-19 2012-01-11 S.O.I.Tec绝缘体上硅技术公司 形成图案的薄soi
US20100176495A1 (en) * 2009-01-12 2010-07-15 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers
US7767546B1 (en) * 2009-01-12 2010-08-03 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer
US8673703B2 (en) * 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures

Also Published As

Publication number Publication date
FR2938119A1 (fr) 2010-05-07
KR101446977B1 (ko) 2014-10-07
KR20110075039A (ko) 2011-07-05
JP2012507168A (ja) 2012-03-22
FR2938119B1 (fr) 2011-04-22
SG10201404793VA (en) 2014-10-30
EP2345068B1 (en) 2015-09-02
US20110207295A1 (en) 2011-08-25
TW201027591A (en) 2010-07-16
KR101304245B1 (ko) 2013-09-05
US8623740B2 (en) 2014-01-07
KR20130061194A (ko) 2013-06-10
WO2010049497A1 (en) 2010-05-06
CN102197473A (zh) 2011-09-21
EP2345068A1 (en) 2011-07-20
KR20120013454A (ko) 2012-02-14

Similar Documents

Publication Publication Date Title
TWI545614B (zh) 低溫下分離半導體層之方法
US7972939B2 (en) Transfer method with a treatment of a surface to be bonded
US7422958B2 (en) Method of fabricating a mixed substrate
TW200816398A (en) A method of direct bonding two substrates used in electronics, optics, or optoelectronics
JP4407127B2 (ja) Ｓｏｉウエーハの製造方法
JP5064692B2 (ja) Ｓｏｉ基板の製造方法
JPWO2003009386A1 (ja) 貼り合わせウエーハの製造方法
WO2001048825A1 (fr) Procédé de production de tranche collée
TW200822193A (en) Process for high temperature layer transfer
JP5681975B2 (ja) 半導体薄膜のスタックを製造する方法
US20070184631A1 (en) Method of manufacturing bonded wafer
JP5249511B2 (ja) Ｓｏｑ基板およびｓｏｑ基板の製造方法
TWI355711B (en) Method of producing simox wafer
JP7351987B2 (ja) シリコン箔層の移転方法
JP4720163B2 (ja) Ｓｏｉウェーハの製造方法
KR20090122176A (ko) 하이브리드 기판의 제조 방법
JP5364345B2 (ja) Ｓｏｉ基板の作製方法
WO2008088559A1 (en) Method and structure for cleaning surfaces for bonding layer transfer substrates
KR20070083581A (ko) 접합될 표면의 처리를 수반한 전달 방법