JP6160617B2 - ハイブリッド基板の製造方法及びハイブリッド基板 - Google Patents

ハイブリッド基板の製造方法及びハイブリッド基板 Download PDF

Info

Publication number
JP6160617B2
JP6160617B2 JP2014526881A JP2014526881A JP6160617B2 JP 6160617 B2 JP6160617 B2 JP 6160617B2 JP 2014526881 A JP2014526881 A JP 2014526881A JP 2014526881 A JP2014526881 A JP 2014526881A JP 6160617 B2 JP6160617 B2 JP 6160617B2
Authority
JP
Japan
Prior art keywords
substrate
silicon
hybrid
sapphire substrate
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014526881A
Other languages
English (en)
Other versions
JPWO2014017369A1 (ja
Inventor
小西 繁
繁 小西
芳宏 久保田
芳宏 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of JPWO2014017369A1 publication Critical patent/JPWO2014017369A1/ja
Application granted granted Critical
Publication of JP6160617B2 publication Critical patent/JP6160617B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19Preparing inhomogeneous wafers
    • H10P90/1904Preparing vertically inhomogeneous wafers
    • H10P90/1906Preparing SOI wafers
    • H10P90/1914Preparing SOI wafers using bonding
    • H10P90/1916Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • H10W10/181Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Element Separation (AREA)

Description

本発明は、支持基板上に半導体層を有するハイブリッド基板の製造方法及び該製造方法で製造されるハイブリッド基板に関する。
従来、高絶縁性で熱伝導率も高く、且つ高周波領域での損失が小さい特性を持つサファイアを支持基板として、Silicon−On−Sapphire(SOS)基板等のハイブリッド基板が高周波領域のデバイスとして用いられている。
SOSの製法として、サファイア基板にシリコンをヘテロエピ成長させることがよく知られているが、この方法はサファイアとシリコンとの格子定数差に起因した欠陥が多数発生する欠点を有している(例えば、非特許文献1)。
上記問題に鑑み、水素イオンを注入したシリコン基板をサファイア基板と貼り合わせ、水素イオン注入層を脆化し、剥離することによって、単結晶シリコン薄膜をサファイア基板上に転写する方法が提案されている(例えば、特開2010−278337号公報(特許文献1))。
特開2010−278337号公報 特開2004−111848号公報
Yoshii et al.,Japanese Journal of Applied Physics Vol.21 Supplement 21−1、pp.175−179(1982)
しかしながら、上記SOSにおいては、支持基板として使用するサファイア基板自身の金属濃度、特に基板表面におけるFeの濃度が高いという問題があった。典型的なサファイア基板におけるFeの濃度は、1×1011〜1×1012atoms/cm2であるが、シリコンウェハ等を用いた半導体ラインで要求される値1×1010atoms/cm2に比べて1〜2桁高い値となっている。そのため、上記金属濃度を持つSOSは、半導体製造ラインを汚染するため、該半導体製造ラインに投入できない問題があった。また、金属濃度を下げるために、例えばシリコンウェハの洗浄で用いられているSC−2(HCl+H22+H2O)洗浄を行うことが考えられるが、この洗浄を施してもサファイア基板における金属濃度はあまり減少せず、1×1010atoms/cm2レベルに届かないという問題があった。
また、貼り合わせ法で作製したSOSにおいては、シリコン膜のボイドやOSF(Oxidation induced Stacking Fault;酸化誘起積層欠陥)状の欠陥等の、貼り合わせ法に起因する欠陥が多いという問題があった。
本発明は、上記事情に鑑みなされたもので、半導体製造ラインに投入可能なハイブリッド基板の製造方法及び該製造方法で製造されたハイブリッド基板を提供することを目的とする。
本発明者らは、上記課題を解決するため鋭意検討した結果、サファイア基板を還元性雰囲気、特に好適には水素を含む雰囲気下で熱処理をすることにより、サファイア表面の金属不純物を大幅に除去できることを見出した。また、貼り合わせ法によるSOS基板の作製について、上記熱処理をしたサファイア基板を用いると、シリコン薄膜転写後のシリコン薄膜上の欠陥数が熱処理をしていない基板を使用した時に比べ、著しく少なくなることをも見出し本発明に至った。
なお、サファイア基板を、水素を含む雰囲気で熱処理する手法は、例えばサファイア基板上に直接窒化物半導体層をエピタキシャル成長する前に処理することが知られており、例えば特開2004−111848号公報(特許文献2)に記載されている。しかしながら、水素熱処理が金属不純物濃度の減少に効果があることについては言及されていない。更に、上記熱処理を施したサファイア基板を支持基板に用いてSOS基板を製造することについては記載されておらず、このときに支持基板上に形成したシリコン層の欠陥数低減に効果があることについて記載も示唆も認められない。
また、ハイブリッド化した後、つまり貼り合わせ基板を水素雰囲気で熱処理する技術は、例えばSOI(Silicon On Insulator)等においては、シリコン層の平坦化等で用いられているが、本発明者らが検討したところ、ハイブリッド化したSOSを水素を含む雰囲気で熱処理を施しても、シリコン層の欠陥数低減の効果は認められなかった。
即ち、貼り合わせを行う前にサファイア基板を水素を含む雰囲気で熱処理することが重要であり、このことにより初めて、サファイア基板の金属不純物を除去でき、かつ必要に応じて貼り合わせ後のシリコン薄膜の欠陥数を低減することができるものである。これらの効果は、本発明により初めて見出されたものである。
従って、本発明は、上記目的を達成するため、下記のハイブリッド基板の製造方法及びハイブリッド基板を提供する。
〔1〕 半導体基板の表面からイオンを注入してイオン注入領域を形成し、上記半導体基板のイオン注入した表面とサファイア基板の表面とを絶縁膜を介して貼り合わせた後、上記イオン注入領域で半導体基板を剥離させてサファイア基板上に半導体層を有するハイブリッド基板を得るハイブリッド基板の製造方法であって、
上記サファイア基板を予め還元性雰囲気中700℃以上1100℃以下の熱処理温度で熱処理した後に上記半導体基板と貼り合わせることを特徴とするハイブリッド基板の製造方法。
〔2〕 上記サファイア基板の熱処理温度は、900℃以上であることを特徴とする〔1〕に記載のハイブリッド基板の製造方法。
〔3〕 上記サファイア基板の熱処理時間は、10秒以上12時間以下であることを特徴とする〔1〕又は〔2〕に記載のハイブリッド基板の製造方法。
〔4〕 上記還元性雰囲気は、水素又は水素を含む不活性ガス雰囲気であることを特徴とする〔1〕〜〔3〕のいずれかに記載のハイブリッド基板の製造方法。
〔5〕 上記半導体基板は、シリコン、シリコン−ゲルマニウム、炭化ケイ素、ゲルマニウム、窒化ガリウム、酸化亜鉛、ガリウム砒素からなる群から選ばれるいずれかの材料からなることを特徴とする〔1〕〜〔4〕のいずれかに記載のハイブリッド基板の製造方法。
〔6〕上記熱処理後のサファイア基板表面の全反射蛍光X線分析法で検出されるFeの濃度が3×1010atoms/cm2以下であり、Niの濃度が1×1010atoms/cm2以下である〔1〕〜〔5〕のいずれかに記載のハイブリッド基板の製造方法。
〔7〕 基板表面の全反射蛍光X線分析法で検出されるFeの濃度が3×10 10 atoms/cm 2 以下であり、Niの濃度が1×10 10 atoms/cm 2 以下であるサファイア基板上に厚さ50〜500nmのシリコン酸化膜である絶縁膜を介してシリコン、シリコン−ゲルマニウム、炭化ケイ素、ゲルマニウム、窒化ガリウム、酸化亜鉛、ガリウム砒素からなる群から選ばれるいずれかの材料からなる半導体基板のイオン注入剥離膜である半導体層を有しており、フッ化水素溶液に浸漬した後に検出される半導体層の表面欠陥数が、ハイブリッド基板の外径が150mmφの場合に487個以下であるハイブリッド基板。
本発明によれば、支持基板を予め還元性雰囲気中で熱処理した後に半導体基板と貼り合わせるので、支持基板の金属不純物が除去されて半導体製造ラインに投入可能なハイブリッド基板を製造することができる。また、半導体層表面の欠陥数を低減可能である。
本発明に係るハイブリッド基板の製造方法における製造工程の一例を示す概略図であり、(a)はイオン注入されたシリコン基板の断面図、(b)はサファイア基板の断面図、(c)は水素雰囲気下での熱処理後のサファイア基板の断面図、(d)はシリコン基板とサファイア基板を貼り合わせた状態を示す断面図、(e)はイオン注入領域でシリコン基板を剥離させた状態を示す断面図、(f)はハイブリッド基板の断面図である。
以下、本発明に係るハイブリッド基板の製造方法を図1に基づき、SOS基板の製造を例に取り、説明するが、本発明はこれに限定されるものではない。
本発明に係るハイブリッド基板の製造方法は、図1に示すように、シリコン基板への水素イオン(希ガスイオン)注入工程(工程1)、サファイア基板の水素雰囲気下の熱処理工程(工程2)、シリコン基板及び/又はサファイア基板の表面活性化処理工程(工程3)、シリコン基板とサファイア基板の貼り合わせ工程(工程4)、可視光照射、剥離処理工程(工程5)、シリコン層薄化工程(工程6)の順に処理を行うものである。
(工程1:シリコン基板への水素イオン(希ガスイオン)注入工程)
まず、単結晶シリコン基板(ドナー基板)1の表面から水素イオン又は希ガス(即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン)イオンを注入し、基板中に層状のイオン注入領域(イオン注入層ともいう)3を形成する(図1(a))。
なお、ここでは転写により半導体層を形成するための基板(半導体基板)としてシリコン基板を用いた例を示すが、本発明はこれに限定されず、半導体基板として、シリコン−ゲルマニウム、炭化ケイ素、ゲルマニウム、窒化ガリウム、酸化亜鉛、ガリウム砒素からなる群から選ばれるいずれかの材料からなるものを用いることができる。
ここで、半導体基板である単結晶シリコン基板(以下、シリコン基板ともいう)1としては、特に限定されないが、例えばチョクラルスキー(CZ)法により育成された単結晶をスライスして得られたもので、例えば直径が100〜300mm、導電型がP型又はN型、抵抗率が10Ω・cm程度のものが挙げられる。
また、シリコン基板1の表面は、あらかじめ薄い絶縁膜2を形成しておくことが好ましい。絶縁膜2を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られるからである。絶縁膜2としては、例えばシリコン酸化膜、アルミニウム酸化膜、シリコン窒化膜等が挙げられるが、50〜500nmの厚さを有するシリコン酸化膜が好ましい。シリコン酸化膜は、一般的な熱酸化法により形成することができる。
イオン注入領域3の形成方法は、特に限定されず、例えば、シリコン基板1の表面から所望の深さにイオン注入領域3を形成できるような注入エネルギーで、所定の線量の水素イオン又は希ガスイオンを注入する。このときの条件として、例えば注入エネルギーは50〜100keV、注入線量は2×1016〜1×1017/cm2とできる。注入される水素イオンとしては、2×1016〜1×1017(atoms/cm2)のドーズ量の水素イオン(H+)、又は1×1016〜5×1016(atoms/cm2)のドーズ量の水素分子イオン(H2 +)が好ましい。特に好ましくは、8.0×1016(atoms/cm2)のドーズ量の水素イオン(H+)、又は4.0×1016(atoms/cm2)のドーズ量の水素分子イオン(H2 +)である。
イオン注入された基板表面からイオン注入領域3までの深さ(即ち、イオン打ち込み深さ)は、支持基板であるサファイア基板上に設けるシリコン薄膜の所望の厚さに対応するものであるが、好ましくは300〜500nm、更に好ましくは400nm程度である。また、イオン注入領域3の厚さ(即ち、イオン分布厚さ)は、機械衝撃等によって容易に剥離できる厚さが良く、好ましくは200〜400nm、更に好ましくは300nm程度である。
(工程2:サファイア基板の水素雰囲気下の熱処理工程)
次に、サファイア基板4を予め還元性雰囲気中で熱処理する(図1(b)、(c))。
なお、ここでは支持基板としてサファイア基板を用いた例を示すが、本発明はこれに限定されず、支持基板として、シリコン、炭化ケイ素、窒化ケイ素、ダイヤモンド、窒化アルミニウム、窒化ガリウム、酸化亜鉛、石英及びホウ珪酸ガラスからなる群から選ばれるいずれかの材料からなるものを用いることができる。
ここで、サファイア基板4は、ハイブリッド基板の支持基板(ハンドル基板)となる絶縁性の透明基板であり、可視光領域(波長400〜700nm)の光が貼り合わせたシリコン基板1のイオン注入領域3に到達するまでにエネルギー損失が少ないものであることが望ましく、上記可視光領域の透過率が70%以上であることが好ましい(図1(b))。例えば、結晶方位がR面(1102)のサファイア基板を用いるとよい。
還元性雰囲気としては、例えば一酸化炭素、硫化水素、二酸化硫黄、水素、ホルムアルデヒドから選ばれるガス種又はそれらの組み合わせからなる還元性ガス、あるいは該還元性ガスと不活性ガスとの混合ガスからなる雰囲気が挙げられ、それらの中で、好ましくは少なくとも水素を含む雰囲気、即ち水素のみ又は水素を含む不活性ガスからなる雰囲気、より好ましくは水素のみからなる雰囲気である。
熱処理温度の下限は、好ましくは700℃以上、より好ましくは900℃以上、特に好ましくは1000℃以上である。熱処理温度が700℃未満ではサファイア基板4表面の金属除去の効果が不十分となる場合がある。
熱処理温度の上限は、好ましくは1250℃未満、より好ましくは1100℃以下である。熱処理温度が1250℃以上ではハイブリッド基板のシリコン薄膜表面の欠陥数が逆に増加し、ハイブリッド基板として不適となるおそれがある。
熱処理時間は、好ましくは10秒〜12時間、より好ましくは1分〜1時間である。熱処理時間が10秒より短いと、サファイア基板4表面の金属除去が不十分となったり、ハイブリッド基板のシリコン薄膜表面の欠陥数の低減が不十分となるおそれがあり、12時間より長いと熱処理コストの増加となる場合がある。
本熱処理を行う炉としては、還元性雰囲気とするために水素を導入できる炉であれば、チューブ炉やエピ成長炉、RTA(Rapid Thermal Annaeling)炉など使用することができ、特に限定はされない。
以上の熱処理を施すことにより、サファイア基板4表面の金属濃度を当初より低減させることができる(図1(c))。また、このときのサファイア基板4の表面粗さはほとんど変わらず、シリコン基板1との貼り合わせが困難になることはない。また、熱処理温度が700〜1100℃の場合に、後述するハイブリッド基板のシリコン薄膜表面における欠陥数を従来よりも低減することができる。本熱処理により、サファイア基板4表面の微視的な形状変化が生じ、貼り合わせの密着力の増加及び/又は均一化、更にはパーティクルやその他の付着物が除去されたためと推測されるが、その理由はよく分かっていない。
(工程3:シリコン基板及び/又はサファイア基板の表面活性化処理工程)
熱処理後で貼り合わせの前に、シリコン基板1のイオン注入された表面と、熱処理後のサファイア基板4の表面との双方もしくは片方に表面活性化処理を施す。
表面活性化処理は、基板表面に反応性の高い未結合手(ダングリングボンド)を露出させること、又はその未結合手にOH基が付与されることで活性化を図るものであり、例えばプラズマ処理又はイオンビーム照射による処理により行われる。
プラズマで処理をする場合、例えば、真空チャンバ中にシリコン基板1及び/又はサファイア基板4を載置し、プラズマ用ガスを導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、シリコン基板1を処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガス等を挙げることができる。サファイア基板4を処理する場合は、水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガス等を用いる。この処理により、シリコン基板1及び/又はサファイア基板4の表面の有機物が酸化して除去され、更に表面のOH基が増加し、活性化する。
また、イオンビーム照射による処理は、プラズマ処理で使用するガスを用いたイオンビームをシリコン基板1及び/又はサファイア基板4に照射して表面をスパッタする処理であり、表面の未結合手を露出させ、結合力を増すことが可能である。
(工程4:シリコン基板とサファイア基板の貼り合わせ工程)
次に、シリコン基板1のイオン注入された表面と熱処理後のサファイア基板4の表面とを貼り合わせる(図1(d))。このとき、150〜200℃程度に加熱しながら貼り合わせるとよい。以下、この接合体を貼り合わせ基板5という。シリコン基板1のイオン注入面とサファイア基板の表面の少なくとも一方が活性化処理されていると、より強く接合できる。なお、シリコン基板1の絶縁膜(シリコン酸化膜)2を、サファイア基板4と貼り合わせる前に、エッチングや研磨等により、薄くあるいは除去してもよい。
貼り合わせ後に、貼り合わせ基板5に熱を加えて熱処理(第2の熱処理)を行う。この熱処理により、シリコン基板1とサファイア基板4の結合が強化される。このときの熱処理は、貼り合わせ基板5がシリコン基板1とサファイア基板4の熱膨率の差の影響(熱応力)で破損しない温度を選択する。その熱処理温度は、好ましくは300℃以下、より好ましくは150〜250℃、さらに好ましくは150〜200℃である。また、熱処理の時間は、例えば1〜24時間である。
(工程5:可視光照射、剥離処理工程)
次に、貼り合わせ基板5におけるシリコン基板1のイオン注入領域3に向けて可視光を照射し、アニールを施す。このとき、透明なサファイア基板4側から照射するとよい。また、可視光は、400〜700nmの範囲に極大波長を有する光であり、コヒーレント、インコヒーレントのいずれの光でもよく、波長領域が好ましく400〜700nm、より好ましくは500〜600nmのレーザー光がよい。
可視光としてレーザー光を照射した場合、レーザー光はサファイア基板4を透過し、ほとんど吸収されないので、サファイア基板4を熱することなくシリコン基板1に到達する。到達したレーザー光はシリコン基板1のサファイア基板4との貼り合わせ界面の近傍のみ、特に例えば水素イオン注入によりアモルファス化した部分であるイオン注入領域3を選択的に加熱し、イオン注入領域3の脆化を促す。
次いで、可視光照射後、貼り合わせ基板5のイオン注入領域3に外部から機械的衝撃等の衝撃を付与して脆化したイオン注入領域3に沿って剥離し、シリコン基板1の一部を半導体層となるシリコン薄膜6(シリコン酸化膜が使用され、除去されていない場合はシリコン酸化膜を有する)としてサファイア基板4に転写してウェハ7とする。即ち、サファイア基板4に結合したシリコン薄膜6をシリコン基板1から剥離させてSOI層(半導体層)とする。なお、剥離は、イオン注入領域3に沿って貼り合わせ基板5の一端から他端に向かうへき開によるものが好ましい。
ここで、シリコン薄膜の剥離のための外部からの衝撃付与の手法としては種々のものがあり、例えば、熱衝撃により剥離を行う方法、機械的衝撃により剥離を行う方法、振動衝撃により剥離を行う方法等が挙げられるが、本方法によりシリコン薄膜6とサファイア基板4界面で剥がれが生じないこと、本方法のプロセス温度がハイブリッド基板に過剰な温度とならないことが必要条件である。
なお、熱衝撃により剥離を行う方法としては、貼り合わせ基板5のいずれかの一方の面、例えばシリコン基板1側の面を加熱し、サファイア基板4との間に温度差を生じさせることにより、シリコン基板1側の急激な膨張によって両基板間で大きな応力を発生させ、この応力によってイオン注入領域3における剥離を生じさせる方法が挙げられる。
また、機械的衝撃により剥離を行う方法としては、ジェット状に噴出させたガスや液体などの流体をシリコン基板1の側面から吹き付けることで衝撃を与える方法や、ブレードの先端部をイオン注入領域3の近傍領域に押し当てるなどして衝撃を付与する方法等が挙げられる。
なお、剥離処理の際、貼り合わせ基板5のシリコン基板1側に補強材を配置して機械的衝撃を加えることが好ましい。上記補強材としては、好ましくは、保護テープ、静電チャック及び真空チャックからなる群から選択される。シリコン基板1側に割れ防止のために保護テープをシリコン基板1側に貼り付けて剥離を行う方法や、又は静電チャック又は真空チャックにシリコン基板1側を密着させて剥離を行うことでより確実に剥離を行うことができる。保護テープは、特に材質、厚さ等に限定されず、半導体製造工程で用いられるダイシングテープやBGテープ等が使用できる。静電チャックは、特に限定されず、炭化ケイ素や窒化アルミニウム等のセラミックス静電チャック等が挙げられる。真空チャックは、特に限定されず、多孔質ポリエチレン、アルミナ等の真空チャックが挙げられる。
また、振動衝撃により剥離を行う方法としては、超音波発振器の振動板から発振される超音波で振動衝撃を付与してイオン注入領域3における剥離を生じさせる方法が挙げられる。
(工程6:シリコン層薄化(イオン注入ダメージ層除去)工程)
次に、ウェハ7のサファイア基板4上のシリコン薄膜6表層において、上記イオン注入によりダメージを受けて結晶欠陥を生じている層を除去する。
ここで、イオン注入ダメージ層の除去は、ウェットエッチング又はドライエッチングにより行うことが好ましい。ウェットエッチングとしては、例えばKOH溶液、NH4OH溶液、NaOH溶液、CsOH溶液、アンモニア水(28質量%)、過酸化水素水(30〜35質量%)、水(残部)からなるSC−l溶液、EDP(エチレンジアミンピロカテコール)溶液、TMAH(4メチル水酸化アンモニウム)溶液、ヒドラジン溶液のうち、少なくとも1つのエッチング溶液を用いて行うとよい。また、ドライエッチングとしては、例えばフッ素系ガス中にサファイア基板4上のシリコン薄膜6を曝してエッチングする反応性ガスエッチングやプラズマによりフッ素系ガスをイオン化、ラジカル化してシリコン薄膜6をエッチングする反応性イオンエッチング等が挙げられる。
また、本工程において除去対象となる領域は、少なくとも結晶欠陥に拘るシリコン薄膜6のイオン注入ダメージ層全てであり、シリコン薄膜6表層の好ましくは120nm以上の厚み分、より好ましくは150nm以上の厚み分である。サファイア基板4上のシリコン薄膜6の厚さは、100〜400nmとなる。
最後に、サファイア基板4上のシリコン薄膜6表面を鏡面仕上げする。具体的には、シリコン薄膜6に化学機械研磨(CMP研磨)を施して鏡面に仕上げる。ここではシリコンウェハの平坦化等に用いられる従来公知のCMP研磨でよい。なお、このCMP研磨で上記イオン注入ダメージ層の除去を兼ねてもよい。
以上の工程を経て、サファイア基板4(支持基板)の金属不純物が除去されて半導体製造ラインに投入可能なハイブリッド基板8を製造することができる。また、シリコン薄膜6表面の欠陥数を低減できる。
以下に、本発明の実施例及び比較例を挙げて、更に具体的に説明するが、本発明はこれらに限定されるものではない。
[実施例1]
図1に示す製造工程に従って、ハイブリッド基板を作製した。なお、シリコン基板1と熱処理を施したサファイア基板4の貼り合わせ及びシリコン薄膜6の転写(シリコン薄膜形成)は、特開2010−278337号公報(特許文献1)記載の方法に従った。具体的には次の通りである。
(工程1)予め絶縁膜2としてシリコン酸化膜を厚さ200nm成長させた外径150mmφ、厚さ625μmのシリコン基板1に、57keV、ドーズ量6.0×1016atoms/cm2で水素イオンを注入した。
(工程2)支持基板として、外径150mmφ、厚さ0.6mmのR面サファイア基板4を用いた。このサファイア基板4をパンケーキ型の炉内に配置し、水素のみの雰囲気とした後、1000℃で10分保持することで熱処理を行った。熱処理後のサファイア基板4表面の金属濃度はTRXF(Total Reflection X−ray Fluorescence)法で検出される代表的な金属元素Fe、Niについて測定した(その検出下限濃度は0.6×1010atoms/cm2である)。その結果、対象元素Fe、Niのいずれも検出限界(0.6×1010atoms/cm2)以下(DL(Detection Limit))であった。
また、サファイア基板4の表面粗さとして、原子間力顕微鏡(AFM(Atomic Force Microscope))によって縦横5μm×5μmの領域の表面粗さRms(Root Mean Square)を測定したところ、0.13nmであった。
(工程3)上記シリコン基板1及び熱処理を施したサファイア基板4について、それぞれの貼り合せ面にイオンビーム活性化処理を行った。
(工程4)次いで、上記シリコン基板1のイオン注入側の面とサファイア基板4とを150℃に加熱して貼り合せることにより接合体である貼り合わせ基板5を得た。次いで、貼り合わせ基板5を225℃で24時間熱処理を行った。
(工程5)次に、貼り合わせ基板5を200℃に加熱しながらサファイア基板4側から波長532nmのグリーンレーザー光を照射した。貼り合わせ基板5全面に該レーザー光を照射した後、貼り合せ界面近傍のイオン注入領域3に機械的衝撃を加え、剥離することで、シリコン薄膜6をサファイア基板4に転写したウェハ7を作製した。
(工程6)最後に、ウェハ7上のシリコン薄膜6をCMP研磨で厚さ200nmまで薄化することによりSOS基板であるハイブリッド基板8を得た。得られたハイブリッド基板8を50質量%フッ化水素に10分間浸漬し、純水でリンスした後に、シリコン薄膜6表面の欠陥数を欠陥検査装置(KURABO社製)によってカウントしたところ、1ウェハで323個であった。
[比較例1]
比較のため、実施例1で用いた同じ仕様のサファイア基板4を熱処理せずに(工程2を行わずに)、SC−1(NH4OH+H22+H2O)+SC−2(HCl+H22+H2O)で洗浄して用い、それ以外は実施例1と同様にしてハイブリッド基板8を作製した。
なお、上記洗浄後のサファイア基板4の表面金属濃度及び表面粗さの評価を行ったところ、金属濃度に関し、Feは1.3×1011atoms/cm2、Niは6.0×1010atoms/cm2であった。実施例1では、Fe及びNi共に本測定の検出下限値(0.6×1010atoms/cm2)以下となっており、実施例1ではサファイア基板4の熱処理(水素雰囲気下1000℃で10minの熱処理)によって金属不純物が大幅に除去されたことが分かった。また、比較例1の表面粗さRmsは、0.12nmであり、実施例1と比較すると、サファイア基板4の熱処理有り無しで顕著な違いは無く、本熱処理がシリコン基板1とサファイア基板4との貼り合わせに影響を及ぼさないことが分かった。
また、得られたハイブリッド基板におけるシリコン薄膜6表面の欠陥数は、1ウェハで525個であった。実施例1では1ウェハで323個であり、実施例1におけるサファイア基板4の熱処理(水素雰囲気下1000℃で10minの熱処理)によってシリコン薄膜6表面の欠陥数が大きく減少することが分かった。
[実施例2]
実施例1において、工程2として、サファイア基板4について水素50vol%+Ar50vol%の雰囲気下で1000℃で20分の熱処理を行い、それ以外は実施例1と同様にしてハイブリッド基板8を作製した。
なお、上記洗浄後のサファイア基板4の表面金属濃度及び表面粗さの評価を行ったところ、金属濃度に関し、実施例1と同様に、Fe及びNi共に本測定の検出下限値(0.6×1010atoms/cm2)以下となった。また、実施例2の表面粗さRmsは、0.12nmであり、熱処理なしの比較例1と同程度であった。
また、得られたハイブリッド基板8におけるシリコン薄膜6表面の欠陥数は、1ウェハで82個であった。実施例1よりも欠陥数は大きく減少しており、処理時間によって欠陥数低下の効果があることが分かった。
[実施例3]
実施例1において、工程2として、サファイア基板4について水素のみの雰囲気下で1000℃で60分の熱処理を行い、それ以外は実施例1と同様にしてハイブリッド基板8を作製した。
なお、上記洗浄後のサファイア基板4の表面金属濃度及び表面粗さの評価を行ったところ、金属濃度に関し、実施例1と同様に、Fe及びNi共に本測定の検出下限値(0.6×1010atoms/cm2)以下となった。また、実施例3の表面粗さRmsは、0.12nmであり、熱処理なしの比較例1と同程度であった。
また、得られたハイブリッド基板8におけるシリコン薄膜6表面の欠陥数は、1ウェハで54個であった。実施例2よりも欠陥数は更に減少しており、処理時間によって欠陥数低下の効果があることが分かった。
[実施例4]
実施例1において、工程2として、サファイア基板4について水素のみの雰囲気下で700℃で10分の熱処理を行い、それ以外は実施例1と同様にしてハイブリッド基板8を作製した。
なお、上記洗浄後のサファイア基板4の表面金属濃度及び表面粗さの評価を行ったところ、金属濃度に関し、Feは0.3×1011atoms/cm2、Niは1.0×1010atoms/cm2であった。金属不純物は完全に除去されていなかったが、比較例1よりも減少しており、金属不純物除去の効果が認められた。また、実施例4の表面粗さRmsは、0.12nmであり、熱処理なしの比較例1と同程度であった。
また、得られたハイブリッド基板8におけるシリコン薄膜6表面の欠陥数は、1ウェハで487個であった。欠陥数は比較例1よりも若干減少していた。即ち、金属濃度減少の効果は見られたものの、欠陥数減少には大きな効果は見られなかった。
[実施例5]
実施例1において、工程2として、サファイア基板4について水素のみの雰囲気下で900℃で60分の熱処理を行い、それ以外は実施例1と同様にしてハイブリッド基板8を作製した。
なお、上記洗浄後のサファイア基板4の表面金属濃度及び表面粗さの評価を行ったところ、金属濃度に関し、実施例1と同様に、Fe及びNi共に本測定の検出下限値(0.6×1010atoms/cm2)以下となった。また、実施例5の表面粗さRmsは、0.13nmであり、熱処理なしの比較例1と同程度であった。
また、得られたハイブリッド基板8におけるシリコン薄膜6表面の欠陥数は、1ウェハで279個であり、比較例1の欠陥数の半分程度まで減少していた。
[実施例6]
実施例1において、工程2として、サファイア基板4について水素のみの雰囲気下で1100℃で10分の熱処理を行い、それ以外は実施例1と同様にしてハイブリッド基板8を作製した。
なお、上記洗浄後のサファイア基板4の表面金属濃度及び表面粗さの評価を行ったところ、金属濃度に関し、実施例1と同様に、Fe及びNi共に本測定の検出下限値(0.6×1010atoms/cm2)以下となった。また、実施例6の表面粗さRmsは、0.11nmであり、熱処理なしの比較例1と同程度であった。
また、得られたハイブリッド基板8におけるシリコン薄膜6表面の欠陥数は、1ウェハで305個であり、実施例1と同程度であった。
参考例1
実施例1において、工程2として、サファイア基板4について水素のみの雰囲気下で1250℃で10分の熱処理を行い、それ以外は実施例1と同様にしてハイブリッド基板8を作製した。
なお、上記洗浄後のサファイア基板4の表面金属濃度及び表面粗さの評価を行ったところ、金属濃度に関し、実施例1と同様に、Fe及びNi共に本測定の検出下限値(0.6×1010atoms/cm2)以下となった。また、実施例7の表面粗さRmsは、0.11nmであり、熱処理なしの比較例1と同程度であった。
また、得られたハイブリッド基板8におけるシリコン薄膜6表面の欠陥数は、1ウェハで3400個であり、比較例1よりも著しく増加していた。工程2の熱処理温度としてある温度を超えるとそれ以上温度が増加しても金属不純物除去の効果は変わらないが、シリコン薄膜6表面の欠陥数を減らす効果については熱処理温度に上限値があることが分かった。
以上の結果を表1に示す。
Figure 0006160617
[比較例2]
水素雰囲気での熱処理を、貼り合わせ前のサファイア基板4単体で行った場合と、貼り合せ後のハイブリッド基板について行った場合とで、シリコン薄膜6の欠陥数低減効果の差異を確認するため、比較例1で作製したハイブリッド基板を水素のみの雰囲気下1000℃で10分の熱処理を行った。この熱処理後のハイブリッド基板におけるシリコン薄膜表面の欠陥数を実施例1と同じ方法で評価したところ、1ウェハで10000個を超える欠陥数であった。即ち、貼り合せを行った後の熱処理では欠陥数低減の効果はなく、金属不純物除去の効果と共にハイブリッド基板のシリコン薄膜表面の欠陥数低減の効果を得るためには、サファイア基板4を貼り合せる前に予め水素を含む雰囲気で熱処理することが必要であることが分かった。
なお、これまで本発明を図面に示した実施形態をもって説明してきたが、本発明は図面に示した実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用効果を奏する限り、本発明の範囲に含まれるものである。
1 シリコン基板
2 絶縁膜(シリコン酸化膜)
3 イオン注入領域
4 サファイア基板
5 貼り合わせ基板(接合体)
6 シリコン薄膜
7 ウェハ
8 ハイブリッド基板(SOS基板)

Claims (7)

  1. 半導体基板の表面からイオンを注入してイオン注入領域を形成し、上記半導体基板のイオン注入した表面とサファイア基板の表面とを絶縁膜を介して貼り合わせた後、上記イオン注入領域で半導体基板を剥離させてサファイア基板上に半導体層を有するハイブリッド基板を得るハイブリッド基板の製造方法であって、
    上記サファイア基板を予め還元性雰囲気中700℃以上1100℃以下の熱処理温度で熱処理した後に上記半導体基板と貼り合わせることを特徴とするハイブリッド基板の製造方法。
  2. 上記サファイア基板の熱処理温度は、900℃以上であることを特徴とする請求項1に記載のハイブリッド基板の製造方法。
  3. 上記サファイア基板の熱処理時間は、10秒以上12時間以下であることを特徴とする請求項1又は2に記載のハイブリッド基板の製造方法。
  4. 上記還元性雰囲気は、水素又は水素を含む不活性ガス雰囲気であることを特徴とする請求項1〜3のいずれか1項に記載のハイブリッド基板の製造方法。
  5. 上記半導体基板は、シリコン、シリコン−ゲルマニウム、炭化ケイ素、ゲルマニウム、窒化ガリウム、酸化亜鉛、ガリウム砒素からなる群から選ばれるいずれかの材料からなることを特徴とする請求項1〜4のいずれか1項に記載のハイブリッド基板の製造方法。
  6. 上記熱処理後のサファイア基板表面の全反射蛍光X線分析法で検出されるFeの濃度が3×1010atoms/cm2以下であり、Niの濃度が1×1010atoms/cm2以下である請求項1〜5のいずれか1項記載のハイブリッド基板の製造方法。
  7. 基板表面の全反射蛍光X線分析法で検出されるFeの濃度が3×10 10 atoms/cm 2 以下であり、Niの濃度が1×10 10 atoms/cm 2 以下であるサファイア基板上に厚さ50〜500nmのシリコン酸化膜である絶縁膜を介してシリコン、シリコン−ゲルマニウム、炭化ケイ素、ゲルマニウム、窒化ガリウム、酸化亜鉛、ガリウム砒素からなる群から選ばれるいずれかの材料からなる半導体基板のイオン注入剥離膜である半導体層を有しており、フッ化水素溶液に浸漬した後に検出される半導体層の表面欠陥数が、ハイブリッド基板の外径が150mmφの場合に487個以下であるハイブリッド基板。
JP2014526881A 2012-07-25 2013-07-18 ハイブリッド基板の製造方法及びハイブリッド基板 Active JP6160617B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012164656 2012-07-25
JP2012164656 2012-07-25
PCT/JP2013/069487 WO2014017369A1 (ja) 2012-07-25 2013-07-18 ハイブリッド基板の製造方法及びハイブリッド基板

Publications (2)

Publication Number Publication Date
JPWO2014017369A1 JPWO2014017369A1 (ja) 2016-07-11
JP6160617B2 true JP6160617B2 (ja) 2017-07-12

Family

ID=49997183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014526881A Active JP6160617B2 (ja) 2012-07-25 2013-07-18 ハイブリッド基板の製造方法及びハイブリッド基板

Country Status (7)

Country Link
US (1) US9837301B2 (ja)
EP (1) EP2879176B1 (ja)
JP (1) JP6160617B2 (ja)
KR (1) KR102104147B1 (ja)
CN (1) CN104488080B (ja)
TW (1) TWI595561B (ja)
WO (1) WO2014017369A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6110095B2 (ja) * 2012-03-29 2017-04-05 京セラ株式会社 複合基板
JP6165127B2 (ja) * 2014-12-22 2017-07-19 三菱重工工作機械株式会社 半導体装置及び半導体装置の製造方法
FR3034252B1 (fr) * 2015-03-24 2018-01-19 Soitec Procede de reduction de la contamination metallique sur la surface d'un substrat
US9890033B2 (en) * 2015-04-06 2018-02-13 Honeywell International Inc. Silicon-on-sapphire device with minimal thermal strain preload and enhanced stability at high temperature
JP6396854B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396853B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396852B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6454606B2 (ja) 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
DE102016100565B4 (de) * 2016-01-14 2022-08-11 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung
CN107180756B (zh) 2016-03-11 2020-05-05 胜高股份有限公司 pn接合硅晶片的制造方法
JP6563360B2 (ja) * 2016-04-05 2019-08-21 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP7160943B2 (ja) * 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
CN112534089B (zh) * 2018-08-01 2023-04-28 京瓷株式会社 复合基板、声表面波元件及声表面波元件用的复合基板的制造方法
JP7471029B1 (ja) * 2023-08-18 2024-04-19 硅赫微科技(上海)有限公司 半導体ウエーハの静電気帯電除去方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3609661B2 (ja) * 1999-08-19 2005-01-12 株式会社東芝 半導体発光素子
JP2004111848A (ja) 2002-09-20 2004-04-08 Kyocera Corp サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP4371202B2 (ja) 2003-06-27 2009-11-25 日立電線株式会社 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JPWO2005027217A1 (ja) * 2003-09-08 2007-11-08 株式会社Sumco Soiウェーハおよびその製造方法
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないsos基板
JP2011077608A (ja) 2009-09-29 2011-04-14 Alps Electric Co Ltd アンテナ装置
JP2011138818A (ja) * 2009-12-25 2011-07-14 Panasonic Corp 半導体装置、高周波集積回路、高周波無線通信システムおよび半導体装置の製造方法

Also Published As

Publication number Publication date
KR20150033687A (ko) 2015-04-01
EP2879176B1 (en) 2019-12-04
CN104488080A (zh) 2015-04-01
WO2014017369A1 (ja) 2014-01-30
KR102104147B1 (ko) 2020-04-23
CN104488080B (zh) 2017-06-23
EP2879176A1 (en) 2015-06-03
EP2879176A4 (en) 2016-03-23
JPWO2014017369A1 (ja) 2016-07-11
TWI595561B (zh) 2017-08-11
TW201421584A (zh) 2014-06-01
US9837301B2 (en) 2017-12-05
US20150200129A1 (en) 2015-07-16

Similar Documents

Publication Publication Date Title
JP6160617B2 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
CN103890907B (zh) 生产透明soi片的方法
KR102554056B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
EP2993686B1 (en) Method for producing hybrid substrate
JP6160616B2 (ja) Sos基板の製造方法及びsos基板
CN101027769B (zh) 具有对要键合表面的处理的转移方法
JP5953340B2 (ja) 貼り合わせ基板の製造方法
JP2012054451A (ja) 貼り合わせ基板の製造方法および半導体基板洗浄液

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170529

R150 Certificate of patent or registration of utility model

Ref document number: 6160617

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150