JP6160617B2 - ハイブリッド基板の製造方法及びハイブリッド基板 - Google Patents
ハイブリッド基板の製造方法及びハイブリッド基板 Download PDFInfo
- Publication number
- JP6160617B2 JP6160617B2 JP2014526881A JP2014526881A JP6160617B2 JP 6160617 B2 JP6160617 B2 JP 6160617B2 JP 2014526881 A JP2014526881 A JP 2014526881A JP 2014526881 A JP2014526881 A JP 2014526881A JP 6160617 B2 JP6160617 B2 JP 6160617B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- hybrid
- sapphire substrate
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
- H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Element Separation (AREA)
Description
また、貼り合わせ法で作製したSOSにおいては、シリコン膜のボイドやOSF(Oxidation induced Stacking Fault;酸化誘起積層欠陥)状の欠陥等の、貼り合わせ法に起因する欠陥が多いという問題があった。
なお、サファイア基板を、水素を含む雰囲気で熱処理する手法は、例えばサファイア基板上に直接窒化物半導体層をエピタキシャル成長する前に処理することが知られており、例えば特開2004−111848号公報(特許文献2)に記載されている。しかしながら、水素熱処理が金属不純物濃度の減少に効果があることについては言及されていない。更に、上記熱処理を施したサファイア基板を支持基板に用いてSOS基板を製造することについては記載されておらず、このときに支持基板上に形成したシリコン層の欠陥数低減に効果があることについて記載も示唆も認められない。
また、ハイブリッド化した後、つまり貼り合わせ基板を水素雰囲気で熱処理する技術は、例えばSOI(Silicon On Insulator)等においては、シリコン層の平坦化等で用いられているが、本発明者らが検討したところ、ハイブリッド化したSOSを水素を含む雰囲気で熱処理を施しても、シリコン層の欠陥数低減の効果は認められなかった。
即ち、貼り合わせを行う前にサファイア基板を水素を含む雰囲気で熱処理することが重要であり、このことにより初めて、サファイア基板の金属不純物を除去でき、かつ必要に応じて貼り合わせ後のシリコン薄膜の欠陥数を低減することができるものである。これらの効果は、本発明により初めて見出されたものである。
〔1〕 半導体基板の表面からイオンを注入してイオン注入領域を形成し、上記半導体基板のイオン注入した表面とサファイア基板の表面とを絶縁膜を介して貼り合わせた後、上記イオン注入領域で半導体基板を剥離させてサファイア基板上に半導体層を有するハイブリッド基板を得るハイブリッド基板の製造方法であって、
上記サファイア基板を予め還元性雰囲気中700℃以上1100℃以下の熱処理温度で熱処理した後に上記半導体基板と貼り合わせることを特徴とするハイブリッド基板の製造方法。
〔2〕 上記サファイア基板の熱処理温度は、900℃以上であることを特徴とする〔1〕に記載のハイブリッド基板の製造方法。
〔3〕 上記サファイア基板の熱処理時間は、10秒以上12時間以下であることを特徴とする〔1〕又は〔2〕に記載のハイブリッド基板の製造方法。
〔4〕 上記還元性雰囲気は、水素又は水素を含む不活性ガス雰囲気であることを特徴とする〔1〕〜〔3〕のいずれかに記載のハイブリッド基板の製造方法。
〔5〕 上記半導体基板は、シリコン、シリコン−ゲルマニウム、炭化ケイ素、ゲルマニウム、窒化ガリウム、酸化亜鉛、ガリウム砒素からなる群から選ばれるいずれかの材料からなることを特徴とする〔1〕〜〔4〕のいずれかに記載のハイブリッド基板の製造方法。
〔6〕上記熱処理後のサファイア基板表面の全反射蛍光X線分析法で検出されるFeの濃度が3×1010atoms/cm2以下であり、Niの濃度が1×1010atoms/cm2以下である〔1〕〜〔5〕のいずれかに記載のハイブリッド基板の製造方法。
〔7〕 基板表面の全反射蛍光X線分析法で検出されるFeの濃度が3×10 10 atoms/cm 2 以下であり、Niの濃度が1×10 10 atoms/cm 2 以下であるサファイア基板上に厚さ50〜500nmのシリコン酸化膜である絶縁膜を介してシリコン、シリコン−ゲルマニウム、炭化ケイ素、ゲルマニウム、窒化ガリウム、酸化亜鉛、ガリウム砒素からなる群から選ばれるいずれかの材料からなる半導体基板のイオン注入剥離膜である半導体層を有しており、フッ化水素溶液に浸漬した後に検出される半導体層の表面欠陥数が、ハイブリッド基板の外径が150mmφの場合に487個以下であるハイブリッド基板。
本発明に係るハイブリッド基板の製造方法は、図1に示すように、シリコン基板への水素イオン(希ガスイオン)注入工程(工程1)、サファイア基板の水素雰囲気下の熱処理工程(工程2)、シリコン基板及び/又はサファイア基板の表面活性化処理工程(工程3)、シリコン基板とサファイア基板の貼り合わせ工程(工程4)、可視光照射、剥離処理工程(工程5)、シリコン層薄化工程(工程6)の順に処理を行うものである。
まず、単結晶シリコン基板(ドナー基板)1の表面から水素イオン又は希ガス(即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン)イオンを注入し、基板中に層状のイオン注入領域(イオン注入層ともいう)3を形成する(図1(a))。
次に、サファイア基板4を予め還元性雰囲気中で熱処理する(図1(b)、(c))。
なお、ここでは支持基板としてサファイア基板を用いた例を示すが、本発明はこれに限定されず、支持基板として、シリコン、炭化ケイ素、窒化ケイ素、ダイヤモンド、窒化アルミニウム、窒化ガリウム、酸化亜鉛、石英及びホウ珪酸ガラスからなる群から選ばれるいずれかの材料からなるものを用いることができる。
熱処理後で貼り合わせの前に、シリコン基板1のイオン注入された表面と、熱処理後のサファイア基板4の表面との双方もしくは片方に表面活性化処理を施す。
次に、シリコン基板1のイオン注入された表面と熱処理後のサファイア基板4の表面とを貼り合わせる(図1(d))。このとき、150〜200℃程度に加熱しながら貼り合わせるとよい。以下、この接合体を貼り合わせ基板5という。シリコン基板1のイオン注入面とサファイア基板の表面の少なくとも一方が活性化処理されていると、より強く接合できる。なお、シリコン基板1の絶縁膜(シリコン酸化膜)2を、サファイア基板4と貼り合わせる前に、エッチングや研磨等により、薄くあるいは除去してもよい。
次に、貼り合わせ基板5におけるシリコン基板1のイオン注入領域3に向けて可視光を照射し、アニールを施す。このとき、透明なサファイア基板4側から照射するとよい。また、可視光は、400〜700nmの範囲に極大波長を有する光であり、コヒーレント、インコヒーレントのいずれの光でもよく、波長領域が好ましく400〜700nm、より好ましくは500〜600nmのレーザー光がよい。
次に、ウェハ7のサファイア基板4上のシリコン薄膜6表層において、上記イオン注入によりダメージを受けて結晶欠陥を生じている層を除去する。
図1に示す製造工程に従って、ハイブリッド基板を作製した。なお、シリコン基板1と熱処理を施したサファイア基板4の貼り合わせ及びシリコン薄膜6の転写(シリコン薄膜形成)は、特開2010−278337号公報(特許文献1)記載の方法に従った。具体的には次の通りである。
(工程2)支持基板として、外径150mmφ、厚さ0.6mmのR面サファイア基板4を用いた。このサファイア基板4をパンケーキ型の炉内に配置し、水素のみの雰囲気とした後、1000℃で10分保持することで熱処理を行った。熱処理後のサファイア基板4表面の金属濃度はTRXF(Total Reflection X−ray Fluorescence)法で検出される代表的な金属元素Fe、Niについて測定した(その検出下限濃度は0.6×1010atoms/cm2である)。その結果、対象元素Fe、Niのいずれも検出限界(0.6×1010atoms/cm2)以下(DL(Detection Limit))であった。
また、サファイア基板4の表面粗さとして、原子間力顕微鏡(AFM(Atomic Force Microscope))によって縦横5μm×5μmの領域の表面粗さRms(Root Mean Square)を測定したところ、0.13nmであった。
(工程3)上記シリコン基板1及び熱処理を施したサファイア基板4について、それぞれの貼り合せ面にイオンビーム活性化処理を行った。
(工程4)次いで、上記シリコン基板1のイオン注入側の面とサファイア基板4とを150℃に加熱して貼り合せることにより接合体である貼り合わせ基板5を得た。次いで、貼り合わせ基板5を225℃で24時間熱処理を行った。
(工程5)次に、貼り合わせ基板5を200℃に加熱しながらサファイア基板4側から波長532nmのグリーンレーザー光を照射した。貼り合わせ基板5全面に該レーザー光を照射した後、貼り合せ界面近傍のイオン注入領域3に機械的衝撃を加え、剥離することで、シリコン薄膜6をサファイア基板4に転写したウェハ7を作製した。
(工程6)最後に、ウェハ7上のシリコン薄膜6をCMP研磨で厚さ200nmまで薄化することによりSOS基板であるハイブリッド基板8を得た。得られたハイブリッド基板8を50質量%フッ化水素に10分間浸漬し、純水でリンスした後に、シリコン薄膜6表面の欠陥数を欠陥検査装置(KURABO社製)によってカウントしたところ、1ウェハで323個であった。
比較のため、実施例1で用いた同じ仕様のサファイア基板4を熱処理せずに(工程2を行わずに)、SC−1(NH4OH+H2O2+H2O)+SC−2(HCl+H2O2+H2O)で洗浄して用い、それ以外は実施例1と同様にしてハイブリッド基板8を作製した。
なお、上記洗浄後のサファイア基板4の表面金属濃度及び表面粗さの評価を行ったところ、金属濃度に関し、Feは1.3×1011atoms/cm2、Niは6.0×1010atoms/cm2であった。実施例1では、Fe及びNi共に本測定の検出下限値(0.6×1010atoms/cm2)以下となっており、実施例1ではサファイア基板4の熱処理(水素雰囲気下1000℃で10minの熱処理)によって金属不純物が大幅に除去されたことが分かった。また、比較例1の表面粗さRmsは、0.12nmであり、実施例1と比較すると、サファイア基板4の熱処理有り無しで顕著な違いは無く、本熱処理がシリコン基板1とサファイア基板4との貼り合わせに影響を及ぼさないことが分かった。
また、得られたハイブリッド基板におけるシリコン薄膜6表面の欠陥数は、1ウェハで525個であった。実施例1では1ウェハで323個であり、実施例1におけるサファイア基板4の熱処理(水素雰囲気下1000℃で10minの熱処理)によってシリコン薄膜6表面の欠陥数が大きく減少することが分かった。
実施例1において、工程2として、サファイア基板4について水素50vol%+Ar50vol%の雰囲気下で1000℃で20分の熱処理を行い、それ以外は実施例1と同様にしてハイブリッド基板8を作製した。
なお、上記洗浄後のサファイア基板4の表面金属濃度及び表面粗さの評価を行ったところ、金属濃度に関し、実施例1と同様に、Fe及びNi共に本測定の検出下限値(0.6×1010atoms/cm2)以下となった。また、実施例2の表面粗さRmsは、0.12nmであり、熱処理なしの比較例1と同程度であった。
また、得られたハイブリッド基板8におけるシリコン薄膜6表面の欠陥数は、1ウェハで82個であった。実施例1よりも欠陥数は大きく減少しており、処理時間によって欠陥数低下の効果があることが分かった。
実施例1において、工程2として、サファイア基板4について水素のみの雰囲気下で1000℃で60分の熱処理を行い、それ以外は実施例1と同様にしてハイブリッド基板8を作製した。
なお、上記洗浄後のサファイア基板4の表面金属濃度及び表面粗さの評価を行ったところ、金属濃度に関し、実施例1と同様に、Fe及びNi共に本測定の検出下限値(0.6×1010atoms/cm2)以下となった。また、実施例3の表面粗さRmsは、0.12nmであり、熱処理なしの比較例1と同程度であった。
また、得られたハイブリッド基板8におけるシリコン薄膜6表面の欠陥数は、1ウェハで54個であった。実施例2よりも欠陥数は更に減少しており、処理時間によって欠陥数低下の効果があることが分かった。
実施例1において、工程2として、サファイア基板4について水素のみの雰囲気下で700℃で10分の熱処理を行い、それ以外は実施例1と同様にしてハイブリッド基板8を作製した。
なお、上記洗浄後のサファイア基板4の表面金属濃度及び表面粗さの評価を行ったところ、金属濃度に関し、Feは0.3×1011atoms/cm2、Niは1.0×1010atoms/cm2であった。金属不純物は完全に除去されていなかったが、比較例1よりも減少しており、金属不純物除去の効果が認められた。また、実施例4の表面粗さRmsは、0.12nmであり、熱処理なしの比較例1と同程度であった。
また、得られたハイブリッド基板8におけるシリコン薄膜6表面の欠陥数は、1ウェハで487個であった。欠陥数は比較例1よりも若干減少していた。即ち、金属濃度減少の効果は見られたものの、欠陥数減少には大きな効果は見られなかった。
実施例1において、工程2として、サファイア基板4について水素のみの雰囲気下で900℃で60分の熱処理を行い、それ以外は実施例1と同様にしてハイブリッド基板8を作製した。
なお、上記洗浄後のサファイア基板4の表面金属濃度及び表面粗さの評価を行ったところ、金属濃度に関し、実施例1と同様に、Fe及びNi共に本測定の検出下限値(0.6×1010atoms/cm2)以下となった。また、実施例5の表面粗さRmsは、0.13nmであり、熱処理なしの比較例1と同程度であった。
また、得られたハイブリッド基板8におけるシリコン薄膜6表面の欠陥数は、1ウェハで279個であり、比較例1の欠陥数の半分程度まで減少していた。
実施例1において、工程2として、サファイア基板4について水素のみの雰囲気下で1100℃で10分の熱処理を行い、それ以外は実施例1と同様にしてハイブリッド基板8を作製した。
なお、上記洗浄後のサファイア基板4の表面金属濃度及び表面粗さの評価を行ったところ、金属濃度に関し、実施例1と同様に、Fe及びNi共に本測定の検出下限値(0.6×1010atoms/cm2)以下となった。また、実施例6の表面粗さRmsは、0.11nmであり、熱処理なしの比較例1と同程度であった。
また、得られたハイブリッド基板8におけるシリコン薄膜6表面の欠陥数は、1ウェハで305個であり、実施例1と同程度であった。
実施例1において、工程2として、サファイア基板4について水素のみの雰囲気下で1250℃で10分の熱処理を行い、それ以外は実施例1と同様にしてハイブリッド基板8を作製した。
なお、上記洗浄後のサファイア基板4の表面金属濃度及び表面粗さの評価を行ったところ、金属濃度に関し、実施例1と同様に、Fe及びNi共に本測定の検出下限値(0.6×1010atoms/cm2)以下となった。また、実施例7の表面粗さRmsは、0.11nmであり、熱処理なしの比較例1と同程度であった。
また、得られたハイブリッド基板8におけるシリコン薄膜6表面の欠陥数は、1ウェハで3400個であり、比較例1よりも著しく増加していた。工程2の熱処理温度としてある温度を超えるとそれ以上温度が増加しても金属不純物除去の効果は変わらないが、シリコン薄膜6表面の欠陥数を減らす効果については熱処理温度に上限値があることが分かった。
以上の結果を表1に示す。
水素雰囲気での熱処理を、貼り合わせ前のサファイア基板4単体で行った場合と、貼り合せ後のハイブリッド基板について行った場合とで、シリコン薄膜6の欠陥数低減効果の差異を確認するため、比較例1で作製したハイブリッド基板を水素のみの雰囲気下1000℃で10分の熱処理を行った。この熱処理後のハイブリッド基板におけるシリコン薄膜表面の欠陥数を実施例1と同じ方法で評価したところ、1ウェハで10000個を超える欠陥数であった。即ち、貼り合せを行った後の熱処理では欠陥数低減の効果はなく、金属不純物除去の効果と共にハイブリッド基板のシリコン薄膜表面の欠陥数低減の効果を得るためには、サファイア基板4を貼り合せる前に予め水素を含む雰囲気で熱処理することが必要であることが分かった。
2 絶縁膜(シリコン酸化膜)
3 イオン注入領域
4 サファイア基板
5 貼り合わせ基板(接合体)
6 シリコン薄膜
7 ウェハ
8 ハイブリッド基板(SOS基板)
Claims (7)
- 半導体基板の表面からイオンを注入してイオン注入領域を形成し、上記半導体基板のイオン注入した表面とサファイア基板の表面とを絶縁膜を介して貼り合わせた後、上記イオン注入領域で半導体基板を剥離させてサファイア基板上に半導体層を有するハイブリッド基板を得るハイブリッド基板の製造方法であって、
上記サファイア基板を予め還元性雰囲気中700℃以上1100℃以下の熱処理温度で熱処理した後に上記半導体基板と貼り合わせることを特徴とするハイブリッド基板の製造方法。 - 上記サファイア基板の熱処理温度は、900℃以上であることを特徴とする請求項1に記載のハイブリッド基板の製造方法。
- 上記サファイア基板の熱処理時間は、10秒以上12時間以下であることを特徴とする請求項1又は2に記載のハイブリッド基板の製造方法。
- 上記還元性雰囲気は、水素又は水素を含む不活性ガス雰囲気であることを特徴とする請求項1〜3のいずれか1項に記載のハイブリッド基板の製造方法。
- 上記半導体基板は、シリコン、シリコン−ゲルマニウム、炭化ケイ素、ゲルマニウム、窒化ガリウム、酸化亜鉛、ガリウム砒素からなる群から選ばれるいずれかの材料からなることを特徴とする請求項1〜4のいずれか1項に記載のハイブリッド基板の製造方法。
- 上記熱処理後のサファイア基板表面の全反射蛍光X線分析法で検出されるFeの濃度が3×1010atoms/cm2以下であり、Niの濃度が1×1010atoms/cm2以下である請求項1〜5のいずれか1項記載のハイブリッド基板の製造方法。
- 基板表面の全反射蛍光X線分析法で検出されるFeの濃度が3×10 10 atoms/cm 2 以下であり、Niの濃度が1×10 10 atoms/cm 2 以下であるサファイア基板上に厚さ50〜500nmのシリコン酸化膜である絶縁膜を介してシリコン、シリコン−ゲルマニウム、炭化ケイ素、ゲルマニウム、窒化ガリウム、酸化亜鉛、ガリウム砒素からなる群から選ばれるいずれかの材料からなる半導体基板のイオン注入剥離膜である半導体層を有しており、フッ化水素溶液に浸漬した後に検出される半導体層の表面欠陥数が、ハイブリッド基板の外径が150mmφの場合に487個以下であるハイブリッド基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012164656 | 2012-07-25 | ||
| JP2012164656 | 2012-07-25 | ||
| PCT/JP2013/069487 WO2014017369A1 (ja) | 2012-07-25 | 2013-07-18 | ハイブリッド基板の製造方法及びハイブリッド基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2014017369A1 JPWO2014017369A1 (ja) | 2016-07-11 |
| JP6160617B2 true JP6160617B2 (ja) | 2017-07-12 |
Family
ID=49997183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014526881A Active JP6160617B2 (ja) | 2012-07-25 | 2013-07-18 | ハイブリッド基板の製造方法及びハイブリッド基板 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9837301B2 (ja) |
| EP (1) | EP2879176B1 (ja) |
| JP (1) | JP6160617B2 (ja) |
| KR (1) | KR102104147B1 (ja) |
| CN (1) | CN104488080B (ja) |
| TW (1) | TWI595561B (ja) |
| WO (1) | WO2014017369A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6110095B2 (ja) * | 2012-03-29 | 2017-04-05 | 京セラ株式会社 | 複合基板 |
| JP6165127B2 (ja) * | 2014-12-22 | 2017-07-19 | 三菱重工工作機械株式会社 | 半導体装置及び半導体装置の製造方法 |
| FR3034252B1 (fr) * | 2015-03-24 | 2018-01-19 | Soitec | Procede de reduction de la contamination metallique sur la surface d'un substrat |
| US9890033B2 (en) * | 2015-04-06 | 2018-02-13 | Honeywell International Inc. | Silicon-on-sapphire device with minimal thermal strain preload and enhanced stability at high temperature |
| JP6396854B2 (ja) * | 2015-06-02 | 2018-09-26 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
| JP6396853B2 (ja) * | 2015-06-02 | 2018-09-26 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
| JP6396852B2 (ja) * | 2015-06-02 | 2018-09-26 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
| JP6454606B2 (ja) | 2015-06-02 | 2019-01-16 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
| DE102016100565B4 (de) * | 2016-01-14 | 2022-08-11 | Infineon Technologies Ag | Verfahren zum herstellen einer halbleitervorrichtung |
| CN107180756B (zh) | 2016-03-11 | 2020-05-05 | 胜高股份有限公司 | pn接合硅晶片的制造方法 |
| JP6563360B2 (ja) * | 2016-04-05 | 2019-08-21 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
| JP7160943B2 (ja) * | 2018-04-27 | 2022-10-25 | グローバルウェーハズ カンパニー リミテッド | 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成 |
| CN112534089B (zh) * | 2018-08-01 | 2023-04-28 | 京瓷株式会社 | 复合基板、声表面波元件及声表面波元件用的复合基板的制造方法 |
| JP7471029B1 (ja) * | 2023-08-18 | 2024-04-19 | 硅赫微科技(上海)有限公司 | 半導体ウエーハの静電気帯電除去方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3609661B2 (ja) * | 1999-08-19 | 2005-01-12 | 株式会社東芝 | 半導体発光素子 |
| JP2004111848A (ja) | 2002-09-20 | 2004-04-08 | Kyocera Corp | サファイア基板とそれを用いたエピタキシャル基板およびその製造方法 |
| JP4371202B2 (ja) | 2003-06-27 | 2009-11-25 | 日立電線株式会社 | 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス |
| JPWO2005027217A1 (ja) * | 2003-09-08 | 2007-11-08 | 株式会社Sumco | Soiウェーハおよびその製造方法 |
| FR2896619B1 (fr) * | 2006-01-23 | 2008-05-23 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite a proprietes electriques ameliorees |
| JP5389627B2 (ja) * | 2008-12-11 | 2014-01-15 | 信越化学工業株式会社 | ワイドバンドギャップ半導体を積層した複合基板の製造方法 |
| JP2010278337A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | 表面欠陥密度が少ないsos基板 |
| JP2011077608A (ja) | 2009-09-29 | 2011-04-14 | Alps Electric Co Ltd | アンテナ装置 |
| JP2011138818A (ja) * | 2009-12-25 | 2011-07-14 | Panasonic Corp | 半導体装置、高周波集積回路、高周波無線通信システムおよび半導体装置の製造方法 |
-
2013
- 2013-07-18 WO PCT/JP2013/069487 patent/WO2014017369A1/ja not_active Ceased
- 2013-07-18 US US14/416,724 patent/US9837301B2/en active Active
- 2013-07-18 CN CN201380039179.5A patent/CN104488080B/zh active Active
- 2013-07-18 EP EP13823207.9A patent/EP2879176B1/en active Active
- 2013-07-18 JP JP2014526881A patent/JP6160617B2/ja active Active
- 2013-07-18 KR KR1020157002050A patent/KR102104147B1/ko not_active Expired - Fee Related
- 2013-07-24 TW TW102126451A patent/TWI595561B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150033687A (ko) | 2015-04-01 |
| EP2879176B1 (en) | 2019-12-04 |
| CN104488080A (zh) | 2015-04-01 |
| WO2014017369A1 (ja) | 2014-01-30 |
| KR102104147B1 (ko) | 2020-04-23 |
| CN104488080B (zh) | 2017-06-23 |
| EP2879176A1 (en) | 2015-06-03 |
| EP2879176A4 (en) | 2016-03-23 |
| JPWO2014017369A1 (ja) | 2016-07-11 |
| TWI595561B (zh) | 2017-08-11 |
| TW201421584A (zh) | 2014-06-01 |
| US9837301B2 (en) | 2017-12-05 |
| US20150200129A1 (en) | 2015-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6160617B2 (ja) | ハイブリッド基板の製造方法及びハイブリッド基板 | |
| KR102658526B1 (ko) | 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법 | |
| CN103890907B (zh) | 生产透明soi片的方法 | |
| KR102554056B1 (ko) | 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법 | |
| EP2993686B1 (en) | Method for producing hybrid substrate | |
| JP6160616B2 (ja) | Sos基板の製造方法及びsos基板 | |
| CN101027769B (zh) | 具有对要键合表面的处理的转移方法 | |
| JP5953340B2 (ja) | 貼り合わせ基板の製造方法 | |
| JP2012054451A (ja) | 貼り合わせ基板の製造方法および半導体基板洗浄液 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170529 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6160617 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
