TW201421584A - 混成基板之製造方法及混成基板 - Google Patents

混成基板之製造方法及混成基板 Download PDF

Info

Publication number
TW201421584A
TW201421584A TW102126451A TW102126451A TW201421584A TW 201421584 A TW201421584 A TW 201421584A TW 102126451 A TW102126451 A TW 102126451A TW 102126451 A TW102126451 A TW 102126451A TW 201421584 A TW201421584 A TW 201421584A
Authority
TW
Taiwan
Prior art keywords
substrate
mixed
sapphire substrate
tantalum
heat treatment
Prior art date
Application number
TW102126451A
Other languages
English (en)
Other versions
TWI595561B (zh
Inventor
Shigeru Konishi
Yoshihiro Kubota
Original Assignee
Shinetsu Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Chemical Co filed Critical Shinetsu Chemical Co
Publication of TW201421584A publication Critical patent/TW201421584A/zh
Application granted granted Critical
Publication of TWI595561B publication Critical patent/TWI595561B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本發明係關於一種可投入於半導體製造產線之混成基板之製造方法，亦即，從矽基板(1)的表面注入離子以形成離子注入區域(3)，並在將上述矽基板之離子注入後的表面與藍寶石基板(4)的表面直接或經由絕緣膜(2)貼合後，於上述離子注入區域(3)中剝離矽基板(1)，而得到在藍寶石基板(4)上具有矽薄膜(半導體層)(6)之混成基板(8)之混成基板之製造方法，其特徵為：在還原性氛圍氣中預先對上述藍寶石基板(4)進行熱處理後，與矽基板(1)貼合。

Description

混成基板之製造方法及混成基板
本發明係關於在支撐基板上具有半導體層之混成基板之製造方法及藉由該製造方法所製造之混成基板。
以往，以具有高絕緣性且熱傳導率亦高，並且在高頻區中的損耗小之特性的藍寶石作為基板，Silicon-On-Sapphire(SOS；藍寶石基底上矽)基板等之混成基板，被用作為高頻區的裝置。
SOS的製法，為人所知者有將矽異質磊晶成長於藍寶石基板者，但該方法具有會產生許多由藍寶石與矽之晶格常數差所起因之缺陷的缺點(例如，Yoshii et al.,Japanese Journal of Applied Physics Vol.21 Supplement 21-1 pp.175-179(1982)(非專利文獻1))。
鑒於上述問題，係有人提出一種將注入有氫離子之矽基板與藍寶石基板貼合，並使氫離子注入層脆化而剝離，藉此將單晶矽薄膜轉印至藍寶石基板上之方法(例如，日本特開2010-278337號公報(專利文獻1))。
然而，上述SOS中，乃存在著用作為支撐基板之藍寶石基板本身的金屬濃度，尤其是基板表面上的Fe濃度高之問題。典型之藍寶石基板上Fe濃度，為1×1011~1×1012atoms/cm2，與使用矽晶圓等之半導體產線中所要求之值的1×1010atoms/cm2相比，乃成為高出1~2位數之值。因此，具有上述金屬濃度之SOS，由於會污染半導體製造產線，而有無法投入於該半導體製造產線之問題。此外，為了降低金屬濃度，雖可考量採用例如在矽晶圓的洗淨中所使用之SC-2(HCl+H2O2+H2O)洗淨，但即使進行該洗淨，藍寶石基板上的金屬濃度亦不太減少，存在著無法到達1×1010atoms/cm2水準之問題。
此外，在以貼合法所製作之SOS中，乃存在著矽膜的孔隙和OSF(Oxidation induced Stacking Fault；氧化誘發疊層缺陷)狀的缺陷等之由貼合法所起因之缺陷多之問題。
本發明係鑒於上述情形而創作出，目的在於提供一種可投入於半導體製造產線之混成基板之製造方法，以及藉由該製造方法所製造之混成基板。
本發明者們係為了解決上述課題而進行精心探討，結果發現到藉由在還原性氛圍氣中，特佳是在含有氫氣之氛 圍氣中，對藍寶石基板進行熱處理，可大幅地去除藍寶石表面的金屬雜質。此外，並發現到當在以貼合法所進行之SOS基板的製作中，使用上述進行熱處理後之藍寶石基板時，矽薄膜轉印後之矽薄膜上的缺陷數，與使用未進行熱處理之基板時相比乃顯著地減少，因而完成本發明。
在含有氫氣之氛圍氣中對藍寶石基板進行熱處理之手法，為人所知者有例如在將氮化物半導體層直接磊晶成長於藍寶石基板上之前進行處理者，例如記載於日本特開2004-111848號公報(專利文獻2)。然而，其並未提及氫熱處理對金屬雜質的減少具有效果之內容。此外，並未記載將上述進行熱處理後之藍寶石基板用作為支撐基板來製造SOS基板之內容，對於此時支撐基板上所形成之矽層的缺陷數降低具有效果之內容，亦無任何記載或聯想。
此外，在混成化後，亦即在氫氣氛圍氣中對貼合基板進行熱處理之技術，例如在SOI(Silicon On Insulator；絕緣層上覆矽)等，雖使用在矽層的平坦化等，但在經過本發明者們的探討後發現，即使在含有氫氣之氛圍氣中對混成化後的SOS進行熱處理，亦未觀察到矽層之缺陷數降低的效果。
亦即，重要的是在進行貼合前先在含有氫氣之氛圍氣中對藍寶石基板進行熱處理，藉此可先去除藍寶石基板的金屬雜質，並且可降低在因應必要而貼合後之矽薄膜的缺陷數。此等效果係藉由本發明而首先被發現。
因此，本發明為了達成上述目的，係提供下列混成基 板之製造方法及混成基板。
〔1〕一種混成基板之製造方法，其係從半導體基板的表面注入離子以形成離子注入區域，並在將上述半導體基板之離子注入後的表面與支撐基板的表面直接或經由絕緣膜貼合後，於上述離子注入區域中剝離半導體基板，而得到在支撐基板上具有半導體層之混成基板之混成基板之製造方法，其特徵為：在還原性氛圍氣中預先對上述支撐基板進行熱處理後，與上述半導體基板貼合。
〔2〕如〔1〕之混成基板之製造方法，其中上述支撐基板的熱處理溫度為900℃以上。
〔3〕如〔1〕或〔2〕之混成基板之製造方法，其中上述支撐基板的熱處理溫度為1100℃以下。
〔4〕如〔1〕至〔3〕中任一項之混成基板之製造方法，其中上述還原性氛圍氣為氫氣或含有氫氣之惰性氣體氛圍氣。
〔5〕如〔1〕至〔4〕中任一項之混成基板之製造方法，其中上述半導體基板是由選自由矽、矽-鍺、碳化矽、鍺、氮化鎵、氧化鋅、及砷化鎵所組成之群組中的任一種材料所構成。
〔6〕如〔1〕至〔5〕中任一項之混成基板之製造方法，其中上述支撐基板是由選自由矽、碳化矽、氮化矽、藍寶石、金剛石、氮化鋁、氮化鎵、氧化鋅、石英及硼矽酸玻璃所組成之群組中的任一種材料所構成。
〔7〕一種混成基板，其係藉由如〔1〕至〔6〕中任 一項之混成基板之製造方法所製得。
根據本發明，由於在還原性氛圍氣中預先對支撐基板進行熱處理後，與半導體基板貼合，所以可去除支撐基板上的金屬雜質而能夠製造出可投入於半導體製造產線之混成基板。此外，可降低半導體層表面的缺陷數。
1‧‧‧矽基板
2‧‧‧絕緣膜(矽氧化膜)
3‧‧‧離子注入區域
4‧‧‧藍寶石基板
5‧‧‧貼合基板(接合體)
6‧‧‧矽薄膜
7‧‧‧晶圓
8‧‧‧混成基板(SOS基板)
第1圖係顯示本發明之混成基板之製造方法中之製造步驟的一例之概略圖，(a)為離子注入後之矽基板之剖面圖，(b)為藍寶石基板之剖面圖，(c)為氫氣氛圍氣中之熱處理後的藍寶石基板之剖面圖，(d)為貼合矽基板與藍寶石基板之狀態之剖面圖，(e)為在離子注入區域中剝離矽基板之狀態之剖面圖，(f)為混成基板之剖面圖。
以下根據第1圖，以SOS基板之製造為例來說明本發明之混成基板之製造方法，但本發明並不限定於此。
本發明之混成基板之製造方法，如第1圖所示，係依序進行將氫離子(稀有氣體離子)注入於矽基板之步驟(步驟1)，在氫氣氛圍氣中對藍寶石基板進行熱處理之步驟(步驟2)，矽基板及/或藍寶石基板的表面活化處理 步驟(步驟3)，矽基板與藍寶石基板的貼合步驟(步驟4)，可見光照射、剝離處理步驟(步驟5)，矽層薄化步驟(步驟6)。
(步驟1：將氫離子(稀有氣體離子)注入於矽基板之步驟)
首先從單晶矽基板(施體基板)1的表面注入氫離子或稀有氣體(亦即氦氣、氖氣、氬氣、氪氣、氙氣、氡氣)離子，而在基板中形成層狀離子注入區域(亦稱為離子注入層)3(第1圖(a))。
在此係顯示使用矽基板作為用以藉由轉印來形成半導體層之基板(半導體基板)之例子，但本發明並不限定於此，半導體基板亦可使用由選自由矽-鍺、碳化矽、鍺、氮化鎵、氧化鋅、及砷化鎵所組成之群組中的任一種材料所構成者。
在此，作為半導體基板之單晶矽基板(以下亦稱為矽基板)1並無特別限定，例如有將藉由柴氏長晶(CZ)法所長晶之單晶予以切片而成者，例如可列舉出直徑100~300mm，導電型為P型或N型，電阻率約為10Ω．cm者。
此外，矽基板1的表面，較佳係預先形成較薄的絕緣膜2。此係若通過絕緣膜2來進行離子注入，則可得到抑制注入離子的穿隧之效果之故。絕緣膜2例如可列舉出矽氧化膜、鋁氧化膜、矽氮化膜等，較佳為具有50~500nm的厚度之矽氧化膜。矽氧化膜一般可藉由熱氧化法來形 成。
離子注入區域3的形成方法並無特別限定，例如以從矽基板1的表面可將離子注入區域3形成於期望深度之注入能量，注入既定射線量的氫離子或稀有氣體離子。此時的條件，例如可為注入能量50~100keV、注入射線量2×1016~1×1017/cm2。所注入之氫離子，較佳為2×1016~1×1017(atoms/cm2)之劑量的氫離子(H+)，或是1×1016~5×1016(atoms/cm2)之劑量的氫分子離子(H2 +)。特佳為8.0×1016(atoms/cm2)之劑量的氫離子(H+)，或是4.0×1016(atoms/cm2)之劑量的氫分子離子(H2 +)。
從經離子注入後的基板表面至離子注入區域3為止之深度(亦即離子植入深度)，係對應於作為支撐基板之藍寶石基板上所設置之矽薄膜的期望厚度，較佳為300~500nm，更佳約為400nm。此外，離子注入區域3的厚度(亦即離子分布厚度)，可為容易藉由機械衝擊等而剝離之厚度，較佳為200~400nm，更佳約為300nm。
(步驟2：藍寶石基板在氫氣氛圍氣中之熱處理步驟)
接著，預先在還原性氛圍氣中對藍寶石基板4進行熱處理(第1圖(b)、(c))。
在此係顯示使用藍寶石基板作為支撐基板之例子，但本發明並不限定於此，支撐基板亦可使用由選自由矽、碳化矽、氮化矽、金剛石、氮化鋁、氮化鎵、氧化鋅、石英及硼矽酸玻璃所組成之群組中的任一種材料所構成者。
在此，藍寶石基板4係成為混成基板的支撐基板(承載基板)之絕緣性的透明基板，較佳為可見光區域(波長400~700nm)的光到達所貼合之矽基板1的離子注入區域3為止之能量損耗少者，上述可見光區域的穿透率較佳為70%以上(第1圖(b))。例如可使用結晶方位為R面(1102)之藍寶石基板。
還原性氛圍氣，例如可列舉出由選自一氧化碳、硫化氫、二氧化硫、氫、甲醛之氣體主類或此等之組合所構成之還原性氣體，或是由該還原性氣體與惰性氣體之混合氣體所構成之氛圍氣，此等當中，較佳為至少含有氫氣之氛圍氣，亦即僅由氫氣或由含有氫氣之惰性氣體所構成之氛圍氣，尤佳為僅由氫氣所構成之氛圍氣。
熱處理溫度的下限，較佳為700℃以上，尤佳為900℃以上，特佳為1000℃以上。當熱處理溫度未達700℃時，藍寶石基板4表面的金屬去除效果有時會不足。
熱處理溫度的上限，較佳為未達1250℃，尤佳為1100℃以下。當熱處理溫度為1250℃以上時，混成基板之矽薄膜表面的缺陷數反而會增加，而有不適用作為混成基板之疑慮。
熱處理時間，較佳為10秒~12小時，尤佳為1分鐘~1小時。當熱處理時間短於10秒時，藍寶石基板4表面的金屬去除效果不足，而有混成基板之矽薄膜表面的缺陷數減少程度不足，當較12小時更長時，有時會導致熱處理成本的增加。
進行該熱處理之爐，只要是可導入氫氣來構成為還原性氛圍氣之爐即可，可使用管爐或磊晶成長爐、RTA(Rapid Thermal Annealing；快速熱回火)爐等，但並不限定於此。
藉由進行上述熱處理，可將藍寶石基板4表面的金屬濃度降低較原先更低(第1圖(c))。此外，此時之藍寶石基板4的表面粗糙度幾乎不變，與矽基板1之貼合不會變得困難。此外，當熱處理溫度為700℃~1100℃時，後述混成基板之矽薄膜表面的缺陷數可較以往更為減少。此可推測為由於此熱處理，使藍寶石基板4的表面產生微觀的形狀變化，而使貼合的密合力增加及/或均一化，並且可去除粒子或其他附著物之故，但該原因仍未明朗。
(步驟3：矽基板及/或藍寶石基板的表面活化處理步驟)
於熱處理後及貼合前，可對矽基板1之經離子注入後的表面，以及熱處理後之藍寶石基板4的表面兩者或其中一者進行表面活化處理。
表面活化處理，係為了使反應性高的未鍵結鍵(懸空鍵)暴露於基板表面，或是將OH基賦予至該未鍵結鍵而達到活化，例如可藉由電漿處理或離子束照射之處理來進行。
當以電漿來處理時，例如可將矽基板1及/或藍寶石基板4載置於真空反應室中，在導入電漿用氣體後，暴露於約100W的高頻電漿5~10秒，以對表面進行電漿處 理。電漿用氣體，在處理矽基板1時，在使表面氧化時可列舉出氧氣的電漿，在不使表面氧化時可列舉出氫氣、氬氣、或此等之混合氣體或是氫氣與氦氣之混合氣體等。在處理藍寶石基板4時，可使用氫氣、氬氣、或此等之混合氣體或是氫氣與氦氣之混合氣體等。藉由該處理，可使矽基板1及/或藍寶石基板4表面的有機物氧化而去除，並且可增加表面的OH基而活化。
此外，離子束照射之處理，係將採用電漿處理中所使用之氣體之離子束，照射在矽基板1及/或藍寶石基板4以對表面進行濺鍍之處理，可使表面的未鍵結鍵暴露出而增加鍵結力。
(步驟4：矽基板與藍寶石基板的貼合步驟)
接著將矽基板1之經離子注入後的表面與熱處理後之藍寶石基板4的表面貼合(第1圖(d))。此時可一邊加熱至150~200℃一邊貼合。以下將該接合體稱為貼合基板5。當對矽基板1的離子注入面與藍寶石基板的表面之至少一方進行活化處理時，可更堅固地接合。在與藍寶石基板4貼合之前，可藉由蝕刻或研磨等，將矽基板1的絕緣膜(矽氧化膜)2薄化或去除。
貼合後，係加熱貼合基板5來進行熱處理(第2熱處理)。藉由該熱處理，可強化矽基板1與藍寶石基板4之結合。此時之熱處理，係選擇貼合基板5在矽基板1與藍寶石基板4之熱膨脹差的影響(熱應力)下不會破裂之溫度。該熱處理溫度較佳為300℃以下，尤佳為150~250 ℃，更佳為150~200℃。此外，熱處理時間例如為1~24小時。
(步驟5：可見光照射、剝離處理步驟)
接著將可見光朝向貼合基板5中之矽基板1的離子注入區域3照射，以實施退火。此時可從透明的藍寶石基板4側照射。此外，可見光為在400~700nm的範圍具有極大波長之光，可為同調光或非同調光中的任一種光，可為波長區域較佳為400~700nm，尤佳為500~600nm之雷射光。
當照射雷射光作為可見光時，由於雷射光穿透藍寶石基板4而幾乎不會被吸收，所以不會使藍寶石基板4發熱而到達矽基板1。所到達之雷射光，僅會選擇地加熱矽基板1之與藍寶石基板4貼合的界面附近，尤其是例如藉由氫離子注入而形成非晶質化之部分的離子注入區域3，而促使離子注入區域3脆化。
接著在照射可見光後，沿著從外部賦予機械衝擊等的衝擊至貼合基板5的離子注入區域3而脆化之離子注入區域3來剝離，並將矽基板1的一部分，作為成為半導體層之矽薄膜6(使用矽氧化膜，未去除時則具有矽氧化膜)轉印至藍寶石基板4而形成晶圓7。亦即，將結合於藍寶石基板4之矽薄膜6從矽基板1中剝離，而構成SOI層(半導體層)。剝離，較佳係沿著離子注入區域3從貼合基板5的一端朝另一端劈開來進行。
在此，用以剝離矽薄膜而從外部所施加之衝擊賦予手 法，係有各種方式，例如可列舉出藉由熱衝擊進行剝離之方法、藉由機械衝擊進行剝離之方法、藉由振動衝擊進行剝離之方法等，但必要條件為不會由於本方法而在矽薄膜6與藍寶石基板4之界面上產生剝離者，以及本方法的處理溫度不會使混成基板成為過剩溫度者。
藉由熱衝擊進行剝離之方法，可列舉出將貼合基板5中之任一方的面，例如矽基板1側的面加熱，使與藍寶石基板4之間產生溫度差，藉由矽基板1側的急遽膨脹而在兩基板間產生較大應力，並藉由該應力使離子注入區域3上產生剝離之方法。
此外，藉由機械衝擊進行剝離之方法，可列舉出從矽基板1的側面，吹送被噴出為噴射狀之氣體或液體等流體來賦予衝擊之方法，或是將刮刀的前端部壓抵於離子注入區域3的附近區域來賦予衝擊之方法等。
剝離處理時，較佳係將補強材料配置在貼合基板5的矽基板1側並施加機械衝擊。上述補強材料，較佳係選自由保護膠帶、靜電吸附盤及真空吸附盤所組成之群組。藉由將用以防止矽基板1側破裂之保護膠帶貼附於矽基板1側來進行剝離之方法，或是使矽基板1密合於靜電吸附盤或真空吸附盤來進行剝離，可確實地進行剝離。保護膠帶，該材質、厚度等並無特別限定，可使用半導體製造步驟所使用之切割膠帶或BG膠帶等。靜電吸附盤並無特別限定，可列舉出碳化矽或氮化鋁等之陶瓷靜電吸附盤。真空吸附盤並無特別限定，可列舉出多孔質聚乙烯、氧化鋁 等之真空吸附盤。
此外，藉由振動衝擊進行剝離之方法，可列舉出由超音波振動器的振動板所發出之超音波來賦予振動衝擊，使離子注入區域3上產生剝離之方法。
(步驟6：矽層薄化(離子注入破壞層去除)步驟)
接著在晶圓7之藍寶石基板4上的矽薄膜6表層，將由於上述離子注入承受破壞而產生結晶缺陷之層予以去除。
在此，離子注入破壞層的去除，較佳係藉由濕式蝕刻或乾式蝕刻來進行。濕式蝕刻，例如可使用由KOH溶液、NH4OH溶液、NaOH溶液、CsOH溶液、氨水(28質量%)、過氧化氫水(30~35質量%)、水(剩餘部分)所構成之SC-1溶液、EDP(乙二胺兒茶酚)溶液、TMAH(氫氧化四甲基銨)溶液、肼溶液中的至少1種蝕刻溶液來進行。此外，乾式蝕刻，例如可列舉出使藍寶石基板4上的矽薄膜6暴露於氟系氣體中以進行蝕刻之反應性氣體蝕刻，或是藉由電漿使氟系氣體離子化及自由基化，以對矽薄膜6進行蝕刻之反應性離子蝕刻等。
此外，本步驟中成為去除對象之區域，至少為形成結晶缺陷之矽薄膜6的離子注入破壞層全部，較佳為矽薄膜6表層之120nm以上的厚度的量，尤佳為150nm以上的厚度的量。藍寶石基板4上之矽薄膜6的厚度為100~400nm。
最後，對藍寶石基板4上之矽薄膜6的表面進行鏡面 加工。具體而言，對矽薄膜6施以化學機械研磨(CMP研磨)來進行鏡面加工。在此，可使用矽晶圓的平坦化等所使用之一般所知的CMP研磨。亦可藉由該CMP研磨，同時進行上述離子注入破壞層的去除。
經過上述步驟，能夠製造出去除藍寶石基板4(支撐基板)的金屬雜質並可投入於半導體製造產線之混成基板8。此外，可減少矽薄膜6表面的缺陷數。
〔實施例〕
以下係列舉本發明之實施例及比較例來更具體地說明，但本發明並不限定於此等。
〔實施例1〕
依循第1圖所示之製造步驟來製作混成基板。矽基板1與進行熱處理後之藍寶石基板4之貼合，以及矽薄膜6的轉印(矽薄膜的形成)，係依循日本特開2010-278337號公報(專利文獻1)所述之方法來進行。具體而言如下所述。
(步驟1)在預先成長有厚度200nm的矽氧化膜作為絕緣膜2之外徑150mm 、厚度625μm之矽基板1，以57keV、劑量6.0×1016atoms/cm2注入氫離子。
(步驟2)使用外徑150mm 、厚度0.6mm之R面藍寶石基板4作為支撐基板。將該藍寶石基板4配置在平底鍋型的爐內，構成為僅為氫氣之氛圍氣後，在1000℃ 保持10分鐘以進行熱處理。熱處理後之藍寶石基板4表面的金屬濃度，係對由TRXF(Total Reflection X-ray Fluorescence；全反射X射線螢光光譜)法所檢測之代表性金屬元素的Fe、Ni進行測定(該檢測下限濃度為0.6×1010atoms/cm2)。其結果為，對象元素Fe、Ni均位於檢測臨限(0.6×1010atoms/cm2)以下(DL(Detection Limit))。
此外，藍寶石基板4的表面粗糙度，係藉由原子力顯微鏡(AFM(Atomic Force Microscope))來測定縱橫5μm×5μm之區域的表面粗糙度Rms(Root Mean Square；均方根值)，結果為0.13nm。
(步驟3)對上述矽基板1與進行熱處理後之藍寶石基板4，分別對各貼合面進行離子束活化處理。
(步驟4)接著將上述矽基板1之離子注入側的面與藍寶石基板4加熱至150℃並貼合，藉此得到成為接合體之貼合基板5。接著在225℃對貼合基板5進行24小時的熱處理。
(步驟5)一邊將貼合基板5加熱至200℃一邊從藍寶石基板4側照射波長532nm的綠色雷射光。在將該雷射光照射在貼合基板5的全面後，對貼合界面附近的離子注入區域3施以機械衝擊並剝離，藉此製作出將矽薄膜6轉印至藍寶石基板4之晶圓7。
(步驟6)最後藉由CMP研磨將晶圓7上的矽薄膜6薄化至厚度200nm，而得到作為SOS基板之混成基板8。 將所得到之混成基板8浸漬在50質量%的氫氟酸10分鐘，以純水洗滌後，藉由缺陷檢查裝置(KURABO公司製)算出矽薄膜6表面的缺陷數，可得知1個晶圓為323個。
〔比較例1〕
為了進行比較，對於與實施例1中所使用者為相同規格之藍寶石基板4，不進行熱處理(不進行步驟2)，並藉由SC-1溶液(NH4OH+H2O2+H2O)+SC-2(HCl+H2O2+H2O)來進行洗淨，除此之外，其他與實施例1相同而製作出混成基板8。
對上述洗淨後的藍寶石基板4進行表面金屬濃度及表面粗糙度的評估，關於金屬濃度，Fe為1.3×1011atoms/cm2，Ni為6.0×1010atoms/cm2。實施例1中，Fe、Ni均位於本測定之檢測下限值(0.6×1010atoms/cm2)以下，實施例1中，可得知藉由藍寶石基板4的熱處理(氫氣氛圍氣中，在1000℃進行10分鐘的熱處理)，可大幅去除金屬雜質。此外，比較例1的表面粗糙度Rms為0.12nm，與實施例1相比，有無進行藍寶石基板4的熱處理者，並無顯著差異，可得知此熱處理對於矽基板1與藍寶石基板4之貼合並不會造成影響。
此外，所得到之混成基板8中之矽薄膜6表面的缺陷數，係1個晶圓為525個。於實施例1中，1個晶圓為323個，可得知實施例1之藍寶石基板4的熱處理(氫氣 氛圍氣中，在1000℃進行10分鐘的熱處理)，可大幅減少矽薄膜6表面的缺陷數。
〔實施例2〕
實施例1中，作為步驟2，係於氫氣50vol%+Ar50vol%的氛圍氣中，在1000℃對藍寶石基板4進行20分鐘的熱處理，除此之外，其他與實施例1相同而製作出混成基板8。
對上述洗淨後的藍寶石基板4進行表面金屬濃度及表面粗糙度的評估，關於金屬濃度，與實施例1相同，Fe及Ni均位於本測定之檢測下限值(0.6×1010atoms/cm2)以下。此外，實施例2的表面粗糙度Rms為0.12nm，與未進行熱處理之比較例1為同等程度。
此外，所得到之混成基板8中之矽薄膜6表面的缺陷數，係1個晶圓為82個。缺陷數較實施例1大幅減少，可得知因處理時間的不同而具有缺陷數降低之效果。
〔實施例3〕
實施例1中，作為步驟2，係在僅有氫氣的氛圍氣中，在1000℃對藍寶石基板4進行60分鐘的熱處理，除此之外，其他與實施例1相同而製作出混成基板8。
對上述洗淨後的藍寶石基板4進行表面金屬濃度及表面粗糙度的評估，關於金屬濃度，與實施例1相同，Fe及Ni均位於本測定之檢測下限值(0.6×1010atoms/cm2) 以下。此外，實施例3的表面粗糙度Rms為0.12nm，與未進行熱處理之比較例1為同等程度。
此外，所得到之混成基板8中之矽薄膜6表面的缺陷數，係1個晶圓為54個。缺陷數較實施例2更為減少，可得知因處理時間的不同而具有缺陷數降低之效果。
〔實施例4〕
實施例1中，作為步驟2，係在僅有氫氣的氛圍氣中，在700℃對藍寶石基板4進行10分鐘的熱處理，除此之外，其他與實施例1相同而製作出混成基板8。
對上述洗淨後的藍寶石基板4進行表面金屬濃度及表面粗糙度的評估，關於金屬濃度，Fe為0.3×1011atoms/cm2，Ni為1.0×1010atoms/cm2。金屬雜質雖未完全去除，但較比較例1更少，可觀察到金屬雜質去除效果。此外，實施例4的表面粗糙度Rms為0.12nm，與未進行熱處理之比較例1為同等程度。
此外，所得到之混成基板8中之矽薄膜6表面的缺陷數，係1個晶圓為487個。缺陷數較比較例1稍微減少。亦即，雖然可觀察到金屬濃度的降低效果，但缺陷數的降低並未觀察到多大效果。
〔實施例5〕
實施例1中，作為步驟2，係在僅有氫氣的氛圍氣中，在900℃對藍寶石基板4進行60分鐘的熱處理，除 此之外，其他與實施例1相同而製作出混成基板8。
對上述洗淨後的藍寶石基板4進行表面金屬濃度及表面粗糙度的評估，關於金屬濃度，與實施例1相同，Fe及Ni均位於本測定之檢測下限值(0.6×1010atoms/cm2)以下。此外，實施例5的表面粗糙度Rms為0.13nm，與未進行熱處理之比較例1為同等程度。
此外，所得到之混成基板8中之矽薄膜6表面的缺陷數，係1個晶圓為279個，較比較例1的缺陷數減少至大約一半。
〔實施例6〕
實施例1中，作為步驟2，係在僅有氫氣的氛圍氣中，在1100℃對藍寶石基板4進行10分鐘的熱處理，除此之外，其他與實施例1相同而製作出混成基板8。
對上述洗淨後的藍寶石基板4進行表面金屬濃度及表面粗糙度的評估，關於金屬濃度，與實施例1相同，Fe及Ni均位於本測定之檢測下限值(0.6×1010atoms/cm2)以下。此外，實施例6的表面粗糙度Rms為0.11nm，與未進行熱處理之比較例1為同等程度。
此外，所得到之混成基板8中之矽薄膜6表面的缺陷數，係1個晶圓為305個，與實施例1為同等程度。
〔實施例7〕
實施例1中，作為步驟2，係在僅有氫氣的氛圍氣 中，在1250℃對藍寶石基板4進行10分鐘的熱處理，除此之外，其他與實施例1相同而製作出混成基板8。
對上述洗淨後的藍寶石基板4進行表面金屬濃度及表面粗糙度的評估，關於金屬濃度，與實施例1相同，Fe及Ni均位於本測定之檢測下限值(0.6×1010atoms/cm2)以下。此外，實施例7的表面粗糙度Rms為0.11nm，與未進行熱處理之比較例1為同等程度。
此外，所得到之混成基板8中之矽薄膜6表面的缺陷數，係1個晶圓為3400個，較比較例1顯著地增加。可得知當步驟2的熱處理溫度超過某種程度的溫度時，即使進一步增加該溫度，金屬雜質去除的效果亦不改變，但對於減少矽薄膜6表面的缺陷數之效果，熱處理溫度乃存在著上限值。
以上結果如第1表所示。
〔比較例2〕
為了在對貼合前的藍寶石基板4單體，以及貼合後的混成基板進行氫氣氛圍氣中的熱處理之兩情形中，確認矽 薄膜6之缺陷數降低效果的差異，係在僅有氫氣的氛圍氣中，在1000℃對比較例1所得之混成基板進行10分鐘的熱處理。以與實施例1相同之方法，來評估該熱處理後之混成基板中之矽薄膜表面的缺陷數，其係1個晶圓超過10000個缺陷數。亦即，可得知在進行貼合後之熱處理中，並無缺陷數的降低效果，且為了與金屬雜質去除效果一同得到混成基板之矽薄膜表面的缺陷數降低效果，必須在貼合藍寶石基板4之前預先在含有氫氣之氛圍氣中進行熱處理。
目前為止係依據圖面所示之實施形態來說明本發明，但本發明並不限定於圖面所示之實施形態，在該業者所能夠想到之範圍內，亦可進行其他實施形態、追加、變更、刪除等，且在任一形態中，只要可達到本發明之作用效果，均包含於本發明之範圍內。

Claims (7)

  1. 一種混成基板之製造方法，其係從半導體基板的表面注入離子以形成離子注入區域，並在將上述半導體基板之離子注入後的表面與支撐基板的表面直接或經由絕緣膜貼合後，於上述離子注入區域中剝離半導體基板，而得到在支撐基板上具有半導體層之混成基板之混成基板之製造方法，其特徵為：在還原性氛圍氣中預先對上述支撐基板進行熱處理後，與上述半導體基板貼合。
  2. 如申請專利範圍第1項之混成基板之製造方法，其中上述支撐基板的熱處理溫度為900℃以上。
  3. 如申請專利範圍第1項之混成基板之製造方法，其中上述支撐基板的熱處理溫度為1100℃以下。
  4. 如申請專利範圍第1項之混成基板之製造方法，其中上述還原性氛圍氣為氫氣或含有氫氣之惰性氣體氛圍氣。
  5. 如申請專利範圍第1項之混成基板之製造方法，其中上述半導體基板是由選自由矽、矽-鍺、碳化矽、鍺、氮化鎵、氧化鋅、及砷化鎵所組成之群組中的任一種材料所構成。
  6. 如申請專利範圍第1項之混成基板之製造方法，其中上述支撐基板是由選自由矽、碳化矽、氮化矽、藍寶石、金剛石、氮化鋁、氮化鎵、氧化鋅、石英及硼矽酸玻璃所組成之群組中的任一種材料所構成。
  7. 一種混成基板，其係藉由如申請專利範圍第1至6項中任一項之混成基板之製造方法所製得。
TW102126451A 2012-07-25 2013-07-24 Method of manufacturing hybrid substrate and hybrid substrate TWI595561B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012164656 2012-07-25

Publications (2)

Publication Number Publication Date
TW201421584A true TW201421584A (zh) 2014-06-01
TWI595561B TWI595561B (zh) 2017-08-11

Family

ID=49997183

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126451A TWI595561B (zh) 2012-07-25 2013-07-24 Method of manufacturing hybrid substrate and hybrid substrate

Country Status (7)

Country Link
US (1) US9837301B2 (zh)
EP (1) EP2879176B1 (zh)
JP (1) JP6160617B2 (zh)
KR (1) KR102104147B1 (zh)
CN (1) CN104488080B (zh)
TW (1) TWI595561B (zh)
WO (1) WO2014017369A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785234B (zh) * 2018-04-27 2022-12-01 環球晶圓股份有限公司 製備多層半導體元件之方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6110095B2 (ja) * 2012-03-29 2017-04-05 京セラ株式会社 複合基板
JP6165127B2 (ja) * 2014-12-22 2017-07-19 三菱重工工作機械株式会社 半導体装置及び半導体装置の製造方法
FR3034252B1 (fr) * 2015-03-24 2018-01-19 Soitec Procede de reduction de la contamination metallique sur la surface d'un substrat
US9890033B2 (en) * 2015-04-06 2018-02-13 Honeywell International Inc. Silicon-on-sapphire device with minimal thermal strain preload and enhanced stability at high temperature
JP6396854B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396853B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396852B2 (ja) 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6454606B2 (ja) 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
DE102016100565B4 (de) 2016-01-14 2022-08-11 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung
CN107180756B (zh) 2016-03-11 2020-05-05 胜高股份有限公司 pn接合硅晶片的制造方法
JP6563360B2 (ja) * 2016-04-05 2019-08-21 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
WO2020027075A1 (ja) * 2018-08-01 2020-02-06 京セラ株式会社 複合基板、圧電素子および複合基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3609661B2 (ja) * 1999-08-19 2005-01-12 株式会社東芝 半導体発光素子
JP2004111848A (ja) 2002-09-20 2004-04-08 Kyocera Corp サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP4371202B2 (ja) 2003-06-27 2009-11-25 日立電線株式会社 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
US7713838B2 (en) 2003-09-08 2010-05-11 Sumco Corporation SOI wafer and its manufacturing method
FR2896619B1 (fr) 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
JP2011077608A (ja) 2009-09-29 2011-04-14 Alps Electric Co Ltd アンテナ装置
JP2011138818A (ja) * 2009-12-25 2011-07-14 Panasonic Corp 半導体装置、高周波集積回路、高周波無線通信システムおよび半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785234B (zh) * 2018-04-27 2022-12-01 環球晶圓股份有限公司 製備多層半導體元件之方法

Also Published As

Publication number Publication date
CN104488080B (zh) 2017-06-23
KR20150033687A (ko) 2015-04-01
US20150200129A1 (en) 2015-07-16
CN104488080A (zh) 2015-04-01
JP6160617B2 (ja) 2017-07-12
WO2014017369A1 (ja) 2014-01-30
EP2879176A4 (en) 2016-03-23
KR102104147B1 (ko) 2020-04-23
EP2879176B1 (en) 2019-12-04
US9837301B2 (en) 2017-12-05
EP2879176A1 (en) 2015-06-03
TWI595561B (zh) 2017-08-11
JPWO2014017369A1 (ja) 2016-07-11

Similar Documents

Publication Publication Date Title
TWI595561B (zh) Method of manufacturing hybrid substrate and hybrid substrate
TWI452631B (zh) Fabrication method of silicon film transfer insulating wafers
EP2770525B1 (en) Method for producing transparent soi wafers
KR101541940B1 (ko) Ｓｏｉ 기판의 제조 방법
EP2757574B1 (en) Method for manufacturing composite wafer
TWI609434B (zh) SOS substrate manufacturing method and SOS substrate
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JP2011103409A (ja) ウェーハ貼り合わせ方法
KR102562239B1 (ko) 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성
JP5364345B2 (ja) Ｓｏｉ基板の作製方法