CN104488080B - 混合基板的制造方法和混合基板 - Google Patents
混合基板的制造方法和混合基板 Download PDFInfo
- Publication number
- CN104488080B CN104488080B CN201380039179.5A CN201380039179A CN104488080B CN 104488080 B CN104488080 B CN 104488080B CN 201380039179 A CN201380039179 A CN 201380039179A CN 104488080 B CN104488080 B CN 104488080B
- Authority
- CN
- China
- Prior art keywords
- electric hybrid
- hybrid board
- substrate
- sapphire substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Element Separation (AREA)
Abstract
本发明涉及能够投入半导体生产线的混合基板的制造方法,即,从硅基板1的表面注入离子而形成离子注入区域3,使上述硅基板的经离子注入的表面与蓝宝石基板4的表面直接或经由绝缘膜2贴合后,在上述离子注入区域3使硅基板1剥离而得到在蓝宝石基板4上具有硅薄膜(半导体层)6的混合基板8的混合基板的制造方法,其特征在于,预先在还原性气氛中将上述蓝宝石基板4进行热处理后,与硅基板1贴合。
Description
技术领域
本发明涉及在支持基板上具有半导体层的混合基板的制造方法和采用该制造方法制造的混合基板。
背景技术
目前为止,以高绝缘性、热导率也高并且具有高频区域中的损失小的特性的蓝宝石作为支持基板,蓝宝石上硅(Silicon-On-Sapphire,SOS)基板等的混合基板已作为高频区域的器件使用。
作为SOS的制法,众所周知使硅进行异质外延生长于蓝宝石基板,该方法具有起因于蓝宝石与硅的晶格常数差的缺陷大量产生的缺点(例如,非专利文献1)。
鉴于上述问题,提出了通过将注入了氢离子的硅基板与蓝宝石基板贴合,使氢离子注入层脆化,剥离,从而将单晶硅薄膜转印到蓝宝石基板上的方法(例如,特开2010-278337号公报(专利文献1))。
现有技术文献
专利文献
专利文献1:特开2010-278337号公报
专利文献2:特开2004-111848号公报
非专利文献
非专利文献1:Yoshi i等,Japanese Journal of Appl ied Phys ics第21卷Supplement 21-1、第175-179页(1982)
发明内容
发明要解决的课题
但是,上述SOS中,存在作为支持基板使用的蓝宝石基板自身的金属浓度,特别是基板表面的Fe的浓度高的问题。典型的蓝宝石基板中的Fe的浓度为1×1011~1×1012原子/cm2,与使用了硅晶片等的半导体生产线中要求的值1×1010原子/cm2相比,为高1~2个数量级的值。因此,具有上述金属浓度的SOS由于污染半导体生产线,因此存在不能投入该半导体生产线的问题。此外,为了降低金属浓度,考虑了进行例如硅晶片的清洗中使用的SC-2(HCl+H2O2+H2O)清洗,即使实施该清洗,蓝宝石基板中的金属浓度也不太减少,存在达不到1×1010原子/cm2水平的问题。
此外,采用贴合法制作的SOS中,存在硅膜的空隙、OSF(Oxidat ion inducedStacking Faul t;氧化诱导层叠缺陷)状的缺陷等起因于贴合法的缺陷多的问题。
本发明鉴于上述实际情况而完成,目的在于提供能够投入半导体生产线的混合基板的制造方法和采用该制造方法制造的混合基板。
用于解决课题的手段
本发明人为了解决上述课题深入研究,结果发现,通过对蓝宝石基板在还原性气氛、特别优选地含氢的气氛下进行热处理,从而能够大幅度地除去蓝宝石表面的金属杂质。还发现,对于采用贴合法制作SOS基板,如果使用进行了上述热处理的蓝宝石基板,硅薄膜转印后的硅薄膜上的缺陷数与使用了没有进行热处理的基板时相比,显著减少,完成了本发明。
再有,将蓝宝石基板在含氢的气氛中热处理的方法,已知例如在蓝宝石基板上直接使氮化物半导体层外延生长前进行处理,记载于例如特开2004-111848号公报(专利文献2)。但是,关于氢热处理对金属杂质浓度的减少具有效果,没有提及。此外,对于将实施了上述热处理的蓝宝石基板用于支持基板制造SOS基板没有记载,关于此时对在支持基板上形成的硅层的缺陷数减少具有效果也没有记载和暗示。
此外,混合化后,即对贴合基板在氢气氛中热处理的技术,已在例如SOI(Si licon On Insulator,绝缘体上硅)等中在硅层的平坦化等中使用,本发明人进行了研究,结果即使对混合化的SOS在含氢的气氛中实施热处理,也没有发现硅层的缺陷数减少的效果。
即,在进行贴合前在含氢的气氛中对蓝宝石基板进行热处理是重要的,由此,首先,能够将蓝宝石基板的金属杂质除去,并且能够减少根据需要贴合后的硅薄膜的缺陷数。这些效果是由本发明首先发现的。
因此,本发明为了实现上述目的,提供下述的混合基板的制造方法和混合基板。
[1]混合基板的制造方法,是从半导体基板的表面注入离子而形成离子注入区域,将上述半导体基板的经离子注入的表面与支持基板的表面直接或经由绝缘膜贴合后,在上述离子注入区域使半导体基板剥离而得到在支持基板上具有半导体层的混合基板的混合基板的制造方法,其特征在于,将上述支持基板预先在还原性气氛中热处理后,与上述半导体基板贴合。
[2][1]所述的混合基板的制造方法,其特征在于,上述支持基板的热处理温度为900℃以上。
[3][1]或[2]所述的混合基板的制造方法,其特征在于,上述支持基板的热处理温度为1100℃以下。
[4][1]~[3]的任一项所述的混合基板的制造方法,其特征在于,上述还原性气氛是氢或含氢的非活性气体气氛。
[5][1]~[4]的任一项所述的混合基板的制造方法,其特征在于,上述半导体基板由从硅、硅-锗、碳化硅、锗、氮化镓、氧化锌、镓砷中选择的任一种材料制成。
[6][1]~[5]的任一项所述的混合基板的制造方法,其特征在于,上述支持基板由从硅、碳化硅、氮化硅、蓝宝石、金刚石、氮化铝、氮化镓、氧化锌、石英和硼硅酸玻璃中选择的任一种材料制成。
[7]采用[1]~[6]的任一项所述的混合基板的制造方法得到的混合基板。
发明的效果
根据本发明,由于将支持基板预先在还原性气氛中热处理后,与半导体基板贴合,因此能够制造将支持基板的金属杂质除去、能够投入半导体生产线的混合基板。此外,能够减少半导体层表面的缺陷数。
附图说明
图1为表示本发明涉及的混合基板的制造方法中的制造工序的一例的简要图,(a)为经离子注入的硅基板的断面图,(b)为蓝宝石基板的断面图,(c)为氢气氛下的热处理后的蓝宝石基板的断面图,(d)为表示将硅基板与蓝宝石基板贴合的状态的断面图,(e)为表示在离子注入区域使硅基板剥离的状态的断面图,(f)为混合基板的断面图。
具体实施方式
以下基于图1、以SOS基板的制造为例对本发明涉及的混合基板的制造方法进行说明,但本发明并不限定于此。
本发明涉及的混合基板的制造方法,如图1中所示,按对于硅基板的氢离子(稀有气体离子)注入工序(工序1)、蓝宝石基板的氢气氛下的热处理工序(工序2)、硅基板和/或蓝宝石基板的表面活性化处理工序(工序3)、硅基板与蓝宝石基板的贴合工序(工序4)、可见光照射、剥离处理工序(工序5)、硅层薄化工序(工序6)的顺序进行处理。
(工序1:对于硅基板的氢离子(稀有气体离子)注入工序)
首先,从单晶硅基板(给体基板)1的表面注入氢离子或稀有气体(即,氦、氖、氩、氪、氙、氡)离子,在基板中形成层状的离子注入区域(也称为离子注入层)3(图1(a))。
应予说明,在此,作为用于通过转印形成半导体层的基板(半导体基板),示出了使用了硅基板的例子,但本发明并不限定于此,作为半导体基板,能够使用从硅-锗、碳化硅、锗、氮化镓、氧化锌、镓砷中选择的任一种材料制成的半导体基板。
其中,作为半导体基板即单晶硅基板(以下也称为硅基板)1,并无特别限定,可列举例如将采用切克劳斯基单晶拉制(CZ)法育成的单晶切割得到的基板,例如直径为100~300mm、导电型为P型或N型、电阻率为10Ω·cm左右的基板。
此外,硅基板1的表面优选预先形成薄的绝缘膜2。这是因为,如果通过绝缘膜2进行离子注入,可获得抑制注入离子的沟流(channeling)的效果。作为绝缘膜2,可列举例如硅氧化物膜、铝氧化物膜、硅氮化物膜等,优选具有50~500nm的厚度的硅氧化物膜。硅氧化物膜能够采用一般的热氧化法形成。
对离子注入区域3的形成方法并无特别限定,例如,以能够从硅基板1的表面到所需的深度形成离子注入区域3的注入能量,注入规定的线量的氢离子或稀有气体离子。作为此时的条件,例如注入能量能够为50~100keV,注入线量能够为2×1016~1×1017/cm2。作为注入的氢离子,优选2×1016~1×1017(原子/cm2)的剂量的氢离子(H+),或1×1016~5×1016(原子/cm2)的剂量的氢分子离子(H2 +)。特别优选为8.0×1016(原子/cm2)的剂量的氢离子(H+)、或4.0×1016(原子/cm2)的剂量的氢分子离子(H2 +)。
从经离子注入的基板表面到离子注入区域3的深度(即,离子注入深度)对应于在作为支持基板的蓝宝石基板上设置的硅薄膜的所需的厚度,优选为300~500nm,更优选为400nm左右。此外,离子注入区域3的厚度(即,离子分布厚度)优选能够通过机械冲击等容易地剥离的厚度,优选为200~400nm,更优选为300nm左右。
(工序2:蓝宝石基板的氢气氛下的热处理工序)
接下来,预先在还原性气氛中对蓝宝石基板4进行热处理(图1(b)、(c))。
应予说明,在此,示出使用了蓝宝石基板作为支持基板的例子,但本发明并不限定于此,作为支持基板,能够使用从硅、碳化硅、氮化硅、金刚石、氮化铝、氮化镓、氧化锌、石英和硼硅酸玻璃中选择的任一种材料制成的支持基板。
其中,蓝宝石基板4是成为混合基板的支持基板(处理基板)的绝缘性的透明基板,希望直至可见光区域(波长400~700nm)的光到达贴合的硅基板1的离子注入区域3,能量损失少,优选上述可见光区域的透过率为70%以上(图1(b))。例如,优选使用结晶方位为R面(1102)的蓝宝石基板。
作为还原性气氛,可列举例如从一氧化碳、硫化氢、二氧化硫、氢、甲醛中选择的气体种类或它们的组合构成的还原性气体、或者该还原性气体和非活性气体的混合气体构成的气氛,这些中,优选为至少包含氢的气氛、即氢单独或含氢的非活性气体构成的气氛,更优选为只包含氢的气氛。
热处理温度的下限优选为700℃以上,更优选为900℃以上,特别优选为1000℃以上。如果热处理温度不到700℃,有时蓝宝石基板4表面的金属除去的效果变得不充分。
热处理温度的上限优选为不到1250℃,更优选为1100℃以下。如果热处理温度为1250℃以上,有可能混合基板的硅薄膜表面的缺陷数反而增加,不适合作为混合基板。
热处理时间优选为10秒~12小时,更优选为1分钟~1小时。如果热处理时间比10秒短,有可能蓝宝石基板4表面的金属除去变得不充分,混合基板的硅薄膜表面的缺陷数的减少变得不充分,如果比12小时长,有时热处理成本增加。
作为进行本热处理的炉,只要是为了成为还原性气氛而能够导入氢的炉,能够使用管式炉、外延生长炉、RTA(快速热退火)炉等,并无特别限定。
通过实施以上的热处理,能够从最初开始就降低蓝宝石基板4表面的金属浓度(图1(c))。此外,此时的蓝宝石基板4的表面粗糙度几乎不变,与硅基板1的贴合不会变得困难。此外,热处理温度为700~1100℃的情况下,能够使后述的混合基板的硅薄膜表面的缺陷数比以往减少。通过本热处理,发生蓝宝石基板4表面的微观的形状变化,推测是因为贴合的密合力的增加和/或均一化,而且将颗粒、其他的附着物除去,但其原因尚不十分清楚。
(工序3:硅基板和/或蓝宝石基板的表面活性化处理工序)
热处理后贴合前,对硅基板1的经离子注入的表面和热处理后的蓝宝石基板4的表面这两者或一者实施表面活性化处理。
表面活性化处理通过使反应性高的未键合端(悬空键)在基板表面露出或者对该未键合端赋予OH基,从而实现活性化,例如通过等离子体处理或采用离子束照射的处理进行。
用等离子体进行处理的情况下,例如,将硅基板1和/或蓝宝石基板4载置于真空室中,导入等离子体用气体后,暴露于100W左右的高频等离子体5~10秒左右,对表面进行等离子体处理。作为等离子体用气体,对硅基板1进行处理的情况下,将表面氧化的情况下可列举氧气的等离子体,不氧化的情况下可列举氢气、氩气、或这些的混合气体或者氢气和氦气的混合气体等。对蓝宝石基板4进行处理的情况下,使用氢气、氩气、或这些的混合气体或者氢气与氦气的混合气体等。通过该处理,硅基板1和/或蓝宝石基板4的表面的有机物氧化而被除去,而且表面的OH基增加,从而进行了活性化。
此外,采用离子束照射的处理是将使用了等离子体处理中使用的气体的离子束照射于硅基板1和/或蓝宝石基板4而对表面进行溅射的处理,能够使表面的未键合端露出,增加结合力。
(工序4:硅基板与蓝宝石基板的贴合工序)
接下来,将硅基板1的经离子注入的表面与热处理后的蓝宝石基板4的表面贴合(图1(d))。此时,可边加热到150~200℃左右边贴合。以下将该接合体称为贴合基板5。如果对硅基板1的离子注入面和蓝宝石基板的表面的至少一方进行了活性化处理,则能够更强地接合。再有,将硅基板1的绝缘膜(硅氧化物膜)2与蓝宝石基板4贴合前,可采用蚀刻、研磨等,使其变薄或除去。
贴合后,对贴合基板5加热,进行热处理(第2热处理)。通过该热处理,使硅基板1与蓝宝石基板4的结合增强。此时的热处理选择贴合基板5不因硅基板1与蓝宝石基板4的热膨胀率之差的影响(热应力)而破损的温度。该热处理温度优选为300℃以下,更优选为150~250℃,进一步优选为150~200℃。此外,热处理的时间为例如1~24小时。
(工序5:可见光照射、剥离处理工序)
接下来,向贴合基板5中的硅基板1的离子注入区域3照射可见光,实施退火。此时,优选从透明的蓝宝石基板4侧照射。此外,可见光是在400~700nm的范围具有极大波长的光,可以是相干、不相干的任何光,波长区域为优选地400~700nm、更优选地500~600nm的激光为宜。
作为可见光,照射激光的情况下,由于激光透过蓝宝石基板4,几乎没有被吸收,因此在没有将蓝宝石基板4加热的情况下到达硅基板1。到达的激光选择性地只将硅基板1的与蓝宝石基板4的贴合界面的附近、特别地例如通过氢离子注入而无定形化的部分即离子注入区域3加热,促进离子注入区域3的脆化。
接下来,可见光照射后,对贴合基板5的离子注入区域3从外部给予机械的冲击等冲击,沿脆化的离子注入区域3剥离,作为使硅基板1的一部分成为半导体层的硅薄膜6(使用硅氧化物膜而没有除去的情况下具有硅氧化物膜),转印于蓝宝石基板4而成为晶片7。即,将与蓝宝石基板4结合的硅薄膜6从硅基板1剥离,形成SOI层(半导体层)。再有,剥离优选采用沿离子注入区域3从贴合基板5的一端向另一端的劈开。
其中,作为用于硅薄膜的剥离的从外部给予冲击的方法,有各种方法,可列举例如采用热冲击进行剥离的方法、采用机械冲击进行剥离的方法、采用振动冲击进行剥离的方法等,但采用本方法在硅薄膜6与蓝宝石基板4界面不发生剥离以及本方法的工艺温度不会成为对混合基板过剩的温度是必要条件。
再有,作为采用热冲击进行剥离的方法,可列举下述方法:通过将贴合基板5的任一面,例如硅基板1侧的面加热,使与蓝宝石基板4之间产生温度差,从而利用硅基板1侧的急剧的膨胀在两基板间产生大的应力,利用该应力使离子注入区域3中的剥离发生。
此外,作为采用机械冲击进行剥离的方法,可列举从硅基板1的侧面喷射以射流状喷出的气体、液体等流体而给予冲击的方法,将叶片的前端部压靠离子注入区域3的附近区域等给予冲击的方法等。
再有,剥离处理时,优选在贴合基板5的硅基板1侧配置补强材料,施加机械冲击。作为上述补强材料,优选地选自保护带、静电吸盘和真空吸盘组成的组。通过在硅基板1侧,为了防止开裂,将保护带粘贴于硅基板1侧进行剥离的方法,或者使硅基板1侧密合于静电吸盘或真空吸盘进行剥离,能够更可靠地进行剥离。保护带对材质、厚度等没有特别限定,能够使用在半导体制造工序中使用的切割带、BG带等。对静电吸盘没有特别限定,可列举碳化硅、氮化铝等陶瓷静电吸盘等。对真空吸盘并无特别限定,可列举多孔聚乙烯、氧化铝等真空吸盘。
此外,作为采用振动冲击进行剥离的方法,可列举利用从超声波振荡器的振动板振荡的超声波赋予振动冲击而发生离子注入区域3中的剥离的方法。
(工序6:硅层薄化(离子注入损伤层除去)工序)
接下来,在晶片7的蓝宝石基板4上的硅薄膜6表层中,将通过上述离子注入而受到损伤并产生结晶缺陷的层除去。
在此,离子注入损伤层的除去优选通过湿蚀刻或干蚀刻进行。作为湿蚀刻,可使用例如KOH溶液、NH4OH溶液、NaOH溶液、CsOH溶液、由氨水(28质量%)、过氧化氢水(30~35质量%)、水(残部)组成的SC-1溶液、EDP(乙二胺焦性儿茶酚)溶液、TMAH(四甲基氢氧化铵)溶液、肼溶液中的至少1种蚀刻溶液进行。此外,作为干蚀刻,可列举例如使蓝宝石基板4上的硅薄膜6暴露于氟系气体中进行蚀刻的反应性气体蚀刻;用等离子体使氟系气体离子化、自由基化而将硅薄膜6蚀刻的反应性离子蚀刻等。
此外,本工序中成为除去对象的区域是至少与结晶缺陷有关的硅薄膜6的离子注入损伤层全体,为硅薄膜6表层的优选地120nm以上的厚度部分、更优选地150nm以上的厚度部分。蓝宝石基板4上的硅薄膜6的厚度成为100~400nm。
最后,对蓝宝石基板4上的硅薄膜6表面进行镜面精加工。具体地,对硅薄膜6实施化学机械研磨(CMP研磨)而精加工成镜面。在此,可以是用于硅晶片的平坦化等的以往公知的CMP研磨。再有,可通过该CMP研磨同时将上述离子注入损伤层除去。
经过以上的工序,能够制造将蓝宝石基板4(支持基板)的金属杂质除去、能够投入半导体生产线的混合基板8。此外,能够减少硅薄膜6表面的缺陷数。
实施例
以下列举本发明的实施例和比较例,更具体地说明,但本发明并不限定于这些。
[实施例1]
按照图1中所示的制造工序,制作混合基板。再有,硅基板1与实施了热处理的蓝宝石基板4的贴合以及硅薄膜6的转印(硅薄膜形成)按照特开2010-278337号公报(专利文献1)记载的方法。具体地,如下所述。
(工序1)对预先作为绝缘膜2使厚200nm的硅氧化物膜生长的外径150mmφ、厚625μm的硅基板1,以57keV、剂量6.0×1016原子/cm2注入氢离子。
(工序2)作为支持基板,使用了外径150mmφ、厚0.6mm的R面蓝宝石基板4。将该蓝宝石基板4配置于扁平型的炉内,形成只是氢的气氛后,在1000℃下保持10分钟,从而进行热处理。热处理后的蓝宝石基板4表面的金属浓度,对于以采用TRXF(Total Reflect ionX-ray Fluorescence)法检测的代表性的金属元素Fe、Ni进行了测定(其检测下限浓度为0.6×1010原子/cm2)。其结果,对象元素Fe、Ni都为检测极限(0.6×1010原子/cm2)以下(DL(Detection Limit))。
此外,作为蓝宝石基板4的表面粗糙度,采用原子间力显微镜(AFM(Atomic ForceMicroscope))测定了纵横5μm×5μm的区域的表面粗糙度Rms(Root Mean Square),结果为0.13nm。
(工序3)对于上述硅基板1和实施了热处理的蓝宝石基板4,对各自的贴合面进行了离子束活性化处理。
(工序4)接下来,通过将上述硅基板1的离子注入侧的面和蓝宝石基板4加热到150℃并贴合,得到了作为接合体的贴合基板5。接下来,对贴合基板5在225℃下进行了24小时热处理。
(工序5)接下来,边将贴合基板5加热到200℃,边从蓝宝石基板4侧照射波长532nm的绿色激光。对贴合基板5全体面照射该激光后,对贴合界面附近的离子注入区域3施加机械冲击,剥离,从而制作将硅薄膜6转印于蓝宝石基板4的晶片7。
(工序6)最后,通过CMP研磨使晶片7上的硅薄膜6变薄到厚200nm,从而得到了作为SOS基板的混合基板8。将得到的混合基板8浸渍于50质量%氟化氢中10分钟,用纯水冲洗后,采用缺陷检查装置(KURABO社制造)对硅薄膜6表面的缺陷数进行计数,结果1个晶片中为323个。
[比较例1]
为了比较,对实施例1中使用的相同形式的蓝宝石基板4没有进行热处理(没有进行工序2),用SC-1(NH4OH+H2O2+H2O)+SC-2(HCl+H2O2+H2O)清洗而使用,除此以外与实施例1同样地制作混合基板8。
再有,进行了上述清洗后的蓝宝石基板4的表面金属浓度和表面粗糙度的评价,结果关于金属浓度,Fe为1.3×1011原子/cm2,Ni为6.0×1010原子/cm2。实施例1中,Fe和Ni都为本测定的检测下限值(0.6×1010原子/cm2)以下,可知在实施例1中,通过蓝宝石基板4的热处理(氢气氛下1000℃下10分钟的热处理)将金属杂质大幅地除去。此外,比较例1的表面粗糙度Rms为0.12nm,与实施例1比较,可知有无蓝宝石基板4的热处理并无显著的不同,本热处理对硅基板1与蓝宝石基板4的贴合不产生影响。
此外,得到的混合基板中的硅薄膜6表面的缺陷数为1个晶片中525个。实施例1中,1个晶片中为323个,可知通过实施例1中的蓝宝石基板4的热处理(氢气氛下1000℃下10分钟的热处理),硅薄膜6表面的缺陷数大幅度地减少。
[实施例2]
实施例1中,作为工序2,对于蓝宝石基板4,在氢50体积%+Ar50体积%的气氛下在1000℃下进行20分钟的热处理,除此以外与实施例1同样地制作混合基板8。
再有,进行了上述清洗后的蓝宝石基板4的表面金属浓度和表面粗糙度的评价,结果关于金属浓度,与实施例1同样地,Fe和Ni都为本测定的检测下限值(0.6×1010原子/cm2)以下。此外,实施例2的表面粗糙度Rms为0.12nm,与没有进行热处理的比较例1为同等程度。
此外,得到的混合基板8中的硅薄膜6表面的缺陷数为1个晶片中82个。与实施例1相比,缺陷数大幅减少,可知因处理时间不同,存在缺陷数减少的效果。
[实施例3]
实施例1中,作为工序2,对于蓝宝石基板4,在只是氢的气氛下在1000℃下进行60分钟的热处理,除此以外与实施例1同样地制作混合基板8。
再有,进行了上述清洗后的蓝宝石基板4的表面金属浓度和表面粗糙度的评价,结果关于金属浓度,与实施例1同样地,Fe和Ni都为本测定的检测下限值(0.6×1010原子/cm2)以下。此外,实施例3的表面粗糙度Rms为0.12nm,与没有进行热处理的比较例1为同程度。
此外,得到的混合基板8中的硅薄膜6表面的缺陷数为1个晶片中54个。与实施例2相比,缺陷数进一步减少,可知因处理时间不同,具有缺陷数减少的效果。
[实施例4]
实施例1中,作为工序2,对于蓝宝石基板4,在只是氢的气氛下在700℃下进行10分钟的热处理,除此以外与实施例1同样地制作混合基板8。
再有,进行了上述清洗后的蓝宝石基板4的表面金属浓度和表面粗糙度的评价,结果关于金属浓度,Fe为0.3×1011原子/cm2,Ni为1.0×1010原子/cm2。没有将金属杂质完全地除去,但与比较例1相比减少,确认了金属杂质除去的效果。此外,实施例4的表面粗糙度Rms为0.12nm,与没有进行热处理的比较例1为同程度。
此外,得到的混合基板8中的硅薄膜6表面的缺陷数为1个晶片中487个。缺陷数与比较例1相比略有减少。即,虽然看到了金属浓度减少的效果,但对于缺陷数减少没有看到大的效果。
[实施例5]
实施例1中,作为工序2,对于蓝宝石基板4,在只是氢的气氛下在900℃下进行60分钟的热处理,除此以外与实施例1同样地制作混合基板8。
再有,进行了上述清洗后的蓝宝石基板4的表面金属浓度和表面粗糙度的评价,结果关于金属浓度,与实施例1同样地,Fe和Ni都为本测定的检测下限值(0.6×1010原子/cm2)以下。此外,实施例5的表面粗糙度Rms为0.13nm,与没有进行热处理的比较例1为同程度。
此外,得到的混合基板8中的硅薄膜6表面的缺陷数为1个晶片中279个,减少到了比较例1的缺陷数的一半左右。
[实施例6]
实施例1中,作为工序2,对于蓝宝石基板4,在只是氢的气氛下在1100℃下进行10分钟的热处理,除此以外与实施例1同样地制作混合基板8。
再有,进行了上述清洗后的蓝宝石基板4的表面金属浓度和表面粗糙度的评价,结果关于金属浓度,与实施例1同样地,Fe和Ni都为本测定的检测下限值(0.6×1010原子/cm2)以下。此外,实施例6的表面粗糙度Rms为0.11nm,与没有进行热处理的比较例1为同程度。
此外,得到的混合基板8中的硅薄膜6表面的缺陷数为1个晶片中305个,与实施例1为同程度。
[实施例7]
实施例1中,作为工序2,对于蓝宝石基板4,在只是氢的气氛下在1250℃下进行10分钟的热处理,除此以外与实施例1同样地制作混合基板8。
再有,进行了上述清洗后的蓝宝石基板4的表面金属浓度和表面粗糙度的评价,结果关于金属浓度,与实施例1同样地,Fe和Ni都为本测定的检测下限值(0.6×1010原子/cm2)以下。此外,实施例7的表面粗糙度Rms为0.11nm,与没有进行热处理的比较例1为同程度。
此外,得到的混合基板8中的硅薄膜6表面的缺陷数为1个晶片中3400个,与比较例1相比,显著地增加。可知作为工序2的热处理温度,如果超过某温度,即使温度增加到其以上,金属杂质除去效果也不变,对于使硅薄膜6表面的缺陷数减少的效果,热处理温度存在上限值。
将以上的结果示于表1。
[表1]
[比较例2]
用贴合前的蓝宝石基板4单体进行了氢气氛中的热处理的情形和对于贴合后的混合基板进行的情形中,为了确认硅薄膜6的缺陷数减少效果的差异,对比较例1中制作的混合基板在只是氢的气氛下在1000℃下进行了10分钟的热处理。采用与实施例1相同的方法对该热处理后的混合基板中的硅薄膜表面的缺陷数进行了评价,结果在1个晶片中为超过10000个的缺陷数。即,对于进行了贴合后的热处理,不存在缺陷数减少的效果,可知为了与金属杂质除去的效果一起获得混合基板的硅薄膜表面的缺陷数减少的效果,在将蓝宝石基板4贴合前预先在含氢的气氛中进行热处理是必要的。
应予说明,目前为止用附图中所示的实施方案对本发明进行了说明,但本发明并不限定于附图中所示的实施方案,其他的实施方案、追加、变更、删除等,能够在本领域技术人员想到的范围内变更,只要在任何方案中发挥本发明的作用效果,就包含在本发明的范围内。
附图标记的说明
1 硅基板
2 绝缘膜(硅氧化物膜)
3 离子注入区域
4 蓝宝石基板
5 贴合基板(接合体)
6 硅薄膜
7 晶片
8 混合基板(SOS基板)
Claims (7)
1.混合基板的制造方法,其中,从半导体基板的表面注入离子而形成离子注入区域,将上述半导体基板的经离子注入的表面与绝缘性的蓝宝石基板的表面经由绝缘膜贴合后,在上述离子注入区域使半导体基板剥离而得到在蓝宝石基板上具有半导体层的混合基板,
该混合基板的制造方法的特征在于,将上述蓝宝石基板预先在还原性气氛中在700℃~1100℃的热处理温度下热处理后,与上述半导体基板贴合。
2.权利要求1所述的混合基板的制造方法,其中,上述蓝宝石基板的热处理为降低该蓝宝石基板表面的金属杂质的浓度、并且降低混合基板的半导体层表面的缺陷数的处理。
3.权利要求2所述的混合基板的制造方法,其特征在于,上述蓝宝石基板的热处理温度为900℃以上。
4.权利要求1~3的任一项所述的混合基板的制造方法,其特征在于,上述还原性气氛为氢或含氢的非活性气体气氛。
5.权利要求1~3的任一项所述的混合基板的制造方法,其特征在于,上述半导体基板由从硅、硅-锗、碳化硅、锗、氮化镓、氧化锌、镓砷中选择的任一种材料制成。
6.采用权利要求1~3的任一项所述的混合基板的制造方法得到的混合基板,其在绝缘性的蓝宝石基板上具有经由绝缘膜贴合的半导体层。
7.权利要求6所述的混合基板,上述蓝宝石基板表面的Fe的浓度为3×1010原子/cm2以下,Ni的浓度为1×1010原子/cm2以下,浸渍于氟化氢溶液后检测的半导体层的表面缺陷数在混合基板的外径为150mmφ的情形下为487个以下。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012164656 | 2012-07-25 | ||
JP2012-164656 | 2012-07-25 | ||
PCT/JP2013/069487 WO2014017369A1 (ja) | 2012-07-25 | 2013-07-18 | ハイブリッド基板の製造方法及びハイブリッド基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104488080A CN104488080A (zh) | 2015-04-01 |
CN104488080B true CN104488080B (zh) | 2017-06-23 |
Family
ID=49997183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380039179.5A Active CN104488080B (zh) | 2012-07-25 | 2013-07-18 | 混合基板的制造方法和混合基板 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9837301B2 (zh) |
EP (1) | EP2879176B1 (zh) |
JP (1) | JP6160617B2 (zh) |
KR (1) | KR102104147B1 (zh) |
CN (1) | CN104488080B (zh) |
TW (1) | TWI595561B (zh) |
WO (1) | WO2014017369A1 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6110095B2 (ja) * | 2012-03-29 | 2017-04-05 | 京セラ株式会社 | 複合基板 |
JP6165127B2 (ja) * | 2014-12-22 | 2017-07-19 | 三菱重工工作機械株式会社 | 半導体装置及び半導体装置の製造方法 |
FR3034252B1 (fr) * | 2015-03-24 | 2018-01-19 | Soitec | Procede de reduction de la contamination metallique sur la surface d'un substrat |
US9890033B2 (en) * | 2015-04-06 | 2018-02-13 | Honeywell International Inc. | Silicon-on-sapphire device with minimal thermal strain preload and enhanced stability at high temperature |
JP6396854B2 (ja) * | 2015-06-02 | 2018-09-26 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
JP6396853B2 (ja) * | 2015-06-02 | 2018-09-26 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
JP6396852B2 (ja) * | 2015-06-02 | 2018-09-26 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
JP6454606B2 (ja) * | 2015-06-02 | 2019-01-16 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
DE102016100565B4 (de) * | 2016-01-14 | 2022-08-11 | Infineon Technologies Ag | Verfahren zum herstellen einer halbleitervorrichtung |
DE102017203996B4 (de) | 2016-03-11 | 2024-05-29 | Sumco Corporation | p-n-Übergangssiliziumwafer-Herstellungsverfahren |
JP6563360B2 (ja) * | 2016-04-05 | 2019-08-21 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
EP3785293B1 (en) * | 2018-04-27 | 2023-06-07 | GlobalWafers Co., Ltd. | Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate |
JP7085000B2 (ja) | 2018-08-01 | 2022-06-15 | 京セラ株式会社 | 複合基板、圧電素子および複合基板の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6479836B1 (en) * | 1999-08-19 | 2002-11-12 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
CN101009220A (zh) * | 2006-01-23 | 2007-08-01 | 硅绝缘体技术有限公司 | 具有改进电特性的复合基片的制造方法 |
CN102246267A (zh) * | 2008-12-11 | 2011-11-16 | 信越化学工业株式会社 | 层叠有宽带隙半导体的复合基板的制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004111848A (ja) | 2002-09-20 | 2004-04-08 | Kyocera Corp | サファイア基板とそれを用いたエピタキシャル基板およびその製造方法 |
JP4371202B2 (ja) | 2003-06-27 | 2009-11-25 | 日立電線株式会社 | 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス |
US7713838B2 (en) | 2003-09-08 | 2010-05-11 | Sumco Corporation | SOI wafer and its manufacturing method |
JP2010278337A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | 表面欠陥密度が少ないsos基板 |
JP2011077608A (ja) | 2009-09-29 | 2011-04-14 | Alps Electric Co Ltd | アンテナ装置 |
JP2011138818A (ja) * | 2009-12-25 | 2011-07-14 | Panasonic Corp | 半導体装置、高周波集積回路、高周波無線通信システムおよび半導体装置の製造方法 |
-
2013
- 2013-07-18 JP JP2014526881A patent/JP6160617B2/ja active Active
- 2013-07-18 EP EP13823207.9A patent/EP2879176B1/en active Active
- 2013-07-18 CN CN201380039179.5A patent/CN104488080B/zh active Active
- 2013-07-18 WO PCT/JP2013/069487 patent/WO2014017369A1/ja active Application Filing
- 2013-07-18 US US14/416,724 patent/US9837301B2/en active Active
- 2013-07-18 KR KR1020157002050A patent/KR102104147B1/ko active IP Right Grant
- 2013-07-24 TW TW102126451A patent/TWI595561B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6479836B1 (en) * | 1999-08-19 | 2002-11-12 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
CN101009220A (zh) * | 2006-01-23 | 2007-08-01 | 硅绝缘体技术有限公司 | 具有改进电特性的复合基片的制造方法 |
CN102246267A (zh) * | 2008-12-11 | 2011-11-16 | 信越化学工业株式会社 | 层叠有宽带隙半导体的复合基板的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2879176A4 (en) | 2016-03-23 |
US20150200129A1 (en) | 2015-07-16 |
TW201421584A (zh) | 2014-06-01 |
CN104488080A (zh) | 2015-04-01 |
EP2879176A1 (en) | 2015-06-03 |
JP6160617B2 (ja) | 2017-07-12 |
US9837301B2 (en) | 2017-12-05 |
KR20150033687A (ko) | 2015-04-01 |
JPWO2014017369A1 (ja) | 2016-07-11 |
EP2879176B1 (en) | 2019-12-04 |
KR102104147B1 (ko) | 2020-04-23 |
WO2014017369A1 (ja) | 2014-01-30 |
TWI595561B (zh) | 2017-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104488080B (zh) | 混合基板的制造方法和混合基板 | |
CN104488081B (zh) | Sos基板的制造方法和sos基板 | |
TW564500B (en) | Process for controlling denuded zone dept in an ideal oxygen precipitating silicon wafer | |
EP2128891B1 (en) | Process for producing laminated substrate | |
JPH11307472A (ja) | 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ | |
TW201241994A (en) | Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures | |
WO2001028000A1 (fr) | Procede de fabrication d'une tranche de soi, et tranche de soi | |
JP2000124092A (ja) | 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ | |
JP7115297B2 (ja) | 多結晶ダイヤモンド自立基板及びその製造方法 | |
CN105190835B (zh) | 混合基板的制造方法和混合基板 | |
WO2015119742A1 (en) | Methods for preparing layered semiconductor structures | |
JP6671436B2 (ja) | 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造 | |
JP2006165061A (ja) | Soiウェーハの製造方法 | |
WO2007072624A1 (ja) | Soi基板の製造方法およびsoi基板 | |
JP2018064057A (ja) | シリコン接合ウェーハの製造方法およびシリコン接合ウェーハ | |
JP6485406B2 (ja) | Soiウェーハの製造方法 | |
JP2009295667A (ja) | 貼り合わせウェーハの製造方法 | |
JP2008028415A (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
EP3652780A1 (en) | Method of manufacture of a semiconductor on insulator structure | |
JP2005228988A (ja) | Soiウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |