JP6110095B2 - 複合基板 - Google Patents
複合基板 Download PDFInfo
- Publication number
- JP6110095B2 JP6110095B2 JP2012197642A JP2012197642A JP6110095B2 JP 6110095 B2 JP6110095 B2 JP 6110095B2 JP 2012197642 A JP2012197642 A JP 2012197642A JP 2012197642 A JP2012197642 A JP 2012197642A JP 6110095 B2 JP6110095 B2 JP 6110095B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- support substrate
- substrate
- intermediate layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Description
のSOS構造を形成する方法として、例えば特許文献1に記載された技術がある。また、異種材料からなる基板を接合する方法として、例えば特許文献2に記載された技術がある。
することが好ましい。
上述の中間層30に代えて、厚み方向に酸素濃度分布を有する中間層30Aとしてもよい。
導体層20側に近づくに連れて減少することから、半導体層20と中間層30Aとの界面に金属が残存することなく、中間層30の厚み方向において支持基板10側において金属を保持することができる。
上述の中間層30に代えて、金属元素を更に含有する中間層30Bとしてもよい。
次に、図1に示す複合基板1の製造方法について図面を用いて説明する。
を変化させないような温度が好ましく、500℃以下とする。ALD法やスパッタ法により成膜する場合には、基板温度は200℃〜400℃程度であるため、Si膜20Xb中のドーパント濃度分布を変化させることがない。特に、ドーパントとしてBを用いている場合には、他の元素をドーパントとして用いる場合に比べて拡散しにくいため、より確実に成膜によるドーパント濃度分布変化を抑制することができる。
接合時に、接合面を活性化した状態で接合界面に混入する恐れのある金属に限定することができる。このため、中間層30の存在により、半導体層20への金属の拡散を抑制することができる。
中間層30Bにおいて、支持基板10側の面の近傍領域における金属元素の単位表面積辺りの金属原子密度を1012atoms/cm2以下とすることが好ましい。より具体的には、中間層30のうち、最も金属原子濃度が低い支持基板10側の面において金属原子密度を1012atoms/cm2以下とすることが好ましい。このような存在密度とすることにより、金属元素は、支持基板10の一主面,半導体層20の一主面を覆わず、支持基板10の一主面,半導体層20の一主面を構成する元素の原子配列が露出するものとなる。
支持基板10としてサファイア基板のR面を用いることが好ましい。R面を用いることにより、中間層30,30A,30B側に金属原子であるAlを多く露出させることができる。これにより、中間層30,30A,30Bに意図せぬ酸素の供給を抑制すると共に
、後の加熱工程等により、金属原子であるAlとSiとの結合の割合を高めることができ、より強固な接合を実現することができる。
中間層30Bにおいて、金属元素は、金属シリサイドや金属オキサイドを形成していることが好ましい。たとえば、SiFeOx、AlFeOx等を例示できる。
図5に示すように、上記実施形態において、半導体層20の上面に酸化膜40を形成してもよい。言い換えると、半導体層20の主面のうち、中間層30,30A,30Bと接する側の面と反対側の面に酸化膜40を形成してもよい。
域は、中間層30から上側に続く厚み5nm程度の領域をさす。
なお、上述の実施形態及びその変形例の複合基板1に、複数の素子部を形成し、少なくとも1つの素子部を含むように複合基板1を分割して電子部品を形成してもよい。
また、上述の製造方法において、以下のような工程により複合基板1を製造してもよい。なお、変更する工程のみについて説明し、変更のない工程については説明を省略する。
20・・・半導体層
30・・・中間層
Claims (7)
- 絶縁性を有する単結晶からなる支持基板と、
該支持基板の上面に重ね合わされた単結晶からなる半導体層と、
前記支持基板と前記半導体層との間に位置した、該半導体層を構成する元素を含む酸化物を主成分とし、該半導体層に比べて結晶性の低い中間層とを備え、
前記中間層は、前記支持基板および前記半導体層を構成する主成分の元素以外の金属元素を含み、該金属元素の濃度が、厚み方向において前記支持基板側から前記半導体層側に向かうにつれて減少している複合基板。 - 前記中間層において、前記金属元素は、前記支持基板側の面の近傍領域における存在密度が1×1012/cm2以下となるように分布している、請求項1に記載の複合基板。
- 前記中間層において、前記金属元素は、前記半導体層を構成する元素または前記支持基板を構成する元素と結合して金属間化合物を形成している、請求項1または2に記載の複合基板。
- 絶縁性を有する単結晶からなる支持基板と、
該支持基板の上面に重ね合わされた単結晶からなる半導体層と、
前記支持基板と前記半導体層との間に位置した、該半導体層を構成する元素を含む酸化物を主成分とし、該半導体層に比べて結晶性の低い中間層とを備え、
前記中間層は、酸素濃度が、厚み方向において前記支持基板側から前記半導体層側に向かうにつれて減少している複合基板。 - 絶縁性を有する単結晶からなる支持基板と、
該支持基板の上面に重ね合わされた単結晶からなる半導体層と、
前記支持基板と前記半導体層との間に位置した、該半導体層を構成する元素を含む酸化物を主成分とし、該半導体層に比べて結晶性の低い中間層とを備え、
前記中間層は、前記支持基板側の面の近傍における酸素濃度が、前記支持基板に比べて多くなっている、複合基板。 - 前記支持基板はサファイアからなり、前記半導体層はシリコンからなる、請求項1乃至5のいずれかに記載の複合基板。
- 絶縁性を有する単結晶からなる支持基板と、
該支持基板の上面に重ね合わされた単結晶のシリコンからなる、半導体層と、
前記支持基板と前記半導体層との間に位置した、該半導体層を構成する元素を含む酸化物を主成分とし、該半導体層に比べて結晶性の低い中間層と、
前記半導体層の前記中間層と接する側の面と反対側の面に位置する、前記半導体層を構成する元素を含む酸化物を主成分とする酸化膜と、を備え、
前記半導体層は、前記半導体層を構成する元素の密度が、前記酸化膜に接する面の近傍領域に比べ前記中間層に接する面の近傍領域において少なくなっている、複合基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012197642A JP6110095B2 (ja) | 2012-03-29 | 2012-09-07 | 複合基板 |
EP13754726.1A EP2822026B1 (en) | 2012-02-29 | 2013-02-28 | Composite substrate |
PCT/JP2013/055405 WO2013129572A1 (ja) | 2012-02-29 | 2013-02-28 | 複合基板 |
US14/382,220 US9496279B2 (en) | 2012-02-29 | 2013-02-28 | Composite substrate |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012077026 | 2012-03-29 | ||
JP2012077026 | 2012-03-29 | ||
JP2012197642A JP6110095B2 (ja) | 2012-03-29 | 2012-09-07 | 複合基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013229544A JP2013229544A (ja) | 2013-11-07 |
JP6110095B2 true JP6110095B2 (ja) | 2017-04-05 |
Family
ID=49676867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012197642A Active JP6110095B2 (ja) | 2012-02-29 | 2012-09-07 | 複合基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6110095B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114959899A (zh) * | 2022-04-13 | 2022-08-30 | 北京青禾晶元半导体科技有限责任公司 | 一种碳化硅复合基板及其制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4730581B2 (ja) * | 2004-06-17 | 2011-07-20 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
JP2010278338A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | 界面近傍における欠陥密度が低いsos基板 |
JP5618656B2 (ja) * | 2010-07-09 | 2014-11-05 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
WO2014017369A1 (ja) * | 2012-07-25 | 2014-01-30 | 信越化学工業株式会社 | ハイブリッド基板の製造方法及びハイブリッド基板 |
-
2012
- 2012-09-07 JP JP2012197642A patent/JP6110095B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013229544A (ja) | 2013-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5018066B2 (ja) | 歪Si基板の製造方法 | |
US6930026B2 (en) | Method of forming a semiconductor wafer having a crystalline layer thereon containing silicon, germanium and carbon | |
JP5730393B2 (ja) | 複合基板およびその製造方法 | |
JP2017538297A (ja) | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 | |
WO2013129572A1 (ja) | 複合基板 | |
KR20160143693A (ko) | 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼 | |
JP2010010615A (ja) | 固体撮像素子用シリコン基板およびその製造方法 | |
WO2015186625A1 (ja) | ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置 | |
Tian et al. | Growth Dynamics of Millimeter‐Sized Single‐Crystal Hexagonal Boron Nitride Monolayers on Secondary Recrystallized Ni (100) Substrates | |
JP2009272471A (ja) | 貼り合わせウェーハの製造方法 | |
JP5926401B2 (ja) | 複合基板およびその製造方法 | |
JP4654710B2 (ja) | 半導体ウェーハの製造方法 | |
JP2010034330A (ja) | エピタキシャルウェーハおよびその製造方法 | |
JP6110095B2 (ja) | 複合基板 | |
US8420514B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
JP6162381B2 (ja) | 複合基板 | |
JP2006140187A (ja) | 半導体ウェーハの製造方法 | |
JP6114063B2 (ja) | 複合基板 | |
CN110998789B (zh) | 单晶硅的半导体晶片和制造半导体晶片的方法 | |
US9390942B2 (en) | Method, system, and apparatus for preparing substrates and bonding semiconductor layers to substrates | |
JP2013232465A (ja) | 複合基板 | |
JP2013232499A (ja) | 複合基板 | |
JP2015176986A (ja) | 複合基板の製造方法 | |
JP6834932B2 (ja) | 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 | |
JP2015032588A (ja) | 複合基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6110095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |