CN110998789B - 单晶硅的半导体晶片和制造半导体晶片的方法 - Google Patents
单晶硅的半导体晶片和制造半导体晶片的方法 Download PDFInfo
- Publication number
- CN110998789B CN110998789B CN201880050755.9A CN201880050755A CN110998789B CN 110998789 B CN110998789 B CN 110998789B CN 201880050755 A CN201880050755 A CN 201880050755A CN 110998789 B CN110998789 B CN 110998789B
- Authority
- CN
- China
- Prior art keywords
- less
- semiconductor wafer
- base wafer
- single crystal
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000001301 oxygen Substances 0.000 claims abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 16
- 239000011248 coating agent Substances 0.000 claims abstract description 3
- 238000000576 coating method Methods 0.000 claims abstract description 3
- 239000013078 crystal Substances 0.000 claims description 38
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 239000000155 melt Substances 0.000 claims description 12
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 238000001816 cooling Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 230000007547 defect Effects 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000002679 ablation Methods 0.000 claims 2
- 238000011282 treatment Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 77
- 201000006935 Becker muscular dystrophy Diseases 0.000 description 6
- 208000037663 Best vitelliform macular dystrophy Diseases 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 208000020938 vitelliform macular dystrophy 2 Diseases 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 3
- 239000005052 trichlorosilane Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/206—Controlling or regulating the thermal history of growing the ingot
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本发明涉及由单晶硅构成的外延涂覆的半导体晶片和制造p/p+外延涂覆的半导体晶片的方法。由单晶硅构成的外延涂覆的半导体晶片包括p+掺杂的基体晶片；由单晶硅构成的p掺杂外延层，其覆盖基体晶片的上侧面；基体晶片的氧浓度不小于5.3×1017原子/cm3且不大于6.0×1017原子/cm3；基体晶片的电阻率不小于5mΩ·cm且不大于10mΩ·cm；基体晶片具有由于外延涂覆的半导体晶片的热处理而形成BMD的可能性，其中，BMD的密度具有特定特性。
Description
技术领域
本发明提供一种单晶硅的外延涂覆的半导体晶片和制造该半导体晶片的方法。该半导体晶片是p/p+外延涂覆的半导体晶片，并且包括覆盖有单晶硅的外延层的单晶硅基体晶片。基体晶片和外延层已掺杂硼，基体晶片中的掺杂浓度明显更大。
基体晶片从通过丘克拉斯基法(CZ法：Czochralski method)拉制出来的单晶分离。CZ法包括从存在于坩埚中的熔体拉制出单晶。基体晶片通常在外延层借助于气相沉积(化学气相沉积，CVD：chemical vapor deposition)沉积在基体晶片的抛光的上侧面上之前经过机械蚀刻和抛光处理。
背景技术
例如，US 2011/0300371 A1提到，p/p+外延涂覆的半导体晶片特别适合作为制造固态图像传感器的基础材料。基体晶片中的高掺杂浓度促进氧沉淀的形成，氧沉淀需要作为所谓的内部吸附器(Interne Getter)，用于金属杂质的结合并保持它们远离外延层。
US 6565822 B1描述了通过CZ法从具有高的硼浓度的硅制造单晶的方法，以及从由这种单晶获得的基体晶片制造外延涂覆的半导体晶片的方法。在拉制单晶时，熔体受到水平磁场的作用。
被称为BMD(bulk micro defects：体微缺陷)的氧沉淀由BMD核演化而来。如果这样的BMD核太小，则它们不能承受基体晶片在高温下的热处理。因此，在外延层沉积时，BMD核可被消除。从BMD核生长BMD同样需要热处理，这在外延涂覆的半导体晶片的用于形成电子组件的进一步处理的过程中有利地进行。在这种进一步处理的过程中，热处理的趋势是在比以前更低的温度下进行，并且具有比以前更低的热预算，所以在提供外延涂覆的半导体晶片时存在更大的挑战，在这种情况下，半导体晶片从组件生产的起始已经具有足够高的吸附效率。
为了达到足够高的BMD密度，US 2011/0300371 A1提出用碳和选择性地用氮有意地掺杂基体晶片，并使外延涂覆的半导体晶片经受热处理。用碳和/或氮的附加掺杂使单晶的生产复杂化，并潜藏了将形成由附加的掺杂剂触发的堆叠错误缺陷的风险。使外延涂覆的半导体晶片经受在其进一步处理以获得电子组件的过程中未预期的热处理是不经济的，在外延层沉积之前的基体晶片的热处理也如此。
DE 10 2014 221 421 B3提出免除用氮有意掺杂熔体，并在沉积外延层之前省略对基体晶片的任何热处理。然而，要特别注意单晶的拉制，尤其要保证单晶中的氧浓度不低于5×1017原子/cm3、不超过6×1017原子/cm3，单晶的电阻率不低于10mΩ·cm、不超过20mΩ·cm，单晶以不低于0.5℃/分钟且不超过1.2℃/分钟的速率在1000℃至800℃的温度范围内冷却。
然而，已经发现，通过DE 10 2014 221 421 B3所描述的工艺生产的外延涂覆的半导体晶片不再满足当前的需求。
发明内容
因此，本发明的目的是提供一种满足这些需求的外延涂覆的半导体晶片，并展示如何能够制造这样的半导体晶片。
本发明的目的通过一种单晶硅的外延涂覆的半导体晶片来实现，其包括：
p+掺杂的基体晶片；以及
单晶硅的p掺杂外延层，其覆盖基体晶片的上侧面；
基体晶片的氧浓度不小于5.3×1017原子/cm3且不大于6.0×1017原子/cm3；
基体晶片的电阻率不小于5mΩ·cm且不大于10mΩ·cm；
基体晶片具有由于外延涂覆的半导体晶片的热处理而形成BMD的可能性，其中，BMD的密度具有不小于2×1010/cm3的最大值，所述最大值距外延涂覆的半导体晶片的前侧的距离不大于20μm，BMD的密度在距外延涂覆的半导体晶片的前侧20μm的距离处与60μm的距离处的比率不小于5。
基体晶片包含足以将电阻率(spezifischen electrischen Widerstand：比电阻)调整到不小于5mΩ·cm且不大于10mΩ·cm的硼量。优选地，电阻率不小于6mΩ·cm且小于10mΩ·cm。
基体晶片的氧浓度不小于5.3×1017原子/cm3且不大于6.0×1017原子/cm3(新ASTM)。
基体晶片未有意掺杂碳，因此优选地包含不超过1×1016原子/cm3、更优选地不超过1×1015原子/cm3的该元素。基体晶片也未有意掺杂氮，因此优选地包含不超过1×1012原子/cm3的该元素。
外延层的厚度优选地不小于1μm且不大于5μm、更优选地为2μm至3μm。
外延涂覆的半导体晶片具有剥蚀区(denuded zone)，即，从前侧延伸到内部并且不形成BMD的区域。剥蚀区具有优选地不小于3μm且不大于7μm的厚度。
外延涂覆的半导体晶片的直径不小于200mm、优选地不小于300mm。
基体晶片包含BMD核，BMD核可通过热处理而发展得到BMD。热处理优选地在熔炉中进行，并且优选地在外延涂覆的半导体晶片的用于形成电子组件的进一步处理的过程中进行。
例如，热处理在有氧下在850℃的温度在1小时的时间段内进行，或者例如，热处理在有氩下在900℃的温度下在30分钟的时间段内进行，或者例如，热处理是包括在有氧下在1小时的时间段内将外延涂覆的半导体晶片加热到850℃的温度并随后在1小时的时间段内加热至1000℃的温度的两阶段的热处理。
不管实施这三种选择中的哪一种，在实施所述热处理或具有相当热预算的热处理之后，外延涂覆的半导体晶片的基体晶片具有以下特性：BMD的密度具有不小于2×1010/cm3的最大值，所述最大值距外延涂覆的半导体晶片的前侧的距离不大于20μm。另外，在距前侧20μm的距离处的BMD的密度与距前侧60μm的距离处的BMD的密度的商不小于5，其中，外延层的远离基体晶片的表面形成涂覆的半导体晶片的前侧。
从外延涂覆的半导体晶片的前侧到内部的BMD的密度的曲线优选地通过利用光学显微镜计数缺陷来确定、特别是在通过RIE(反应离子蚀刻)制备(划定)BMD之后在外延涂覆的半导体晶片的断裂边缘处利用光学显微镜计数缺陷来确定。例如，Nakashima等已经在期刊The Electrochemical Society,147(11),4294-4296(2000)中描述了借助于RIE的制备方法。
本发明还提供一种制造单晶硅的p/p+外延涂覆的半导体晶片的方法，所述方法包括：以一拉制速率从掺杂硼并存在于坩埚中的熔体拉制硅的单晶，其中，单晶的预期区段中的氧浓度不小于5.3×1017原子/cm3且不大于6.0×1017原子/cm3，并且单晶的电阻率不小于5mΩ·cm且不大于10mΩ·cm；
在600℃至500℃的第一温度范围内冷却单晶，其中，在第一温度范围内的停留时间不小于353分钟且不大于642分钟，在500℃至400°C的第二温度范围内冷却单晶，其中，在第二温度范围内的停留时间不小于493分钟且不大于948分钟；
从冷却单晶的所述预期区段划分基体晶片；
在基体晶片的抛光的上侧面上沉积单晶硅的p掺杂外延层。
第一温度范围内的停留时间优选地不小于353分钟且不大于514分钟。第二温度范围内的停留时间优选地不小于493分钟且不大于759分钟。
在1000℃至800℃的第三温度范围内，停留时间优选地不小于105分钟且不大于157分钟。
与DE 10 2014 221 421 B3中描述的处理有重要区别。熔体掺杂有更大量的硼，使得单晶的电阻率不小于5mΩ·cm且不大于10mΩ·cm、优选地不小于6mΩ·cm且小于10mΩ·cm。
此外，在单晶的冷却中，确保了单晶在600℃到500℃的温度范围内以及在小于500℃到400℃的温度范围内相对缓慢地冷却。
例如，可以在水冷冷却器存在的情况下冷却单晶。预期的停留时间可以尤其通过冷却器的布置结构和性能并通过单晶从熔体中拉制出的拉制速率来确定。例如，通过模拟计算，可以发现布置结构、功率和拉制速率的良好组合。也可以免除冷却器。在这种情况下，需要针对用于拉制单晶的设备的给定配置，确定期望的停留时间所需的拉制速率。
拉制速率优选地不小于0.4mm/分钟且不大于1.8mm/分钟，这个范围对于具有200mm、300mm或更大的直径的单晶的拉制尤为重要。
熔体优选地经受磁场的作用。磁场优选为水平磁场。
省略有意用碳或氮或者用碳和氮掺杂熔体。
例如，如在DE 10 2014 221 421 B3中所描述的，拉制的单晶被进一步处理以得到单晶硅的基体晶片，基体晶片用于提供外延涂覆的半导体晶片。操作步骤优选地包括基体晶片的机械处理、例如研磨和/或磨削基体晶片的侧面，以及圆滑基体晶片的边缘。基体晶片优选地还经受化学蚀刻和化学机械抛光。因此，它具有抛光的边缘和至少一个抛光的侧面。优选地，上下侧面被抛光。硅的外延层沉积在抛光的侧面上。这个步骤优选地在单个晶片反应器中、例如在由应用材料公司提供的
型反应器中进行。沉积气体优选地包含含氢硅烷、例如三氯氢硅(TCS：trichlorosilan)和含掺杂剂气体。在使用TCS的情况下，沉积温度优选地在不小于1000℃且不大于1250℃的温度范围内。
外延层的沉积是基体晶片的第一热处理，其在超过700℃的温度下进行。
在下文中参照附图和示例进一步描述本发明。
附图说明
图1、图3和图4分别示出了代表一个示例的BMD的密度(NBMD)随距外延涂覆的半导体晶片的前侧的距离(D)变化的曲线图。
图2示出了代表一个对比示例的BMD的密度(NBMD)随距外延涂覆的半导体晶片的前侧的距离(D)变化的曲线图。
具体实施方式
示例：
通过CZ法以0.57mm/分钟的拉制速率拉制单晶硅的单晶。使用水冷冷却器对单晶进行冷却。熔体只掺杂了硼，并已经经受水平磁场的作用。在关键温度间隔内冷却单晶的停留时间(dt)的详情可见下表。从单晶分离的具有300mm的直径、775μm的厚度、5.7×1017/cm3的氧浓度和9mΩ·cm的电阻率的基体晶片被进一步处理以得到硅的p/p+外延涂覆的半导体晶片。外延层的厚度为3μm。
在借助于RIE的外延涂覆的半导体晶片的两阶段热处理(850℃、1小时和1000℃、1小时，均在有氧下)和光学显微镜中的缺陷计数之后，确定这种外延涂覆的半导体晶片能够形成BMD的可能性。牛津仪器(OXFORD INSTRUMENTS)制造商生产的133型PlasmaLab系统的RIE系统与作为用于蚀刻的气体的HBr、O2、Cl2和Ar一起使用。在压力为2Pa、射频功率为350W的条件下，在1:100(SiO2:Si)范围内选择性地进行蚀刻。
图1示出了BMD的密度(NBMD)随距外延涂覆的半导体晶片的前侧的距离(D)变化的曲线图。因此，BMD的密度即使在距前侧相对小的距离处也有最多到稍微小于1×1011/cm3的上升，以便随后在相对短的距离内下跌到接近5×109/cm3的值。
对比示例：
通过CZ法以0.57mm/分钟的拉制速率拉制单晶硅的单晶。在特定温度间隔内冷却单晶的停留时间(dt)的详情可见下表。从单晶分离的具有300mm的直径、775μm的厚度、5.5×1017/cm3的氧浓度和8mΩ·cm的电阻率的基体晶片被进一步处理以得到硅的p/p+外延涂覆的半导体晶片。外延层的厚度为3μm。
在借助于RIE的外延涂覆的半导体晶片的两阶段热处理(850℃、1小时和1000℃、1小时，均在有氧下)和光学显微镜中的缺陷计数之后，确定这种外延涂覆的半导体晶片能够形成BMD的可能性。
图2示出了BMD的密度(NBMD)随距外延涂覆的半导体晶片的前侧的距离(D)变化的曲线图。因此，未在靠近前侧处获得具有所需特性的最大量BMD，并且BMD的密度保持明显低于1×1010/cm3。
表：
数据表明，在600℃以内的温度范围内，停留时间具有特别重要的意义。它必须相对长，以便形成期望的BMD特性。
当实施上述热处理之一而不是两阶段热处理时，也获得了类似的BMD密度的曲线。
图3示出了在熔炉中在有氧的850℃的温度下在1小时的时间段内进行热处理后的BMD的密度(NBMD)随距根据所述示例外延涂覆的半导体晶片的前侧的距离(D)变化的曲线图。
图4示出了在熔炉中在有氩的900℃的温度下在30分钟的时间段内进行热处理后的BMD的密度(NBMD)随距根据所述示例外延涂覆的半导体晶片的前侧的距离(D)变化的曲线图。
对说明性实施例的以上描述应被视为说明。因此已做出的本公开使得本领域技术人员能够首先理解本发明及其相关优点，其次在本领域技术人员的理解范围内，还包括对所述结构和方法的明显变更和修改。因此，所有这些变更、修改和等同内容应被权利要求的保护范围所涵盖。
Claims (9)
1.一种p/p+外延涂覆的半导体晶片，所述外延涂覆的半导体晶片包括：
p+掺杂的基体晶片，所述基体晶片为单晶硅基体晶片；以及
单晶硅的p掺杂外延层，其覆盖基体晶片的上侧面；
基体晶片的氧浓度不小于5.3×1017原子/cm3且不大于6.0×1017原子/cm3；
基体晶片的电阻率不小于5mΩ·cm且不大于10mΩ·cm；
基体晶片能够通过外延涂覆的半导体晶片的两阶段热处理而形成体微缺陷(BMD)，其中，所述体微缺陷的密度具有不小于2×1010/cm3的最大值，所述体微缺陷的密度的最大值距外延涂覆的半导体晶片的前侧的距离不大于20μm，所述体微缺陷的密度在距外延涂覆的半导体晶片的前侧20μm的距离处与60μm的距离处的比率不小于5，所述外延涂覆的半导体晶片的前侧由外延层的远离基体晶片的表面形成，
其中，所述两阶段热处理是包括在有氧下在1小时的时间段内加热到850℃的温度并随后在1小时的时间段内加热至1000℃的温度的两阶段热处理。
2.根据权利要求1所述的外延涂覆的半导体晶片，其中，外延层具有不小于1μm且不大于5μm的厚度。
3.根据权利要求1或2所述的外延涂覆的半导体晶片，其特征在于，所述外延涂覆的半导体晶片包括具有不小于3μm且不大于7μm的厚度的剥蚀区，所述剥蚀区是从所述前侧延伸到内部并且不形成体微缺陷的区域。
4.一种用于制造根据权利要求1-3中任一项所述的p/p+外延涂覆的半导体晶片的方法，所述方法包括：
以一拉制速率从掺杂硼并存在于坩埚中的熔体拉制硅的单晶，其中，单晶的预期区段中的氧浓度不小于5.3×1017原子/cm3且不大于6.0×1017原子/cm3，并且单晶的电阻率不小于5mΩ·cm且不大于10mΩ·cm；
在600℃至500℃的第一温度范围内冷却单晶，其中，在第一温度范围内的停留时间不小于353分钟且不大于642分钟，在500℃至400°C的第二温度范围内冷却单晶，其中，在第二温度范围内的停留时间不小于493分钟且不大于948分钟；
从冷却的单晶的所述预期区段划分基体晶片；
在基体晶片的抛光的上侧面上沉积单晶硅的p掺杂外延层。
5.根据权利要求4所述的方法，所述方法包括：以不低于0.4mm/分钟且不大于1.8mm/分钟的拉制速率拉制单晶。
6.根据权利要求4或5所述的方法，所述方法包括：使熔体经受磁场的作用。
7.根据权利要求4或5所述的方法，所述方法包括：省略向熔体有意添加碳或氮或者添加碳和氮。
8.根据权利要求4或5所述的方法，所述方法包括：在水冷冷却器存在的情况下冷却单晶。
9.根据权利要求4或5所述的方法，其中，外延层的沉积是基体晶片的第一热处理，其在大于700℃的温度下进行。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102017213587.5A DE102017213587A1 (de) | 2017-08-04 | 2017-08-04 | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe |
| DE102017213587.5 | 2017-08-04 | ||
| PCT/EP2018/069584 WO2019025197A1 (de) | 2017-08-04 | 2018-07-19 | Halbleiterscheibe aus einkristallinem silizium und verfahren zur herstellung der halbleiterscheibe |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110998789A CN110998789A (zh) | 2020-04-10 |
| CN110998789B true CN110998789B (zh) | 2023-07-07 |
Family
ID=62976069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880050755.9A Active CN110998789B (zh) | 2017-08-04 | 2018-07-19 | 单晶硅的半导体晶片和制造半导体晶片的方法 |
Country Status (10)
| Country | Link |
|---|---|
| US (2) | US11417733B2 (zh) |
| EP (1) | EP3662504A1 (zh) |
| JP (1) | JP7098717B2 (zh) |
| KR (1) | KR102318313B1 (zh) |
| CN (1) | CN110998789B (zh) |
| DE (1) | DE102017213587A1 (zh) |
| IL (1) | IL271983B2 (zh) |
| SG (1) | SG11202000957SA (zh) |
| TW (1) | TWI665342B (zh) |
| WO (1) | WO2019025197A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102017213587A1 (de) * | 2017-08-04 | 2019-02-07 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003124219A (ja) * | 2001-10-10 | 2003-04-25 | Sumitomo Mitsubishi Silicon Corp | シリコンウエーハおよびエピタキシャルシリコンウエーハ |
| CN101187056A (zh) * | 2006-10-18 | 2008-05-28 | 硅电子股份公司 | 用于制造p－掺杂及外延涂覆的硅半导体晶片的方法 |
| KR20100025728A (ko) * | 2008-08-28 | 2010-03-10 | 매그나칩 반도체 유한회사 | 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자 |
| CN101671843A (zh) * | 2008-09-10 | 2010-03-17 | 硅电子股份公司 | 单晶硅半导体晶片及其制造方法 |
| DE102014221421B3 (de) * | 2014-10-22 | 2015-12-24 | Siltronic Ag | Verfahren zur Herstellung einer epitaktischen Halbleiterscheibe aus einkristallinem Silizium |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW331017B (en) | 1996-02-15 | 1998-05-01 | Toshiba Co Ltd | Manufacturing and checking method of semiconductor substrate |
| EP0959154B1 (en) * | 1998-05-22 | 2010-04-21 | Shin-Etsu Handotai Co., Ltd | A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer |
| JP3601340B2 (ja) | 1999-02-01 | 2004-12-15 | 信越半導体株式会社 | エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 |
| KR20070032336A (ko) * | 2004-07-22 | 2007-03-21 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 에피택셜 웨이퍼 및 그 제조방법 |
| JP4711167B2 (ja) * | 2004-08-25 | 2011-06-29 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| DE102005013831B4 (de) * | 2005-03-24 | 2008-10-16 | Siltronic Ag | Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe |
| JP4853237B2 (ja) * | 2006-11-06 | 2012-01-11 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハの製造方法 |
| JP5276863B2 (ja) * | 2008-03-21 | 2013-08-28 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハ |
| JP2011253978A (ja) | 2010-06-03 | 2011-12-15 | Sumco Corp | エピタキシャル基板およびその製造方法 |
| WO2014078847A1 (en) | 2012-11-19 | 2014-05-22 | Sunedison, Inc. | Production of high precipitate density wafers by activation of inactive oxygen precipitate nuclei by heat treatment |
| JP6020342B2 (ja) * | 2013-05-10 | 2016-11-02 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
| DE102015200890A1 (de) * | 2015-01-21 | 2016-07-21 | Siltronic Ag | Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe |
| DE102015226399A1 (de) * | 2015-12-22 | 2017-06-22 | Siltronic Ag | Siliciumscheibe mit homogener radialer Sauerstoffvariation |
| DE102017213587A1 (de) * | 2017-08-04 | 2019-02-07 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe |
-
2017
- 2017-08-04 DE DE102017213587.5A patent/DE102017213587A1/de active Pending
-
2018
- 2018-07-19 JP JP2020505772A patent/JP7098717B2/ja active Active
- 2018-07-19 CN CN201880050755.9A patent/CN110998789B/zh active Active
- 2018-07-19 US US16/636,352 patent/US11417733B2/en active Active
- 2018-07-19 EP EP18743014.5A patent/EP3662504A1/de active Pending
- 2018-07-19 WO PCT/EP2018/069584 patent/WO2019025197A1/de unknown
- 2018-07-19 KR KR1020207004022A patent/KR102318313B1/ko active IP Right Grant
- 2018-07-19 SG SG11202000957SA patent/SG11202000957SA/en unknown
- 2018-07-19 IL IL271983A patent/IL271983B2/en unknown
- 2018-07-25 TW TW107125727A patent/TWI665342B/zh active
-
2022
- 2022-06-08 US US17/835,241 patent/US11621330B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003124219A (ja) * | 2001-10-10 | 2003-04-25 | Sumitomo Mitsubishi Silicon Corp | シリコンウエーハおよびエピタキシャルシリコンウエーハ |
| CN101187056A (zh) * | 2006-10-18 | 2008-05-28 | 硅电子股份公司 | 用于制造p－掺杂及外延涂覆的硅半导体晶片的方法 |
| KR20100025728A (ko) * | 2008-08-28 | 2010-03-10 | 매그나칩 반도체 유한회사 | 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자 |
| CN101671843A (zh) * | 2008-09-10 | 2010-03-17 | 硅电子股份公司 | 单晶硅半导体晶片及其制造方法 |
| DE102014221421B3 (de) * | 2014-10-22 | 2015-12-24 | Siltronic Ag | Verfahren zur Herstellung einer epitaktischen Halbleiterscheibe aus einkristallinem Silizium |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201910567A (zh) | 2019-03-16 |
| TWI665342B (zh) | 2019-07-11 |
| DE102017213587A1 (de) | 2019-02-07 |
| WO2019025197A1 (de) | 2019-02-07 |
| US11621330B2 (en) | 2023-04-04 |
| IL271983A (en) | 2020-02-27 |
| SG11202000957SA (en) | 2020-03-30 |
| CN110998789A (zh) | 2020-04-10 |
| IL271983B2 (en) | 2023-04-01 |
| IL271983B (en) | 2022-12-01 |
| JP2020529958A (ja) | 2020-10-15 |
| US11417733B2 (en) | 2022-08-16 |
| EP3662504A1 (de) | 2020-06-10 |
| KR102318313B1 (ko) | 2021-10-29 |
| KR20200028439A (ko) | 2020-03-16 |
| US20200168712A1 (en) | 2020-05-28 |
| US20220328636A1 (en) | 2022-10-13 |
| JP7098717B2 (ja) | 2022-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9634098B2 (en) | Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method | |
| TWI402383B (zh) | 磊晶晶圓及其製備方法 | |
| KR101071509B1 (ko) | 접합 웨이퍼 제조 방법 | |
| JP2019004173A (ja) | 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造 | |
| JP6448805B2 (ja) | エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法 | |
| JP2009272471A (ja) | 貼り合わせウェーハの製造方法 | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JP2010034330A (ja) | エピタキシャルウェーハおよびその製造方法 | |
| CN110998789B (zh) | 单晶硅的半导体晶片和制造半导体晶片的方法 | |
| KR100930022B1 (ko) | 실리콘으로부터의 ｐ￣ 도핑 및 에피택셜 코팅된 반도체웨이퍼의 제조 방법 | |
| TW200828413A (en) | Manufacturing method for semiconductor substrate | |
| US11639558B2 (en) | Method for producing a semiconductor wafer composed of monocrystalline silicon | |
| US6583024B1 (en) | High resistivity silicon wafer with thick epitaxial layer and method of producing same | |
| JP2013051348A (ja) | エピタキシャルウェーハ及びその製造方法 | |
| KR101224568B1 (ko) | 에피택셜 웨이퍼의 제조방법 | |
| KR101032564B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| EP2816587A1 (en) | Method for manufacturing silicon epitaxial wafers | |
| JP2009212351A (ja) | シリコン基板とその製造方法 | |
| JP2005064256A (ja) | エピタキシャルウエーハの製造方法 | |
| JP2012064802A (ja) | 貼り合わせウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |