JP3601340B2 - エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 - Google Patents
エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 Download PDFInfo
- Publication number
- JP3601340B2 JP3601340B2 JP02376599A JP2376599A JP3601340B2 JP 3601340 B2 JP3601340 B2 JP 3601340B2 JP 02376599 A JP02376599 A JP 02376599A JP 2376599 A JP2376599 A JP 2376599A JP 3601340 B2 JP3601340 B2 JP 3601340B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- single crystal
- silicon wafer
- epitaxial
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 104
- 229910052710 silicon Inorganic materials 0.000 title claims description 101
- 239000010703 silicon Substances 0.000 title claims description 101
- 238000000034 method Methods 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 title claims description 26
- 239000013078 crystal Substances 0.000 claims description 204
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 21
- 239000001301 oxygen Substances 0.000 claims description 21
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- 238000009826 distribution Methods 0.000 claims description 19
- 235000012431 wafers Nutrition 0.000 description 99
- 239000002245 particle Substances 0.000 description 43
- 239000010410 layer Substances 0.000 description 29
- 230000002093 peripheral effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000000691 measurement method Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000007711 solidification Methods 0.000 description 4
- 230000008023 solidification Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910003910 SiCl4 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000007500 overflow downdraw method Methods 0.000 description 2
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910003822 SiHCl3 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XMIJDTGORVPYLW-UHFFFAOYSA-N [SiH2] Chemical compound [SiH2] XMIJDTGORVPYLW-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002438 flame photometric detection Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、大直径エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板に関するものである。
【０００２】
【従来の技術】
現在製造されている演算素子やメモリー等デバイスの多くは、チョクラルスキー法（ＣＺ法）により引上げられたシリコン単結晶からウエーハを製造し、そのウエーハ面上に作製されている。これらのデバイスは、シリコンウエーハの極表層を利用して電気回路を構成し、動作させている。この表層の品質向上、またラッチアップを防ぐ手法として、エピタキシャルシリコンウエーハ（以下、エピウエーハということがある）がしばしば使用される。
【０００３】
このエピウエーハは、ＣＺ法等により育成されたシリコン単結晶から切り出されたウエーハにエピタキシャル層（以下、エピ層ということがある）を成長させることによって作製される。今までエピウエーハにおいては、エピ層を積むが故に、その基板となる鏡面シリコンウエーハの品質は軽視されてきた。
【０００４】
一般的に、結晶中では、結晶成長時に形成される点欠陥が二種類あり、一つは空孔（Ｖａｃａｎｃｙ）であり、もう一つは自己格子間原子（Ｉｎｔｅｒｓｔｉｔｉａｌ−Ｓｉ）である。この内、シリコン原子の不足から発生する凹部、空孔のようなものが優勢な領域がＶ領域であり、シリコン原子が余分に存在することにより発生する転位や余分なシリコン原子の塊等の自己格子間原子が優勢な領域がＩ領域である。このＶ領域には空孔タイプの点欠陥が集合したボイド起因とされているＦＰＤ、ＬＳＴＤ、ＣＯＰ等のグローンイン欠陥が高密度に存在し、Ｉ領域には転位ループ起因と考えられているＬ／Ｄ（格子間転位ループの略号、ＬＳＥＰＤ、ＬＦＰＤ等）の欠陥が低密度に存在するとされている。
【０００５】
そして、結晶中でのＶ領域とＩ領域の境界は、結晶成長速度Ｆ［ｍｍ／ｍｉｎ］と結晶成長界面近傍の結晶成長軸方向の温度勾配Ｇ［℃／ｍｍ］（ここにＧは、シリコンの融点１４１２℃から１４００℃までの軸方向距離［ｍｍ］で温度差１２℃を割った数値である）との比、Ｆ／Ｇによって決まる。このＦ／Ｇがある一定値を越えた場合はＶ領域となり、この値を下回った場合にはＩ領域となる。
【０００６】
一般に、結晶成長軸方向の温度勾配Ｇは、結晶成長界面の径方向で分布を持ち、中心部で小さく、結晶周辺部で大きい（図１参照）。育成中の結晶の成長速度は径方向で一定であるため、Ｆ／Ｇの径方向分布はＧの径方向分布の逆数状になる。結晶の成長界面全面でＦ／Ｇがある一定値を越えれば、ウエーハ全面にＩ領域のない結晶が得られる。ただし、この時、結晶の外周部２０ｍｍは点欠陥が結晶表面へと外方拡散して消滅可能な領域となるため、通常この部分は除いて考える。例えば、通常の抵抗率（本発明においては、０．０３Ω・ｃｍ以上の抵抗率を示すもの）の結晶の場合、周辺部２０ｍｍを除く内側全てでＦ／Ｇが０．１８ｍｍ２ ／℃・ｍｉｎ以上であれば、全面Ｖ領域の結晶が得られる。逆に、周辺部２０ｍｍを除く内側全てでＦ／Ｇが０．１８ｍｍ２ ／℃・ｍｉｎ以下であれば、全面Ｉ領域の結晶が得られる。
【０００７】
このような状況の中で、今後主流となる１０インチ以上の大直径結晶の製造においては、結晶中心部と周辺部とのＧの差が大きく、かつ、成長速度Ｆがその固化潜熱の増大によって低下するため、結晶径方向全てでＶ領域となるようなＦ／Ｇを達成することが難しくなってきた。このため、ウエーハ面内でＩ領域とＶ領域が混在し易くなっており、市場に出回る大直径ウエーハの多くはＩ領域を含んでいる。
【０００８】
一方、現在のエピウエーハ用基板として用いられることの多い、抵抗率が０．０３Ω・ｃｍ以下のＰ型低抵抗率ウエーハでは、共有結合半径の小さいボロンが高濃度に存在するため、自己格子間原子が存在し易く、Ｉ・Ｖ領域の境界となるＦ／Ｇの値が、抵抗率の低下に伴い、大きくなって行く。従って、市場に出回るＰ型低抵抗率ウエーハの多くはＩ領域を含んでいる。
【０００９】
【発明が解決しようとする課題】
近年、大直径化およびエピ成長温度の低温化の流れの中で、１０インチ以上の大直径結晶上に、より低温でエピ層を成長させたエピウエーハを製造することが多くなってきた。このような状況の中で、エピウエーハ上に従来観察されることのなかったパーティクルが観察される機会が増えてきた。そして、これらのパーティクルを調査すると、基板となる鏡面ウエーハ表面に高感度パーティクル測定法により検出されるパーティクルであり、これらをＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ；原子間力顕微鏡）等により観察すると突起あるいはパーティクルとして観察される突起状の表面の歪み（以降、突起状パーティクルと呼ぶことがある）であることが判ってきた。
【００１０】
これらの突起は、エピタキシャル層を積むとさらに大きくなり、通常のパーティクル等として検出されることもあることが判ってきた。そしてさらにこれらの突起は、従来欠陥が少ないと言われてきたＩ領域に多いことが判った。このような突起、突起状パーティクルは、デバイス工程でウエーハ表面に集積回路を構成した際、配線の断線等の原因となり、デバイスの特性、信頼性に与える影響は大きく、エピウエーハの品質上その存在を認めることはできない。
【００１１】
そこで、本発明はこのような問題点に鑑みてなされたもので、面内全面にＩ領域を含まないウエーハを大直径単結晶から形成し、これにエピタキシャル層を積んで、エピ層表面に突起状パーティクルの存在しない高品質エピタキシャルウエーハを提供すると共に面内全面がＩ領域でない大直径単結晶を歩留りよく高生産性で製造し、エピウエーハの生産性の向上とコストダウンを図ることを主たる目的とする。
【００１２】
【課題を解決するための手段】
本発明は、前記目的を達成するために為されたもので、本発明は、エピタキシャル層上に、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在しないことを特徴とするエピタキシャルシリコンウエーハである。 このようなエピタキシャルシリコンウエーハは、そのエピ層上に品質上有害な前記大きさの突起あるいは突起状パーティクルが殆ど存在することがなく、従って、デバイス工程における配線の断線等の発生が極めて稀で、デバイス特性、信頼性に悪影響を与えることのない高品質エピタキシャルウエーハを得ることができる。
【００１３】
そして、本発明は、エピタキシャル基板用シリコンウエーハとして、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在しないシリコンウエーハを使用することを特徴とするエピタキシャルシリコンウエーハの製造方法である。
このように、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在しないシリコンウエーハをエピタキシャル基板用として使用すれば、エピタキシャル成長後にエピタキシャル層上に、デバイス特性を悪化させる大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在しない高品質エピタキシャルシリコンウエーハを製造することができる。
【００１４】
さらに、本発明は、エピタキシャル基板用シリコンウエーハとして、Ｉ領域を含まない単結晶を用いることを特徴とするエピタキシャルシリコンウエーハの製造方法である。
このようにエピタキシャル層上に突起が多く発生する原因であるＩ領域を含まない単結晶からウエーハを切り出し、ウエーハ面内全面にＩ領域を含まないシリコンウエーハをエピタキシャル基板用として使用すれば、エピタキシャル層上に、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在しない高品質のエピタキシャルシリコンウエーハを製造することができる。
【００１５】
次に、本発明は、チョクラルスキー法によってシリコン単結晶を育成する際に、Ｉ領域を含まない単結晶棒を育成し、該単結晶棒から切り出した面内全面にＩ領域を含まないシリコンウエーハにエピタキシャル層を積むことを特徴とするエピタキシャルシリコンウエーハの製造方法である。
【００１６】
このように、ＣＺ法によってシリコン単結晶を育成する際に、単結晶中にＩ領域を含まないシリコン単結晶を育成し、該単結晶棒から切り出した面内全面にＩ領域を含まないシリコンウエーハにエピタキシャル層を積むようにすれば、エピタキシャル層上に突起あるいは突起状パーティクルが発生することは殆どなく、高品質のエピタキシャルシリコンウエーハを製造することができる。
【００１７】
この場合、チョクラルスキー法によってシリコン単結晶を育成する際に、磁場を印加することができる。
このように、磁場を印加すると、磁力線を横切る方向のシリコン融液の対流を抑制することができ、シリコン融液中の温度勾配を大きくすることができるので、結晶成長速度の高速化を図ることができる。
【００１８】
そしてこの場合、シリコン単結晶の成長条件Ｆ／Ｇ［ｍｍ２／℃・ｍｉｎ］（ここにＦ：単結晶成長速度［ｍｍ／ｍｉｎ］、Ｇ：単結晶成長界面近傍での結晶成長軸方向の温度勾配［℃／ｍｍ］とする）を、０．１８ｍｍ２／℃・ｍｉｎ以上として、抵抗率０．０３Ω・ｃｍ以上でかつ単結晶の径方向の面内全面がＶ領域である単結晶棒を育成することができる。
このように、作製する単結晶が抵抗率０．０３Ω・ｃｍ以上の場合に、シリコン単結晶の成長条件Ｆ／Ｇを、０．１８ｍｍ２／℃・ｍｉｎ以上として育成すれば、面内全面がＶ領域である単結晶棒を育成することができ、該単結晶棒から切り出した面内全面Ｖ領域のシリコンウエーハ上にエピタキシャル層を積んで突起状パーティクルの殆どないエピタキシャルシリコンウエーハを製造することができる。
【００１９】
さらに本発明は、シリコン単結晶の成長条件Ｆ／Ｇを、次式、
Ｆ／Ｇ＞７２０・ρ２−３７・ρ＋０．６５
（ここにρ：単結晶の抵抗率［Ω・ｃｍ］、Ｆ：単結晶成長速度［ｍｍ／ｍｉｎ］、Ｇ：単結晶成長界面近傍での結晶成長軸方向の温度勾配［℃／ｍｍ］とする）
に従うものとして、Ｐ型で０．０３Ω・ｃｍ以下の低抵抗率であり、かつ面内全面がＶ領域である単結晶棒を育成することができる。
このように、作製する単結晶がＰ型で抵抗率０．０３Ω・ｃｍ以下の場合、シリコン単結晶の成長条件Ｆ／Ｇを、作製する単結晶の抵抗率の関数として表わされる上式に従って育成すれば、結晶の径方向の面内全面がＶ領域である単結晶棒を育成することができ、該単結晶棒から切り出した面内全面Ｖ領域のシリコンウエーハ上にエピタキシャル層を積んで突起状パーティクルの殆どないエピタキシャルシリコンウエーハを製造することができる。
【００２０】
そして本発明は、印加する磁場を水平磁場とし、その中心磁場強度を５００〜６０００Ｇａｕｓｓとして製造することが望ましい。
このようにＭＣＺ法において、印加する磁場を水平磁場とし（以下、ＨＭＣＺ法ともいう）、水平磁場の中心磁場強度を５００〜６０００Ｇａｕｓｓとすれば、ルツボ内のシリコン融液の縦方向の対流が効率よく抑制され、結晶周辺部での酸素蒸発量が抑えられて酸素濃度の結晶径方向の面内分布がより一層均一化され、結晶の変形を伴わずに結晶成長の高速化を図ることができる。また、縦方向の対流が抑制されるので、結晶下のシリコン融液の軸方向温度勾配（ｄＴ／ｄＺ）m を小さくすることができ、成長速度を高速化することができる。
【００２１】
さらに、温度勾配Ｇの径方向分布において、少なくとも一部に３．０℃／ｍｍ以上となる部分を作ることができる炉内構造を使用することが望ましい。
上述のＦ／Ｇを達成するために、Ｇの低い炉内構造を用いることは容易だが、生産性の低下を導くことになってしまう。上記のように、結晶成長界面の温度勾配Ｇの径方向分布において、少なくとも一部に、３．０℃／ｍｍ以上となる部分を有する炉内構造を用い、Ｆ／Ｇがウエーハ全面でＶ領域を達成する成長速度Ｆを用いれば、生産性の低下を招くことはない。
【００２２】
そして、単結晶成長中の結晶回転を１０ｒｐｍ以下とすることが望ましい。
ウエーハ全面をＶ領域とするためには、成長速度を高速化するのがよいが、成長速度Ｆを高速化しようとすると、結晶の変形が発生する。この変形を抑えるためには、結晶回転を低速化するのが有効であるが、一般的には結晶回転の低速化は結晶成長界面内の酸素濃度の不均一をもたらすので望ましくなく、特にデバイス工程でウエーハに反りが発生することもあり、問題となる。しかし、本発明では水平磁場を印加しているので、縦方向の対流が抑えられ、結晶回転を低速化しても酸素濃度の面内分布が極端に劣化することはなく、結晶の変形を伴わずに成長速度の高速化を図ることができる。
【００２３】
次に、本発明では、単結晶の育成において、直径２５０ｍｍ（１０インチ）以上の大直径単結晶棒を製造するようにした。
本発明で、上記の単結晶育成条件を満足すれば、比較的容易に直径１０インチ以上の単結晶の径方向の面内全面をＶ領域として成長させることができ、エピウエーハで突起が発生することを防止することができる。
【００２４】
そして、本発明は、前記した製造方法により製造されたことを特徴とするエピタキシャルシリコンウエーハである。
このように、本発明の方法で得られるエピタキシャルシリコンウエーハは、エピ層上に、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在せず、デバイスの特性、信頼性に悪影響を与えることのない高品質のエピタキシャルシリコンウエーハとなる。
【００２５】
さらに、本発明は、前記した製造方法により製造された酸素濃度面内分布が１０％以下であることを特徴とするエピタキシャルシリコンウエーハ用基板である。
このように、本発明の方法で得られるエピタキシャルシリコンウエーハ用基板は、その酸素濃度面内分布が１０％以下と小さく、デバイスの特性、信頼性に悪影響を与えることのない高品質のエピタキシャルシリコンウエーハ用基板となる。
【００２６】
以下、本発明につき詳細に説明するが、本発明はこれらに限定されるものではない。
本発明者らは、エピタキシャルウエーハのエピ層の成長を研究している中で、エピウエーハ上に従来観察されることのなかったパーティクルが観察される機会が増えてきた。そして、これらのパーティクルを調査すると、基板となる鏡面ウエーハ表面に高感度パーティクル測定法により検出されるパーティクルであり、これらをＡＦＭ（原子間力顕微鏡）等により観察するとウエーハ表面の突起あるいは突起状の表面の歪みであることが判ってきた。
【００２７】
これらのパーティクルとして観察される突起あるいは突起状の表面の歪みの発生領域を詳細に調査すると、基板となるシリコンウエーハの単結晶成長時のＩ領域分布と一致することが判った。つまり単結晶の大直径化に伴い、単結晶成長速度の低下が起こり、結晶にＩ領域が発生し易くなったため、エピウエーハ上にパーティクルが観察されるようになったと考えられる。 さらに、これらＩ領域を含む基板ウエーハにおいて、パーティクルカウンターの高感度測定法を用いると、Ｉ領域に対応してパーティクルが検出されることがわかった。ここで高感度測定法とは、Ｓ／Ｎ比の向上により従来の１／４程度の散乱光強度まで検出できるようになった測定法である。従って、Ｉ領域を含まない基板ウエーハがエピタキシャル基板用シリコンウエーハとして適していることが判った。
【００２８】
一方、上記したエピ層上の突起あるいは突起状パーティクルがデバイスの特性、信頼性に与える影響を調査した結果、突起あるいは突起状パーティクルの大きさが、大きさで１００ｎｍ以下、高さで５ｎｍ以下であれば全く影響しないことが判った。従って上記した大きさ以上の突起あるいは突起状パーティクルを含まないシリコンウエーハをエピウエーハの基板として使用すれば高品質のエピタキシャルシリコンウエーハが得られることになる。
【００２９】
このＩ領域を含まずかつ大きな突起のないウエーハを製造するためには、単結晶育成条件のＦ／Ｇが結晶の径方向全てにおいて所定値を越えるようにＦとＧを制御すればよい。
例えば、抵抗率０．０３Ω・ｃｍ以上の結晶においては、Ｆ／Ｇの値が０．１８ｍｍ２ ／℃・ｍｉｎ以上であればよい。特にグローンイン欠陥の低減のためにＧを低めに設定したホットゾーンでなければ、通常用いるホットゾーンのＧは結晶の中心部で２．５〜４．５℃／ｍｍであり、外周２０ｍｍでのＧは、３．０〜６．０℃／ｍｍである。従って、上記のＦ／Ｇを満足するにはＦが０．５５〜１．１ｍｍ／ｍｉｎ程度必要であることが判る。ところが１０インチ以上の大直径結晶においては、シリコン融液が結晶化する際に発生する固化潜熱が大きくなるため、成長可能速度が低下し、上記のような成長速度を達成出来なくなってきている。
【００３０】
さらに、現在のエピウエーハ基板として用いられることの多いＰ型で抵抗率０．０３Ω・ｃｍ以下の低抵抗率結晶においては、実験の結果、ウエーハ全面がＶ領域となるＦ／Ｇは、単結晶の抵抗率ρ［Ω・ｃｍ］の関数として次式、
Ｆ／Ｇ＞７２０・ρ２ −３７・ρ＋０．６５
で表わされることが判った（図２参照）。
（ここに、Ｆ：単結晶成長速度［ｍｍ／ｍｉｎ］、Ｇ：単結晶成長界面近傍での結晶成長軸方向の温度勾配［℃／ｍｍ］とする）
従って、例えば、周辺部２０ｍｍでのＧが４．０℃／ｍｍとすると、ρ＝０．０１５Ω・ｃｍでＦ＞１．０３ｍｍ／ｍｉｎ、ρ＝０．０１０Ω・ｃｍでＦ＞１．４１ｍｍ／ｍｉｎ、ρ＝０．００７Ω・ｃｍでＦ＞１．７１ｍｍ／ｍｉｎ、ρ＝０．００５Ω・ｃｍでＦ＞１．９３ｍｍ／ｍｉｎとなり、このような成長速度の高速化は容易に達成出来るものではない。
【００３１】
従って、これを解決するためには、ホットゾーンの変更によりＧを低下させるか、もしくは成長速度の高速化を図って所望のＦ／Ｇを実現することになる。
しかしながら、ホットゾーンの変更を含めたＧの低下は、成長可能速度の低下を招き、生産性の低下を引き起こすため好ましくない。
そこで本発明では、外周部２０ｍｍでのＧが３．０℃／ｍｍ以上である従来のホットゾーンを維持したまま、成長速度の高速化を図り、上記問題を解決した。
【００３２】
本発明では、成長速度の高速化のため、水平磁場印加ＣＺ法（ＨＭＣＺ法）と低速結晶回転を用いた。ＣＺ法における結晶成長可能速度Ｖｍａｘ は、成長中の結晶の熱収支によって決定される。
結晶へ入る熱量は、シリコン融液から結晶への熱量Ｈｉｎ、および液体が固体に相変化するときに発生する固化潜熱Ｈｓｏｌ とがある。結晶成長部近傍の熱収支を考えた場合、結晶から排出される熱量Ｈｏｕｔ は、Ｈｉｎ＋Ｈｓｏｌ の和に等しいと考えられる。それぞれ、Ｈｉｎは、結晶下のシリコン融液の軸方向温度勾配（ｄＴ／ｄＺ）ｍ に、Ｈｓｏｌ は結晶成長速度Ｆに、Ｈｏｕｔ は結晶成長界面直上の温度勾配Ｇに比例すると考えられる（図３参照）。
【００３３】
成長速度の高速化に伴い、Ｈｓｏｌ は大きくなるため、成長可能速度の向上のためにはＨｏｕｔ を大きくするか、Ｈｉｎを小さくする必要がある。ここで本発明の目的はホットゾーンを変えず、Ｇを維持したままで成長速度を向上することにより、Ｉ領域のない結晶を育成することであり、Ｈｏｕｔ は一定と考える。従って、Ｈｉｎを小さくする必要がある。
【００３４】
そこで、本発明では、磁場を印加した。特に水平磁場を印加することにより、結晶下のシリコン融液の軸方向温度勾配（ｄＴ／ｄＺ）ｍ を小さくすることができ、Ｈｉｎを小さくすることができる（Ｆｕｍｉｏ Ｓｈｉｍｕｒａ；Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｌｉｃｏｎ Ｃｒｙｓｔａｌ Ｔｅｃｈｎｏｌｏｇｙ，１９８９ 参照） 。さらに、磁場を印加することにより、シリコン融液中の径方向温度勾配（ｄＴ／ｄＸ）ｍ を大きくすることができ、高速で結晶を成長させた場合に発生するルツボ壁からの固化を防ぐことができる（日経マイクロデバイス、１９８６年 ７月号参照）。これらの効果により、Ｆｍａｘ の上限値を引き上げることが可能である。しかし、これだけでは上記の成長速度を達成出来なかった。
【００３５】
すなわち、成長速度を高速化しようとした場合、結晶の変形が発生する。これを抑えるためには、結晶回転を低速化することが有効である。しかし、結晶回転の低速化は、結晶成長界面内の酸素濃度の不均一をもたらす。酸素濃度の面内分布の不均一は、デバイス工程でのウエーハ反り等の問題を引き起こすため、工業製品としては不適切である。これは、成長中の結晶の周辺では、シリコン融液中の酸素濃度が蒸発により低下しているためである。従来のＣＺ法では、この中心部と周辺部の酸素濃度の不均一を、結晶回転により引き起こされる強制対流で強制的に均一化していた（Ｗ．Ｚｕｌｅｈｎｅｒ ｅｔ ａｌ．；Ｃｒｙｓｔａｌ Ｖｏｌ．８，１９８２等参照）。
【００３６】
しかし、磁場を印加した場合、その磁力線を横切る方向の対流は、抑制されることが知られている。ＨＭＣＺ法では、横方向の磁力線のため、縦方向の対流が抑えられる。このため、境界拡散層の厚さが通常のＣＺ法に比べ、周辺部で薄くならない。従って結晶回転を低速化しても酸素濃度の面内分布が極端に劣化することはなく、結晶低速回転を用いることが可能であり、結晶の変形を伴わず成長速度の高速化を実現することができる。
【００３７】
本発明では、水平磁場の中心磁場強度を５００〜６０００Ｇａｕｓｓとし、単結晶成長中の結晶回転を１０ｒｐｍ以下に制御するようにした。こうすることで、シリコン融液の縦方向対流が効率よく抑制され、結晶回転の低速化に伴う結晶成長界面内の酸素濃度の中心部と周辺部の不均一さが改善され、結晶の変形を伴わずに結晶成長の高速化を図ることが出来る。
【００３８】
上記のような手法を用いることにより、結晶成長速度の高速化を図ることができた。これによりエピウエーハ基板として望ましくないＩ領域を含まず、ウエーハ全面がＶ領域であり、大きな突起のないシリコン単結晶を、歩留りよく、高い生産性で製造することができる。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
まず、本発明で使用するＨＭＣＺ法による単結晶引上げ装置の構成例を図３により説明する。図３に示すように、この単結晶引上げ装置３０は、引上げ室３１と、引上げ室３１中に設けられたルツボ３２と、ルツボ３２の周囲に配置されたヒータ３４と、ルツボ３２を回転させるルツボ保持軸３３及びその回転機構（図示せず）と、シリコンの種結晶５を保持するシードチャック６と、シードチャック６を引上げるワイヤ７と、ワイヤ７を回転又は巻き取る巻取機構（図示せず）を備えて構成されている。ルツボ３２は、その内側のシリコン融液（湯）２を収容する側には石英ルツボが設けられ、その外側には黒鉛ルツボが設けられている。また、ヒータ３４の外側周囲には断熱材３５が配置されている。
そして、引上げ室３１の水平方向の外側に、水平磁場用磁石３６を設置し、ＨＭＣＺ法としてシリコン融液２の対流を抑制し、単結晶の安定成長をはかっている。
【００４０】
次に、上記のＨＭＣＺ法単結晶引上げ装置３０による単結晶育成方法について説明する。
まず、ルツボ３２内でシリコンの高純度多結晶原料を融点（約１４１２℃）以上に加熱して融解する。次に、水平磁場を印加し、ワイヤ７を巻き出すことにより融液２の表面略中心部に種結晶５の先端を接触又は浸漬させる。その後、ルツボ保持軸３３を適宜の方向に回転させるとともに、ワイヤ７を回転させながら巻き取り種結晶５を引上げることにより、単結晶育成が開始される。以後、引上げ速度と温度を適切に調節することにより略円柱形状の単結晶棒１を得ることができる。
この略円柱形状の単結晶棒１を引上げるに当たり、単結晶成長速度Ｆ［ｍｍ／ｍｉｎ］と単結晶成長界面近傍での結晶成長軸方向の温度勾配Ｇ［℃／ｍｍ］で表わされるＦ／Ｇ［ｍｍ２ ／℃・ｍｉｎ］を適切に調整すれば、Ｉ領域を含まない単結晶が得られる。
【００４１】
以上のように、上記で説明した製造方法と装置によって製造されたシリコン単結晶において、本発明のＨＭＣＺ法の適切な条件下に成長させれば、高速成長にも拘わらず変形が極めて少なく、ウエーハ状に加工した時に面内全面にＩ領域を含まずエピタキシャルウエーハに加工しても大きな突起のない単結晶棒が得られる。
【００４２】
本発明のエピタキシャルシリコンウエーハは、例えば上記のような製造方法と装置によって製造された単結晶の径方向の面内全面にＩ領域を含まない単結晶棒から切り出されたウエーハから鏡面ウエーハを形成し、これを基板としてエピタキシャル膜を通常のＣＶＤ法で積めば、表面に突起あるいは突起として観察される表面の歪みのないエピタキシャルシリコンウエーハを作ることができる。
【００４３】
例えば、ＣＶＤ法によるシリコンエピタキシャル成長は、Ｓｉを含んだ原料ガスをキャリアガス（通常Ｈ２ ）と共に反応炉内に導入し、１０００℃以上の高温に加熱されたシリコン基板上に原料ガスの熱分解または還元によって生成されたＳｉを析出させて行われる。原料ガスは、ＳｉＣｌ４ 、ＳｉＨＣｌ３ 、ＳｉＨ２ Ｃｌ２ 、ＳｉＨ４ の４種が通常使用されている。反応温度は、ＳｉＣｌ４ の場合は、主としてＨ２ による水素還元のため１１５０〜１２００℃と高く、塩素の割合が少なくなると低温になり、ＳｉＨ４ の場合には熱分解反応によって１０００〜１１００℃で成長させる。
エピタキシャル成長装置には、横型炉、縦（ディスク）炉、バレル型炉、毎葉式炉等が使用されるが、シリコン基板の大直径化に伴い多数枚同時充填のバッチ式から１枚づつ処理する毎葉式が生産性の向上や膜厚、抵抗率の均一性の向上を図る点からも主流になりつつある。
【００４４】
【実施例】
以下、本発明の具体的な実施の形態を実施例を挙げて説明するが、本発明はこれらに限定されるものではない。
始めに、大口径シリコンウエーハにエピタキシャル層を成長させたとき、いかなる条件であれば、突起あるいは突起状パーティクルがウエーハ表面に発生しないかを確認するため、次の試験を行った。
（テスト１）
抵抗率８〜１２Ω・ｃｍの範囲で、結晶周辺部２０ｍｍ位置での成長条件Ｆ／Ｇを０．１５５ｍｍ２ ／℃・ｍｉｎとして引上げた直径８インチの単結晶棒から、ほぼ面内の全面にＩ領域を含むウエーハ（Ｗ−１とする）、および結晶周辺部２０ｍｍ位置での成長条件Ｆ／Ｇを０．２３９ｍｍ２ ／℃・ｍｉｎとして引上げた単結晶棒から、面内全面にＩ領域を含まないウエーハ（Ｗ−２とする）とを作製した。
なお、このＧの計算には、例えば、ＦＥＭＡＧと呼ばれる総合伝熱解析ソフト（Ｆ．Ｄｕｐｒｅｔ，Ｐ．Ｎｉｃｏｄｅｍｅ，Ｙ．Ｒｙｃｋｍａｎｓ，Ｐ．Ｗｏｕｔｅｒｓ，ａｎｄ Ｍ．Ｊ．Ｃｒｏｃｈｅｔ，Ｉｎｔ．Ｊ．Ｈｅａｔ Ｍａｓｓ Ｔｒａｎｓｆｅｒ，３３，１８４９（１９９０））を使用し、シリコンの融点１４１２℃から１４００℃となる位置までの距離を計算し、１２℃（１４１２℃−１４００℃）をこの距離で割った数値をＧ（℃／ｍｍ）とした。
【００４５】
これらのウエーハを高感度のパーティクルカウンターを用いて観察したところ、Ｗ−１のＩ領域に当たる外周部に非常に小さいパーティクル状の散乱が検出された［図４（ａ）参照］。これをＡＦＭにより観察したところ、突起であることが判った［図５参照］。これに厚さ２μｍのエピタキシャル層を積んだところ、非常に小さなパーティクル状散乱が観察された位置と同じ位置に、パーティクルが観察された［図４（ｂ）参照］。このパーティクルもＡＦＭにより突起であることが判った（図６参照）。その大きさは１００ｎｍ〜１０００ｎｍもあり、高さは５ｎｍ〜２０ｎｍもあった。
一方、Ｗ−２では、ウエーハ全面に高密度のパーティクルが確認されたものの、突起状のものは見つからなかった［図７（ａ）参照］。これにエピタキシャル層を積んだところ、パーティクルは殆ど確認されなかった［図７（ｂ）参照］。ＡＦＭで観察しても突起は確認されなかった。
これらのテストから、全面にＩ領域を含まないシリコンウエーハをエピタキシャルウエーハ用の基板として用いれば、エピタキシャル層をウエーハ表面に成長させた後でもウエーハ表面に突起または突起状パーティクルが発生しないことがわかった。この結果を踏まえて、さらに口径の大きなウエーハを用いて適切な品質を得るための製造条件を確立した。
【００４６】
（実施例１）
中心磁場強度４０００Ｇａｕｓｓの水平磁場を印加したＨＭＣＺ法において、抵抗率約１０Ω・ｃｍの直径１２インチ単結晶を２８インチのルツボから結晶回転７．０ｒｐｍで育成した。ここで使用したホットゾーンによれば、結晶の周辺２０ｍｍでのＧは３．５５℃／ｍｍであった。この時、成長速度０．９９ｍｍ／ｍｉｎで育成することができた。周辺２０ｍｍでのＦ／Ｇは０．２７９ｍｍ２ ／℃・ｍｉｎである。
この単結晶棒からウエーハ状のサンプルを切り出し、中心部と周辺部（エッジから内周方向に１０ｍｍ部分）とで酸素濃度を測定し、（｜中心濃度−周辺濃度｜／中心濃度）×１００（％）として酸素濃度面内分布を測定した。その結果、酸素濃度面内分布は５％以下であった。この結晶から切り出されたウエーハ状サンプルには、ＯＳＦリングが観察されず、Ｉ領域を含まない結晶を得ることができた。
【００４７】
こうして得られたシリコンウエーハ上に、ＳｉＨＣｌ３ ＋Ｈ２ ガス雰囲気、１２００℃で厚さ２μｍのエピタキシャル層を成長させた。その表面をパーティクルカウンターで測定したところ、エピウエーハのエピ層上には突起あるいは突起状パーティクルは検出されなかった。
【００４８】
（比較例１）
磁場を用いない通常のＣＺ法で育成した以外は、実施例１と同様の条件下に、抵抗率約１０Ω・ｃｍの直径１２インチ単結晶を２８インチのルツボから育成した。
この時成長速度は、０．６１ｍｍ／ｍｉｎ程度が上限であり、周辺２０ｍｍでのＦ／Ｇは０．１７２ｍｍ２ ／℃・ｍｉｎであった。
この結晶から切り出したウエーハ状サンプルでＩ領域の内側に存在するＯＳＦ（酸化誘起積層欠陥）リングの位置を調査したところ、周辺から約３０ｍｍの位置に観察された。従って、ウエーハの周辺部がＩ領域となっていることが確認された。また、酸素濃度面内分布を測定したところ、その値は１２％程度であった。このウエーハに前記条件でエピ層を積んだところ、周辺部に大きな突起が観察された。
【００４９】
尚、ＯＳＦリングが出現するか、しないかは、結晶中の酸素濃度にも依存するため、上記のような評価をする際に、誤った判断をする可能性がある。そこで今回評価に用いた結晶の酸素濃度は１３ｐｐｍａ（ＪＥＩＤＡ）以上とし、熱処理は１０００℃、３時間および１１５０℃、１００分間とした。さらに一度の熱処理でＯＳＦリングが検出されない場合は、１１５０℃、１００分間の熱処理を追加して評価した。このように、二度の熱処理を通してＯＳＦリングが出ないものをＯＳＦリングが検出されないものと判断した。
【００５０】
（実施例２）
直径８インチで０．０３Ω・ｃｍ以下のＰ型低抵抗率結晶を抵抗率を変えて二種類製造した。これらの結晶に比較例１と同じＯＳＦリング評価を行い、ＯＳＦリングの位置と成長条件Ｆ／Ｇとの関係を求めた。その結果、ＯＳＦリングの外側に存在するＩ領域が結晶に入り込まないための成長条件Ｆ／Ｇは、抵抗率ρ（Ω・ｃｍ）の関数として、次式、
Ｆ／Ｇ＞７２０・ρ２ −３７・ρ＋０．６５
（ここに、ρ：単結晶の抵抗率［Ω・ｃｍ］、Ｆ：単結晶成長速度［ｍｍ／ｍｉｎ］、Ｇ：単結晶成長界面近傍での結晶成長軸方向の温度勾配［℃／ｍｍ］とする）
で表わされるものであることが判った（図２参照）。これを基に、以下のようにＩ領域を含まない結晶を試作した。
【００５１】
抵抗率０．０１５Ω・ｃｍの８インチ結晶を周辺２０ｍｍでのＧが、３．７４℃／ｍｍであるホットゾーンを用いて成長速度１．４ｍｍ／ｍｉｎで育成した。この時、ガスフュージョン法により得られた酸素濃度面内分布は、１０％以下であった。抵抗率０．０１５Ω・ｃｍで必要なＦ／Ｇは上式より、０．２５７ｍｍ２ ／℃・ｍｉｎであり、今回育成された結晶の周辺２０ｍｍでのＦ／Ｇは０．３７４ｍｍ２ ／℃・ｍｉｎである。この結晶から切り出したウエーハ状サンプルにはＯＳＦリングが検出されなかった。従って、ウエーハ全面がＶ領域となっていることが確認された。
【００５２】
（実施例３）
次に、０．００８Ω・ｃｍの８インチ結晶を周辺２０ｍｍでのＧが、４．３３℃／ｍｍであるホットゾーンを用いて成長速度１．７８ｍｍ／ｍｉｎで育成した。この時、ガスフュージョン法により得られた酸素濃度面内分布は、１０％以下であった。抵抗率０．００８Ω・ｃｍで必要なＦ／Ｇは上式より、０．４０ｍｍ２ ／℃・ｍｉｎであり、今回育成された結晶の周辺２０ｍｍでのＦ／Ｇは０．４１ｍｍ２ ／℃・ｍｉｎである。この結晶から切り出したウエーハ状サンプルにはＯＳＦリングが検出されなかった。従って、ウエーハ全面がＶ領域となっていることが確認された。
以上のように上記の式より計算された値以上のＦ／ＧではＩ領域を含まない結晶が得られることが確認された。
【００５３】
これら二種類のウエーハに前記同様に厚さ２μｍのエピタキシャル層を成長させたところ、エピウエーハのエピ層上には、突起あるいは突起状パーティクルは検出されなかった。
【００５４】
（比較例２）
抵抗率０．０１４Ω・ｃｍの８インチ結晶を周辺２０ｍｍでのＧが、３．７４℃／ｍｍである実施例２と同様のホットゾーンを用いて成長速度１．０ｍｍ／ｍｉｎで育成した。抵抗率０．０１４Ω・ｃｍで必要なＦ／Ｇは上式より、０．２７３ｍｍ２ ／℃・ｍｉｎであり、今回育成された結晶の周辺２０ｍｍでのＦ／Ｇは０．２６７ｍｍ２ ／℃・ｍｉｎで、計算値を下回る結果となった。この結晶から切り出したウエーハ状サンプルにはＯＳＦリングが周辺から２５ｍｍの位置に検出され、周辺部にＩ領域が含まれていることが確認された。
【００５５】
上記比較例２は、Ｆ／Ｇ〜ρ関係式を求めるために行った一連の実験結果の一つであり、このような実験を条件を変えて繰り返し行って関係式の精度を高め、実施例２および実施例３によって実証することができた。
【００５６】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００５７】
例えば、上記実施形態においては、直径８インチ、１２インチのシリコン単結晶を育成する場合につき例を挙げて説明したが、本発明はこれには限定されず、直径にかかわりなく、例えば直径１６インチあるいはそれ以上のシリコン単結晶にも適用できる。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、エピタキシャルウエーハ基板用シリコン単結晶として適切な品質である単結晶の径方向の面内全面にＩ領域を含まず、かつエピウエーハに加工した時に、突起（パーティクル状散乱）のない高品質シリコン単結晶の歩留りと生産性の向上を図り、単結晶製造コストの大幅な低減が可能となった。
これにより、今後主流となる大直径エピウエーハ用単結晶や現在の主流である低抵抗率単結晶として適切なシリコン単結晶を提供することができるので、突起あるいは突起状パーティクルが存在しない高品質のエピタキシャルシリコンウエーハを安価で提供することができると共に、デバイス製造歩留りやデバイス特性、信頼性を大きく向上させることができる。
【図面の簡単な説明】
【図１】結晶成長界面直上の温度勾配Ｇおよび成長条件Ｆ／Ｇの面内分布を表した模式図である。
【図２】Ｐ型低抵抗率単結晶において、ＯＳＦリングが発生する成長条件Ｆ／Ｇの抵抗率依存性を表した説明図である。
【図３】本発明で使用したＨＭＣＺ法による単結晶引上げ装置の概略と熱収支の説明図である。
【図４】（ａ）周辺部にＩ領域を有するウエーハ表面について高感度パーティクル測定を行った結果を表した図である。
（ｂ）周辺部にＩ領域を有するウエーハ表面にエピタキシャル膜を形成後、エピ膜上について高感度パーティクル測定を行った結果を表した図である。
【図５】 図４（ａ）のポリッシュドシリコンウエーハの周辺部で観察されたパーティクルをＡＦＭで観察した突起の一例を示す結果図である。
【図６】図４（ｂ）のエピタキシャルシリコンウエーハで観察されたパーティクルをＡＦＭで観察した突起の一例を示す結果図である。
【図７】（ａ）本発明のＩ領域を含まないウエーハ表面について高感度パーティクル測定を行った結果を表した図である。
（ｂ）本発明のＩ領域を含まないウエーハ表面にエピタキシャル膜を形成後、エピ膜上について高感度パーティクル測定を行った結果を表した図である。
【発明の属する技術分野】
本発明は、大直径エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板に関するものである。
【０００２】
【従来の技術】
現在製造されている演算素子やメモリー等デバイスの多くは、チョクラルスキー法（ＣＺ法）により引上げられたシリコン単結晶からウエーハを製造し、そのウエーハ面上に作製されている。これらのデバイスは、シリコンウエーハの極表層を利用して電気回路を構成し、動作させている。この表層の品質向上、またラッチアップを防ぐ手法として、エピタキシャルシリコンウエーハ（以下、エピウエーハということがある）がしばしば使用される。
【０００３】
このエピウエーハは、ＣＺ法等により育成されたシリコン単結晶から切り出されたウエーハにエピタキシャル層（以下、エピ層ということがある）を成長させることによって作製される。今までエピウエーハにおいては、エピ層を積むが故に、その基板となる鏡面シリコンウエーハの品質は軽視されてきた。
【０００４】
一般的に、結晶中では、結晶成長時に形成される点欠陥が二種類あり、一つは空孔（Ｖａｃａｎｃｙ）であり、もう一つは自己格子間原子（Ｉｎｔｅｒｓｔｉｔｉａｌ−Ｓｉ）である。この内、シリコン原子の不足から発生する凹部、空孔のようなものが優勢な領域がＶ領域であり、シリコン原子が余分に存在することにより発生する転位や余分なシリコン原子の塊等の自己格子間原子が優勢な領域がＩ領域である。このＶ領域には空孔タイプの点欠陥が集合したボイド起因とされているＦＰＤ、ＬＳＴＤ、ＣＯＰ等のグローンイン欠陥が高密度に存在し、Ｉ領域には転位ループ起因と考えられているＬ／Ｄ（格子間転位ループの略号、ＬＳＥＰＤ、ＬＦＰＤ等）の欠陥が低密度に存在するとされている。
【０００５】
そして、結晶中でのＶ領域とＩ領域の境界は、結晶成長速度Ｆ［ｍｍ／ｍｉｎ］と結晶成長界面近傍の結晶成長軸方向の温度勾配Ｇ［℃／ｍｍ］（ここにＧは、シリコンの融点１４１２℃から１４００℃までの軸方向距離［ｍｍ］で温度差１２℃を割った数値である）との比、Ｆ／Ｇによって決まる。このＦ／Ｇがある一定値を越えた場合はＶ領域となり、この値を下回った場合にはＩ領域となる。
【０００６】
一般に、結晶成長軸方向の温度勾配Ｇは、結晶成長界面の径方向で分布を持ち、中心部で小さく、結晶周辺部で大きい（図１参照）。育成中の結晶の成長速度は径方向で一定であるため、Ｆ／Ｇの径方向分布はＧの径方向分布の逆数状になる。結晶の成長界面全面でＦ／Ｇがある一定値を越えれば、ウエーハ全面にＩ領域のない結晶が得られる。ただし、この時、結晶の外周部２０ｍｍは点欠陥が結晶表面へと外方拡散して消滅可能な領域となるため、通常この部分は除いて考える。例えば、通常の抵抗率（本発明においては、０．０３Ω・ｃｍ以上の抵抗率を示すもの）の結晶の場合、周辺部２０ｍｍを除く内側全てでＦ／Ｇが０．１８ｍｍ２ ／℃・ｍｉｎ以上であれば、全面Ｖ領域の結晶が得られる。逆に、周辺部２０ｍｍを除く内側全てでＦ／Ｇが０．１８ｍｍ２ ／℃・ｍｉｎ以下であれば、全面Ｉ領域の結晶が得られる。
【０００７】
このような状況の中で、今後主流となる１０インチ以上の大直径結晶の製造においては、結晶中心部と周辺部とのＧの差が大きく、かつ、成長速度Ｆがその固化潜熱の増大によって低下するため、結晶径方向全てでＶ領域となるようなＦ／Ｇを達成することが難しくなってきた。このため、ウエーハ面内でＩ領域とＶ領域が混在し易くなっており、市場に出回る大直径ウエーハの多くはＩ領域を含んでいる。
【０００８】
一方、現在のエピウエーハ用基板として用いられることの多い、抵抗率が０．０３Ω・ｃｍ以下のＰ型低抵抗率ウエーハでは、共有結合半径の小さいボロンが高濃度に存在するため、自己格子間原子が存在し易く、Ｉ・Ｖ領域の境界となるＦ／Ｇの値が、抵抗率の低下に伴い、大きくなって行く。従って、市場に出回るＰ型低抵抗率ウエーハの多くはＩ領域を含んでいる。
【０００９】
【発明が解決しようとする課題】
近年、大直径化およびエピ成長温度の低温化の流れの中で、１０インチ以上の大直径結晶上に、より低温でエピ層を成長させたエピウエーハを製造することが多くなってきた。このような状況の中で、エピウエーハ上に従来観察されることのなかったパーティクルが観察される機会が増えてきた。そして、これらのパーティクルを調査すると、基板となる鏡面ウエーハ表面に高感度パーティクル測定法により検出されるパーティクルであり、これらをＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ；原子間力顕微鏡）等により観察すると突起あるいはパーティクルとして観察される突起状の表面の歪み（以降、突起状パーティクルと呼ぶことがある）であることが判ってきた。
【００１０】
これらの突起は、エピタキシャル層を積むとさらに大きくなり、通常のパーティクル等として検出されることもあることが判ってきた。そしてさらにこれらの突起は、従来欠陥が少ないと言われてきたＩ領域に多いことが判った。このような突起、突起状パーティクルは、デバイス工程でウエーハ表面に集積回路を構成した際、配線の断線等の原因となり、デバイスの特性、信頼性に与える影響は大きく、エピウエーハの品質上その存在を認めることはできない。
【００１１】
そこで、本発明はこのような問題点に鑑みてなされたもので、面内全面にＩ領域を含まないウエーハを大直径単結晶から形成し、これにエピタキシャル層を積んで、エピ層表面に突起状パーティクルの存在しない高品質エピタキシャルウエーハを提供すると共に面内全面がＩ領域でない大直径単結晶を歩留りよく高生産性で製造し、エピウエーハの生産性の向上とコストダウンを図ることを主たる目的とする。
【００１２】
【課題を解決するための手段】
本発明は、前記目的を達成するために為されたもので、本発明は、エピタキシャル層上に、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在しないことを特徴とするエピタキシャルシリコンウエーハである。 このようなエピタキシャルシリコンウエーハは、そのエピ層上に品質上有害な前記大きさの突起あるいは突起状パーティクルが殆ど存在することがなく、従って、デバイス工程における配線の断線等の発生が極めて稀で、デバイス特性、信頼性に悪影響を与えることのない高品質エピタキシャルウエーハを得ることができる。
【００１３】
そして、本発明は、エピタキシャル基板用シリコンウエーハとして、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在しないシリコンウエーハを使用することを特徴とするエピタキシャルシリコンウエーハの製造方法である。
このように、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在しないシリコンウエーハをエピタキシャル基板用として使用すれば、エピタキシャル成長後にエピタキシャル層上に、デバイス特性を悪化させる大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在しない高品質エピタキシャルシリコンウエーハを製造することができる。
【００１４】
さらに、本発明は、エピタキシャル基板用シリコンウエーハとして、Ｉ領域を含まない単結晶を用いることを特徴とするエピタキシャルシリコンウエーハの製造方法である。
このようにエピタキシャル層上に突起が多く発生する原因であるＩ領域を含まない単結晶からウエーハを切り出し、ウエーハ面内全面にＩ領域を含まないシリコンウエーハをエピタキシャル基板用として使用すれば、エピタキシャル層上に、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在しない高品質のエピタキシャルシリコンウエーハを製造することができる。
【００１５】
次に、本発明は、チョクラルスキー法によってシリコン単結晶を育成する際に、Ｉ領域を含まない単結晶棒を育成し、該単結晶棒から切り出した面内全面にＩ領域を含まないシリコンウエーハにエピタキシャル層を積むことを特徴とするエピタキシャルシリコンウエーハの製造方法である。
【００１６】
このように、ＣＺ法によってシリコン単結晶を育成する際に、単結晶中にＩ領域を含まないシリコン単結晶を育成し、該単結晶棒から切り出した面内全面にＩ領域を含まないシリコンウエーハにエピタキシャル層を積むようにすれば、エピタキシャル層上に突起あるいは突起状パーティクルが発生することは殆どなく、高品質のエピタキシャルシリコンウエーハを製造することができる。
【００１７】
この場合、チョクラルスキー法によってシリコン単結晶を育成する際に、磁場を印加することができる。
このように、磁場を印加すると、磁力線を横切る方向のシリコン融液の対流を抑制することができ、シリコン融液中の温度勾配を大きくすることができるので、結晶成長速度の高速化を図ることができる。
【００１８】
そしてこの場合、シリコン単結晶の成長条件Ｆ／Ｇ［ｍｍ２／℃・ｍｉｎ］（ここにＦ：単結晶成長速度［ｍｍ／ｍｉｎ］、Ｇ：単結晶成長界面近傍での結晶成長軸方向の温度勾配［℃／ｍｍ］とする）を、０．１８ｍｍ２／℃・ｍｉｎ以上として、抵抗率０．０３Ω・ｃｍ以上でかつ単結晶の径方向の面内全面がＶ領域である単結晶棒を育成することができる。
このように、作製する単結晶が抵抗率０．０３Ω・ｃｍ以上の場合に、シリコン単結晶の成長条件Ｆ／Ｇを、０．１８ｍｍ２／℃・ｍｉｎ以上として育成すれば、面内全面がＶ領域である単結晶棒を育成することができ、該単結晶棒から切り出した面内全面Ｖ領域のシリコンウエーハ上にエピタキシャル層を積んで突起状パーティクルの殆どないエピタキシャルシリコンウエーハを製造することができる。
【００１９】
さらに本発明は、シリコン単結晶の成長条件Ｆ／Ｇを、次式、
Ｆ／Ｇ＞７２０・ρ２−３７・ρ＋０．６５
（ここにρ：単結晶の抵抗率［Ω・ｃｍ］、Ｆ：単結晶成長速度［ｍｍ／ｍｉｎ］、Ｇ：単結晶成長界面近傍での結晶成長軸方向の温度勾配［℃／ｍｍ］とする）
に従うものとして、Ｐ型で０．０３Ω・ｃｍ以下の低抵抗率であり、かつ面内全面がＶ領域である単結晶棒を育成することができる。
このように、作製する単結晶がＰ型で抵抗率０．０３Ω・ｃｍ以下の場合、シリコン単結晶の成長条件Ｆ／Ｇを、作製する単結晶の抵抗率の関数として表わされる上式に従って育成すれば、結晶の径方向の面内全面がＶ領域である単結晶棒を育成することができ、該単結晶棒から切り出した面内全面Ｖ領域のシリコンウエーハ上にエピタキシャル層を積んで突起状パーティクルの殆どないエピタキシャルシリコンウエーハを製造することができる。
【００２０】
そして本発明は、印加する磁場を水平磁場とし、その中心磁場強度を５００〜６０００Ｇａｕｓｓとして製造することが望ましい。
このようにＭＣＺ法において、印加する磁場を水平磁場とし（以下、ＨＭＣＺ法ともいう）、水平磁場の中心磁場強度を５００〜６０００Ｇａｕｓｓとすれば、ルツボ内のシリコン融液の縦方向の対流が効率よく抑制され、結晶周辺部での酸素蒸発量が抑えられて酸素濃度の結晶径方向の面内分布がより一層均一化され、結晶の変形を伴わずに結晶成長の高速化を図ることができる。また、縦方向の対流が抑制されるので、結晶下のシリコン融液の軸方向温度勾配（ｄＴ／ｄＺ）m を小さくすることができ、成長速度を高速化することができる。
【００２１】
さらに、温度勾配Ｇの径方向分布において、少なくとも一部に３．０℃／ｍｍ以上となる部分を作ることができる炉内構造を使用することが望ましい。
上述のＦ／Ｇを達成するために、Ｇの低い炉内構造を用いることは容易だが、生産性の低下を導くことになってしまう。上記のように、結晶成長界面の温度勾配Ｇの径方向分布において、少なくとも一部に、３．０℃／ｍｍ以上となる部分を有する炉内構造を用い、Ｆ／Ｇがウエーハ全面でＶ領域を達成する成長速度Ｆを用いれば、生産性の低下を招くことはない。
【００２２】
そして、単結晶成長中の結晶回転を１０ｒｐｍ以下とすることが望ましい。
ウエーハ全面をＶ領域とするためには、成長速度を高速化するのがよいが、成長速度Ｆを高速化しようとすると、結晶の変形が発生する。この変形を抑えるためには、結晶回転を低速化するのが有効であるが、一般的には結晶回転の低速化は結晶成長界面内の酸素濃度の不均一をもたらすので望ましくなく、特にデバイス工程でウエーハに反りが発生することもあり、問題となる。しかし、本発明では水平磁場を印加しているので、縦方向の対流が抑えられ、結晶回転を低速化しても酸素濃度の面内分布が極端に劣化することはなく、結晶の変形を伴わずに成長速度の高速化を図ることができる。
【００２３】
次に、本発明では、単結晶の育成において、直径２５０ｍｍ（１０インチ）以上の大直径単結晶棒を製造するようにした。
本発明で、上記の単結晶育成条件を満足すれば、比較的容易に直径１０インチ以上の単結晶の径方向の面内全面をＶ領域として成長させることができ、エピウエーハで突起が発生することを防止することができる。
【００２４】
そして、本発明は、前記した製造方法により製造されたことを特徴とするエピタキシャルシリコンウエーハである。
このように、本発明の方法で得られるエピタキシャルシリコンウエーハは、エピ層上に、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在せず、デバイスの特性、信頼性に悪影響を与えることのない高品質のエピタキシャルシリコンウエーハとなる。
【００２５】
さらに、本発明は、前記した製造方法により製造された酸素濃度面内分布が１０％以下であることを特徴とするエピタキシャルシリコンウエーハ用基板である。
このように、本発明の方法で得られるエピタキシャルシリコンウエーハ用基板は、その酸素濃度面内分布が１０％以下と小さく、デバイスの特性、信頼性に悪影響を与えることのない高品質のエピタキシャルシリコンウエーハ用基板となる。
【００２６】
以下、本発明につき詳細に説明するが、本発明はこれらに限定されるものではない。
本発明者らは、エピタキシャルウエーハのエピ層の成長を研究している中で、エピウエーハ上に従来観察されることのなかったパーティクルが観察される機会が増えてきた。そして、これらのパーティクルを調査すると、基板となる鏡面ウエーハ表面に高感度パーティクル測定法により検出されるパーティクルであり、これらをＡＦＭ（原子間力顕微鏡）等により観察するとウエーハ表面の突起あるいは突起状の表面の歪みであることが判ってきた。
【００２７】
これらのパーティクルとして観察される突起あるいは突起状の表面の歪みの発生領域を詳細に調査すると、基板となるシリコンウエーハの単結晶成長時のＩ領域分布と一致することが判った。つまり単結晶の大直径化に伴い、単結晶成長速度の低下が起こり、結晶にＩ領域が発生し易くなったため、エピウエーハ上にパーティクルが観察されるようになったと考えられる。 さらに、これらＩ領域を含む基板ウエーハにおいて、パーティクルカウンターの高感度測定法を用いると、Ｉ領域に対応してパーティクルが検出されることがわかった。ここで高感度測定法とは、Ｓ／Ｎ比の向上により従来の１／４程度の散乱光強度まで検出できるようになった測定法である。従って、Ｉ領域を含まない基板ウエーハがエピタキシャル基板用シリコンウエーハとして適していることが判った。
【００２８】
一方、上記したエピ層上の突起あるいは突起状パーティクルがデバイスの特性、信頼性に与える影響を調査した結果、突起あるいは突起状パーティクルの大きさが、大きさで１００ｎｍ以下、高さで５ｎｍ以下であれば全く影響しないことが判った。従って上記した大きさ以上の突起あるいは突起状パーティクルを含まないシリコンウエーハをエピウエーハの基板として使用すれば高品質のエピタキシャルシリコンウエーハが得られることになる。
【００２９】
このＩ領域を含まずかつ大きな突起のないウエーハを製造するためには、単結晶育成条件のＦ／Ｇが結晶の径方向全てにおいて所定値を越えるようにＦとＧを制御すればよい。
例えば、抵抗率０．０３Ω・ｃｍ以上の結晶においては、Ｆ／Ｇの値が０．１８ｍｍ２ ／℃・ｍｉｎ以上であればよい。特にグローンイン欠陥の低減のためにＧを低めに設定したホットゾーンでなければ、通常用いるホットゾーンのＧは結晶の中心部で２．５〜４．５℃／ｍｍであり、外周２０ｍｍでのＧは、３．０〜６．０℃／ｍｍである。従って、上記のＦ／Ｇを満足するにはＦが０．５５〜１．１ｍｍ／ｍｉｎ程度必要であることが判る。ところが１０インチ以上の大直径結晶においては、シリコン融液が結晶化する際に発生する固化潜熱が大きくなるため、成長可能速度が低下し、上記のような成長速度を達成出来なくなってきている。
【００３０】
さらに、現在のエピウエーハ基板として用いられることの多いＰ型で抵抗率０．０３Ω・ｃｍ以下の低抵抗率結晶においては、実験の結果、ウエーハ全面がＶ領域となるＦ／Ｇは、単結晶の抵抗率ρ［Ω・ｃｍ］の関数として次式、
Ｆ／Ｇ＞７２０・ρ２ −３７・ρ＋０．６５
で表わされることが判った（図２参照）。
（ここに、Ｆ：単結晶成長速度［ｍｍ／ｍｉｎ］、Ｇ：単結晶成長界面近傍での結晶成長軸方向の温度勾配［℃／ｍｍ］とする）
従って、例えば、周辺部２０ｍｍでのＧが４．０℃／ｍｍとすると、ρ＝０．０１５Ω・ｃｍでＦ＞１．０３ｍｍ／ｍｉｎ、ρ＝０．０１０Ω・ｃｍでＦ＞１．４１ｍｍ／ｍｉｎ、ρ＝０．００７Ω・ｃｍでＦ＞１．７１ｍｍ／ｍｉｎ、ρ＝０．００５Ω・ｃｍでＦ＞１．９３ｍｍ／ｍｉｎとなり、このような成長速度の高速化は容易に達成出来るものではない。
【００３１】
従って、これを解決するためには、ホットゾーンの変更によりＧを低下させるか、もしくは成長速度の高速化を図って所望のＦ／Ｇを実現することになる。
しかしながら、ホットゾーンの変更を含めたＧの低下は、成長可能速度の低下を招き、生産性の低下を引き起こすため好ましくない。
そこで本発明では、外周部２０ｍｍでのＧが３．０℃／ｍｍ以上である従来のホットゾーンを維持したまま、成長速度の高速化を図り、上記問題を解決した。
【００３２】
本発明では、成長速度の高速化のため、水平磁場印加ＣＺ法（ＨＭＣＺ法）と低速結晶回転を用いた。ＣＺ法における結晶成長可能速度Ｖｍａｘ は、成長中の結晶の熱収支によって決定される。
結晶へ入る熱量は、シリコン融液から結晶への熱量Ｈｉｎ、および液体が固体に相変化するときに発生する固化潜熱Ｈｓｏｌ とがある。結晶成長部近傍の熱収支を考えた場合、結晶から排出される熱量Ｈｏｕｔ は、Ｈｉｎ＋Ｈｓｏｌ の和に等しいと考えられる。それぞれ、Ｈｉｎは、結晶下のシリコン融液の軸方向温度勾配（ｄＴ／ｄＺ）ｍ に、Ｈｓｏｌ は結晶成長速度Ｆに、Ｈｏｕｔ は結晶成長界面直上の温度勾配Ｇに比例すると考えられる（図３参照）。
【００３３】
成長速度の高速化に伴い、Ｈｓｏｌ は大きくなるため、成長可能速度の向上のためにはＨｏｕｔ を大きくするか、Ｈｉｎを小さくする必要がある。ここで本発明の目的はホットゾーンを変えず、Ｇを維持したままで成長速度を向上することにより、Ｉ領域のない結晶を育成することであり、Ｈｏｕｔ は一定と考える。従って、Ｈｉｎを小さくする必要がある。
【００３４】
そこで、本発明では、磁場を印加した。特に水平磁場を印加することにより、結晶下のシリコン融液の軸方向温度勾配（ｄＴ／ｄＺ）ｍ を小さくすることができ、Ｈｉｎを小さくすることができる（Ｆｕｍｉｏ Ｓｈｉｍｕｒａ；Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｌｉｃｏｎ Ｃｒｙｓｔａｌ Ｔｅｃｈｎｏｌｏｇｙ，１９８９ 参照） 。さらに、磁場を印加することにより、シリコン融液中の径方向温度勾配（ｄＴ／ｄＸ）ｍ を大きくすることができ、高速で結晶を成長させた場合に発生するルツボ壁からの固化を防ぐことができる（日経マイクロデバイス、１９８６年 ７月号参照）。これらの効果により、Ｆｍａｘ の上限値を引き上げることが可能である。しかし、これだけでは上記の成長速度を達成出来なかった。
【００３５】
すなわち、成長速度を高速化しようとした場合、結晶の変形が発生する。これを抑えるためには、結晶回転を低速化することが有効である。しかし、結晶回転の低速化は、結晶成長界面内の酸素濃度の不均一をもたらす。酸素濃度の面内分布の不均一は、デバイス工程でのウエーハ反り等の問題を引き起こすため、工業製品としては不適切である。これは、成長中の結晶の周辺では、シリコン融液中の酸素濃度が蒸発により低下しているためである。従来のＣＺ法では、この中心部と周辺部の酸素濃度の不均一を、結晶回転により引き起こされる強制対流で強制的に均一化していた（Ｗ．Ｚｕｌｅｈｎｅｒ ｅｔ ａｌ．；Ｃｒｙｓｔａｌ Ｖｏｌ．８，１９８２等参照）。
【００３６】
しかし、磁場を印加した場合、その磁力線を横切る方向の対流は、抑制されることが知られている。ＨＭＣＺ法では、横方向の磁力線のため、縦方向の対流が抑えられる。このため、境界拡散層の厚さが通常のＣＺ法に比べ、周辺部で薄くならない。従って結晶回転を低速化しても酸素濃度の面内分布が極端に劣化することはなく、結晶低速回転を用いることが可能であり、結晶の変形を伴わず成長速度の高速化を実現することができる。
【００３７】
本発明では、水平磁場の中心磁場強度を５００〜６０００Ｇａｕｓｓとし、単結晶成長中の結晶回転を１０ｒｐｍ以下に制御するようにした。こうすることで、シリコン融液の縦方向対流が効率よく抑制され、結晶回転の低速化に伴う結晶成長界面内の酸素濃度の中心部と周辺部の不均一さが改善され、結晶の変形を伴わずに結晶成長の高速化を図ることが出来る。
【００３８】
上記のような手法を用いることにより、結晶成長速度の高速化を図ることができた。これによりエピウエーハ基板として望ましくないＩ領域を含まず、ウエーハ全面がＶ領域であり、大きな突起のないシリコン単結晶を、歩留りよく、高い生産性で製造することができる。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
まず、本発明で使用するＨＭＣＺ法による単結晶引上げ装置の構成例を図３により説明する。図３に示すように、この単結晶引上げ装置３０は、引上げ室３１と、引上げ室３１中に設けられたルツボ３２と、ルツボ３２の周囲に配置されたヒータ３４と、ルツボ３２を回転させるルツボ保持軸３３及びその回転機構（図示せず）と、シリコンの種結晶５を保持するシードチャック６と、シードチャック６を引上げるワイヤ７と、ワイヤ７を回転又は巻き取る巻取機構（図示せず）を備えて構成されている。ルツボ３２は、その内側のシリコン融液（湯）２を収容する側には石英ルツボが設けられ、その外側には黒鉛ルツボが設けられている。また、ヒータ３４の外側周囲には断熱材３５が配置されている。
そして、引上げ室３１の水平方向の外側に、水平磁場用磁石３６を設置し、ＨＭＣＺ法としてシリコン融液２の対流を抑制し、単結晶の安定成長をはかっている。
【００４０】
次に、上記のＨＭＣＺ法単結晶引上げ装置３０による単結晶育成方法について説明する。
まず、ルツボ３２内でシリコンの高純度多結晶原料を融点（約１４１２℃）以上に加熱して融解する。次に、水平磁場を印加し、ワイヤ７を巻き出すことにより融液２の表面略中心部に種結晶５の先端を接触又は浸漬させる。その後、ルツボ保持軸３３を適宜の方向に回転させるとともに、ワイヤ７を回転させながら巻き取り種結晶５を引上げることにより、単結晶育成が開始される。以後、引上げ速度と温度を適切に調節することにより略円柱形状の単結晶棒１を得ることができる。
この略円柱形状の単結晶棒１を引上げるに当たり、単結晶成長速度Ｆ［ｍｍ／ｍｉｎ］と単結晶成長界面近傍での結晶成長軸方向の温度勾配Ｇ［℃／ｍｍ］で表わされるＦ／Ｇ［ｍｍ２ ／℃・ｍｉｎ］を適切に調整すれば、Ｉ領域を含まない単結晶が得られる。
【００４１】
以上のように、上記で説明した製造方法と装置によって製造されたシリコン単結晶において、本発明のＨＭＣＺ法の適切な条件下に成長させれば、高速成長にも拘わらず変形が極めて少なく、ウエーハ状に加工した時に面内全面にＩ領域を含まずエピタキシャルウエーハに加工しても大きな突起のない単結晶棒が得られる。
【００４２】
本発明のエピタキシャルシリコンウエーハは、例えば上記のような製造方法と装置によって製造された単結晶の径方向の面内全面にＩ領域を含まない単結晶棒から切り出されたウエーハから鏡面ウエーハを形成し、これを基板としてエピタキシャル膜を通常のＣＶＤ法で積めば、表面に突起あるいは突起として観察される表面の歪みのないエピタキシャルシリコンウエーハを作ることができる。
【００４３】
例えば、ＣＶＤ法によるシリコンエピタキシャル成長は、Ｓｉを含んだ原料ガスをキャリアガス（通常Ｈ２ ）と共に反応炉内に導入し、１０００℃以上の高温に加熱されたシリコン基板上に原料ガスの熱分解または還元によって生成されたＳｉを析出させて行われる。原料ガスは、ＳｉＣｌ４ 、ＳｉＨＣｌ３ 、ＳｉＨ２ Ｃｌ２ 、ＳｉＨ４ の４種が通常使用されている。反応温度は、ＳｉＣｌ４ の場合は、主としてＨ２ による水素還元のため１１５０〜１２００℃と高く、塩素の割合が少なくなると低温になり、ＳｉＨ４ の場合には熱分解反応によって１０００〜１１００℃で成長させる。
エピタキシャル成長装置には、横型炉、縦（ディスク）炉、バレル型炉、毎葉式炉等が使用されるが、シリコン基板の大直径化に伴い多数枚同時充填のバッチ式から１枚づつ処理する毎葉式が生産性の向上や膜厚、抵抗率の均一性の向上を図る点からも主流になりつつある。
【００４４】
【実施例】
以下、本発明の具体的な実施の形態を実施例を挙げて説明するが、本発明はこれらに限定されるものではない。
始めに、大口径シリコンウエーハにエピタキシャル層を成長させたとき、いかなる条件であれば、突起あるいは突起状パーティクルがウエーハ表面に発生しないかを確認するため、次の試験を行った。
（テスト１）
抵抗率８〜１２Ω・ｃｍの範囲で、結晶周辺部２０ｍｍ位置での成長条件Ｆ／Ｇを０．１５５ｍｍ２ ／℃・ｍｉｎとして引上げた直径８インチの単結晶棒から、ほぼ面内の全面にＩ領域を含むウエーハ（Ｗ−１とする）、および結晶周辺部２０ｍｍ位置での成長条件Ｆ／Ｇを０．２３９ｍｍ２ ／℃・ｍｉｎとして引上げた単結晶棒から、面内全面にＩ領域を含まないウエーハ（Ｗ−２とする）とを作製した。
なお、このＧの計算には、例えば、ＦＥＭＡＧと呼ばれる総合伝熱解析ソフト（Ｆ．Ｄｕｐｒｅｔ，Ｐ．Ｎｉｃｏｄｅｍｅ，Ｙ．Ｒｙｃｋｍａｎｓ，Ｐ．Ｗｏｕｔｅｒｓ，ａｎｄ Ｍ．Ｊ．Ｃｒｏｃｈｅｔ，Ｉｎｔ．Ｊ．Ｈｅａｔ Ｍａｓｓ Ｔｒａｎｓｆｅｒ，３３，１８４９（１９９０））を使用し、シリコンの融点１４１２℃から１４００℃となる位置までの距離を計算し、１２℃（１４１２℃−１４００℃）をこの距離で割った数値をＧ（℃／ｍｍ）とした。
【００４５】
これらのウエーハを高感度のパーティクルカウンターを用いて観察したところ、Ｗ−１のＩ領域に当たる外周部に非常に小さいパーティクル状の散乱が検出された［図４（ａ）参照］。これをＡＦＭにより観察したところ、突起であることが判った［図５参照］。これに厚さ２μｍのエピタキシャル層を積んだところ、非常に小さなパーティクル状散乱が観察された位置と同じ位置に、パーティクルが観察された［図４（ｂ）参照］。このパーティクルもＡＦＭにより突起であることが判った（図６参照）。その大きさは１００ｎｍ〜１０００ｎｍもあり、高さは５ｎｍ〜２０ｎｍもあった。
一方、Ｗ−２では、ウエーハ全面に高密度のパーティクルが確認されたものの、突起状のものは見つからなかった［図７（ａ）参照］。これにエピタキシャル層を積んだところ、パーティクルは殆ど確認されなかった［図７（ｂ）参照］。ＡＦＭで観察しても突起は確認されなかった。
これらのテストから、全面にＩ領域を含まないシリコンウエーハをエピタキシャルウエーハ用の基板として用いれば、エピタキシャル層をウエーハ表面に成長させた後でもウエーハ表面に突起または突起状パーティクルが発生しないことがわかった。この結果を踏まえて、さらに口径の大きなウエーハを用いて適切な品質を得るための製造条件を確立した。
【００４６】
（実施例１）
中心磁場強度４０００Ｇａｕｓｓの水平磁場を印加したＨＭＣＺ法において、抵抗率約１０Ω・ｃｍの直径１２インチ単結晶を２８インチのルツボから結晶回転７．０ｒｐｍで育成した。ここで使用したホットゾーンによれば、結晶の周辺２０ｍｍでのＧは３．５５℃／ｍｍであった。この時、成長速度０．９９ｍｍ／ｍｉｎで育成することができた。周辺２０ｍｍでのＦ／Ｇは０．２７９ｍｍ２ ／℃・ｍｉｎである。
この単結晶棒からウエーハ状のサンプルを切り出し、中心部と周辺部（エッジから内周方向に１０ｍｍ部分）とで酸素濃度を測定し、（｜中心濃度−周辺濃度｜／中心濃度）×１００（％）として酸素濃度面内分布を測定した。その結果、酸素濃度面内分布は５％以下であった。この結晶から切り出されたウエーハ状サンプルには、ＯＳＦリングが観察されず、Ｉ領域を含まない結晶を得ることができた。
【００４７】
こうして得られたシリコンウエーハ上に、ＳｉＨＣｌ３ ＋Ｈ２ ガス雰囲気、１２００℃で厚さ２μｍのエピタキシャル層を成長させた。その表面をパーティクルカウンターで測定したところ、エピウエーハのエピ層上には突起あるいは突起状パーティクルは検出されなかった。
【００４８】
（比較例１）
磁場を用いない通常のＣＺ法で育成した以外は、実施例１と同様の条件下に、抵抗率約１０Ω・ｃｍの直径１２インチ単結晶を２８インチのルツボから育成した。
この時成長速度は、０．６１ｍｍ／ｍｉｎ程度が上限であり、周辺２０ｍｍでのＦ／Ｇは０．１７２ｍｍ２ ／℃・ｍｉｎであった。
この結晶から切り出したウエーハ状サンプルでＩ領域の内側に存在するＯＳＦ（酸化誘起積層欠陥）リングの位置を調査したところ、周辺から約３０ｍｍの位置に観察された。従って、ウエーハの周辺部がＩ領域となっていることが確認された。また、酸素濃度面内分布を測定したところ、その値は１２％程度であった。このウエーハに前記条件でエピ層を積んだところ、周辺部に大きな突起が観察された。
【００４９】
尚、ＯＳＦリングが出現するか、しないかは、結晶中の酸素濃度にも依存するため、上記のような評価をする際に、誤った判断をする可能性がある。そこで今回評価に用いた結晶の酸素濃度は１３ｐｐｍａ（ＪＥＩＤＡ）以上とし、熱処理は１０００℃、３時間および１１５０℃、１００分間とした。さらに一度の熱処理でＯＳＦリングが検出されない場合は、１１５０℃、１００分間の熱処理を追加して評価した。このように、二度の熱処理を通してＯＳＦリングが出ないものをＯＳＦリングが検出されないものと判断した。
【００５０】
（実施例２）
直径８インチで０．０３Ω・ｃｍ以下のＰ型低抵抗率結晶を抵抗率を変えて二種類製造した。これらの結晶に比較例１と同じＯＳＦリング評価を行い、ＯＳＦリングの位置と成長条件Ｆ／Ｇとの関係を求めた。その結果、ＯＳＦリングの外側に存在するＩ領域が結晶に入り込まないための成長条件Ｆ／Ｇは、抵抗率ρ（Ω・ｃｍ）の関数として、次式、
Ｆ／Ｇ＞７２０・ρ２ −３７・ρ＋０．６５
（ここに、ρ：単結晶の抵抗率［Ω・ｃｍ］、Ｆ：単結晶成長速度［ｍｍ／ｍｉｎ］、Ｇ：単結晶成長界面近傍での結晶成長軸方向の温度勾配［℃／ｍｍ］とする）
で表わされるものであることが判った（図２参照）。これを基に、以下のようにＩ領域を含まない結晶を試作した。
【００５１】
抵抗率０．０１５Ω・ｃｍの８インチ結晶を周辺２０ｍｍでのＧが、３．７４℃／ｍｍであるホットゾーンを用いて成長速度１．４ｍｍ／ｍｉｎで育成した。この時、ガスフュージョン法により得られた酸素濃度面内分布は、１０％以下であった。抵抗率０．０１５Ω・ｃｍで必要なＦ／Ｇは上式より、０．２５７ｍｍ２ ／℃・ｍｉｎであり、今回育成された結晶の周辺２０ｍｍでのＦ／Ｇは０．３７４ｍｍ２ ／℃・ｍｉｎである。この結晶から切り出したウエーハ状サンプルにはＯＳＦリングが検出されなかった。従って、ウエーハ全面がＶ領域となっていることが確認された。
【００５２】
（実施例３）
次に、０．００８Ω・ｃｍの８インチ結晶を周辺２０ｍｍでのＧが、４．３３℃／ｍｍであるホットゾーンを用いて成長速度１．７８ｍｍ／ｍｉｎで育成した。この時、ガスフュージョン法により得られた酸素濃度面内分布は、１０％以下であった。抵抗率０．００８Ω・ｃｍで必要なＦ／Ｇは上式より、０．４０ｍｍ２ ／℃・ｍｉｎであり、今回育成された結晶の周辺２０ｍｍでのＦ／Ｇは０．４１ｍｍ２ ／℃・ｍｉｎである。この結晶から切り出したウエーハ状サンプルにはＯＳＦリングが検出されなかった。従って、ウエーハ全面がＶ領域となっていることが確認された。
以上のように上記の式より計算された値以上のＦ／ＧではＩ領域を含まない結晶が得られることが確認された。
【００５３】
これら二種類のウエーハに前記同様に厚さ２μｍのエピタキシャル層を成長させたところ、エピウエーハのエピ層上には、突起あるいは突起状パーティクルは検出されなかった。
【００５４】
（比較例２）
抵抗率０．０１４Ω・ｃｍの８インチ結晶を周辺２０ｍｍでのＧが、３．７４℃／ｍｍである実施例２と同様のホットゾーンを用いて成長速度１．０ｍｍ／ｍｉｎで育成した。抵抗率０．０１４Ω・ｃｍで必要なＦ／Ｇは上式より、０．２７３ｍｍ２ ／℃・ｍｉｎであり、今回育成された結晶の周辺２０ｍｍでのＦ／Ｇは０．２６７ｍｍ２ ／℃・ｍｉｎで、計算値を下回る結果となった。この結晶から切り出したウエーハ状サンプルにはＯＳＦリングが周辺から２５ｍｍの位置に検出され、周辺部にＩ領域が含まれていることが確認された。
【００５５】
上記比較例２は、Ｆ／Ｇ〜ρ関係式を求めるために行った一連の実験結果の一つであり、このような実験を条件を変えて繰り返し行って関係式の精度を高め、実施例２および実施例３によって実証することができた。
【００５６】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００５７】
例えば、上記実施形態においては、直径８インチ、１２インチのシリコン単結晶を育成する場合につき例を挙げて説明したが、本発明はこれには限定されず、直径にかかわりなく、例えば直径１６インチあるいはそれ以上のシリコン単結晶にも適用できる。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、エピタキシャルウエーハ基板用シリコン単結晶として適切な品質である単結晶の径方向の面内全面にＩ領域を含まず、かつエピウエーハに加工した時に、突起（パーティクル状散乱）のない高品質シリコン単結晶の歩留りと生産性の向上を図り、単結晶製造コストの大幅な低減が可能となった。
これにより、今後主流となる大直径エピウエーハ用単結晶や現在の主流である低抵抗率単結晶として適切なシリコン単結晶を提供することができるので、突起あるいは突起状パーティクルが存在しない高品質のエピタキシャルシリコンウエーハを安価で提供することができると共に、デバイス製造歩留りやデバイス特性、信頼性を大きく向上させることができる。
【図面の簡単な説明】
【図１】結晶成長界面直上の温度勾配Ｇおよび成長条件Ｆ／Ｇの面内分布を表した模式図である。
【図２】Ｐ型低抵抗率単結晶において、ＯＳＦリングが発生する成長条件Ｆ／Ｇの抵抗率依存性を表した説明図である。
【図３】本発明で使用したＨＭＣＺ法による単結晶引上げ装置の概略と熱収支の説明図である。
【図４】（ａ）周辺部にＩ領域を有するウエーハ表面について高感度パーティクル測定を行った結果を表した図である。
（ｂ）周辺部にＩ領域を有するウエーハ表面にエピタキシャル膜を形成後、エピ膜上について高感度パーティクル測定を行った結果を表した図である。
【図５】 図４（ａ）のポリッシュドシリコンウエーハの周辺部で観察されたパーティクルをＡＦＭで観察した突起の一例を示す結果図である。
【図６】図４（ｂ）のエピタキシャルシリコンウエーハで観察されたパーティクルをＡＦＭで観察した突起の一例を示す結果図である。
【図７】（ａ）本発明のＩ領域を含まないウエーハ表面について高感度パーティクル測定を行った結果を表した図である。
（ｂ）本発明のＩ領域を含まないウエーハ表面にエピタキシャル膜を形成後、エピ膜上について高感度パーティクル測定を行った結果を表した図である。
Claims (12)
- 直径２５０ｍｍ（１０インチ）以上であって、全面がＶ領域（ここにＶ領域とは、空孔が自己格子間原子に比べ優勢な領域をいう）であるシリコンウエーハ上にエピタキシャル層を積んだエピタキシャルシリコンウエーハであり、前記エピタキシャル層上に、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在しないことを特徴とするエピタキシャルシリコンウエーハ。
- エピタキシャル基板用シリコンウエーハとして、直径２５０ｍｍ（１０インチ）以上であって、全面がＶ領域（ここにＶ領域とは、空孔が自己格子間原子に比べ優勢な領域をいう）であり、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在しないシリコンウエーハを使用することを特徴とするエピタキシャルシリコンウエーハの製造方法。
- エピタキシャル基板用シリコンウエーハとして、直径２５０ｍｍ（１０インチ）以上であって、Ｉ領域（ここにＩ領域とは、自己格子間原子が空孔に比べ優勢な領域をいう）を含まず、全面がＶ領域（ここにＶ領域とは、空孔が自己格子間原子に比べ優勢な領域をいう）である単結晶を用いることを特徴とするエピタキシャルシリコンウエーハの製造方法。
- チョクラルスキー法によってシリコン単結晶を育成する際に、直径２５０ｍｍ（１０インチ）以上であって、Ｉ領域（ここにＩ領域とは、自己格子間原子が空孔に比べ優勢な領域をいう）を含まず、全面がＶ領域（ここにＶ領域とは、空孔が自己格子間原子に比べ優勢な領域をいう）である単結晶棒を育成し、該単結晶棒から切り出した面内にＩ領域を含まず、全面がＶ領域であるシリコンウエーハにエピタキシャル層を積むことを特徴とするエピタキシャルシリコンウエーハの製造方法。
- 前記チョクラルスキー法によってシリコン単結晶を育成する際に、磁場を印加することを特徴とする請求項４に記載したエピタキシャルシリコンウエーハの製造方法。
- 前記シリコン単結晶の成長条件Ｆ／Ｇ［ｍｍ２／℃・ｍｉｎ］（ここにＦ：単結晶成長速度［ｍｍ／ｍｉｎ］、Ｇ：単結晶成長界面近傍での結晶成長軸方向の温度勾配［℃／ｍｍ］とする）を、０．１８ｍｍ２／℃・ｍｉｎ以上として、抵抗率０．０３Ω・ｃｍ以上でかつ単結晶の径方向の面内全面がＶ領域である単結晶棒を育成することを特徴とする請求項４または請求項５に記載したエピタキシャルシリコンウエーハの製造方法。
- 前記シリコン単結晶の成長条件Ｆ／Ｇを、次式、
Ｆ／Ｇ＞７２０・ρ２−３７・ρ＋０．６５
（ここにρ：単結晶の抵抗率［Ω・ｃｍ］とする）
に従うものとして、Ｐ型で０．０３Ω・ｃｍ以下の低抵抗率であり、かつ単結晶の径方向の面内全面がＶ領域である単結晶棒を育成することを特徴とする請求項４または請求項５に記載したエピタキシャルシリコンウエーハの製造方法。 - 前記印加する磁場を水平磁場とし、その中心磁場強度を５００〜６０００Ｇａｕｓｓとすることを特徴とする請求項５ないし請求項７のいずれか１項に記載したエピタキシャルシリコンウエーハの製造方法。
- 前記温度勾配Ｇの径方向分布において、少なくとも一部に３．０℃／ｍｍ以上となる部分を作ることができる炉内構造を使用することを特徴とする請求項６ないし請求項８のいずれか１項に記載したエピタキシャルシリコンウエーハの製造方法。
- 前記単結晶成長中の結晶回転を１０ｒｐｍ以下とすることを特徴とする請求項４ないし請求項９のいずれか１項に記載したエピタキシャルシリコンウエーハの製造方法。
- 前記請求項２ないし請求項１０に記載した製造方法により製造されたことを特徴とするエピタキシャルシリコンウエーハ。
- 前記請求項２ないし請求項１０に記載した製造方法により製造された酸素濃度面内分布が１０％以下であることを特徴とするエピタキシャルシリコンウエーハ用基板。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02376599A JP3601340B2 (ja) | 1999-02-01 | 1999-02-01 | エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 |
| KR1020007010819A KR100642878B1 (ko) | 1999-02-01 | 2000-01-26 | 에피텍셜 실리콘 웨이퍼 및 그 제조방법, 그리고 에피텍셜실리콘 웨이퍼용 기판 |
| US09/646,713 US6565822B1 (en) | 1999-02-01 | 2000-01-26 | Epitaxial silicon wafer, method for producing the same and subtrate for epitaxial silicon wafer |
| EP00901901A EP1069214B1 (en) | 1999-02-01 | 2000-01-26 | Epitaxial silicon wafer and its production method, and substrate for epitaxial silicon wafer |
| PCT/JP2000/000379 WO2000046433A1 (fr) | 1999-02-01 | 2000-01-26 | Plaquette de silicium epitaxiale et son procede de fabrication ; substrat pour plaquette de silicium epitaxiale |
| DE60043967T DE60043967D1 (de) | 1999-02-01 | 2000-01-26 | Epitaktischer siliziumwafer und herstellungsverfahren und substrat für epitaktischen siliziumwafer |
| TW089101654A TW546425B (en) | 1999-02-01 | 2000-01-31 | Epitaxial silicon wafer, method for producing the same and substrate for epitaxial silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02376599A JP3601340B2 (ja) | 1999-02-01 | 1999-02-01 | エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000219598A JP2000219598A (ja) | 2000-08-08 |
| JP3601340B2 true JP3601340B2 (ja) | 2004-12-15 |
Family
ID=12119448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02376599A Expired - Lifetime JP3601340B2 (ja) | 1999-02-01 | 1999-02-01 | エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6565822B1 (ja) |
| EP (1) | EP1069214B1 (ja) |
| JP (1) | JP3601340B2 (ja) |
| KR (1) | KR100642878B1 (ja) |
| DE (1) | DE60043967D1 (ja) |
| TW (1) | TW546425B (ja) |
| WO (1) | WO2000046433A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4463950B2 (ja) * | 2000-08-11 | 2010-05-19 | 信越半導体株式会社 | シリコンウエーハの製造方法 |
| JP2002064102A (ja) * | 2000-08-15 | 2002-02-28 | Wacker Nsce Corp | シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法 |
| JP4683171B2 (ja) * | 2000-10-25 | 2011-05-11 | 信越半導体株式会社 | 半導体ウェーハの評価方法 |
| JP4465141B2 (ja) * | 2002-01-25 | 2010-05-19 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法 |
| JP4196602B2 (ja) | 2002-07-12 | 2008-12-17 | 信越半導体株式会社 | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 |
| JP4236243B2 (ja) * | 2002-10-31 | 2009-03-11 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | シリコンウェーハの製造方法 |
| TW200428637A (en) * | 2003-01-23 | 2004-12-16 | Shinetsu Handotai Kk | SOI wafer and production method thereof |
| KR100680242B1 (ko) * | 2004-12-29 | 2007-02-07 | 주식회사 실트론 | 실리콘 단결정의 성장 방법 |
| JP4760822B2 (ja) * | 2007-12-14 | 2011-08-31 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハの製造方法 |
| KR100983195B1 (ko) * | 2007-12-28 | 2010-09-20 | 주식회사 실트론 | 2차원 선결함이 제어된 실리콘 잉곳, 웨이퍼, 에피택셜웨이퍼와, 그 제조방법 및 제조장치 |
| WO2014041736A1 (ja) * | 2012-09-13 | 2014-03-20 | パナソニック株式会社 | 窒化物半導体構造物 |
| JP6354643B2 (ja) * | 2015-04-06 | 2018-07-11 | 信越半導体株式会社 | シリコン単結晶の製造方法 |
| JP6680108B2 (ja) * | 2016-06-28 | 2020-04-15 | 株式会社Sumco | シリコン単結晶の製造方法 |
| DE102017213587A1 (de) | 2017-08-04 | 2019-02-07 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3552278B2 (ja) * | 1994-06-30 | 2004-08-11 | 三菱住友シリコン株式会社 | シリコン単結晶の製造方法 |
| JP3366766B2 (ja) * | 1995-01-25 | 2003-01-14 | ワッカー・エヌエスシーイー株式会社 | シリコン単結晶の製造方法 |
| JP3085146B2 (ja) | 1995-05-31 | 2000-09-04 | 住友金属工業株式会社 | シリコン単結晶ウェーハおよびその製造方法 |
| CN1280455C (zh) * | 1997-04-09 | 2006-10-18 | Memc电子材料有限公司 | 低缺陷浓度的硅 |
| JPH1179889A (ja) * | 1997-07-09 | 1999-03-23 | Shin Etsu Handotai Co Ltd | 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ |
| JP3292101B2 (ja) * | 1997-07-18 | 2002-06-17 | 信越半導体株式会社 | 珪素単結晶基板表面の平滑化方法 |
| JPH11130592A (ja) | 1997-10-29 | 1999-05-18 | Komatsu Electron Metals Co Ltd | シリコン単結晶の製造方法 |
| JP3596257B2 (ja) * | 1997-11-19 | 2004-12-02 | 三菱住友シリコン株式会社 | シリコン単結晶ウェーハの製造方法 |
| JPH11268987A (ja) * | 1998-03-20 | 1999-10-05 | Shin Etsu Handotai Co Ltd | シリコン単結晶およびその製造方法 |
| US6077343A (en) * | 1998-06-04 | 2000-06-20 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it |
| JP3601324B2 (ja) * | 1998-11-19 | 2004-12-15 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法 |
-
1999
- 1999-02-01 JP JP02376599A patent/JP3601340B2/ja not_active Expired - Lifetime
-
2000
- 2000-01-26 WO PCT/JP2000/000379 patent/WO2000046433A1/ja active IP Right Grant
- 2000-01-26 KR KR1020007010819A patent/KR100642878B1/ko active IP Right Grant
- 2000-01-26 EP EP00901901A patent/EP1069214B1/en not_active Expired - Lifetime
- 2000-01-26 DE DE60043967T patent/DE60043967D1/de not_active Expired - Lifetime
- 2000-01-26 US US09/646,713 patent/US6565822B1/en not_active Expired - Lifetime
- 2000-01-31 TW TW089101654A patent/TW546425B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1069214B1 (en) | 2010-03-10 |
| JP2000219598A (ja) | 2000-08-08 |
| WO2000046433A1 (fr) | 2000-08-10 |
| EP1069214A4 (en) | 2007-01-24 |
| TW546425B (en) | 2003-08-11 |
| KR100642878B1 (ko) | 2006-11-10 |
| KR20010042278A (ko) | 2001-05-25 |
| US6565822B1 (en) | 2003-05-20 |
| EP1069214A1 (en) | 2001-01-17 |
| DE60043967D1 (de) | 2010-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI236506B (en) | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it | |
| US6893499B2 (en) | Silicon single crystal wafer and method for manufacturing the same | |
| JP3601340B2 (ja) | エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 | |
| US6174364B1 (en) | Method for producing silicon monocrystal and silicon monocrystal wafer | |
| JP5993550B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
| JP3692812B2 (ja) | 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法 | |
| US8771415B2 (en) | Method of manufacturing silicon single crystal, silicon single crystal ingot, and silicon wafer | |
| JP4020987B2 (ja) | ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 | |
| US6632411B2 (en) | Silicon wafer and method for producing silicon single crystal | |
| JP3787472B2 (ja) | シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法 | |
| JP3634133B2 (ja) | 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ | |
| JPH11268987A (ja) | シリコン単結晶およびその製造方法 | |
| EP1536044B1 (en) | Method of manufacturing an epitaxial silicon wafer | |
| JP4656788B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP4236243B2 (ja) | シリコンウェーハの製造方法 | |
| TWI333002B (ja) | ||
| JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JP2003218120A (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
| JP2002201091A (ja) | 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法 | |
| JP2005029467A (ja) | シリコンウエーハの評価方法 | |
| JP2003112997A (ja) | エピタキシャルウエーハの製造方法 | |
| JP2002252178A (ja) | エピタキシャルシリコンウェーハおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040913 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071001 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |