KR20010042278A

KR20010042278A - 에피텍셜 실리콘 웨이퍼 및 그 제조방법, 그리고 에피텍셜실리콘 웨이퍼용 기판

Info

Publication number: KR20010042278A
Application number: KR1020007010819A
Authority: KR
Inventors: 호시료지; 소노카와수수무; 사쿠라다마사히로; 오타토모히코; 후세가와이즈미
Original assignee: 와다 다다시; 신에쯔 한도타이 가부시키가이샤
Priority date: 1999-02-01
Filing date: 2000-01-26
Publication date: 2001-05-25
Also published as: JP2000219598A; EP1069214A4; KR100642878B1; WO2000046433A1; EP1069214B1; US6565822B1; JP3601340B2; EP1069214A1; DE60043967D1; TW546425B

Abstract

에피텍셜층 위에, 크기가 100nm 이상이고 높이가 5nm 이상인 돌기가 존재하지 않는 에피텍셜 실리콘 웨이퍼 및 CZ법에 의해서 실리콘 단결정을 육성할 때, I 영역을 함유하지 않는 단결정 잉곳을 육성하고, 그 단결정 잉곳으로부터 절출한 면내 전면에 I영역을 함유하지 않는 실리콘 웨이퍼 위에 에피텍셜층을 증착하는 에피텍셜 실리콘 웨이퍼의 제조방법.

면내 전면에 I 영역을 함유하지 않는 웨이퍼를 단결정으로부터 형성하고, 이것에 에피텍셜층을 증착하여, 에피층 표면에 돌기 또는 파티클로서 관찰되는 돌기상의 표면 왜곡이 존재하지 않는 고품질 에피텍셜 웨이퍼를 제공함과 동시에, 단결정 경방향의 면내 전면에 I 영역을 함유하지 않는 단결정을 수율좋고 고생산성으로 제조하고, 에피 웨이퍼의 생산성 향상 및 코스트 다운을 도모한다.

Description

에피텍셜 실리콘 웨이퍼 및 그 제조방법, 그리고 에피텍셜 실리콘 웨이퍼용 기판{EPITAXIAL SILICON WAFER AND ITS PRODUCTION METHOD, AND SUBSTRATE FOR EPITAXIAL SILICON WAFER}

운영 성분들(operational elements)과 메모리와 같이, 현재 제조되는 디바이스의 대부분은, 쵸크랄스키법(CZ법)으로 인상되는 실리콘 단결정으로부터 제조된 웨이퍼 표면 상에서 제조된다. 이러한 디바이스에서, 전기회로는 실리콘 웨이퍼의 매우 얇은 표면 층을 이용하여 형성 및 운영된다. 상기 표면 층의 품질을 개선하고 래치-업(latch-up)을 방지하기 위한 수단으로서, 에피텍셜 실리콘 웨이퍼(이하, "에피-웨이퍼(epi-wafer)"라 말함)가 종종 이용된다.

상기 에피-웨이퍼는, CZ법 등에 의해 육성된 실리콘 단결정으로부터 절출된 웨이퍼 상에 에피텍셜 층(이하, "에피-층"이라 말함)을 성장시킴으로써 제조된다. 지금까지 에피-웨이퍼에 대해서는, 기판으로서 사용된 경면 실리콘 웨이퍼 위에 에피-층(epi-layer)이 적층되기 때문에, 품질에는 많은 관심을 기울이지 않았다.

결정에는, 일반적으로 결정성장중 형성된 두 종류의 점결함(point defects)이 있는데, 즉, 하나는 공공(vacancy)이고, 다른 하나는 자기 격자간 원자(self interstitial atom)(격자간-Si)이다. 상기 결함들 중, 실리콘 원자의 부족(missing)에 기인한 함몰(depressions), 공극(voids), 등이 지배적으로 존재하는 영역은, V-영역으로 불리운다. 과잉 실리콘 원자의 집합(aggregations)과 같은 과잉 실리콘 원자 및 자기 격자간 원자의 존재에 기인하여 유발된 전위(dislocation)가 지배적인 영역은, I-영역으로 불리운다. 상기 V-영역에는, 공극에서 유래된 것으로 간주되는 그로운-인 결함(grown-in defects), 즉, FPD, LSTD, 및 COP와 같은 공극-형 점결함(void-type point defects)의 집합이 고밀도로 존재한다. 상기 I-영역에는, 전위루프(dislocation loops)에서 유래된 것으로 간주되는 L/D(격자간 전위루프의 단축: LSEPD, LFPD 등)결함들이 저밀도로 존재한다.

결정 내에서 상기 V-영역과 I-영역 사이의 경계는, 결정성장속도 F[mm/min]와 결정성장 계면의 부근에서 결정성장축 방향에 따른 온도구배 G[℃/mm]의 비, F/G(G는 실리콘의 융점인 1412℃와 1400℃ 사이의 온도차이인 12℃를, 축 방향에 따라 1400℃와 1412℃인 점들 사이의 거리[mm]로 나누어 얻어진 값이다)에 의해 결정된다. 이러한 F/G가 특정 값을 초과하면 결정은 V-영역이 되고, F/G가 특정 값 이하이면 결정은 I-영역이 된다.

일반적으로, 결정성장축 방향에 따른 온도구배 G는 결정성장 계면에서 경방향(radial direction)에 따른 분포를 나타내는데, 결정의 중심에서 작아지고, 결정의 주연(periphery)에서는 보다 커지게 된다(도1 참조). 성장 결정에 있어서 결정성장속도는 경방향에 따라 일정하고, 경방향에 따른 F/G의 분포는 경방향에 따른 G 분포의 역이 되어야 한다. 만일 F/G가 전체 결정성장 계면에 대하여 특정 값을 초과하면, 전면(entire plane)에 대하여 I-영역이 존재하지 않는 웨이퍼를 제공하는 결정이 얻어지다. 그러나, 이것은, 점 결함들은 결정 표면에서 외방-확산(out-diffuse)하여 이 부분에서 제거될 수 있기 때문에, 최외 주연부(outermost periphery)의 20mm 이내에 있는 부분에 대한 것으로는 대게 간주될 수 없다. 예를 들어, 통상의 비저항(resistivity)(본 발명에서는 0.03Ω·cm 이상의 비저항)을 갖는 결정의 경우, 20mm 이내의 주연부(peripherial portion)를 제외한 전체 내부(entire inner portion)에 대하여 F/G가 0.18㎟/℃·min 이상이면, 전면에 V-영역을 제공하는 결정이 얻어질 수 있다. 역으로, 20mm 이내의 주연부를 제외한 전체 내부에 대하여 F/G가 0.18㎟/℃·min 이하이면, 전면에 I-영역을 제공하는 결정이 얻어질 수 있다.

상기한 바와 같은 그러한 상황 하에서, 앞으로 주류가 될 10인치 이상의 직경을 갖는 대직경 결정의 제조시, 결정의 중심과 주연 사이의 G 차이는 커지고, 성장속도 F는 고화잠열(solidification latent heat)의 증가에 의해 감소된다. 따라서, V-영역이 결정의 전역(full radius)에서 얻어지는 그러한 F/G를 얻는 것은 어렵게 된다. 이러한 이유로, I-영역과 V-영역은 웨이퍼 평면에서 공존하는 경향이 있고, 상업적으로 이용가능한 대부분의 대직경 웨이퍼들은 I-영역을 포함한다.

그런데, 현재 종종 에피-웨이퍼용 기판으로서 이용되는 비저항이 0.03Ω·cm 이하인 P-타입 저 비저항 웨이퍼들은, 작은 공유영역(covalent radius)에서 보론을 고농도를 함유한다. 따라서, 자기 격자간 원자들은 거기에 존재하기 쉽고, I-영역과 V-영역의 경계를 결정짖는 F/G값은 비저항 감소에 따라 커지게 된다. 그러므로, 상업적으로 이용가능한 P-타입 저 비저항 웨이퍼들의 대부분은, I-영역을 함유하는 것이다.

결정에 있어 보다 큰 직경과 에피-층의 성장을 위해 보다 낮은 온도를 이용하는 최근의 흐름에서, 10인치 이상의 직경을 갖는 대직경 결정을 포함하고, 그 위에 에피-층이 보다 낮은 온도에서 성장되는 에피-웨이퍼를 제조하는 것이 보다 잦아지게 된다.

그러한 상황하에서, 종래 웨이퍼상에서 관찰되지 않던 파티클들(particles)을 에피-웨이퍼상에서 발견하는 경우가 보다 잦아지게 되었다. 이러한 파티클들에 대한 연구는, 이러한 파티클들이, 기판으로 이용된 경면 웨이퍼 표면 상에서 고감도 파티클 측정법에 의해 감지되는 파티클들에 대응하는 것이며, AFM(원자간력 현미경) 등으로 관찰시 돌기(projections) 또는 파티클(이하, 그들은 또한 "돌기-상의 파티클(projection-like particles)"이라 말함)로서 관찰된 돌기상의 표면왜곡(projection type surface distortion)을 차지하는 것으로 드러내고 있다.

또한, 이들 돌기들은, 에피텍셜층이 증착될(deposited) 때 훨씬 커지고, 또한 통상의 파티클 등으로 감지될 수 있는 것으로 나타나고 있다. 또한, 다수의 이들 돌기들은, 종래에 적은 결함을 갖는 것으로 간주되어 온 I-영역에서 존재하는 것으로 발견되었다. 이들 돌기와 돌기-상의 파티클들은, 집적회로가 디바이스 제조공정에서 웨이퍼 표면상에 형성될 때, 와이어의 파손 등의 문제를 유발할 수 있다. 따라서, 그들은 디바이스 특성 및 디바이스의 신뢰성에 크게 영향을 미치므로, 그들의 존재는 에피-웨이퍼에서 요구되는 품질의 관점에서 수용될 수 없다.

본 발명은, 대직경 에피텍셜 실리콘 웨이퍼 및 그 제조방법, 그리고 에피텍셜 실리콘 웨이퍼용 기판에 관한 것이다.

도1은 결장성장 계면 직상의 평면에서, 전형적인 온도구배 G와 성장조건 F/G의 분포를 나타내는 그래프이다.

도2는 OSF 링이 P-타입 저 비저항 단결정에서 발생될 때, 성장 조건 F/G/의 비저항 의존성을 나타내는 예시도이다.

도3은 본 발명에서 이용된 HMCZ법에 따른 개략적인 단결정 인상장치와 그 위의 열평형(heat balance)의 예시도이다.

도4(a)는 웨이퍼 표면의 주연부에서 I-영역을 갖는 웨이퍼 표면에 대해 수행된 고감도 파티클 측정의 결과를 나타내는 도면이다.

도4(b)는 웨이퍼 표면의 주연부에서 I-영역을 갖는 웨이퍼 표면상에 형성된 에피텍셜 막의 표면에 대해 수행된 고감도 파티클 측정의 결과를 나타내는 도면이다.

도5는 도4(a)에 나타난 본 발명의 연마 실리콘 웨이퍼의 주연부에서 관찰된 파티클의 AFM에 의해 관찰된 돌기의 예를 나타내는 결과도이다.

도6은 도4(b)에 나타난 에피텍셜 실리콘 웨이퍼에서 관찰된 파티클들의 AFM에 의해 관찰된 돌기의 예를 나타내는 결과도이다.

도7(a)는 I-영역을 함유하지 않는 본 발명의 웨이퍼 표면에 대해 수행된 고감도 파티클 측정의 결과를 나타내는 도면이다.

도7(b)는 I-영역을 함유하지 않는 본 발명의 웨이퍼 표면상에 형성되 에피텍셜 막의 표면에 대해 수행된 고감도 파티클 측정의 결과를 나타내는 도면이다.

본 발명은, 상기한 바와 같은 문제들의 관점에서 수행된 것으로, 본 발명의 주목적은, 대직경의 단결정으로부터 전체 표면에 I-영역을 갖지 않는 웨이퍼를 형성하고, 그 위에 에피텍셜 층을 증착함으로써, 에피텍셜 웨이퍼의 에피-층 표면상에 돌기-상의 파티클이 없는 고품질의 에피텍셜 웨이퍼를 제공하는 것이고, 또한 전면에 I-영역이 없는 대직경의 단결정을 양호한 수율 및 고생산성으로 제조함으로써, 에피-웨이퍼의 생산성을 개선하고 비용저감을 실현하는 것이다.

본 발명은 상기한 목적을 달성하기 위해 수행되었다. 본 발명의 첫째면에 따르면, 에피텍셜 층상에 크기가 100nm 이상이고 높이가 5nm 이상인 돌기가 없는 에피텍셜 실리콘 웨이퍼가 제공된다. 그러한 에피텍셜 실리콘 웨이퍼는 대체적으로, 그것의 에피-층 상에, 웨이퍼의 품질에 해가 되는 상기한 바와 같은 크기의 돌기 또는 돌기-상의 파티클을 갖지 않는다. 그러므로, 디바이스 제조공정중 와이어의 파손에 대한 우려가 거의 없어서, 디바이스 특성 및 디바이스의 신뢰성에 악영향을 미치지 않는 고품질의 에피텍셜 웨이퍼가 제공될 수 있다.

본 발명의 두번째 면에 의히면, 에피텍셜 실리콘 웨이퍼를 제조하는 방법이 제공되는데, 크기가 100nm 이상이고 높이가 5nm 이상인 돌기가 없는 상기 실리콘 웨이퍼가, 에피텍셜 기판용 실리콘 웨이퍼로서 이용된다.

크기가 100nm 이상이고 높이가 5nm 이상인 돌기가 없는 상기 실리콘 웨이퍼를 상기한 바와 같이 에피텍셜 기판용으로 이용하면, 에피텍셜 성장후 그것의 에피-층 상에 디바이스 특성을 열화시키는 크기가 100nm 이상이고 높이가 5nm 이상이인 돌기 또는 돌기-상의 파티클이 없는 고품질의 에피텍셜 실리콘 웨이퍼를 제조할 수 있다.

또한, 본 발명의 셋째 면에 따르면, I-영역을 함유하지 않는 단결정이 에피텍셜 기판용 실리콘 웨이퍼로서 이용되는 에피텍셜 실리콘 웨이퍼를 제조하는 방법이 제공된다.

에피텍셜 층 위에서 많은 돌기를 유발하는 원인인 I-영역을 함유하지 않는 단결정으로부터 웨이퍼를 절출하고, 전체 표면에 I-영역이 없는 실리콘 웨이퍼를 상기한 바와 같이 에피텍셜 기판에 이용하면, 크기가 100nm 이상이고 높이가 5nm 이상인 돌기가 에피텍셜 층 위에 없는 고품질의 에피텍셜 실리콘 웨이퍼를 제조할 수 있다.

또한, 본 발명의 넷째 면에 따르면, 실리콘 단결정이 쵸크랄스키법에 의해 육성될 때, I-영역을 함유하지 않는 실리콘 단결정 잉곳이 육성되고, 에피텍셜 층이 단결정 잉곳으로부터 절출되고 전면에 I-영역을 함유하지 않는 실리콘 웨이퍼 상에 증착되는 에피텍셜 실리콘 웨이퍼의 제조방법이 제공된다.

실리콘 단결정이 CZ법에 의해 육성될 때, I-영역을 함유하지 않는 실리콘 단결정이 육성되고, 상기 단결정 잉곳으로부터 절출되고 상기한 바와 같이 전면에 I-영역을 함유하지 않는 실리콘 웨이퍼 상에 에피텍셜 층이 증착되면, 거의 대체적으로 돌기 또는 돌기-상의 파티클이 에피텍셜 층상에서 유발되지 않아서, 고품질의 에피텍셜 실리콘 웨이퍼가 제조될 수 있다.

상기 방법에서, 상기 실리콘 단결정이 쵸크랄스키법에 의해 육성될 때, 자기장(magnetic field)이 인가될 수 있다.

상기한 바와 같이 자기장을 인가함으로써, 자력선(magnetic line)에 대해 횡방향(transverse direction)으로 실리콘 융액이 대류하는 것을 억제하여, 실리콘 융액 내의 온도구배를 보다 크게 할 수 있다. 따라서, 보다 높은 결정성장속도를 실현하는 것이 가능하게 된다.

상기 방법에서, 0.18㎟/℃·min인 실리콘 단결정의 성장조건 F/G[㎟/℃·min](F는 결정성장속도[mm/min], G는 단결정 성장 계면 부근에서 결정성장 축방향에 따른 온도구배[℃/mm])을 이용함으로써, 비저항이 0.03Ω·cm 이상이고, 경방향을 따른 결정내 전면에 대해 V-영역을 제공하는 단결정 잉곳이 육성될 수 있다.

제조되는 단결정이 0.03Ω·cm 이상의 비저항을 갖을 때, 상기한 바와 같이 0.18㎟/℃·min 이상의 성장 조건 F/G로 단결정이 육성되면, 전면에서 V-영역을 제공하는 단결정 잉곳이 육성될 수 있고, 대체적으로 거의 돌기-상의 파티클을 갖지 않는 에피텍셜 실리콘 웨이퍼가, 상기 단결정 잉곳으로부터 절출되고 전면에 V-영역을 갖는 실리콘 웨이퍼 상에 에피텍셜 층을 증착함에 의해 제조될 수 있다.

또한, 다음 식을 만족시키는 실리콘 단결정의 성장조건 F/G를 이용함으로써, 0.03Ω·cm 이하의 낮은 비저항과 전면에 V-영역을 갖는 P-타입 단결정 잉곳이 육성될 수 있다.

F/G 〉 720·ρ²- 37·ρ + 0.65

상기 식에서, ρ[Ω·cm]는 단결정의 비저항이고, F[mm/min]는 단결정 성장 속도이고, G[℃/mm]는 단결정 성장 계면 부근에서 결정성장축 방향에 따른 온도구배이다.

제조되는 단결정이 0.03Ω·cm 이하의 비저항을 갖는 P-타입 결정일 때, 제조되는 단결정의 비저항의 함수로서 표현되는 F/G가 상기 식을 만족하는 성장 조건 으로 단결정이 성장되면, 결정의 경방향에 따른 전체 평면에 V-영역을 갖는 결정 잉곳이 육성될 수 있고, 상기 단결정 잉곳으로부터 절출되고 전면에 V-영역을 갖는 실리콘 웨이퍼 상에 에피텍셜 층을 증착함으로써, 거의 대체적으로 돌기-상의 파티클이 없는 에피텍셜 실리콘 웨이퍼가 제조될 수 있다.

상기 방법에서, 단결정은, 중심 자기장 강도가 500~6000가우스인 수평 자기장을 인가하여 제조된다.

상기 MCZ법에서, 500~6000가우스의 중심 자기장 강도로 수평 자기장을 인가함으로써, 도가니 내 실리콘 융액의 수직 대류를 효과적으로 억제하여 증발된 산소의 양은 결정 부근에서 억제된다. 따라서, 결정의 경방향에 따른 평면내의 산소 농도 분포는 보다 균일해지고, 결정의 변형을 유발하지 않고 결정성장을 보다 고속으로 실현할 수 있다. 또한, 수직 대류가 억제되기 때문에, 결정아래의 실리콘 융액의 온도구배(dT/dZ)m는 작아지고, 이에 따라 성장속도는 높아질 수 있다.

더욱이, 경방향에 따른 온도구배 G의 분포의 적어도 일부에서 3.0℃/mm 이상의 온도구배를 갖는 부분을 만들 수 있는 로의 내부구조를 이용하는 것이 바람직하다.

상기한 범위 내에서 F/G를 얻기 위해서, 낮은 G를 제공하는 로의 내부구조를 이용하는 것은 용이하다. 그러나, 그것은 생산성의 저하를 이끈다. 반대로, 상기한 바와 같이, 경방향에 따른 온도구배 분포의 적어도 일부에서 3.0℃/mm 이상의 온도구배 G를 갖고, 웨이퍼의 전체 표면에서 V-영역을 제공하는 F/G를 주는 성장속도 F가 있는 부분을 만들 수 있는 로의 내부구조가 이용되면, 생산성의 저하를 막을 수 있다.

또한, 상기 방법에서, 단결정 성장동안 10rpm 이하의 결정회전을 이용하는 것이 바람직하다.

상기 전체 웨이퍼 표면에서 V-영역을 얻기 위해서, 보다 높은 성장속도를 이용하는 것이 바람직하다. 그러나, 보다 높은 성장속도 F는 결정의 변형을 유발할 수 있다. 이러한 변형을 억제하기 위해서, 보다 낮은 결정 회전속도(crystal rotation rate)를 이용하는 것이 효과적이다. 그러나, 그것은 결정 성장 계면내에서 산소농도의 불균일함(unevenness)을 유도할 수 있기 때문에, 보다 낮은 결정회전속도는 일반적으로 바람직하지 않다. 특히, 디바이스 제조공정에서 그것은 웨이퍼의 휨(warp)을 유발하여, 심각한 문제로 이끌 수 있다. 그러나, 본 발명에서는, 수평 자기장이 인가되어 수직 대류가 억제되기 때문에, 결정회전속도가 느리더라도, 평면내 산소 농도 분포는 지나치게 열화되지 않고, 결정의 변형을 유발하지 않고 보다 높은 성장 속도가 이용될 수 있다.

또한, 본 발명에 따르면, 단결정의 제조시 직경이 250mm(10인치) 이상인 대직경 단결정 잉곳을 제조하는 것이 가능해진다.

상기 단결정 성장 조건이 본 발명에 따라 만족되면, 10인치 이상의 직경을 갖는 단결정이 비교적 쉽게 성장될 수 있어서, 단결정이 경방향에 따른 전면에서 V-영역을 갖을 수 있고, 에피-웨이퍼 상에서 돌기의 발생이 방지될 수 있다.

또한, 본 발명의 에피텍셜 실리콘 웨이퍼는, 상기 제조방법에 의해 제조되는 것을 특징으로 하는 에피텍셜 실리콘 웨이퍼이다.

상기한 바와 같이, 본 발명의 방법에 의해 얻어진 에피텍셜 실리콘 웨이퍼는, 에피-층 상에서 크기가 10nm 이상이고 높이가 5nm 이상인 돌기를 갖지 않는 고품질의 에피텍셜 실리콘 웨이퍼로 될 수 있어서, 디바이스 특성 및 신뢰성에 나쁜 영향을 미치지 않는다.

또한, 본 발명의 에피텍셜 실리콘 웨이퍼용 기판은, 상기 제조방법으로 제조되고, 평면내에 10% 이하의 산소농도분포를 갖는 것을 특징으로 하는 에피텍셜 실리콘 웨이퍼용 기판이다.

본 발명의 방법에 의해 얻어진 에피텍셜 실리콘 웨이퍼용 기판은, 상기한 바와같이 평면(plane)에서 10% 이하의 낮은 산소 농도분포를 갖기 때문에, 디바이스의 특성 및 신뢰성에 나쁜 영향을 미치지 않는 고품질의 에피텍셜 실리콘 웨이퍼용 기판이 될 수 있다.

상술한 바와 같이, 본 발명에 의하면, 단결정의 경방향에 따른 전체 평면에 I-영역을 함유하지 않고, 그것이 에피-웨이퍼로 가공될 때, 에피텍셜 웨이퍼 기판용 실리콘 단결정에 적합한 질적 특성인 돌기(돌기-상의 산란)를 발생시키지 않는 고품질의 실리콘 단결정이 향상된 수율 및 생산성으로 제조될 수 있어서, 단결정에 대한 제조비용의 현저한 저감을 이룰 수 있다.

이것은 미래 주류가 될 것으로 예측되는 대직경 에피-웨이퍼에 적합한, 또는 현재 주류를 이루는 낮은 비저항의 단결정으로서 적합한 실리콘 단결정을 제공할 수 있도록 한다. 따라서, 돌기 또는 돌기-상의 파티클을 갖지 않는 고품질의 에피텍셜 실리콘 웨이퍼가 저비용으로 제공될 수 있어서, 디바이스 제조의 수율과 디바이스의 특성 및 신뢰성이 현저히 개선될 수 있다.

이하, 본 발명이 상세히 설명될 것이다. 그러나, 본 발명은 그 설명에만 제한되지 않는다.

에피텍셜 웨이퍼의 에피-층 성장에 대한 본 발명의 발명자들의 연구과정에서, 종래 웨이퍼상에서 관찰되지 않았던 파티클들이 에피-웨이퍼상에서 발견되는 횟수가 보다 많아졌다. 이러한 파티클들은 고감도 파티클 측정법에 의해 기판으로 사용된 경면 웨이퍼 표면상에서 감지된 파티클인 것이며, AFM(원자간력 현미경) 등에 의해 관찰된 돌기 또는 돌기-상의 표면 왜곡을 차지하는 것으로, 연구는 밝혀내고 있다.

파티클로 관찰된 돌기 또는 돌기-상의 표면 왜곡이 발생되는 영역에 대한 상세한 조사를 통해, 그러한 영역은 기판으로서 사용된 실리콘 웨이퍼의 단결정 육성 동안 발생된 I-영역의 분포에 대응하는 것으로 발견되었다. 즉, 단결정의 직경이 커짐에 따라, 단결정 성장속도는 감소되어 I-영역은 결정에서 발생되기 쉽게 된 것이고, 이에 따라 파티클들은 에피-웨이퍼상에서 관찰되게 된 것으로 간주된다. 또한, 파티클 카운터를 이용한 고감도 측정법에 의해, 이러한 I-영역을 갖는 그러한 기판 웨이퍼의 관찰은, 파티클들이 I-영역에서 유사하게 감지된 것으로 드러내었다. 고감도 측정법(high sensitivity measurement method)은, S/N 비의 개선으로 인해, 종래 감지 한계의 약 1/4 수준에서도 산란광 강도를 감지할 수 있는 측정법이다. 따라서, I-영역을 함유하지 않는 기판 웨이퍼는 에피텍셜 기판용 실리콘 웨이퍼로서 적절한 것을 알았다.

반면에, 디바이스의 특성 및 신뢰성에 대한 에피-층 상의 돌기 또는 돌기-상의 파티클의 영향이 조사되었다. 그 결과, 크기가 100nm 이하이고 높이가 5nm 이하인 파티클이 있으면, 그들은 전혀 영향을 미치지 않는 것을 알았다. 따라서, 상기-한정된 크기 보다 큰 사이즈로 돌기 또는 돌기-상의 파티클을 함유하지 않는 실리콘 웨이퍼가 에피-웨이퍼의 기판으로서 사용되면, 고품질의 에피텍셜 실리콘 웨이퍼가 얻어진다.

I-영역을 함유하지 않고 큰 돌기들을 갖지 않는 그러한 웨이퍼를 제조하기 위해서, 단결정 성장조건 F/G가 결정의 경방향을 따라 어떤 점에서 선정된 값을 초과하도록 F 및 G 를 제어할 수 있다.

예를 들어, 0.03Ω·cm 이상의 비저항을 갖는 결정에서, F/G의 값은 0.18㎟/℃·min 이상으로 제어될 수 있다. 그로운-인 결함을 저감하기 위해 G가 특별히 낮게 제어된 핫존이 아닌 통상적으로 사용된 핫존(hot zone)에서, G는 결정 중심에서는 2.5~4.5℃/mm이고 최외 주연에서 20mm의 거리에 있는 주연부에서는 3.0~6.0℃/mm이다. 그러므로, 상기 F/G를 만족시키기 위해서, F는 적어도 0.55~1.1mm/min이 되어야 함을 알 수 있다. 그러나, 직경이 10인치 이상인 대직경 결정에서는, 실리콘 융액의 결정화 동안 발생된 고화 잠열이 커지기 때문에, 가능한 성장속도는 낮춰지고 상기한 바와 같은 그러한 성장 속도를 얻는 것은 불가능해진다.

또한, 종종 에피-웨이퍼 기판으로서 현재 사용되는 0.03Ω·cm 이하의 비저항을 갖는 P-타입 저 비저항 단결정에서, 웨이퍼의 전체 표면에서 V-영역을 얻기 위하여, 실험결과에 기초하여, F/G는 단결정의 비저항ρ[Ω·cm]의 함수로서 다음식을 만족시켜야 하는 것으로 밝혀졌다(도2 참조).

F/G 〉 720·ρ²- 37·ρ + 0.65

상기 식에서, F[mm/min]는 단결정 성장속도이고, G[℃/mm]는 단결정 성장 계면 부근에서 결정성장축 방향에 따른 온도구배이다.

그러므로, G가 주연부로부터 20mm의 거리에 있는 주변 부분에서 4.0℃/mm이면, ρ가 0.015Ω·cm일 때 F 〉 1.03mm/min이어야하고, ρ가 0.010Ω·cm일 때 F 〉 1.41mm/min이어야 하고, ρ가 0.007Ω·cm일 때 F 〉 1.71mm/min이어야 하고, 그리고 ρ가 0.005Ω·cm일 때 F 〉 1.93mm/min이어야 한다. 그러한 높은 성장속도는 쉽게 얻어질 수 없다.

한편, 상기 식을 만족시키기 위해서, 핫존을 변경하여 G를 낮추거나, 요구되는 F/G 를 얻기 위해 보다 높은 성장속도를 이용할 필요가 있다.

그러나, 핫존을 변경하여 G를 낮추는 것은, 가능한 성장속도의 감소를 유발하여 생산성의 저하를 초래하므로, 바람직하지 않다.

따라서, 본 발명에 의하면, 상기 문제는, 최외 주연으로부터 20mm의 거리에 있는 주연부에서 G가 3.0℃/mm이상인 종래 핫존을 유지하는 동안 보다 높은 성장 속도를 이용함에 의해 해결된다.

본 발명에 따르면, 보다 높은 성장속도를 실현하는데, 수평 자장인가 CZ법(HMCZ법)과 저속 결정회전이 이용된다. 상기 CZ법에서 가능한 결정성장속도 Vmax는 성장 결정의 열평형에 의해 결정된다.

결정내로 들어가는 열의 양(heat quantity)은, 실리콘 융액으로부터 결정으로 들어가는 열의 양 Hin과 실리콘이 액체에서 고체로 상변화할 때 발생되는 고화 잠열 Hsol로 구성된다. 성장 결정의 부근에서 열평형에 대해, 결정으로부터 방출되는 열의 양 Hout은 Hin+Hsol의 합과 같은 것으로 간주된다. Hin은 축방향을 따라 결정 밑의 실리콘 융액의 온도구배(dT/dZ)m에 비례하고, Hsol은 결정성장속도 F에, 그리고 Hout은 결정 성장 계면 직상의 결정의 온도구배 G에 비례하는 것으로 간주된다(도3 참조).

Hsol은, 결정성장속도가 빨라짐에 따라 보다 커지기 때문에, 가능한 성장속도를 개선하기 위해서, Hout은 보다 크게 Hin은 보다 작게할 필요가 있다. 이러한 관점에서, 본 발명의 목적은 핫존의 변화없이, 즉 G를 변화시키지 않고, 성장속도를 개선함으로써 I-영역이 없는 결정을 성장시키는 것이기 때문에, Hout은 고정된다. 따라서, Hin을 보다 작게할 필요가 있다.

다음, 본 발명에 의하면, 자기장이 사용된다. 특히, 수평 자기장의 인가는 축방향에 따른 결정 밑 실리콘 융액의 온도구배(dT/dZ)m를 보다 작게 하여, Hin을 보다 작게 한다(후미오 시무라 참조; 반도체 실리콘 결정 기술, 1989). 또한, 자기장을 인가함으로써, 경방향에 따른 실리콘 융액의 온도구배(dT/dX)m가 보다 커질 수 있어서, 결정이 높은 성장속도로 성장될 때 발생하는 도가니 벽으로부터의 고화(solidification)는 방지될 수 있다(1986, 7, 니케이 마이크로디바이스 참조). 이러한 효과로, Fmax의 상한을 높일 수 있다. 그러나, 상기 한정된 성장속도는 이러한 효과들로만 얻어질 수 없다.

즉, 성장속도를 높게 하면, 결정의 변형이 발생할 수 있다. 상기 변형을 억제하기 위해서, 결정회전을 낮추는 것이 효과적이다. 그러나, 결정회전을 낮추는 것은 결정성장 계면에서 산소의 농도를 불균일을 유발한다. 평면에서의 그러한 산소농도의 불균일은, 디바이스 제조공정중 웨이퍼의 휨과 같은 문제를 유발하므로, 산업생산에 부적합하다. 이러한 불균일(uneveness)은, 성장 결정의 부근에서 증발에 기인한 실리콘 융액에서 산소농도의 저감에 의해 유발된다. 종래 CZ법에서, 중심과 주연부 사이에서 산소농도의 그러한 불균일은, 결정 회전에 의해 유발된 강제 대류에 의해 강하게 제거된다(W.Zulehner et al.참조; 크리스탈, Vol. 8, 1982 등).

그러나, 자장이 인가되면, 자력선에 대해 횡방향에 따른 대류가 억제되는 것으로 알려져 있다. HMCZ법에서, 수직 대류(vertical convection)는 횡자력선에 의해 억제된다. 이러한 이유로, 경계 확산 층의 두께는 통상의 CZ법에서와 같이 주연 부에서 얇아지지 않는다. 그러므로, 결정 회전이 낮춰지더라도, 평면에서 산소농도의 분포는 지나치게 열화되지 않는다. 따라서, 보다 낮은 결정 회전이 사용될 수 있고, 결정의 변형을 유발하지 보다 높은 성장 속도가 않고 실현될 수 있다.

본 발명에 의하면, 500~6000가우스의 중심 자기장강도를 갖는 수평 자기장이 사용되고, 단결정의 성장중 결정회전은 10rpm 이하로 제어된다. 이러한 특성들로 인하여, 실리콘 융액의 수직 대류는 효율적으로 억제되고, 결정회전이 낮춰질 때 관찰되는 결정성장 계면에서 중심부분과 주연부 사이의 산소농도의 불균일은 개선된다. 따라서, 결정의 변형을 유발하지 않고 보다 빠른 결정성장 속도를 실현할 수 있다.

상술한 접근을 이용함으로써, 보다 빠른 결정성장속도가 얻어질 수 있다. 이것은, 에피-웨이퍼 기판에 바람직하지 않은 I-영역을 함유하지 않고, 웨이퍼의 전체 표면에 V-영역을 제공하며, 큰 돌기를 제공하지 않는 실리콘 단결정의 생산을 양호한 수율 및 높은 생산성으로 가능하게 한다.

이하, 본 발명은 첨부된 도면을 참고하여 보다 상세히 설명될 것이다.

먼저, 본 발명에서 사용된 HMCZ법에 의한 단결정 인상용 장치의 예시 구조가 도3에 따라 설명될 것이다. 도3에 나타난 바와 같이, 단결정 인상용 장치(30)은, 인상챔버(31), 인상챔버(31)에 제공된 도가니(32), 도가지(32) 주위에 위치된 히터(34), 도가니(32)를 회전하기 위한 도가니-보지 샤프트(33) 및 그를 위한 회전 기구(미도시), 실리콘 종결정(5)을 보지하기 위한 씨드척(6), 씨드척(6)을 인상하기 위한 와이어(7), 및 와이어(7)를 회전 및 권취하기 위한 권치기구(미도시)로 구성된다. 상기 도가니(32)는 실리콘 융액(몰튼 금속)(2)을 수용하기 위한 내부 석영 도가니 및 외부 그라파이트 도가니로 구성된다. 또한, 삽입재료(35)는 히터(34)의 외부를 둘러싼다.

또한, 수평 자기장을 위한 마그넷(36)은, 실리콘 융액(2)의 대류를 억제하고 단결정의 안정한 성장을 위해, 수평 자기장을 실리콘 융액(2)에 적용하는 HMCZ법으로서 인상챔버(31) 외부에 수평 방향으로 설치된다.

이하, 상기 HMCZ법에 의한 상기 단결정 인상장치(30)에 의해 단결정의 성장방법이 설명될 것이다.

먼저, 고순도의 실리콘 폴리크리스탈 재료는, 융점(약 1420℃)보다 높은 온도로 가열함으로써, 도가니(32)에서 용융된다. 다음, 수평 자기장이 인가되고, 와이어(7)를 풀어냄으로써, 종결정(5)의 선단은 대략 중심부분에서 융액(2)의 표면에 접촉 또는 침지된다. 다음, 도가니-보지 샤프트(33)는 임의의 방향으로 회전되고, 종결정(5)은, 단결정의 성장을 시작하기 위해 와이어를 회전시키면서 와이어(7)을 감아올림으로써 동시에 위로 인상된다. 그 후, 대략 원주형상(columnar shape)으로 단결정 잉곳(1)이 인상속도 및 온도를 적절히 제어함에 의해 얻어질 수 있다.

단결정 성장속도 F[mm/min]와 대략 원주형상의 단결정 잉곳(1)의 인상중 단결정 성장 계면 부근에서 결정성장축 방향에 따른 온도구배 G[℃/mm]로 표현되는 F/G[㎟/℃·min]를 적절히 제어함으로써, I-영역을 함유하지 않는 단결정이 얻어질 수 있다.

상술함 바와 같은 제조방법 및 장치로 제조된 실리콘 단결정이 본 발명의 HMCZ법의 적절한 조건하에서 성장되면, 웨이퍼로 가공될 때, 전면에 I-영역을 함유하지 않고, 에피텍셜 웨이퍼로 가공될 때 큰 돌기를 유발하지 않으며, 높은 성장 속도에도 불구하고 거의 변형이 없는 단결정 잉곳을 얻을 수 있다.

본 발명의 에피텍셜 실리콘 웨이퍼에 대해서, 표면상에 돌기 또는 돌기-상의 파티클로 관찰된 표면 왜곡이 없는 에피텍셜 실리콘 웨이퍼는, 경방향에 따라 전면에 I-영역을 함유하지 않는 단결정 잉곳으로부터 절출된 웨이퍼로부터 경면 웨이퍼를 제조, 예를 들어, 종래 CVD 기술에 의해 기판으로서 웨이퍼 상에 에피텍셜 막을 증착시킴에 의해 제조함으로써 얻어질 수 있다.

CVD 기술에 의한 실리콘 에피텍셜 성장은, 예를 들어, 실리콘을 함유하는 원료 가스를 반응 로내에 캐리어 가스(통상 H₂)와 함께 투입하고, 열분해(pyrolysis)에 의해 제조된 Si의 증착이나 1000℃ 이상의 상승된 온도로 가열된 실리콘 기판상에서 환원함으로써 수행된다. 원료 가스로는, SiCl₄, SiHCl₃, SiH₂Cl₃및 SiH₄의 4종류의 화합물이 통상 이용된다. 반응온도에 있어서, SiCl₄의 경우, H₂에 의한 수소환원(hydrogen reduction)을 위해 1150~1200℃만큼 높아야 한다. 화합물에서 염소의 비율이 감소함에 따라, 반응온도는 낮추어져, SiH₄의 경우, 열분해 반응에 의해 1000~1100℃에서 성장이 수행될 수 있다.

에피텍셜 성장장치로는, 수평 타입의 로, 수직(디스크) 로, 바렐 타입의 로, 단일 웨이퍼 가공로 등이 이용된다. 그러나, 대직경의 실리콘 기판의 사용으로, 생산성과 막 두께의 균일성 및 비저항을 향상시키기 위해, 동시에 다수의 웨이퍼가 처리되는 배치 타입의 공정에서 웨이퍼가 하나씩 가공되는 단일 웨이퍼 공정으로 주류가 이행되고 있다.

본 발명은 다음 상세한 설명을 참고로 설명될 것이다.

그러나, 본 발명은 이들에 한정되는 것은 아니다.

다음 테스트는, 대직경의 실리콘 웨이퍼상에 에피텍셜 층이 성장될 때, 어떤 종류의 조건이 돌기 또는 돌기-상의 파티클 발생을 방지할 수 있는가를 확인하기 위해, 먼저 수행된다.

(테스트 1)

최외 주연으로부터 20mm의 거리에서 F/G가 0.155㎟/℃·mm인 성장조건하에서, 직경이 8인치인 단결정 잉곳을 인상하여, 그것이 8~12Ω·cm 범위의 비저항을 갖도록 하고, 그것의 거의 전체 표면에서 I-영역을 갖는 웨이퍼를 상기 잉곳으로부터 제조하였다(이하, W-1으로 언급됨). 또 다른 단결정 잉곳을 최외 주연으로부터 20mm의 거리에서 F/G가 0.239㎟/℃·mm인 성장조건하에서 인상하고, 그것의 전체 표면에서 거의 I-영역을 갖지 않는 웨이퍼를 상기 잉곳으로부터 제조하였다(이하, W-2로 언급됨).

G의 계산을 위해, 예를 들어, 실리콘의 융점인 1412℃, 및 1400℃ 사이의 거리를 계산하도록 FEMAG(F.Dupret,P.Nicodeme, Y. Ryckmas, P. Wouters와 M.J.Crochet,Int.J.Heat Mass Transfer, 33, 1849(1990))로 불리는 글로벌 연전달 분석 소프트웨어를 이용하고, 그 차이에 의해 얻어진 12℃를 나누어 얻어진 값을 G(℃/mm)로서 이용하였다.

이러한 웨이퍼들을 고감도의 파티클 카운터를 이용하여 관찰한 결과, W-1의 I-영역에 대응되는 주연부에서 매우 작은 파티클의 산란(scattering)이 감지되었다[도4(a)참조]. 이들을 AFM에 의해 조사하면, 그들은 돌기로 알려졌다[도5 참조]. 두께가 2㎛인 에피텍셜 층을 그 위에 증착할 때, 파티클들은, 매우 작은 파티클 산란이 관찰되었던 위치와 같은 위치에서 관찰되었다[도4(b)참조]. 이들은 또한, AFM를 이용함에 의해 돌기로 판단되었다(도6 참조). 그들은 100nm~1000nm 만큼 큰 크기와 5nm~20nm 만큼 큰 높이를 가졌다.

반면에, W-2에서는, 파티클들이 웨이퍼 전체 표면에서 고밀도로 관찰되었지만, 대체적으로 돌기 상의 파티클들은 관찰되지 않았다[도7(a) 참조]. 에피텍셜 층이 그 위에 증착될 때, 대체적으로 파티클들은 관찰되지 않았다[도7(b) 참조]. AFM에 의해 관찰되더라도 돌기들은 확인되지 않았다.

이러한 테스트의 결과로부터, 전체 표면에 I-영역을 함유하지 않는 실리콘 웨이퍼가 에피텍셜 웨이퍼용 기판으로서 이용되면, 에피텍셜 층이 웨이퍼 표면상에서 성장된 후에도 돌기 또는 돌기-상의 파티클들이 웨이퍼 표면상에서 발생되지 않는 것을 알았다. 이러한 결과에 기초해서, 보다 큰 직경의 웨이퍼들에 대하여 적절한 품질을 얻기 위한 제조조건이 설립되었다.

(실시예 1)

직경이 12인치이고 비저항이 약 10Ω·cm인 단결정을, 중심 자기장 강도가 4000가우스인 수평 자기장이 인가되는 HMCZ법에 의해, 7.0rpm의 결정회전으로 직경이 28인치인 도가니로부터 육성하였다. 이 경우에 사용된 핫존은, 결정의 최외 주연으로부터 20mm의 거리에서 3.55℃/mm의 G를 제공하였다. 상기 결정은 0.99mm/min의 성장속도에서 육성되었다. 상기 F/G는, 결정의 최외 주연으로부터 20mm의 거리에서 0.279㎟/℃·mm였다.

웨이퍼-상의 시편이 이러한 단결정 잉곳으로부터 절출되었고, 그것의 중심 및 주연 위치(내부로 향한 부분을 따라 엣지로부터 10mm의 위치)에서 산소농도를 측정하였다. 평면에서의 산소농도분포는 (｜중심 농도 - 주연 농도｜/중심 농도) × 100(%)로 결정되었다. 그 결과, 평면에서의 산소농도분포는 5% 이하였다. 이러한 결정으로부터 절출된 상기 웨이퍼-상의 시편에서는 OSF링이 관찰되지 않았고, 이로 인해 I-영역을 함유하지 않는 결정이 얻어질 수 있다.

두께가 2㎛인 에피텍셜 층을 상기한 바와 같이, 1200℃ SiHCl₃+ H₂분위기의 조건하에서 실리콘 웨이퍼 상에 성장시켰다. 그것의 표면을 파티클 카운터로 조사한 결과, 에피-웨이퍼의 에피-층 상에서 어떠한 돌기 또는 돌기-상의 파티클도 관찰되지 않았다.

(비교예 1)

직경이 12인치이고 비저항이 약 10Ω·cm인 단결정이 자기장을 이용하지 않는 통상의 CZ법에 의해 성장되는 것을 제외하고는, 실시예 1과 같은 식으로 하여, 직경이 28인치인 도가니로부터 육성하였다. 이 경우, 성장속도의 상한은 약 0.61mm/min였고, 결정의 최외 주연으로부터 20mm의 거리에서 F/G는 0.172㎟/℃·mm였다.

이러한 결정으로 부터 절출된 웨이퍼-상의 시편에 대하여, I-영역 내에 존재하는 OSF(산화-유기 적층결함, oxidation-induced stacking fault)의 위치를 조사한 결과, 최외 주연으로부터 약 30mm의 위치에서 발견되었다. 그러므로, 웨이퍼의 주연부는 I-영역으로 구성된 것이 확인되었다. 또한, 평면 중 산소농도 분포는 약 12% 인 것으로 결정 및 발견되었다. 에피-층이 이러한 웨이퍼에 증착될 때, 큰 돌기들이 주연부에서 관찰되었다.

또한, OSF링의 출현은 결정내 산소농도에 의존하기 때문에, 상기한 바와 같은 그러한 평가에서, 잘못된 결론이 발생할 수 있다. 따라서, 이러한 평가에 사용된 결정의 산소농도는 13ppma 이상(JEIDA)으로 제어되고, 열처리는 1000℃에서 3시간 동안, 그리고 1150℃에서 100분 동안 수행되었다. 또한, 단일 열처리후 OSF 링이 감지되지 않으면, 평가전 1150℃에서 100분 동안의 열처리를 추가로 수행하였다. 두번의 열처리후 OSF링이 관찰되지 않으면, OSF링은 감지되지 않은 것으로 결정되었다.

(실시예 2)

직경이 8인치이고 비저항이 3Ω·cm 이하인 두 종류의 P-타입 저 비저항 결정들을 비저항을 각각 달리하여 준비하였다. OSF링의 위치와 성장조건 F/G 사이의 관계를 결정하기 위해, 비교예 1과 같은 식으로 하여, OSF 링에 대하여 이들 결정들을 평가하였다. 그 결과, OSF 링 외부에 존재하는 I-영역이 결정내로 들어가는 것을 방지하기 위하여, F/G는 다음식으로 표현되는 조건을 만족시켜야 하는 것을 알 수 있었다. 여기서, F/G는 비저항 ρ[Ω·cm]의 함수로서 정의된다(도2 참조).

F/G 〉 720·ρ²- 37·ρ + 0.65

상기 식에서, ρ[Ω·cm]는 단결정의 비저항이고, F[mm/min]는 단결정 성장속도이고, G[℃/mm]는 단결정 성장 계면 부근에서 결정성장축 방향에 따른 온도구배이다.

상기에 기초하여, I-영역을 함유하지 않는 결정을 다음과 같은 실험재료로서 준비하였다.

직경이 8인치이고 비저항이 0.015Ω·cm인 결정을, 결정의 최외 주연으로부터 20mm의 거리에서 3.74℃/mm의 G가 제공되는 핫존을 이용하여, 1.4mm/min의 성장속도에서 성장시켰다. 가스퓨전법(gas fusion method)에 의해 얻어진 평면중 산소농도 분포는 10% 이하였다. 0.015Ω·cm의 비저항에서, 필요한 F/G는 상기 식에 따라 0.257㎟/℃·mm였고, 이 실험에서 성장된 결정의 F/G는 최외 주연으로부터 20mm의 거리에서 0.374㎟/℃·mm였다. 이러한 결정으로부터 절출된 웨이퍼-상의 시편에서 OSF 링은 감지되지 않았다. 따라서, 전체 웨이퍼 표면은 V-영역으로 구성된 것이 확인되었다.

(실시예 3)

직경이 8인치이고 비저항이 0.008Ω·cm인 결정을, 결정의 최외 주연으로부터 20mm의 거리에서 4.33℃/mm의 G가 제공되는 핫존을 이용하여, 1.78mm/min의 성장속도에서 성장시켰다. 가스퓨전 법에 의해 얻어진 평면중 산소농도 분포는 10% 이하였다. 0.008Ω·cm의 비저항에서, 필요한 F/G는 상기 식에 따라 0.40㎟/℃·mm였다. 이 실험에서 성장된 결정의 F/G는 최외 주연으로부터 20mm의 거리에서 0.41㎟/℃·mm였다. 이러한 결정으로부터 절출된 웨이퍼-상의 시편에서 OSF 링은 감지되지 않았다. 따라서, 전체 웨이퍼 표면은 V-영역으로 구성된 것이 확인되었다.

상기한 바와 같이, 상기 식에 따라 계산된 F/G 초과 값이 사용되면, I-영역을 함유하지 않는 결정이 얻어지는 것이 확인되었다.

상기한 바와 같은 식으로, 이들 두 종류의 웨이퍼 상에 두께 2㎛의 에피텍셜 층을 성장시키면, 돌기 또는 돌기-상의 파티클은 에피-웨이퍼의 에피-층 상에서 관찰되지 않았다.

(비교예 2)

직경이 8인치이고 비저항이 0.014Ω·cm인 단결정을, 실시예 2의 핫존과 같이, 결정의 최외 주연으로부터 20mm의 거리에서 3.74℃/mm의 G가 제공되는 핫존을 이용하여, 1.0mm/min의 성장속도에서 성장시켰다. 0.014Ω·cm의 비저항에서, 필요한 F/G는 상기 식에 따라 0.273㎟/℃·mm였다. 그러나, 이 실험에서 성장된 결정의 F/G는 최외 주변으로부터 20mm의 거리에서 0.267㎟/℃·mm여서, 계산된 값 보다 작았다. 이러한 결정으로부터 절출된 웨이퍼-상의 시편에서, OSF 링은 최외 주변으로부터 25mm의 위치에서 감지되었다. 따라서, 주연부는 I-영역을 포함하는 것으로확인되었다.

상기 비교예 2는 F/G~ρ의 관계식을 얻기 위해 잇따라 수행된 실험들 중의 하나임을 나타낸다. 상기 관계식의 신뢰성은, 다른 조건들로 유사한 실험들을 반복함으로써 개선되는데, 그것은 실시예 2 및 실시예 3에 의해 증명될 수 있다.

본 발명은 상기한 실시형태에만 한정되지 않는다. 상기한 실시형태는 단순한 예시이고, 첨부된 청구범위에 기술된 것과 본질적으로 같은 구조를 갖고 유사한 작용 및 이점을 제공하는 것은, 본 발명의 범주내에 포함된다.

예를 들어, 상기 실시형태는 8인치 혹은 12인치 직경의 실리콘 단결정이 성장된 경우에 대해서 설명되었다. 그러나, 본 발명은 그들에 한정되지 않고, 또한, 예를 들어, 16인치 이상의 보다 큰 직경을 갖는 실리콘 단결정에도 적용될 수 있다.

상기한 바와 같이, 본 발명에 의해 에피텍셜 웨이퍼의 에피-층 표면상에 돌기-상의 파티클이 없는 고품질의 에피텍셜 웨이퍼를 제공함으로써, 에피-웨이퍼의 생산성을 개선하고 비용저감할 수 있다.

Claims

에피텍셜 층 위에 크기가 100nm 이상이고 높이가 5nm 이상인 돌기(projection)를 갖지 않는 에피텍셜 실리콘 웨이퍼.
크기가 100nm 이상이고 높이가 5nm 이상인 돌기를 갖지 않는 실리콘 웨이퍼가 에피텍셜 기판용 실리콘 웨이퍼로서 사용되는 에피텍셜 실리콘 웨이퍼의 제조방법
I-영역(I-영역은, 자기 격자간 원자(self interstitial atom)들이 공극에 비해 지배적인 영역을 의미함)을 함유하지 않는 단결정이 에피텍셜 기판용 실리콘 웨이퍼로서 이용되는 에피텍셜 실리콘 웨이퍼의 제조방법
실리콘 단결정이 쵸크랄스키법으로 육성될 때, I-영역을 함유하지 않는 실리콘 단결정 잉곳이 육성되고, 단결정 잉곳으로부터 절출되고 전체 평면에 I-영역을 함유하지 않는 실리콘 웨이퍼 상에 에피텍셜 층이 증착되는(deposited) 에피텍셜 실리콘 웨이퍼의 제조방법
제4항에 있어서, 상기 실리콘 단결정이 쵸크랄스키법에 의해 육성될 때 자기장이 인가되는 것을 특징으로 하는 에피텍셜 실리콘 웨이퍼의 제조방법
제4항 또는 제5항에 있어서, 비저항이 0.03Ω·cm 이상이고, 경방향에 따른 결정내 전면에 V-영역(V-영역은 자기 격자간 원자들에 비해 공극이 지배적인 영역을 의미)을 제공하는 단결정 잉곳은, 0.18㎟/℃·mm 이상의 성장조건 F/G[㎟/℃·mm](F[mm/min]는 단결정 성장속도이고, G[℃/mm]는 단결정 성장 계면 부근에서 결정축 방향에 따른 온도구배임)를 이용하여 육성되는 것을 특징으로 하는 에피텍셜 실리콘 웨이퍼의 제조방법.
제4항 또는 제5항에 있어서, 비저항이 0.03Ω·cm 이하이고, 전면에 V-영역을 갖는 P-타입의 단결정 잉곳은, 다음 식을 만족하는 실리콘 단결정의 성장조건 F/G를 이용하여 육성되는 에피텍셜 실리콘 웨이퍼의 제조방법

F/G 〉 720·ρ²- 37·ρ + 0.65

(상기 ρ[Ω·cm]는 단결정의 비저항)
제5항 내지 제7항 중 어느 한 항에 있어서, 인가된 자기장은, 중심 자기장 강도가 500~6000가우스인 수평자기장인 에피텍셜 실리콘 웨이퍼의 제조방법
제6항 내지 제8항 중 어느 한 항에 있어서, 경방향에 따른 온도구배 G의 분포중 적어도 일부에서 3.0℃/mm 이상의 온도구배 G를 갖는 부분을 만들 수 있는 로의 내부구조가 사용되는 에피텍셜 실리콘 웨이퍼의 제조방법
제4항 내지 제9항 중 어느 한 항에 있어서, 결정회전은 단결정의 성장 동안 10rpm 이하로 제어되는 것을 특징으로 하는 에피텍셜 실리콘 웨이퍼의 제조방법
제4항 내지 제10항 중 어느 한 항에 있어서, 직경이 250mm(10인치) 이상인 대직경의 단결정 잉곳이 단결정의 제조에서 제조되는 에피텍셜 실리콘 웨이퍼의 제조방법
제2항 내지 제11항 중 어느 한 항에 의한 제조방법에 의해 제조되는 에피텍셜 실리콘 웨이퍼
제2항 내지 제11항 중 어느 한 항에 의한 제조방법에 의해 제조되고, 평면중 산소농도분포가 10% 이하인 에피텍셜 실리콘 웨이퍼