JP2000219598A - エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 - Google Patents
エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板Info
- Publication number
- JP2000219598A JP2000219598A JP11023765A JP2376599A JP2000219598A JP 2000219598 A JP2000219598 A JP 2000219598A JP 11023765 A JP11023765 A JP 11023765A JP 2376599 A JP2376599 A JP 2376599A JP 2000219598 A JP2000219598 A JP 2000219598A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon wafer
- epitaxial
- region
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 110
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 107
- 239000010703 silicon Substances 0.000 title claims abstract description 107
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 title claims description 29
- 239000013078 crystal Substances 0.000 claims abstract description 209
- 238000000034 method Methods 0.000 claims abstract description 42
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 21
- 239000001301 oxygen Substances 0.000 claims description 21
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- 238000009826 distribution Methods 0.000 claims description 20
- 239000002245 particle Substances 0.000 abstract description 44
- 235000012431 wafers Nutrition 0.000 description 106
- 239000010410 layer Substances 0.000 description 30
- 230000002093 peripheral effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000000691 measurement method Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000007711 solidification Methods 0.000 description 4
- 230000008023 solidification Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000007500 overflow downdraw method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002438 flame photometric detection Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】
【課題】 面内全面にＩ領域を含まないウエーハを単結
晶から形成し、これにエピタキシャル層を積んで、エピ
層表面に突起あるいはパーティクルとして観察される突
起状の表面の歪みが存在しない高品質エピタキシャルウ
エーハを提供すると共に単結晶径方向の面内全面にＩ領
域を含まない単結晶を歩留りよく高生産性で製造し、エ
ピウエーハの生産性向上とコストダウンを図る。 【解決手段】 エピタキシャル層上に、大きさ１００ｎ
ｍ以上、高さ５ｎｍ以上の突起が存在しないエピタキシ
ャルシリコンウエーハおよびＣＺ法によってシリコン単
結晶を育成する際に、Ｉ領域を含まない単結晶棒を育成
し、該単結晶棒から切り出した面内全面にＩ領域を含ま
ないシリコンウエーハ上にエピタキシャル層を積むエピ
タキシャルシリコンウエーハの製造方法。
晶から形成し、これにエピタキシャル層を積んで、エピ
層表面に突起あるいはパーティクルとして観察される突
起状の表面の歪みが存在しない高品質エピタキシャルウ
エーハを提供すると共に単結晶径方向の面内全面にＩ領
域を含まない単結晶を歩留りよく高生産性で製造し、エ
ピウエーハの生産性向上とコストダウンを図る。 【解決手段】 エピタキシャル層上に、大きさ１００ｎ
ｍ以上、高さ５ｎｍ以上の突起が存在しないエピタキシ
ャルシリコンウエーハおよびＣＺ法によってシリコン単
結晶を育成する際に、Ｉ領域を含まない単結晶棒を育成
し、該単結晶棒から切り出した面内全面にＩ領域を含ま
ないシリコンウエーハ上にエピタキシャル層を積むエピ
タキシャルシリコンウエーハの製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、大直径エピタキシ
ャルシリコンウエーハおよびその製造方法並びにエピタ
キシャルシリコンウエーハ用基板に関するものである。
ャルシリコンウエーハおよびその製造方法並びにエピタ
キシャルシリコンウエーハ用基板に関するものである。
【０００２】
【従来の技術】現在製造されている演算素子やメモリー
等デバイスの多くは、チョクラルスキー法（ＣＺ法）に
より引上げられたシリコン単結晶からウエーハを製造
し、そのウエーハ面上に作製されている。これらのデバ
イスは、シリコンウエーハの極表層を利用して電気回路
を構成し、動作させている。この表層の品質向上、また
ラッチアップを防ぐ手法として、エピタキシャルシリコ
ンウエーハ（以下、エピウエーハということがある）が
しばしば使用される。
等デバイスの多くは、チョクラルスキー法（ＣＺ法）に
より引上げられたシリコン単結晶からウエーハを製造
し、そのウエーハ面上に作製されている。これらのデバ
イスは、シリコンウエーハの極表層を利用して電気回路
を構成し、動作させている。この表層の品質向上、また
ラッチアップを防ぐ手法として、エピタキシャルシリコ
ンウエーハ（以下、エピウエーハということがある）が
しばしば使用される。
【０００３】このエピウエーハは、ＣＺ法等により育成
されたシリコン単結晶から切り出されたウエーハにエピ
タキシャル層（以下、エピ層ということがある）を成長
させることによって作製される。今までエピウエーハに
おいては、エピ層を積むが故に、その基板となる鏡面シ
リコンウエーハの品質は軽視されてきた。
されたシリコン単結晶から切り出されたウエーハにエピ
タキシャル層（以下、エピ層ということがある）を成長
させることによって作製される。今までエピウエーハに
おいては、エピ層を積むが故に、その基板となる鏡面シ
リコンウエーハの品質は軽視されてきた。
【０００４】一般的に、結晶中では、結晶成長時に形成
される点欠陥が二種類あり、一つは空孔（Ｖａｃａｎｃ
ｙ）であり、もう一つは自己格子間原子（Ｉｎｔｅｒｓ
ｔｉｔｉａｌ−Ｓｉ）である。この内、シリコン原子の
不足から発生する凹部、空孔のようなものが優勢な領域
がＶ領域であり、シリコン原子が余分に存在することに
より発生する転位や余分なシリコン原子の塊等の自己格
子間原子が優勢な領域がＩ領域である。このＶ領域には
空孔タイプの点欠陥が集合したボイド起因とされている
ＦＰＤ、ＬＳＴＤ、ＣＯＰ等のグローンイン欠陥が高密
度に存在し、Ｉ領域には転位ループ起因と考えられてい
るＬ／Ｄ（格子間転位ループの略号、ＬＳＥＰＤ、ＬＦ
ＰＤ等）の欠陥が低密度に存在するとされている。
される点欠陥が二種類あり、一つは空孔（Ｖａｃａｎｃ
ｙ）であり、もう一つは自己格子間原子（Ｉｎｔｅｒｓ
ｔｉｔｉａｌ−Ｓｉ）である。この内、シリコン原子の
不足から発生する凹部、空孔のようなものが優勢な領域
がＶ領域であり、シリコン原子が余分に存在することに
より発生する転位や余分なシリコン原子の塊等の自己格
子間原子が優勢な領域がＩ領域である。このＶ領域には
空孔タイプの点欠陥が集合したボイド起因とされている
ＦＰＤ、ＬＳＴＤ、ＣＯＰ等のグローンイン欠陥が高密
度に存在し、Ｉ領域には転位ループ起因と考えられてい
るＬ／Ｄ（格子間転位ループの略号、ＬＳＥＰＤ、ＬＦ
ＰＤ等）の欠陥が低密度に存在するとされている。
【０００５】そして、結晶中でのＶ領域とＩ領域の境界
は、結晶成長速度Ｆ［ｍｍ／ｍｉｎ］と結晶成長界面近
傍の結晶成長軸方向の温度勾配Ｇ［℃／ｍｍ］（ここに
Ｇは、シリコンの融点１４１２℃から１４００℃までの
軸方向距離［ｍｍ］で温度差１２℃を割った数値であ
る）との比、Ｆ／Ｇによって決まる。このＦ／Ｇがある
一定値を越えた場合はＶ領域となり、この値を下回った
場合にはＩ領域となる。
は、結晶成長速度Ｆ［ｍｍ／ｍｉｎ］と結晶成長界面近
傍の結晶成長軸方向の温度勾配Ｇ［℃／ｍｍ］（ここに
Ｇは、シリコンの融点１４１２℃から１４００℃までの
軸方向距離［ｍｍ］で温度差１２℃を割った数値であ
る）との比、Ｆ／Ｇによって決まる。このＦ／Ｇがある
一定値を越えた場合はＶ領域となり、この値を下回った
場合にはＩ領域となる。
【０００６】一般に、結晶成長軸方向の温度勾配Ｇは、
結晶成長界面の径方向で分布を持ち、中心部で小さく、
結晶周辺部で大きい（図１参照）。育成中の結晶の成長
速度は径方向で一定であるため、Ｆ／Ｇの径方向分布は
Ｇの径方向分布の逆数状になる。結晶の成長界面全面で
Ｆ／Ｇがある一定値を越えれば、ウエーハ全面にＩ領域
のない結晶が得られる。ただし、この時、結晶の外周部
２０ｍｍは点欠陥が結晶表面へと外方拡散して消滅可能
な領域となるため、通常この部分は除いて考える。例え
ば、通常の抵抗率（本発明においては、０．０３Ω・ｃ
ｍ以上の抵抗率を示すもの）の結晶の場合、周辺部２０
ｍｍを除く内側全てでＦ／Ｇが０．１８ｍｍ2 ／℃・ｍ
ｉｎ以上であれば、全面Ｖ領域の結晶が得られる。逆
に、周辺部２０ｍｍを除く内側全てでＦ／Ｇが０．１８
ｍｍ2 ／℃・ｍｉｎ以下であれば、全面Ｉ領域の結晶が
得られる。
結晶成長界面の径方向で分布を持ち、中心部で小さく、
結晶周辺部で大きい（図１参照）。育成中の結晶の成長
速度は径方向で一定であるため、Ｆ／Ｇの径方向分布は
Ｇの径方向分布の逆数状になる。結晶の成長界面全面で
Ｆ／Ｇがある一定値を越えれば、ウエーハ全面にＩ領域
のない結晶が得られる。ただし、この時、結晶の外周部
２０ｍｍは点欠陥が結晶表面へと外方拡散して消滅可能
な領域となるため、通常この部分は除いて考える。例え
ば、通常の抵抗率（本発明においては、０．０３Ω・ｃ
ｍ以上の抵抗率を示すもの）の結晶の場合、周辺部２０
ｍｍを除く内側全てでＦ／Ｇが０．１８ｍｍ2 ／℃・ｍ
ｉｎ以上であれば、全面Ｖ領域の結晶が得られる。逆
に、周辺部２０ｍｍを除く内側全てでＦ／Ｇが０．１８
ｍｍ2 ／℃・ｍｉｎ以下であれば、全面Ｉ領域の結晶が
得られる。
【０００７】このような状況の中で、今後主流となる１
０インチ以上の大直径結晶の製造においては、結晶中心
部と周辺部とのＧの差が大きく、かつ、成長速度Ｆがそ
の固化潜熱の増大によって低下するため、結晶径方向全
てでＶ領域となるようなＦ／Ｇを達成することが難しく
なってきた。このため、ウエーハ面内でＩ領域とＶ領域
が混在し易くなっており、市場に出回る大直径ウエーハ
の多くはＩ領域を含んでいる。
０インチ以上の大直径結晶の製造においては、結晶中心
部と周辺部とのＧの差が大きく、かつ、成長速度Ｆがそ
の固化潜熱の増大によって低下するため、結晶径方向全
てでＶ領域となるようなＦ／Ｇを達成することが難しく
なってきた。このため、ウエーハ面内でＩ領域とＶ領域
が混在し易くなっており、市場に出回る大直径ウエーハ
の多くはＩ領域を含んでいる。
【０００８】一方、現在のエピウエーハ用基板として用
いられることの多い、抵抗率が０．０３Ω・ｃｍ以下の
Ｐ型低抵抗率ウエーハでは、共有結合半径の小さいボロ
ンが高濃度に存在するため、自己格子間原子が存在し易
く、Ｉ・Ｖ領域の境界となるＦ／Ｇの値が、抵抗率の低
下に伴い、大きくなって行く。従って、市場に出回るＰ
型低抵抗率ウエーハの多くはＩ領域を含んでいる。
いられることの多い、抵抗率が０．０３Ω・ｃｍ以下の
Ｐ型低抵抗率ウエーハでは、共有結合半径の小さいボロ
ンが高濃度に存在するため、自己格子間原子が存在し易
く、Ｉ・Ｖ領域の境界となるＦ／Ｇの値が、抵抗率の低
下に伴い、大きくなって行く。従って、市場に出回るＰ
型低抵抗率ウエーハの多くはＩ領域を含んでいる。
【０００９】
【発明が解決しようとする課題】近年、大直径化および
エピ成長温度の低温化の流れの中で、１０インチ以上の
大直径結晶上に、より低温でエピ層を成長させたエピウ
エーハを製造することが多くなってきた。このような状
況の中で、エピウエーハ上に従来観察されることのなか
ったパーティクルが観察される機会が増えてきた。そし
て、これらのパーティクルを調査すると、基板となる鏡
面ウエーハ表面に高感度パーティクル測定法により検出
されるパーティクルであり、これらをＡＦＭ（Ａｔｏｍ
ｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ；原子間力顕
微鏡）等により観察すると突起あるいはパーティクルと
して観察される突起状の表面の歪み（以降、突起状パー
ティクルと呼ぶことがある）であることが判ってきた。
エピ成長温度の低温化の流れの中で、１０インチ以上の
大直径結晶上に、より低温でエピ層を成長させたエピウ
エーハを製造することが多くなってきた。このような状
況の中で、エピウエーハ上に従来観察されることのなか
ったパーティクルが観察される機会が増えてきた。そし
て、これらのパーティクルを調査すると、基板となる鏡
面ウエーハ表面に高感度パーティクル測定法により検出
されるパーティクルであり、これらをＡＦＭ（Ａｔｏｍ
ｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ；原子間力顕
微鏡）等により観察すると突起あるいはパーティクルと
して観察される突起状の表面の歪み（以降、突起状パー
ティクルと呼ぶことがある）であることが判ってきた。
【００１０】これらの突起は、エピタキシャル層を積む
とさらに大きくなり、通常のパーティクル等として検出
されることもあることが判ってきた。そしてさらにこれ
らの突起は、従来欠陥が少ないと言われてきたＩ領域に
多いことが判った。このような突起、突起状パーティク
ルは、デバイス工程でウエーハ表面に集積回路を構成し
た際、配線の断線等の原因となり、デバイスの特性、信
頼性に与える影響は大きく、エピウエーハの品質上その
存在を認めることはできない。
とさらに大きくなり、通常のパーティクル等として検出
されることもあることが判ってきた。そしてさらにこれ
らの突起は、従来欠陥が少ないと言われてきたＩ領域に
多いことが判った。このような突起、突起状パーティク
ルは、デバイス工程でウエーハ表面に集積回路を構成し
た際、配線の断線等の原因となり、デバイスの特性、信
頼性に与える影響は大きく、エピウエーハの品質上その
存在を認めることはできない。
【００１１】そこで、本発明はこのような問題点に鑑み
てなされたもので、面内全面にＩ領域を含まないウエー
ハを大直径単結晶から形成し、これにエピタキシャル層
を積んで、エピ層表面に突起状パーティクルの存在しな
い高品質エピタキシャルウエーハを提供すると共に面内
全面がＩ領域でない大直径単結晶を歩留りよく高生産性
で製造し、エピウエーハの生産性の向上とコストダウン
を図ることを主たる目的とする。
てなされたもので、面内全面にＩ領域を含まないウエー
ハを大直径単結晶から形成し、これにエピタキシャル層
を積んで、エピ層表面に突起状パーティクルの存在しな
い高品質エピタキシャルウエーハを提供すると共に面内
全面がＩ領域でない大直径単結晶を歩留りよく高生産性
で製造し、エピウエーハの生産性の向上とコストダウン
を図ることを主たる目的とする。
【００１２】
【課題を解決するための手段】本発明は、前記目的を達
成するために為されたもので、本発明の請求項１に記載
した発明は、エピタキシャル層上に、大きさ１００ｎｍ
以上、高さ５ｎｍ以上の突起が存在しないことを特徴と
するエピタキシャルシリコンウエーハである。このよう
なエピタキシャルシリコンウエーハは、そのエピ層上に
品質上有害な前記大きさの突起あるいは突起状パーティ
クルが殆ど存在することがなく、従って、デバイス工程
における配線の断線等の発生が極めて稀で、デバイス特
性、信頼性に悪影響を与えることのない高品質エピタキ
シャルウエーハを得ることができる。
成するために為されたもので、本発明の請求項１に記載
した発明は、エピタキシャル層上に、大きさ１００ｎｍ
以上、高さ５ｎｍ以上の突起が存在しないことを特徴と
するエピタキシャルシリコンウエーハである。このよう
なエピタキシャルシリコンウエーハは、そのエピ層上に
品質上有害な前記大きさの突起あるいは突起状パーティ
クルが殆ど存在することがなく、従って、デバイス工程
における配線の断線等の発生が極めて稀で、デバイス特
性、信頼性に悪影響を与えることのない高品質エピタキ
シャルウエーハを得ることができる。
【００１３】そして、本発明の請求項２に記載した発明
は、エピタキシャル基板用シリコンウエーハとして、大
きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在しな
いシリコンウエーハを使用することを特徴とするエピタ
キシャルシリコンウエーハの製造方法である。このよう
に、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存
在しないシリコンウエーハをエピタキシャル基板用とし
て使用すれば、エピタキシャル成長後にエピタキシャル
層上に、デバイス特性を悪化させる大きさ１００ｎｍ以
上、高さ５ｎｍ以上の突起が存在しない高品質エピタキ
シャルシリコンウエーハを製造することができる。
は、エピタキシャル基板用シリコンウエーハとして、大
きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在しな
いシリコンウエーハを使用することを特徴とするエピタ
キシャルシリコンウエーハの製造方法である。このよう
に、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存
在しないシリコンウエーハをエピタキシャル基板用とし
て使用すれば、エピタキシャル成長後にエピタキシャル
層上に、デバイス特性を悪化させる大きさ１００ｎｍ以
上、高さ５ｎｍ以上の突起が存在しない高品質エピタキ
シャルシリコンウエーハを製造することができる。
【００１４】さらに、本発明の請求項３に記載した発明
は、エピタキシャル基板用シリコンウエーハとして、Ｉ
領域を含まない単結晶を用いることを特徴とするエピタ
キシャルシリコンウエーハの製造方法である。このよう
にエピタキシャル層上に突起が多く発生する原因である
Ｉ領域を含まない単結晶からウエーハを切り出し、ウエ
ーハ面内全面にＩ領域を含まないシリコンウエーハをエ
ピタキシャル基板用として使用すれば、エピタキシャル
層上に、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起
が存在しない高品質のエピタキシャルシリコンウエーハ
を製造することができる。
は、エピタキシャル基板用シリコンウエーハとして、Ｉ
領域を含まない単結晶を用いることを特徴とするエピタ
キシャルシリコンウエーハの製造方法である。このよう
にエピタキシャル層上に突起が多く発生する原因である
Ｉ領域を含まない単結晶からウエーハを切り出し、ウエ
ーハ面内全面にＩ領域を含まないシリコンウエーハをエ
ピタキシャル基板用として使用すれば、エピタキシャル
層上に、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起
が存在しない高品質のエピタキシャルシリコンウエーハ
を製造することができる。
【００１５】次に、本発明の請求項４に記載した発明
は、チョクラルスキー法によってシリコン単結晶を育成
する際に、Ｉ領域を含まない単結晶棒を育成し、該単結
晶棒から切り出した面内全面にＩ領域を含まないシリコ
ンウエーハにエピタキシャル層を積むことを特徴とする
エピタキシャルシリコンウエーハの製造方法である。
は、チョクラルスキー法によってシリコン単結晶を育成
する際に、Ｉ領域を含まない単結晶棒を育成し、該単結
晶棒から切り出した面内全面にＩ領域を含まないシリコ
ンウエーハにエピタキシャル層を積むことを特徴とする
エピタキシャルシリコンウエーハの製造方法である。
【００１６】このように、ＣＺ法によってシリコン単結
晶を育成する際に、単結晶中にＩ領域を含まないシリコ
ン単結晶を育成し、該単結晶棒から切り出した面内全面
にＩ領域を含まないシリコンウエーハにエピタキシャル
層を積むようにすれば、エピタキシャル層上に突起ある
いは突起状パーティクルが発生することは殆どなく、高
品質のエピタキシャルシリコンウエーハを製造すること
ができる。
晶を育成する際に、単結晶中にＩ領域を含まないシリコ
ン単結晶を育成し、該単結晶棒から切り出した面内全面
にＩ領域を含まないシリコンウエーハにエピタキシャル
層を積むようにすれば、エピタキシャル層上に突起ある
いは突起状パーティクルが発生することは殆どなく、高
品質のエピタキシャルシリコンウエーハを製造すること
ができる。
【００１７】この場合、請求項５に記載したように、チ
ョクラルスキー法によってシリコン単結晶を育成する際
に、磁場を印加することができる。このように、磁場を
印加すると、磁力線を横切る方向のシリコン融液の対流
を抑制することができ、シリコン融液中の温度勾配を大
きくすることができるので、結晶成長速度の高速化を図
ることができる。
ョクラルスキー法によってシリコン単結晶を育成する際
に、磁場を印加することができる。このように、磁場を
印加すると、磁力線を横切る方向のシリコン融液の対流
を抑制することができ、シリコン融液中の温度勾配を大
きくすることができるので、結晶成長速度の高速化を図
ることができる。
【００１８】そしてこの場合、請求項６に記載したよう
に、シリコン単結晶の成長条件Ｆ／Ｇ［ｍｍ2 ／℃・ｍ
ｉｎ］（ここにＦ：単結晶成長速度［ｍｍ／ｍｉｎ］、
Ｇ：単結晶成長界面近傍での結晶成長軸方向の温度勾配
［℃／ｍｍ］とする）を、０．１８ｍｍ2 ／℃・ｍｉｎ
以上として、抵抗率０．０３Ω・ｃｍ以上でかつ単結晶
の径方向の面内全面がＶ領域である単結晶棒を育成する
ことができる。このように、作製する単結晶が抵抗率
０．０３Ω・ｃｍ以上の場合に、シリコン単結晶の成長
条件Ｆ／Ｇを、０．１８ｍｍ2 ／℃・ｍｉｎ以上として
育成すれば、面内全面がＶ領域である単結晶棒を育成す
ることができ、該単結晶棒から切り出した面内全面Ｖ領
域のシリコンウエーハ上にエピタキシャル層を積んで突
起状パーティクルの殆どないエピタキシャルシリコンウ
エーハを製造することができる。
に、シリコン単結晶の成長条件Ｆ／Ｇ［ｍｍ2 ／℃・ｍ
ｉｎ］（ここにＦ：単結晶成長速度［ｍｍ／ｍｉｎ］、
Ｇ：単結晶成長界面近傍での結晶成長軸方向の温度勾配
［℃／ｍｍ］とする）を、０．１８ｍｍ2 ／℃・ｍｉｎ
以上として、抵抗率０．０３Ω・ｃｍ以上でかつ単結晶
の径方向の面内全面がＶ領域である単結晶棒を育成する
ことができる。このように、作製する単結晶が抵抗率
０．０３Ω・ｃｍ以上の場合に、シリコン単結晶の成長
条件Ｆ／Ｇを、０．１８ｍｍ2 ／℃・ｍｉｎ以上として
育成すれば、面内全面がＶ領域である単結晶棒を育成す
ることができ、該単結晶棒から切り出した面内全面Ｖ領
域のシリコンウエーハ上にエピタキシャル層を積んで突
起状パーティクルの殆どないエピタキシャルシリコンウ
エーハを製造することができる。
【００１９】さらに本発明の請求項７に記載したよう
に、シリコン単結晶の成長条件Ｆ／Ｇを、次式、 Ｆ／Ｇ＞７２０・ρ2 −３７・ρ＋０．６５ （ここにρ：単結晶の抵抗率［Ω・ｃｍ］、Ｆ：単結晶
成長速度［ｍｍ／ｍｉｎ］、Ｇ：単結晶成長界面近傍で
の結晶成長軸方向の温度勾配［℃／ｍｍ］とする）に従
うものとして、Ｐ型で０．０３Ω・ｃｍ以下の低抵抗率
であり、かつ面内全面がＶ領域である単結晶棒を育成す
ることができる。このように、作製する単結晶がＰ型で
抵抗率０．０３Ω・ｃｍ以下の場合、シリコン単結晶の
成長条件Ｆ／Ｇを、作製する単結晶の抵抗率の関数とし
て表わされる上式に従って育成すれば、結晶の径方向の
面内全面がＶ領域である単結晶棒を育成することがで
き、該単結晶棒から切り出した面内全面Ｖ領域のシリコ
ンウエーハ上にエピタキシャル層を積んで突起状パーテ
ィクルの殆どないエピタキシャルシリコンウエーハを製
造することができる。
に、シリコン単結晶の成長条件Ｆ／Ｇを、次式、 Ｆ／Ｇ＞７２０・ρ2 −３７・ρ＋０．６５ （ここにρ：単結晶の抵抗率［Ω・ｃｍ］、Ｆ：単結晶
成長速度［ｍｍ／ｍｉｎ］、Ｇ：単結晶成長界面近傍で
の結晶成長軸方向の温度勾配［℃／ｍｍ］とする）に従
うものとして、Ｐ型で０．０３Ω・ｃｍ以下の低抵抗率
であり、かつ面内全面がＶ領域である単結晶棒を育成す
ることができる。このように、作製する単結晶がＰ型で
抵抗率０．０３Ω・ｃｍ以下の場合、シリコン単結晶の
成長条件Ｆ／Ｇを、作製する単結晶の抵抗率の関数とし
て表わされる上式に従って育成すれば、結晶の径方向の
面内全面がＶ領域である単結晶棒を育成することがで
き、該単結晶棒から切り出した面内全面Ｖ領域のシリコ
ンウエーハ上にエピタキシャル層を積んで突起状パーテ
ィクルの殆どないエピタキシャルシリコンウエーハを製
造することができる。
【００２０】そして本発明の請求項８に記載したよう
に、印加する磁場を水平磁場とし、その中心磁場強度を
５００〜６０００Ｇａｕｓｓとして製造することが望ま
しい。このようにＭＣＺ法において、印加する磁場を水
平磁場とし（以下、ＨＭＣＺ法ともいう）、水平磁場の
中心磁場強度を５００〜６０００Ｇａｕｓｓとすれば、
ルツボ内のシリコン融液の縦方向の対流が効率よく抑制
され、結晶周辺部での酸素蒸発量が抑えられて酸素濃度
の結晶径方向の面内分布がより一層均一化され、結晶の
変形を伴わずに結晶成長の高速化を図ることができる。
また、縦方向の対流が抑制されるので、結晶下のシリコ
ン融液の軸方向温度勾配（ｄＴ／ｄＺ）m を小さくする
ことができ、成長速度を高速化することができる。
に、印加する磁場を水平磁場とし、その中心磁場強度を
５００〜６０００Ｇａｕｓｓとして製造することが望ま
しい。このようにＭＣＺ法において、印加する磁場を水
平磁場とし（以下、ＨＭＣＺ法ともいう）、水平磁場の
中心磁場強度を５００〜６０００Ｇａｕｓｓとすれば、
ルツボ内のシリコン融液の縦方向の対流が効率よく抑制
され、結晶周辺部での酸素蒸発量が抑えられて酸素濃度
の結晶径方向の面内分布がより一層均一化され、結晶の
変形を伴わずに結晶成長の高速化を図ることができる。
また、縦方向の対流が抑制されるので、結晶下のシリコ
ン融液の軸方向温度勾配（ｄＴ／ｄＺ）m を小さくする
ことができ、成長速度を高速化することができる。
【００２１】さらに請求項９に記載したように、温度勾
配Ｇの径方向分布において、少なくとも一部に３．０℃
／ｍｍ以上となる部分を作ることができる炉内構造を使
用することが望ましい。上述のＦ／Ｇを達成するため
に、Ｇの低い炉内構造を用いることは容易だが、生産性
の低下を導くことになってしまう。請求項９に示すよう
に、結晶成長界面の温度勾配Ｇの径方向分布において、
少なくとも一部に、３．０℃／ｍｍ以上となる部分を有
する炉内構造を用い、Ｆ／Ｇがウエーハ全面でＶ領域を
達成する成長速度Ｆを用いれば、生産性の低下を招くこ
とはない。
配Ｇの径方向分布において、少なくとも一部に３．０℃
／ｍｍ以上となる部分を作ることができる炉内構造を使
用することが望ましい。上述のＦ／Ｇを達成するため
に、Ｇの低い炉内構造を用いることは容易だが、生産性
の低下を導くことになってしまう。請求項９に示すよう
に、結晶成長界面の温度勾配Ｇの径方向分布において、
少なくとも一部に、３．０℃／ｍｍ以上となる部分を有
する炉内構造を用い、Ｆ／Ｇがウエーハ全面でＶ領域を
達成する成長速度Ｆを用いれば、生産性の低下を招くこ
とはない。
【００２２】そして請求項１０に記載したように、単結
晶成長中の結晶回転を１０ｒｐｍ以下とすることが望ま
しい。ウエーハ全面をＶ領域とするためには、成長速度
を高速化するのがよいが、成長速度Ｆを高速化しようと
すると、結晶の変形が発生する。この変形を抑えるため
には、結晶回転を低速化するのが有効であるが、一般的
には結晶回転の低速化は結晶成長界面内の酸素濃度の不
均一をもたらすので望ましくなく、特にデバイス工程で
ウエーハに反りが発生することもあり、問題となる。し
かし、本発明では水平磁場を印加しているので、縦方向
の対流が抑えられ、結晶回転を低速化しても酸素濃度の
面内分布が極端に劣化することはなく、結晶の変形を伴
わずに成長速度の高速化を図ることができる。
晶成長中の結晶回転を１０ｒｐｍ以下とすることが望ま
しい。ウエーハ全面をＶ領域とするためには、成長速度
を高速化するのがよいが、成長速度Ｆを高速化しようと
すると、結晶の変形が発生する。この変形を抑えるため
には、結晶回転を低速化するのが有効であるが、一般的
には結晶回転の低速化は結晶成長界面内の酸素濃度の不
均一をもたらすので望ましくなく、特にデバイス工程で
ウエーハに反りが発生することもあり、問題となる。し
かし、本発明では水平磁場を印加しているので、縦方向
の対流が抑えられ、結晶回転を低速化しても酸素濃度の
面内分布が極端に劣化することはなく、結晶の変形を伴
わずに成長速度の高速化を図ることができる。
【００２３】次に、本発明の請求項１１に記載した発明
では、単結晶の育成において、直径２５０ｍｍ（１０イ
ンチ）以上の大直径単結晶棒を製造するようにした。本
発明で、上記の単結晶育成条件を満足すれば、比較的容
易に直径１０インチ以上の単結晶の径方向の面内全面を
Ｖ領域として成長させることができ、エピウエーハで突
起が発生することを防止することができる。
では、単結晶の育成において、直径２５０ｍｍ（１０イ
ンチ）以上の大直径単結晶棒を製造するようにした。本
発明で、上記の単結晶育成条件を満足すれば、比較的容
易に直径１０インチ以上の単結晶の径方向の面内全面を
Ｖ領域として成長させることができ、エピウエーハで突
起が発生することを防止することができる。
【００２４】そして、本発明の請求項１２に記載した発
明は、請求項２ないし請求項１１に記載した製造方法に
より製造されたことを特徴とするエピタキシャルシリコ
ンウエーハである。このように、本発明の方法で得られ
るエピタキシャルシリコンウエーハは、エピ層上に、大
きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在せ
ず、デバイスの特性、信頼性に悪影響を与えることのな
い高品質のエピタキシャルシリコンウエーハとなる。
明は、請求項２ないし請求項１１に記載した製造方法に
より製造されたことを特徴とするエピタキシャルシリコ
ンウエーハである。このように、本発明の方法で得られ
るエピタキシャルシリコンウエーハは、エピ層上に、大
きさ１００ｎｍ以上、高さ５ｎｍ以上の突起が存在せ
ず、デバイスの特性、信頼性に悪影響を与えることのな
い高品質のエピタキシャルシリコンウエーハとなる。
【００２５】さらに、本発明の請求項１３に記載した発
明は、請求項２ないし請求項１１に記載した製造方法に
より製造された酸素濃度面内分布が１０％以下であるこ
とを特徴とするエピタキシャルシリコンウエーハ用基板
である。このように、本発明の方法で得られるエピタキ
シャルシリコンウエーハ用基板は、その酸素濃度面内分
布が１０％以下と小さく、デバイスの特性、信頼性に悪
影響を与えることのない高品質のエピタキシャルシリコ
ンウエーハ用基板となる。
明は、請求項２ないし請求項１１に記載した製造方法に
より製造された酸素濃度面内分布が１０％以下であるこ
とを特徴とするエピタキシャルシリコンウエーハ用基板
である。このように、本発明の方法で得られるエピタキ
シャルシリコンウエーハ用基板は、その酸素濃度面内分
布が１０％以下と小さく、デバイスの特性、信頼性に悪
影響を与えることのない高品質のエピタキシャルシリコ
ンウエーハ用基板となる。
【００２６】以下、本発明につき詳細に説明するが、本
発明はこれらに限定されるものではない。本発明者ら
は、エピタキシャルウエーハのエピ層の成長を研究して
いる中で、エピウエーハ上に従来観察されることのなか
ったパーティクルが観察される機会が増えてきた。そし
て、これらのパーティクルを調査すると、基板となる鏡
面ウエーハ表面に高感度パーティクル測定法により検出
されるパーティクルであり、これらをＡＦＭ（原子間力
顕微鏡）等により観察するとウエーハ表面の突起あるい
は突起状の表面の歪みであることが判ってきた。
発明はこれらに限定されるものではない。本発明者ら
は、エピタキシャルウエーハのエピ層の成長を研究して
いる中で、エピウエーハ上に従来観察されることのなか
ったパーティクルが観察される機会が増えてきた。そし
て、これらのパーティクルを調査すると、基板となる鏡
面ウエーハ表面に高感度パーティクル測定法により検出
されるパーティクルであり、これらをＡＦＭ（原子間力
顕微鏡）等により観察するとウエーハ表面の突起あるい
は突起状の表面の歪みであることが判ってきた。
【００２７】これらのパーティクルとして観察される突
起あるいは突起状の表面の歪みの発生領域を詳細に調査
すると、基板となるシリコンウエーハの単結晶成長時の
Ｉ領域分布と一致することが判った。つまり単結晶の大
直径化に伴い、単結晶成長速度の低下が起こり、結晶に
Ｉ領域が発生し易くなったため、エピウエーハ上にパー
ティクルが観察されるようになったと考えられる。 さ
らに、これらＩ領域を含む基板ウエーハにおいて、パー
ティクルカウンターの高感度測定法を用いると、Ｉ領域
に対応してパーティクルが検出されることがわかった。
ここで高感度測定法とは、Ｓ／Ｎ比の向上により従来の
１／４程度の散乱光強度まで検出できるようになった測
定法である。従って、Ｉ領域を含まない基板ウエーハが
エピタキシャル基板用シリコンウエーハとして適してい
ることが判った。
起あるいは突起状の表面の歪みの発生領域を詳細に調査
すると、基板となるシリコンウエーハの単結晶成長時の
Ｉ領域分布と一致することが判った。つまり単結晶の大
直径化に伴い、単結晶成長速度の低下が起こり、結晶に
Ｉ領域が発生し易くなったため、エピウエーハ上にパー
ティクルが観察されるようになったと考えられる。 さ
らに、これらＩ領域を含む基板ウエーハにおいて、パー
ティクルカウンターの高感度測定法を用いると、Ｉ領域
に対応してパーティクルが検出されることがわかった。
ここで高感度測定法とは、Ｓ／Ｎ比の向上により従来の
１／４程度の散乱光強度まで検出できるようになった測
定法である。従って、Ｉ領域を含まない基板ウエーハが
エピタキシャル基板用シリコンウエーハとして適してい
ることが判った。
【００２８】一方、上記したエピ層上の突起あるいは突
起状パーティクルがデバイスの特性、信頼性に与える影
響を調査した結果、突起あるいは突起状パーティクルの
大きさが、大きさで１００ｎｍ以下、高さで５ｎｍ以下
であれば全く影響しないことが判った。従って上記した
大きさ以上の突起あるいは突起状パーティクルを含まな
いシリコンウエーハをエピウエーハの基板として使用す
れば高品質のエピタキシャルシリコンウエーハが得られ
ることになる。
起状パーティクルがデバイスの特性、信頼性に与える影
響を調査した結果、突起あるいは突起状パーティクルの
大きさが、大きさで１００ｎｍ以下、高さで５ｎｍ以下
であれば全く影響しないことが判った。従って上記した
大きさ以上の突起あるいは突起状パーティクルを含まな
いシリコンウエーハをエピウエーハの基板として使用す
れば高品質のエピタキシャルシリコンウエーハが得られ
ることになる。
【００２９】このＩ領域を含まずかつ大きな突起のない
ウエーハを製造するためには、単結晶育成条件のＦ／Ｇ
が結晶の径方向全てにおいて所定値を越えるようにＦと
Ｇを制御すればよい。例えば、抵抗率０．０３Ω・ｃｍ
以上の結晶においては、Ｆ／Ｇの値が０．１８ｍｍ2 ／
℃・ｍｉｎ以上であればよい。特にグローンイン欠陥の
低減のためにＧを低めに設定したホットゾーンでなけれ
ば、通常用いるホットゾーンのＧは結晶の中心部で２．
５〜４．５℃／ｍｍであり、外周２０ｍｍでのＧは、
３．０〜６．０℃／ｍｍである。従って、上記のＦ／Ｇ
を満足するにはＦが０．５５〜１．１ｍｍ／ｍｉｎ程度
必要であることが判る。ところが１０インチ以上の大直
径結晶においては、シリコン融液が結晶化する際に発生
する固化潜熱が大きくなるため、成長可能速度が低下
し、上記のような成長速度を達成出来なくなってきてい
る。
ウエーハを製造するためには、単結晶育成条件のＦ／Ｇ
が結晶の径方向全てにおいて所定値を越えるようにＦと
Ｇを制御すればよい。例えば、抵抗率０．０３Ω・ｃｍ
以上の結晶においては、Ｆ／Ｇの値が０．１８ｍｍ2 ／
℃・ｍｉｎ以上であればよい。特にグローンイン欠陥の
低減のためにＧを低めに設定したホットゾーンでなけれ
ば、通常用いるホットゾーンのＧは結晶の中心部で２．
５〜４．５℃／ｍｍであり、外周２０ｍｍでのＧは、
３．０〜６．０℃／ｍｍである。従って、上記のＦ／Ｇ
を満足するにはＦが０．５５〜１．１ｍｍ／ｍｉｎ程度
必要であることが判る。ところが１０インチ以上の大直
径結晶においては、シリコン融液が結晶化する際に発生
する固化潜熱が大きくなるため、成長可能速度が低下
し、上記のような成長速度を達成出来なくなってきてい
る。
【００３０】さらに、現在のエピウエーハ基板として用
いられることの多いＰ型で抵抗率０．０３Ω・ｃｍ以下
の低抵抗率結晶においては、実験の結果、ウエーハ全面
がＶ領域となるＦ／Ｇは、単結晶の抵抗率ρ［Ω・ｃ
ｍ］の関数として次式、 Ｆ／Ｇ＞７２０・ρ2 −３７・ρ＋０．６５ で表わされることが判った（図２参照）。（ここに、
Ｆ：単結晶成長速度［ｍｍ／ｍｉｎ］、Ｇ：単結晶成長
界面近傍での結晶成長軸方向の温度勾配［℃／ｍｍ］と
する） 従って、例えば、周辺部２０ｍｍでのＧが４．０℃／ｍ
ｍとすると、ρ＝０．０１５Ω・ｃｍでＦ＞１．０３ｍ
ｍ／ｍｉｎ、ρ＝０．０１０Ω・ｃｍでＦ＞１．４１ｍ
ｍ／ｍｉｎ、ρ＝０．００７Ω・ｃｍでＦ＞１．７１ｍ
ｍ／ｍｉｎ、ρ＝０．００５Ω・ｃｍでＦ＞１．９３ｍ
ｍ／ｍｉｎとなり、このような成長速度の高速化は容易
に達成出来るものではない。
いられることの多いＰ型で抵抗率０．０３Ω・ｃｍ以下
の低抵抗率結晶においては、実験の結果、ウエーハ全面
がＶ領域となるＦ／Ｇは、単結晶の抵抗率ρ［Ω・ｃ
ｍ］の関数として次式、 Ｆ／Ｇ＞７２０・ρ2 −３７・ρ＋０．６５ で表わされることが判った（図２参照）。（ここに、
Ｆ：単結晶成長速度［ｍｍ／ｍｉｎ］、Ｇ：単結晶成長
界面近傍での結晶成長軸方向の温度勾配［℃／ｍｍ］と
する） 従って、例えば、周辺部２０ｍｍでのＧが４．０℃／ｍ
ｍとすると、ρ＝０．０１５Ω・ｃｍでＦ＞１．０３ｍ
ｍ／ｍｉｎ、ρ＝０．０１０Ω・ｃｍでＦ＞１．４１ｍ
ｍ／ｍｉｎ、ρ＝０．００７Ω・ｃｍでＦ＞１．７１ｍ
ｍ／ｍｉｎ、ρ＝０．００５Ω・ｃｍでＦ＞１．９３ｍ
ｍ／ｍｉｎとなり、このような成長速度の高速化は容易
に達成出来るものではない。
【００３１】従って、これを解決するためには、ホット
ゾーンの変更によりＧを低下させるか、もしくは成長速
度の高速化を図って所望のＦ／Ｇを実現することにな
る。しかしながら、ホットゾーンの変更を含めたＧの低
下は、成長可能速度の低下を招き、生産性の低下を引き
起こすため好ましくない。そこで本発明では、外周部２
０ｍｍでのＧが３．０℃／ｍｍ以上である従来のホット
ゾーンを維持したまま、成長速度の高速化を図り、上記
問題を解決した。
ゾーンの変更によりＧを低下させるか、もしくは成長速
度の高速化を図って所望のＦ／Ｇを実現することにな
る。しかしながら、ホットゾーンの変更を含めたＧの低
下は、成長可能速度の低下を招き、生産性の低下を引き
起こすため好ましくない。そこで本発明では、外周部２
０ｍｍでのＧが３．０℃／ｍｍ以上である従来のホット
ゾーンを維持したまま、成長速度の高速化を図り、上記
問題を解決した。
【００３２】本発明では、成長速度の高速化のため、水
平磁場印加ＣＺ法（ＨＭＣＺ法）と低速結晶回転を用い
た。ＣＺ法における結晶成長可能速度Ｖmax は、成長中
の結晶の熱収支によって決定される。結晶へ入る熱量
は、シリコン融液から結晶への熱量Ｈin、および液体が
固体に相変化するときに発生する固化潜熱Ｈsol とがあ
る。結晶成長部近傍の熱収支を考えた場合、結晶から排
出される熱量Ｈout は、Ｈin＋Ｈsol の和に等しいと考
えられる。それぞれ、Ｈinは、結晶下のシリコン融液の
軸方向温度勾配（ｄＴ／ｄＺ）m に、Ｈsol は結晶成長
速度Ｆに、Ｈout は結晶成長界面直上の温度勾配Ｇに比
例すると考えられる（図３参照）。
平磁場印加ＣＺ法（ＨＭＣＺ法）と低速結晶回転を用い
た。ＣＺ法における結晶成長可能速度Ｖmax は、成長中
の結晶の熱収支によって決定される。結晶へ入る熱量
は、シリコン融液から結晶への熱量Ｈin、および液体が
固体に相変化するときに発生する固化潜熱Ｈsol とがあ
る。結晶成長部近傍の熱収支を考えた場合、結晶から排
出される熱量Ｈout は、Ｈin＋Ｈsol の和に等しいと考
えられる。それぞれ、Ｈinは、結晶下のシリコン融液の
軸方向温度勾配（ｄＴ／ｄＺ）m に、Ｈsol は結晶成長
速度Ｆに、Ｈout は結晶成長界面直上の温度勾配Ｇに比
例すると考えられる（図３参照）。
【００３３】成長速度の高速化に伴い、Ｈsol は大きく
なるため、成長可能速度の向上のためにはＨout を大き
くするか、Ｈinを小さくする必要がある。ここで本発明
の目的はホットゾーンを変えず、Ｇを維持したままで成
長速度を向上することにより、Ｉ領域のない結晶を育成
することであり、Ｈout は一定と考える。従って、Ｈin
を小さくする必要がある。
なるため、成長可能速度の向上のためにはＨout を大き
くするか、Ｈinを小さくする必要がある。ここで本発明
の目的はホットゾーンを変えず、Ｇを維持したままで成
長速度を向上することにより、Ｉ領域のない結晶を育成
することであり、Ｈout は一定と考える。従って、Ｈin
を小さくする必要がある。
【００３４】そこで、本発明では、磁場を印加した。特
に水平磁場を印加することにより、結晶下のシリコン融
液の軸方向温度勾配（ｄＴ／ｄＺ）m を小さくすること
ができ、Ｈinを小さくすることができる（Fumio Shimur
a;Semiconductor Silicon Crystal Technology,1989 参
照) 。さらに、磁場を印加することにより、シリコン融
液中の径方向温度勾配（ｄＴ／ｄＸ）m を大きくするこ
とができ、高速で結晶を成長させた場合に発生するルツ
ボ壁からの固化を防ぐことができる（日経マイクロデバ
イス、1986年 7月号参照）。これらの効果により、Ｆma
x の上限値を引き上げることが可能である。しかし、こ
れだけでは上記の成長速度を達成出来なかった。
に水平磁場を印加することにより、結晶下のシリコン融
液の軸方向温度勾配（ｄＴ／ｄＺ）m を小さくすること
ができ、Ｈinを小さくすることができる（Fumio Shimur
a;Semiconductor Silicon Crystal Technology,1989 参
照) 。さらに、磁場を印加することにより、シリコン融
液中の径方向温度勾配（ｄＴ／ｄＸ）m を大きくするこ
とができ、高速で結晶を成長させた場合に発生するルツ
ボ壁からの固化を防ぐことができる（日経マイクロデバ
イス、1986年 7月号参照）。これらの効果により、Ｆma
x の上限値を引き上げることが可能である。しかし、こ
れだけでは上記の成長速度を達成出来なかった。
【００３５】すなわち、成長速度を高速化しようとした
場合、結晶の変形が発生する。これを抑えるためには、
結晶回転を低速化することが有効である。しかし、結晶
回転の低速化は、結晶成長界面内の酸素濃度の不均一を
もたらす。酸素濃度の面内分布の不均一は、デバイス工
程でのウエーハ反り等の問題を引き起こすため、工業製
品としては不適切である。これは、成長中の結晶の周辺
では、シリコン融液中の酸素濃度が蒸発により低下して
いるためである。従来のＣＺ法では、この中心部と周辺
部の酸素濃度の不均一を、結晶回転により引き起こされ
る強制対流で強制的に均一化していた（W.Zulehner et
al.;Crystal Vol.8,1982等参照）。
場合、結晶の変形が発生する。これを抑えるためには、
結晶回転を低速化することが有効である。しかし、結晶
回転の低速化は、結晶成長界面内の酸素濃度の不均一を
もたらす。酸素濃度の面内分布の不均一は、デバイス工
程でのウエーハ反り等の問題を引き起こすため、工業製
品としては不適切である。これは、成長中の結晶の周辺
では、シリコン融液中の酸素濃度が蒸発により低下して
いるためである。従来のＣＺ法では、この中心部と周辺
部の酸素濃度の不均一を、結晶回転により引き起こされ
る強制対流で強制的に均一化していた（W.Zulehner et
al.;Crystal Vol.8,1982等参照）。
【００３６】しかし、磁場を印加した場合、その磁力線
を横切る方向の対流は、抑制されることが知られてい
る。ＨＭＣＺ法では、横方向の磁力線のため、縦方向の
対流が抑えられる。このため、境界拡散層の厚さが通常
のＣＺ法に比べ、周辺部で薄くならない。従って結晶回
転を低速化しても酸素濃度の面内分布が極端に劣化する
ことはなく、結晶低速回転を用いることが可能であり、
結晶の変形を伴わず成長速度の高速化を実現することが
できる。
を横切る方向の対流は、抑制されることが知られてい
る。ＨＭＣＺ法では、横方向の磁力線のため、縦方向の
対流が抑えられる。このため、境界拡散層の厚さが通常
のＣＺ法に比べ、周辺部で薄くならない。従って結晶回
転を低速化しても酸素濃度の面内分布が極端に劣化する
ことはなく、結晶低速回転を用いることが可能であり、
結晶の変形を伴わず成長速度の高速化を実現することが
できる。
【００３７】本発明では、水平磁場の中心磁場強度を５
００〜６０００Ｇａｕｓｓとし、単結晶成長中の結晶回
転を１０ｒｐｍ以下に制御するようにした。こうするこ
とで、シリコン融液の縦方向対流が効率よく抑制され、
結晶回転の低速化に伴う結晶成長界面内の酸素濃度の中
心部と周辺部の不均一さが改善され、結晶の変形を伴わ
ずに結晶成長の高速化を図ることが出来る。
００〜６０００Ｇａｕｓｓとし、単結晶成長中の結晶回
転を１０ｒｐｍ以下に制御するようにした。こうするこ
とで、シリコン融液の縦方向対流が効率よく抑制され、
結晶回転の低速化に伴う結晶成長界面内の酸素濃度の中
心部と周辺部の不均一さが改善され、結晶の変形を伴わ
ずに結晶成長の高速化を図ることが出来る。
【００３８】上記のような手法を用いることにより、結
晶成長速度の高速化を図ることができた。これによりエ
ピウエーハ基板として望ましくないＩ領域を含まず、ウ
エーハ全面がＶ領域であり、大きな突起のないシリコン
単結晶を、歩留りよく、高い生産性で製造することがで
きる。
晶成長速度の高速化を図ることができた。これによりエ
ピウエーハ基板として望ましくないＩ領域を含まず、ウ
エーハ全面がＶ領域であり、大きな突起のないシリコン
単結晶を、歩留りよく、高い生産性で製造することがで
きる。
【００３９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。まず、本発明
で使用するＨＭＣＺ法による単結晶引上げ装置の構成例
を図３により説明する。図３に示すように、この単結晶
引上げ装置３０は、引上げ室３１と、引上げ室３１中に
設けられたルツボ３２と、ルツボ３２の周囲に配置され
たヒータ３４と、ルツボ３２を回転させるルツボ保持軸
３３及びその回転機構（図示せず）と、シリコンの種結
晶５を保持するシードチャック６と、シードチャック６
を引上げるワイヤ７と、ワイヤ７を回転又は巻き取る巻
取機構（図示せず）を備えて構成されている。ルツボ３
２は、その内側のシリコン融液（湯）２を収容する側に
は石英ルツボが設けられ、その外側には黒鉛ルツボが設
けられている。また、ヒータ３４の外側周囲には断熱材
３５が配置されている。そして、引上げ室３１の水平方
向の外側に、水平磁場用磁石３６を設置し、ＨＭＣＺ法
としてシリコン融液２の対流を抑制し、単結晶の安定成
長をはかっている。
て、図面を参照しながら詳細に説明する。まず、本発明
で使用するＨＭＣＺ法による単結晶引上げ装置の構成例
を図３により説明する。図３に示すように、この単結晶
引上げ装置３０は、引上げ室３１と、引上げ室３１中に
設けられたルツボ３２と、ルツボ３２の周囲に配置され
たヒータ３４と、ルツボ３２を回転させるルツボ保持軸
３３及びその回転機構（図示せず）と、シリコンの種結
晶５を保持するシードチャック６と、シードチャック６
を引上げるワイヤ７と、ワイヤ７を回転又は巻き取る巻
取機構（図示せず）を備えて構成されている。ルツボ３
２は、その内側のシリコン融液（湯）２を収容する側に
は石英ルツボが設けられ、その外側には黒鉛ルツボが設
けられている。また、ヒータ３４の外側周囲には断熱材
３５が配置されている。そして、引上げ室３１の水平方
向の外側に、水平磁場用磁石３６を設置し、ＨＭＣＺ法
としてシリコン融液２の対流を抑制し、単結晶の安定成
長をはかっている。
【００４０】次に、上記のＨＭＣＺ法単結晶引上げ装置
３０による単結晶育成方法について説明する。まず、ル
ツボ３２内でシリコンの高純度多結晶原料を融点（約１
４１２℃）以上に加熱して融解する。次に、水平磁場を
印加し、ワイヤ７を巻き出すことにより融液２の表面略
中心部に種結晶５の先端を接触又は浸漬させる。その
後、ルツボ保持軸３３を適宜の方向に回転させるととも
に、ワイヤ７を回転させながら巻き取り種結晶５を引上
げることにより、単結晶育成が開始される。以後、引上
げ速度と温度を適切に調節することにより略円柱形状の
単結晶棒１を得ることができる。この略円柱形状の単結
晶棒１を引上げるに当たり、単結晶成長速度Ｆ［ｍｍ／
ｍｉｎ］と単結晶成長界面近傍での結晶成長軸方向の温
度勾配Ｇ［℃／ｍｍ］で表わされるＦ／Ｇ［ｍｍ2 ／℃
・ｍｉｎ］を適切に調整すれば、Ｉ領域を含まない単結
晶が得られる。
３０による単結晶育成方法について説明する。まず、ル
ツボ３２内でシリコンの高純度多結晶原料を融点（約１
４１２℃）以上に加熱して融解する。次に、水平磁場を
印加し、ワイヤ７を巻き出すことにより融液２の表面略
中心部に種結晶５の先端を接触又は浸漬させる。その
後、ルツボ保持軸３３を適宜の方向に回転させるととも
に、ワイヤ７を回転させながら巻き取り種結晶５を引上
げることにより、単結晶育成が開始される。以後、引上
げ速度と温度を適切に調節することにより略円柱形状の
単結晶棒１を得ることができる。この略円柱形状の単結
晶棒１を引上げるに当たり、単結晶成長速度Ｆ［ｍｍ／
ｍｉｎ］と単結晶成長界面近傍での結晶成長軸方向の温
度勾配Ｇ［℃／ｍｍ］で表わされるＦ／Ｇ［ｍｍ2 ／℃
・ｍｉｎ］を適切に調整すれば、Ｉ領域を含まない単結
晶が得られる。
【００４１】以上のように、上記で説明した製造方法と
装置によって製造されたシリコン単結晶において、本発
明のＨＭＣＺ法の適切な条件下に成長させれば、高速成
長にも拘わらず変形が極めて少なく、ウエーハ状に加工
した時に面内全面にＩ領域を含まずエピタキシャルウエ
ーハに加工しても大きな突起のない単結晶棒が得られ
る。
装置によって製造されたシリコン単結晶において、本発
明のＨＭＣＺ法の適切な条件下に成長させれば、高速成
長にも拘わらず変形が極めて少なく、ウエーハ状に加工
した時に面内全面にＩ領域を含まずエピタキシャルウエ
ーハに加工しても大きな突起のない単結晶棒が得られ
る。
【００４２】本発明のエピタキシャルシリコンウエーハ
は、例えば上記のような製造方法と装置によって製造さ
れた単結晶の径方向の面内全面にＩ領域を含まない単結
晶棒から切り出されたウエーハから鏡面ウエーハを形成
し、これを基板としてエピタキシャル膜を通常のＣＶＤ
法で積めば、表面に突起あるいは突起として観察される
表面の歪みのないエピタキシャルシリコンウエーハを作
ることができる。
は、例えば上記のような製造方法と装置によって製造さ
れた単結晶の径方向の面内全面にＩ領域を含まない単結
晶棒から切り出されたウエーハから鏡面ウエーハを形成
し、これを基板としてエピタキシャル膜を通常のＣＶＤ
法で積めば、表面に突起あるいは突起として観察される
表面の歪みのないエピタキシャルシリコンウエーハを作
ることができる。
【００４３】例えば、ＣＶＤ法によるシリコンエピタキ
シャル成長は、Ｓｉを含んだ原料ガスをキャリアガス
（通常Ｈ2 ）と共に反応炉内に導入し、１０００℃以上
の高温に加熱されたシリコン基板上に原料ガスの熱分解
または還元によって生成されたＳｉを析出させて行われ
る。原料ガスは、ＳｉＣｌ4 、ＳｉＨＣｌ3 、ＳｉＨ2
Ｃｌ2 、ＳｉＨ4 の４種が通常使用されている。反応温
度は、ＳｉＣｌ4 の場合は、主としてＨ2 による水素還
元のため１１５０〜１２００℃と高く、塩素の割合が少
なくなると低温になり、ＳｉＨ4 の場合には熱分解反応
によって１０００〜１１００℃で成長させる。エピタキ
シャル成長装置には、横型炉、縦（ディスク）炉、バレ
ル型炉、毎葉式炉等が使用されるが、シリコン基板の大
直径化に伴い多数枚同時充填のバッチ式から１枚づつ処
理する毎葉式が生産性の向上や膜厚、抵抗率の均一性の
向上を図る点からも主流になりつつある。
シャル成長は、Ｓｉを含んだ原料ガスをキャリアガス
（通常Ｈ2 ）と共に反応炉内に導入し、１０００℃以上
の高温に加熱されたシリコン基板上に原料ガスの熱分解
または還元によって生成されたＳｉを析出させて行われ
る。原料ガスは、ＳｉＣｌ4 、ＳｉＨＣｌ3 、ＳｉＨ2
Ｃｌ2 、ＳｉＨ4 の４種が通常使用されている。反応温
度は、ＳｉＣｌ4 の場合は、主としてＨ2 による水素還
元のため１１５０〜１２００℃と高く、塩素の割合が少
なくなると低温になり、ＳｉＨ4 の場合には熱分解反応
によって１０００〜１１００℃で成長させる。エピタキ
シャル成長装置には、横型炉、縦（ディスク）炉、バレ
ル型炉、毎葉式炉等が使用されるが、シリコン基板の大
直径化に伴い多数枚同時充填のバッチ式から１枚づつ処
理する毎葉式が生産性の向上や膜厚、抵抗率の均一性の
向上を図る点からも主流になりつつある。
【００４４】
【実施例】以下、本発明の具体的な実施の形態を実施例
を挙げて説明するが、本発明はこれらに限定されるもの
ではない。始めに、大口径シリコンウエーハにエピタキ
シャル層を成長させたとき、いかなる条件であれば、突
起あるいは突起状パーティクルがウエーハ表面に発生し
ないかを確認するため、次の試験を行った。 （テスト１）抵抗率８〜１２Ω・ｃｍの範囲で、結晶周
辺部２０ｍｍ位置での成長条件Ｆ／Ｇを０．１５５ｍｍ
2 ／℃・ｍｉｎとして引上げた直径８インチの単結晶棒
から、ほぼ面内の全面にＩ領域を含むウエーハ（Ｗ−１
とする）、および結晶周辺部２０ｍｍ位置での成長条件
Ｆ／Ｇを０．２３９ｍｍ2 ／℃・ｍｉｎとして引上げた
単結晶棒から、面内全面にＩ領域を含まないウエーハ
（Ｗ−２とする）とを作製した。なお、このＧの計算に
は、例えば、ＦＥＭＡＧと呼ばれる総合伝熱解析ソフト
（Ｆ．Ｄｕｐｒｅｔ，Ｐ．Ｎｉｃｏｄｅｍｅ，Ｙ．Ｒｙ
ｃｋｍａｎｓ，Ｐ．Ｗｏｕｔｅｒｓ，ａｎｄ Ｍ．Ｊ．
Ｃｒｏｃｈｅｔ，Ｉｎｔ．Ｊ．Ｈｅａｔ Ｍａｓｓ Ｔ
ｒａｎｓｆｅｒ，３３，１８４９（１９９０））を使用
し、シリコンの融点１４１２℃から１４００℃となる位
置までの距離を計算し、１２℃（１４１２℃−１４００
℃）をこの距離で割った数値をＧ（℃／ｍｍ）とした。
を挙げて説明するが、本発明はこれらに限定されるもの
ではない。始めに、大口径シリコンウエーハにエピタキ
シャル層を成長させたとき、いかなる条件であれば、突
起あるいは突起状パーティクルがウエーハ表面に発生し
ないかを確認するため、次の試験を行った。 （テスト１）抵抗率８〜１２Ω・ｃｍの範囲で、結晶周
辺部２０ｍｍ位置での成長条件Ｆ／Ｇを０．１５５ｍｍ
2 ／℃・ｍｉｎとして引上げた直径８インチの単結晶棒
から、ほぼ面内の全面にＩ領域を含むウエーハ（Ｗ−１
とする）、および結晶周辺部２０ｍｍ位置での成長条件
Ｆ／Ｇを０．２３９ｍｍ2 ／℃・ｍｉｎとして引上げた
単結晶棒から、面内全面にＩ領域を含まないウエーハ
（Ｗ−２とする）とを作製した。なお、このＧの計算に
は、例えば、ＦＥＭＡＧと呼ばれる総合伝熱解析ソフト
（Ｆ．Ｄｕｐｒｅｔ，Ｐ．Ｎｉｃｏｄｅｍｅ，Ｙ．Ｒｙ
ｃｋｍａｎｓ，Ｐ．Ｗｏｕｔｅｒｓ，ａｎｄ Ｍ．Ｊ．
Ｃｒｏｃｈｅｔ，Ｉｎｔ．Ｊ．Ｈｅａｔ Ｍａｓｓ Ｔ
ｒａｎｓｆｅｒ，３３，１８４９（１９９０））を使用
し、シリコンの融点１４１２℃から１４００℃となる位
置までの距離を計算し、１２℃（１４１２℃−１４００
℃）をこの距離で割った数値をＧ（℃／ｍｍ）とした。
【００４５】これらのウエーハを高感度のパーティクル
カウンターを用いて観察したところ、Ｗ−１のＩ領域に
当たる外周部に非常に小さいパーティクル状の散乱が検
出された［図４（ａ）参照］。これをＡＦＭにより観察
したところ、突起であることが判った［図５参照］。こ
れに厚さ２μｍのエピタキシャル層を積んだところ、非
常に小さなパーティクル状散乱が観察された位置と同じ
位置に、パーティクルが観察された［図４（ｂ）参
照］。このパーティクルもＡＦＭにより突起であること
が判った（図６参照）。その大きさは１００ｎｍ〜１０
００ｎｍもあり、高さは５ｎｍ〜２０ｎｍもあった。一
方、Ｗ−２では、ウエーハ全面に高密度のパーティクル
が確認されたものの、突起状のものは見つからなかった
［図７（ａ）参照］。これにエピタキシャル層を積んだ
ところ、パーティクルは殆ど確認されなかった［図７
（ｂ）参照］。ＡＦＭで観察しても突起は確認されなか
った。これらのテストから、全面にＩ領域を含まないシ
リコンウエーハをエピタキシャルウエーハ用の基板とし
て用いれば、エピタキシャル層をウエーハ表面に成長さ
せた後でもウエーハ表面に突起または突起状パーティク
ルが発生しないことがわかった。この結果を踏まえて、
さらに口径の大きなウエーハを用いて適切な品質を得る
ための製造条件を確立した。
カウンターを用いて観察したところ、Ｗ−１のＩ領域に
当たる外周部に非常に小さいパーティクル状の散乱が検
出された［図４（ａ）参照］。これをＡＦＭにより観察
したところ、突起であることが判った［図５参照］。こ
れに厚さ２μｍのエピタキシャル層を積んだところ、非
常に小さなパーティクル状散乱が観察された位置と同じ
位置に、パーティクルが観察された［図４（ｂ）参
照］。このパーティクルもＡＦＭにより突起であること
が判った（図６参照）。その大きさは１００ｎｍ〜１０
００ｎｍもあり、高さは５ｎｍ〜２０ｎｍもあった。一
方、Ｗ−２では、ウエーハ全面に高密度のパーティクル
が確認されたものの、突起状のものは見つからなかった
［図７（ａ）参照］。これにエピタキシャル層を積んだ
ところ、パーティクルは殆ど確認されなかった［図７
（ｂ）参照］。ＡＦＭで観察しても突起は確認されなか
った。これらのテストから、全面にＩ領域を含まないシ
リコンウエーハをエピタキシャルウエーハ用の基板とし
て用いれば、エピタキシャル層をウエーハ表面に成長さ
せた後でもウエーハ表面に突起または突起状パーティク
ルが発生しないことがわかった。この結果を踏まえて、
さらに口径の大きなウエーハを用いて適切な品質を得る
ための製造条件を確立した。
【００４６】（実施例１）中心磁場強度４０００Ｇａｕ
ｓｓの水平磁場を印加したＨＭＣＺ法において、抵抗率
約１０Ω・ｃｍの直径１２インチ単結晶を２８インチの
ルツボから結晶回転７．０ｒｐｍで育成した。ここで使
用したホットゾーンによれば、結晶の周辺２０ｍｍでの
Ｇは３．５５℃／ｍｍであった。この時、成長速度０．
９９ｍｍ／ｍｉｎで育成することができた。周辺２０ｍ
ｍでのＦ／Ｇは０．２７９ｍｍ2／℃・ｍｉｎである。
この単結晶棒からウエーハ状のサンプルを切り出し、中
心部と周辺部（エッジから内周方向に１０ｍｍ部分）と
で酸素濃度を測定し、（｜中心濃度−周辺濃度｜／中心
濃度）×１００（％）として酸素濃度面内分布を測定し
た。その結果、酸素濃度面内分布は５％以下であった。
この結晶から切り出されたウエーハ状サンプルには、Ｏ
ＳＦリングが観察されず、Ｉ領域を含まない結晶を得る
ことができた。
ｓｓの水平磁場を印加したＨＭＣＺ法において、抵抗率
約１０Ω・ｃｍの直径１２インチ単結晶を２８インチの
ルツボから結晶回転７．０ｒｐｍで育成した。ここで使
用したホットゾーンによれば、結晶の周辺２０ｍｍでの
Ｇは３．５５℃／ｍｍであった。この時、成長速度０．
９９ｍｍ／ｍｉｎで育成することができた。周辺２０ｍ
ｍでのＦ／Ｇは０．２７９ｍｍ2／℃・ｍｉｎである。
この単結晶棒からウエーハ状のサンプルを切り出し、中
心部と周辺部（エッジから内周方向に１０ｍｍ部分）と
で酸素濃度を測定し、（｜中心濃度−周辺濃度｜／中心
濃度）×１００（％）として酸素濃度面内分布を測定し
た。その結果、酸素濃度面内分布は５％以下であった。
この結晶から切り出されたウエーハ状サンプルには、Ｏ
ＳＦリングが観察されず、Ｉ領域を含まない結晶を得る
ことができた。
【００４７】こうして得られたシリコンウエーハ上に、
ＳｉＨＣｌ3 ＋Ｈ2 ガス雰囲気、１２００℃で厚さ２μ
ｍのエピタキシャル層を成長させた。その表面をパーテ
ィクルカウンターで測定したところ、エピウエーハのエ
ピ層上には突起あるいは突起状パーティクルは検出され
なかった。
ＳｉＨＣｌ3 ＋Ｈ2 ガス雰囲気、１２００℃で厚さ２μ
ｍのエピタキシャル層を成長させた。その表面をパーテ
ィクルカウンターで測定したところ、エピウエーハのエ
ピ層上には突起あるいは突起状パーティクルは検出され
なかった。
【００４８】（比較例１）磁場を用いない通常のＣＺ法
で育成した以外は、実施例１と同様の条件下に、抵抗率
約１０Ω・ｃｍの直径１２インチ単結晶を２８インチの
ルツボから育成した。この時成長速度は、０．６１ｍｍ
／ｍｉｎ程度が上限であり、周辺２０ｍｍでのＦ／Ｇは
０．１７２ｍｍ2 ／℃・ｍｉｎであった。この結晶から
切り出したウエーハ状サンプルでＩ領域の内側に存在す
るＯＳＦ（酸化誘起積層欠陥）リングの位置を調査した
ところ、周辺から約３０ｍｍの位置に観察された。従っ
て、ウエーハの周辺部がＩ領域となっていることが確認
された。また、酸素濃度面内分布を測定したところ、そ
の値は１２％程度であった。このウエーハに前記条件で
エピ層を積んだところ、周辺部に大きな突起が観察され
た。
で育成した以外は、実施例１と同様の条件下に、抵抗率
約１０Ω・ｃｍの直径１２インチ単結晶を２８インチの
ルツボから育成した。この時成長速度は、０．６１ｍｍ
／ｍｉｎ程度が上限であり、周辺２０ｍｍでのＦ／Ｇは
０．１７２ｍｍ2 ／℃・ｍｉｎであった。この結晶から
切り出したウエーハ状サンプルでＩ領域の内側に存在す
るＯＳＦ（酸化誘起積層欠陥）リングの位置を調査した
ところ、周辺から約３０ｍｍの位置に観察された。従っ
て、ウエーハの周辺部がＩ領域となっていることが確認
された。また、酸素濃度面内分布を測定したところ、そ
の値は１２％程度であった。このウエーハに前記条件で
エピ層を積んだところ、周辺部に大きな突起が観察され
た。
【００４９】尚、ＯＳＦリングが出現するか、しないか
は、結晶中の酸素濃度にも依存するため、上記のような
評価をする際に、誤った判断をする可能性がある。そこ
で今回評価に用いた結晶の酸素濃度は１３ｐｐｍａ（Ｊ
ＥＩＤＡ）以上とし、熱処理は１０００℃、３時間およ
び１１５０℃、１００分間とした。さらに一度の熱処理
でＯＳＦリングが検出されない場合は、１１５０℃、１
００分間の熱処理を追加して評価した。このように、二
度の熱処理を通してＯＳＦリングが出ないものをＯＳＦ
リングが検出されないものと判断した。
は、結晶中の酸素濃度にも依存するため、上記のような
評価をする際に、誤った判断をする可能性がある。そこ
で今回評価に用いた結晶の酸素濃度は１３ｐｐｍａ（Ｊ
ＥＩＤＡ）以上とし、熱処理は１０００℃、３時間およ
び１１５０℃、１００分間とした。さらに一度の熱処理
でＯＳＦリングが検出されない場合は、１１５０℃、１
００分間の熱処理を追加して評価した。このように、二
度の熱処理を通してＯＳＦリングが出ないものをＯＳＦ
リングが検出されないものと判断した。
【００５０】（実施例２）直径８インチで０．０３Ω・
ｃｍ以下のＰ型低抵抗率結晶を抵抗率を変えて二種類製
造した。これらの結晶に比較例１と同じＯＳＦリング評
価を行い、ＯＳＦリングの位置と成長条件Ｆ／Ｇとの関
係を求めた。その結果、ＯＳＦリングの外側に存在する
Ｉ領域が結晶に入り込まないための成長条件Ｆ／Ｇは、
抵抗率ρ（Ω・ｃｍ）の関数として、次式、 Ｆ／Ｇ＞７２０・ρ2 −３７・ρ＋０．６５ （ここに、ρ：単結晶の抵抗率［Ω・ｃｍ］、Ｆ：単結
晶成長速度［ｍｍ／ｍｉｎ］、Ｇ：単結晶成長界面近傍
での結晶成長軸方向の温度勾配［℃／ｍｍ］とする）で
表わされるものであることが判った（図２参照）。これ
を基に、以下のようにＩ領域を含まない結晶を試作し
た。
ｃｍ以下のＰ型低抵抗率結晶を抵抗率を変えて二種類製
造した。これらの結晶に比較例１と同じＯＳＦリング評
価を行い、ＯＳＦリングの位置と成長条件Ｆ／Ｇとの関
係を求めた。その結果、ＯＳＦリングの外側に存在する
Ｉ領域が結晶に入り込まないための成長条件Ｆ／Ｇは、
抵抗率ρ（Ω・ｃｍ）の関数として、次式、 Ｆ／Ｇ＞７２０・ρ2 −３７・ρ＋０．６５ （ここに、ρ：単結晶の抵抗率［Ω・ｃｍ］、Ｆ：単結
晶成長速度［ｍｍ／ｍｉｎ］、Ｇ：単結晶成長界面近傍
での結晶成長軸方向の温度勾配［℃／ｍｍ］とする）で
表わされるものであることが判った（図２参照）。これ
を基に、以下のようにＩ領域を含まない結晶を試作し
た。
【００５１】抵抗率０．０１５Ω・ｃｍの８インチ結晶
を周辺２０ｍｍでのＧが、３．７４℃／ｍｍであるホッ
トゾーンを用いて成長速度１．４ｍｍ／ｍｉｎで育成し
た。この時、ガスフュージョン法により得られた酸素濃
度面内分布は、１０％以下であった。抵抗率０．０１５
Ω・ｃｍで必要なＦ／Ｇは上式より、０．２５７ｍｍ 2
／℃・ｍｉｎであり、今回育成された結晶の周辺２０ｍ
ｍでのＦ／Ｇは０．３７４ｍｍ2 ／℃・ｍｉｎである。
この結晶から切り出したウエーハ状サンプルにはＯＳＦ
リングが検出されなかった。従って、ウエーハ全面がＶ
領域となっていることが確認された。
を周辺２０ｍｍでのＧが、３．７４℃／ｍｍであるホッ
トゾーンを用いて成長速度１．４ｍｍ／ｍｉｎで育成し
た。この時、ガスフュージョン法により得られた酸素濃
度面内分布は、１０％以下であった。抵抗率０．０１５
Ω・ｃｍで必要なＦ／Ｇは上式より、０．２５７ｍｍ 2
／℃・ｍｉｎであり、今回育成された結晶の周辺２０ｍ
ｍでのＦ／Ｇは０．３７４ｍｍ2 ／℃・ｍｉｎである。
この結晶から切り出したウエーハ状サンプルにはＯＳＦ
リングが検出されなかった。従って、ウエーハ全面がＶ
領域となっていることが確認された。
【００５２】（実施例３）次に、０．００８Ω・ｃｍの
８インチ結晶を周辺２０ｍｍでのＧが、４．３３℃／ｍ
ｍであるホットゾーンを用いて成長速度１．７８ｍｍ／
ｍｉｎで育成した。この時、ガスフュージョン法により
得られた酸素濃度面内分布は、１０％以下であった。抵
抗率０．００８Ω・ｃｍで必要なＦ／Ｇは上式より、
０．４０ｍｍ 2 ／℃・ｍｉｎであり、今回育成された結
晶の周辺２０ｍｍでのＦ／Ｇは０．４１ｍｍ2 ／℃・ｍ
ｉｎである。この結晶から切り出したウエーハ状サンプ
ルにはＯＳＦリングが検出されなかった。従って、ウエ
ーハ全面がＶ領域となっていることが確認された。以上
のように上記の式より計算された値以上のＦ／ＧではＩ
領域を含まない結晶が得られることが確認された。
８インチ結晶を周辺２０ｍｍでのＧが、４．３３℃／ｍ
ｍであるホットゾーンを用いて成長速度１．７８ｍｍ／
ｍｉｎで育成した。この時、ガスフュージョン法により
得られた酸素濃度面内分布は、１０％以下であった。抵
抗率０．００８Ω・ｃｍで必要なＦ／Ｇは上式より、
０．４０ｍｍ 2 ／℃・ｍｉｎであり、今回育成された結
晶の周辺２０ｍｍでのＦ／Ｇは０．４１ｍｍ2 ／℃・ｍ
ｉｎである。この結晶から切り出したウエーハ状サンプ
ルにはＯＳＦリングが検出されなかった。従って、ウエ
ーハ全面がＶ領域となっていることが確認された。以上
のように上記の式より計算された値以上のＦ／ＧではＩ
領域を含まない結晶が得られることが確認された。
【００５３】これら二種類のウエーハに前記同様に厚さ
２μｍのエピタキシャル層を成長させたところ、エピウ
エーハのエピ層上には、突起あるいは突起状パーティク
ルは検出されなかった。
２μｍのエピタキシャル層を成長させたところ、エピウ
エーハのエピ層上には、突起あるいは突起状パーティク
ルは検出されなかった。
【００５４】（比較例２）抵抗率０．０１４Ω・ｃｍの
８インチ結晶を周辺２０ｍｍでのＧが、３．７４℃／ｍ
ｍである実施例２と同様のホットゾーンを用いて成長速
度１．０ｍｍ／ｍｉｎで育成した。抵抗率０．０１４Ω
・ｃｍで必要なＦ／Ｇは上式より、０．２７３ｍｍ2 ／
℃・ｍｉｎであり、今回育成された結晶の周辺２０ｍｍ
でのＦ／Ｇは０．２６７ｍｍ2 ／℃・ｍｉｎで、計算値
を下回る結果となった。この結晶から切り出したウエー
ハ状サンプルにはＯＳＦリングが周辺から２５ｍｍの位
置に検出され、周辺部にＩ領域が含まれていることが確
認された。
８インチ結晶を周辺２０ｍｍでのＧが、３．７４℃／ｍ
ｍである実施例２と同様のホットゾーンを用いて成長速
度１．０ｍｍ／ｍｉｎで育成した。抵抗率０．０１４Ω
・ｃｍで必要なＦ／Ｇは上式より、０．２７３ｍｍ2 ／
℃・ｍｉｎであり、今回育成された結晶の周辺２０ｍｍ
でのＦ／Ｇは０．２６７ｍｍ2 ／℃・ｍｉｎで、計算値
を下回る結果となった。この結晶から切り出したウエー
ハ状サンプルにはＯＳＦリングが周辺から２５ｍｍの位
置に検出され、周辺部にＩ領域が含まれていることが確
認された。
【００５５】上記比較例２は、Ｆ／Ｇ〜ρ関係式を求め
るために行った一連の実験結果の一つであり、このよう
な実験を条件を変えて繰り返し行って関係式の精度を高
め、実施例２および実施例３によって実証することがで
きた。
るために行った一連の実験結果の一つであり、このよう
な実験を条件を変えて繰り返し行って関係式の精度を高
め、実施例２および実施例３によって実証することがで
きた。
【００５６】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【００５７】例えば、上記実施形態においては、直径８
インチ、１２インチのシリコン単結晶を育成する場合に
つき例を挙げて説明したが、本発明はこれには限定され
ず、直径にかかわりなく、例えば直径１６インチあるい
はそれ以上のシリコン単結晶にも適用できる。
インチ、１２インチのシリコン単結晶を育成する場合に
つき例を挙げて説明したが、本発明はこれには限定され
ず、直径にかかわりなく、例えば直径１６インチあるい
はそれ以上のシリコン単結晶にも適用できる。
【００５８】
【発明の効果】以上説明したように、本発明によれば、
エピタキシャルウエーハ基板用シリコン単結晶として適
切な品質である単結晶の径方向の面内全面にＩ領域を含
まず、かつエピウエーハに加工した時に、突起（パーテ
ィクル状散乱）のない高品質シリコン単結晶の歩留りと
生産性の向上を図り、単結晶製造コストの大幅な低減が
可能となった。これにより、今後主流となる大直径エピ
ウエーハ用単結晶や現在の主流である低抵抗率単結晶と
して適切なシリコン単結晶を提供することができるの
で、突起あるいは突起状パーティクルが存在しない高品
質のエピタキシャルシリコンウエーハを安価で提供する
ことができると共に、デバイス製造歩留りやデバイス特
性、信頼性を大きく向上させることができる。
エピタキシャルウエーハ基板用シリコン単結晶として適
切な品質である単結晶の径方向の面内全面にＩ領域を含
まず、かつエピウエーハに加工した時に、突起（パーテ
ィクル状散乱）のない高品質シリコン単結晶の歩留りと
生産性の向上を図り、単結晶製造コストの大幅な低減が
可能となった。これにより、今後主流となる大直径エピ
ウエーハ用単結晶や現在の主流である低抵抗率単結晶と
して適切なシリコン単結晶を提供することができるの
で、突起あるいは突起状パーティクルが存在しない高品
質のエピタキシャルシリコンウエーハを安価で提供する
ことができると共に、デバイス製造歩留りやデバイス特
性、信頼性を大きく向上させることができる。
【図１】結晶成長界面直上の温度勾配Ｇおよび成長条件
Ｆ／Ｇの面内分布を表した模式図である。
Ｆ／Ｇの面内分布を表した模式図である。
【図２】Ｐ型低抵抗率単結晶において、ＯＳＦリングが
発生する成長条件Ｆ／Ｇの抵抗率依存性を表した説明図
である。
発生する成長条件Ｆ／Ｇの抵抗率依存性を表した説明図
である。
【図３】本発明で使用したＨＭＣＺ法による単結晶引上
げ装置の概略と熱収支の説明図である。
げ装置の概略と熱収支の説明図である。
【図４】（ａ）周辺部にＩ領域を有するウエーハ表面に
ついて高感度パーティクル測定を行った結果を表した図
である。 （ｂ）周辺部にＩ領域を有するウエーハ表面にエピタキ
シャル膜を形成後、エピ膜上について高感度パーティク
ル測定を行った結果を表した図である。
ついて高感度パーティクル測定を行った結果を表した図
である。 （ｂ）周辺部にＩ領域を有するウエーハ表面にエピタキ
シャル膜を形成後、エピ膜上について高感度パーティク
ル測定を行った結果を表した図である。
【図５】本発明の図４（ａ）のポリッシュドシリコンウ
エーハの周辺部で観察されたパーティクルをＡＦＭで観
察した突起の一例を示す結果図である。
エーハの周辺部で観察されたパーティクルをＡＦＭで観
察した突起の一例を示す結果図である。
【図６】図４（ｂ）のエピタキシャルシリコンウエーハ
で観察されたパーティクルをＡＦＭで観察した突起の一
例を示す結果図である。
で観察されたパーティクルをＡＦＭで観察した突起の一
例を示す結果図である。
【図７】（ａ）本発明のＩ領域を含まないウエーハ表面
について高感度パーティクル測定を行った結果を表した
図である。 （ｂ）本発明のＩ領域を含まないウエーハ表面にエピタ
キシャル膜を形成後、エピ膜上について高感度パーティ
クル測定を行った結果を表した図である。
について高感度パーティクル測定を行った結果を表した
図である。 （ｂ）本発明のＩ領域を含まないウエーハ表面にエピタ
キシャル膜を形成後、エピ膜上について高感度パーティ
クル測定を行った結果を表した図である。
１…成長単結晶棒、２…シリコン融液（湯）、５…種結
晶、６…シードチャック、 ７…ワイヤ、３０…単結晶
引上げ装置、３１…引上げ室、３２…ルツボ、 ３３…
ルツボ保持軸、３４…ヒータ、３５…断熱材、３６…水
平磁場用磁石。
晶、６…シードチャック、 ７…ワイヤ、３０…単結晶
引上げ装置、３１…引上げ室、３２…ルツボ、 ３３…
ルツボ保持軸、３４…ヒータ、３５…断熱材、３６…水
平磁場用磁石。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桜田 昌弘 福島県西白河郡西郷村大字小田倉字大平 150番地 信越半導体株式会社白河工場内 (72)発明者 太田 友彦 福島県西白河郡西郷村大字小田倉字大平 150番地 信越半導体株式会社白河工場内 (72)発明者 布施川 泉 福島県西白河郡西郷村大字小田倉字大平 150番地 信越半導体株式会社白河工場内 Ｆターム(参考） 4G077 AA02 AB01 AB06 BA04 CF10 EH06 EH09 EJ02 PF55
Claims (13)
- 【請求項１】 エピタキシャル層上に、大きさ１００ｎ
ｍ以上、高さ５ｎｍ以上の突起が存在しないことを特徴
とするエピタキシャルシリコンウエーハ。 - 【請求項２】 エピタキシャル基板用シリコンウエーハ
として、大きさ１００ｎｍ以上、高さ５ｎｍ以上の突起
が存在しないシリコンウエーハを使用することを特徴と
するエピタキシャルシリコンウエーハの製造方法。 - 【請求項３】 エピタキシャル基板用シリコンウエーハ
として、Ｉ領域（ここにＩ領域とは、自己格子間原子が
空孔に比べ優勢な領域をいう）を含まない単結晶を用い
ることを特徴とするエピタキシャルシリコンウエーハの
製造方法。 - 【請求項４】 チョクラルスキー法によってシリコン単
結晶を育成する際に、Ｉ領域を含まない単結晶棒を育成
し、該単結晶棒から切り出した面内全面にＩ領域を含ま
ないシリコンウエーハにエピタキシャル層を積むことを
特徴とするエピタキシャルシリコンウエーハの製造方
法。 - 【請求項５】 前記チョクラルスキー法によってシリコ
ン単結晶を育成する際に、磁場を印加することを特徴と
する請求項４に記載したエピタキシャルシリコンウエー
ハの製造方法。 - 【請求項６】 前記シリコン単結晶の成長条件Ｆ／Ｇ
［ｍｍ2 ／℃・ｍｉｎ］（ここにＦ：単結晶成長速度
［ｍｍ／ｍｉｎ］、Ｇ：単結晶成長界面近傍での結晶成
長軸方向の温度勾配［℃／ｍｍ］とする）を、０．１８
ｍｍ2 ／℃・ｍｉｎ以上として、抵抗率０．０３Ω・ｃ
ｍ以上でかつ単結晶の径方向の面内全面がＶ領域（ここ
にＶ領域とは、空孔が自己格子間原子に比べ優勢な領域
をいう）である単結晶棒を育成することを特徴とする請
求項４または請求項５に記載したエピタキシャルシリコ
ンウエーハの製造方法。 - 【請求項７】 前記シリコン単結晶の成長条件Ｆ／Ｇ
を、次式、 Ｆ／Ｇ＞７２０・ρ2 −３７・ρ＋０．６５ （ここにρ：単結晶の抵抗率［Ω・ｃｍ］とする）に従
うものとして、Ｐ型で０．０３Ω・ｃｍ以下の低抵抗率
であり、かつ単結晶の径方向の面内全面がＶ領域である
単結晶棒を育成することを特徴とする請求項４または請
求項５に記載したエピタキシャルシリコンウエーハの製
造方法。 - 【請求項８】 前記印加する磁場を水平磁場とし、その
中心磁場強度を５００〜６０００Ｇａｕｓｓとすること
を特徴とする請求項５ないし請求項７のいずれか１項に
記載したエピタキシャルシリコンウエーハの製造方法。 - 【請求項９】 前記温度勾配Ｇの径方向分布において、
少なくとも一部に３．０℃／ｍｍ以上となる部分を作る
ことができる炉内構造を使用することを特徴とする請求
項４ないし請求項８のいずれか１項に記載したエピタキ
シャルシリコンウエーハの製造方法。 - 【請求項１０】 前記単結晶成長中の結晶回転を１０ｒ
ｐｍ以下とすることを特徴とする請求項４ないし請求項
９のいずれか１項に記載したエピタキシャルシリコンウ
エーハの製造方法。 - 【請求項１１】 前記単結晶の育成において、直径２５
０ｍｍ（１０インチ）以上の大直径単結晶棒を製造する
ことを特徴とする請求項４ないし請求項１０のいずれか
１項に記載したエピタキシャルシリコンウエーハの製造
方法。 - 【請求項１２】 前記請求項２ないし請求項１１に記載
した製造方法により製造されたことを特徴とするエピタ
キシャルシリコンウエーハ。 - 【請求項１３】 前記請求項２ないし請求項１１に記載
した製造方法により製造された酸素濃度面内分布が１０
％以下であることを特徴とするエピタキシャルシリコン
ウエーハ用基板。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02376599A JP3601340B2 (ja) | 1999-02-01 | 1999-02-01 | エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 |
| KR1020007010819A KR100642878B1 (ko) | 1999-02-01 | 2000-01-26 | 에피텍셜 실리콘 웨이퍼 및 그 제조방법, 그리고 에피텍셜실리콘 웨이퍼용 기판 |
| DE60043967T DE60043967D1 (de) | 1999-02-01 | 2000-01-26 | Epitaktischer siliziumwafer und herstellungsverfahren und substrat für epitaktischen siliziumwafer |
| PCT/JP2000/000379 WO2000046433A1 (fr) | 1999-02-01 | 2000-01-26 | Plaquette de silicium epitaxiale et son procede de fabrication ; substrat pour plaquette de silicium epitaxiale |
| EP00901901A EP1069214B1 (en) | 1999-02-01 | 2000-01-26 | Epitaxial silicon wafer and its production method, and substrate for epitaxial silicon wafer |
| US09/646,713 US6565822B1 (en) | 1999-02-01 | 2000-01-26 | Epitaxial silicon wafer, method for producing the same and subtrate for epitaxial silicon wafer |
| TW089101654A TW546425B (en) | 1999-02-01 | 2000-01-31 | Epitaxial silicon wafer, method for producing the same and substrate for epitaxial silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02376599A JP3601340B2 (ja) | 1999-02-01 | 1999-02-01 | エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000219598A true JP2000219598A (ja) | 2000-08-08 |
| JP3601340B2 JP3601340B2 (ja) | 2004-12-15 |
Family
ID=12119448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02376599A Expired - Lifetime JP3601340B2 (ja) | 1999-02-01 | 1999-02-01 | エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6565822B1 (ja) |
| EP (1) | EP1069214B1 (ja) |
| JP (1) | JP3601340B2 (ja) |
| KR (1) | KR100642878B1 (ja) |
| DE (1) | DE60043967D1 (ja) |
| TW (1) | TW546425B (ja) |
| WO (1) | WO2000046433A1 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002015253A1 (fr) * | 2000-08-11 | 2002-02-21 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche de silicium |
| JP2002064102A (ja) * | 2000-08-15 | 2002-02-28 | Wacker Nsce Corp | シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法 |
| JP2002134577A (ja) * | 2000-10-25 | 2002-05-10 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの評価方法 |
| US7204881B2 (en) | 2002-07-12 | 2007-04-17 | Shin-Etsu Handotai Co., Ltd. | Silicon wafer for epitaxial growth, an epitaxial wafer, and a method for producing it |
| US7229501B2 (en) | 2002-01-25 | 2007-06-12 | Shin-Etsu Handotai Co., Ltd. | Silicon epitaxial wafer and process for manufacturing the same |
| US7329317B2 (en) | 2002-10-31 | 2008-02-12 | Komatsu Denshi Kinzoku Kabushiki Kaisha | Method for producing silicon wafer |
| JP2008150283A (ja) * | 2007-12-14 | 2008-07-03 | Sumco Corp | エピタキシャルウェーハの製造方法 |
| JP2016196390A (ja) * | 2015-04-06 | 2016-11-24 | 信越半導体株式会社 | シリコン単結晶の製造方法 |
| WO2018003167A1 (ja) * | 2016-06-28 | 2018-01-04 | 株式会社Sumco | シリコン単結晶の製造方法 |
| JP2018011060A (ja) * | 2012-09-13 | 2018-01-18 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体構造物 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200428637A (en) * | 2003-01-23 | 2004-12-16 | Shinetsu Handotai Kk | SOI wafer and production method thereof |
| KR100680242B1 (ko) * | 2004-12-29 | 2007-02-07 | 주식회사 실트론 | 실리콘 단결정의 성장 방법 |
| KR100983195B1 (ko) * | 2007-12-28 | 2010-09-20 | 주식회사 실트론 | 2차원 선결함이 제어된 실리콘 잉곳, 웨이퍼, 에피택셜웨이퍼와, 그 제조방법 및 제조장치 |
| DE102017213587A1 (de) | 2017-08-04 | 2019-02-07 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3552278B2 (ja) * | 1994-06-30 | 2004-08-11 | 三菱住友シリコン株式会社 | シリコン単結晶の製造方法 |
| JP3366766B2 (ja) * | 1995-01-25 | 2003-01-14 | ワッカー・エヌエスシーイー株式会社 | シリコン単結晶の製造方法 |
| JP3085146B2 (ja) | 1995-05-31 | 2000-09-04 | 住友金属工業株式会社 | シリコン単結晶ウェーハおよびその製造方法 |
| CN1280455C (zh) * | 1997-04-09 | 2006-10-18 | Memc电子材料有限公司 | 低缺陷浓度的硅 |
| JPH1179889A (ja) * | 1997-07-09 | 1999-03-23 | Shin Etsu Handotai Co Ltd | 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ |
| JP3292101B2 (ja) * | 1997-07-18 | 2002-06-17 | 信越半導体株式会社 | 珪素単結晶基板表面の平滑化方法 |
| JPH11130592A (ja) * | 1997-10-29 | 1999-05-18 | Komatsu Electron Metals Co Ltd | シリコン単結晶の製造方法 |
| JP3596257B2 (ja) * | 1997-11-19 | 2004-12-02 | 三菱住友シリコン株式会社 | シリコン単結晶ウェーハの製造方法 |
| JPH11268987A (ja) * | 1998-03-20 | 1999-10-05 | Shin Etsu Handotai Co Ltd | シリコン単結晶およびその製造方法 |
| US6077343A (en) * | 1998-06-04 | 2000-06-20 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it |
| JP3601324B2 (ja) * | 1998-11-19 | 2004-12-15 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法 |
-
1999
- 1999-02-01 JP JP02376599A patent/JP3601340B2/ja not_active Expired - Lifetime
-
2000
- 2000-01-26 KR KR1020007010819A patent/KR100642878B1/ko active IP Right Grant
- 2000-01-26 DE DE60043967T patent/DE60043967D1/de not_active Expired - Lifetime
- 2000-01-26 EP EP00901901A patent/EP1069214B1/en not_active Expired - Lifetime
- 2000-01-26 WO PCT/JP2000/000379 patent/WO2000046433A1/ja active IP Right Grant
- 2000-01-26 US US09/646,713 patent/US6565822B1/en not_active Expired - Lifetime
- 2000-01-31 TW TW089101654A patent/TW546425B/zh not_active IP Right Cessation
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002015253A1 (fr) * | 2000-08-11 | 2002-02-21 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche de silicium |
| JP2002064102A (ja) * | 2000-08-15 | 2002-02-28 | Wacker Nsce Corp | シリコン単結晶基板並びにエピタキシャルシリコンウエハおよびその製造方法 |
| JP4683171B2 (ja) * | 2000-10-25 | 2011-05-11 | 信越半導体株式会社 | 半導体ウェーハの評価方法 |
| JP2002134577A (ja) * | 2000-10-25 | 2002-05-10 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの評価方法 |
| US7229501B2 (en) | 2002-01-25 | 2007-06-12 | Shin-Etsu Handotai Co., Ltd. | Silicon epitaxial wafer and process for manufacturing the same |
| US7204881B2 (en) | 2002-07-12 | 2007-04-17 | Shin-Etsu Handotai Co., Ltd. | Silicon wafer for epitaxial growth, an epitaxial wafer, and a method for producing it |
| US7329317B2 (en) | 2002-10-31 | 2008-02-12 | Komatsu Denshi Kinzoku Kabushiki Kaisha | Method for producing silicon wafer |
| JP2008150283A (ja) * | 2007-12-14 | 2008-07-03 | Sumco Corp | エピタキシャルウェーハの製造方法 |
| JP2018011060A (ja) * | 2012-09-13 | 2018-01-18 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体構造物 |
| JP2016196390A (ja) * | 2015-04-06 | 2016-11-24 | 信越半導体株式会社 | シリコン単結晶の製造方法 |
| WO2018003167A1 (ja) * | 2016-06-28 | 2018-01-04 | 株式会社Sumco | シリコン単結晶の製造方法 |
| KR20180124975A (ko) * | 2016-06-28 | 2018-11-21 | 가부시키가이샤 사무코 | 실리콘 단결정 제조 방법 |
| CN109415843A (zh) * | 2016-06-28 | 2019-03-01 | 胜高股份有限公司 | 单晶硅的制造方法 |
| KR102157389B1 (ko) | 2016-06-28 | 2020-09-17 | 가부시키가이샤 사무코 | 실리콘 단결정 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6565822B1 (en) | 2003-05-20 |
| JP3601340B2 (ja) | 2004-12-15 |
| KR100642878B1 (ko) | 2006-11-10 |
| EP1069214B1 (en) | 2010-03-10 |
| EP1069214A1 (en) | 2001-01-17 |
| TW546425B (en) | 2003-08-11 |
| DE60043967D1 (de) | 2010-04-22 |
| EP1069214A4 (en) | 2007-01-24 |
| KR20010042278A (ko) | 2001-05-25 |
| WO2000046433A1 (fr) | 2000-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI236506B (en) | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it | |
| US6893499B2 (en) | Silicon single crystal wafer and method for manufacturing the same | |
| EP0962557B1 (en) | Silicon single crystal wafer and method for producing silicon single crystal wafer | |
| US8771415B2 (en) | Method of manufacturing silicon single crystal, silicon single crystal ingot, and silicon wafer | |
| US20130323153A1 (en) | Silicon single crystal wafer | |
| CN108474137B (zh) | 具有均匀的径向氧变化的硅晶片 | |
| JP3601340B2 (ja) | エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 | |
| JP2000044389A (ja) | エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ | |
| JP4020987B2 (ja) | ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 | |
| US6632411B2 (en) | Silicon wafer and method for producing silicon single crystal | |
| JP2001139396A (ja) | シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法 | |
| EP1074643A1 (en) | Single-crystal silicon wafer having few crystal defects and method for manufacturing the same | |
| EP1536044B1 (en) | Method of manufacturing an epitaxial silicon wafer | |
| JPH11180800A (ja) | 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ | |
| JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
| US20020009862A1 (en) | Method of treating a semiconductor wafer thermally and semiconductor wafer fabricated by the same | |
| JPH1192283A (ja) | シリコンウエハ及びその製造方法 | |
| US6818197B2 (en) | Epitaxial wafer | |
| US7396405B2 (en) | Single crystal, single crystal wafer, epitaxial wafer, and method of growing single crystal | |
| JP2002201091A (ja) | 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法 | |
| JP3621290B2 (ja) | パーティクルモニター用シリコン単結晶ウエーハの製造方法およびパーティクルモニター用シリコン単結晶ウエーハ | |
| JP2002057160A (ja) | シリコンウエーハの製造方法 | |
| KR100386230B1 (ko) | 에피택셜층 적층용 실리콘 웨이퍼 및 에피택셜 웨이퍼 및그의 제조 방법 | |
| JPH10209055A (ja) | 薄膜エピタキシャルウェ−ハおよびその製造方法 | |
| CN115715338A (zh) | 由单晶硅制成的半导体晶片及其生产方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040913 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071001 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |