JPH11180800A - 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ - Google Patents

結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ

Info

Publication number
JPH11180800A
JPH11180800A JP36414397A JP36414397A JPH11180800A JP H11180800 A JPH11180800 A JP H11180800A JP 36414397 A JP36414397 A JP 36414397A JP 36414397 A JP36414397 A JP 36414397A JP H11180800 A JPH11180800 A JP H11180800A
Authority
JP
Japan
Prior art keywords
region
crystal
single crystal
pulling
silicon single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP36414397A
Other languages
English (en)
Other versions
JP3634133B2 (ja
Inventor
Makoto Iida
誠 飯田
Eiichi Iino
栄一 飯野
Satoshi Suzuki
聡 鈴木
Masaki Kimura
雅規 木村
Shozo Muraoka
正三 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP36414397A priority Critical patent/JP3634133B2/ja
Publication of JPH11180800A publication Critical patent/JPH11180800A/ja
Application granted granted Critical
Publication of JP3634133B2 publication Critical patent/JP3634133B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 CZ法により育成されたシリコン単結晶ウエー
ハにおいて、熱酸化処理時に OSFリングは発生せず、OS
F リング核は存在せず、FPD 及び L/Dがウエーハ全面内
に存在せず、該リング内側のN1(V)領域を最大限拡大し
た極低欠陥密度であり、ゲッタリング能力のあるシリコ
ン単結晶ウエーハを提供する。 【解決手段】 CZ法において引上速度をF[mm/min]と
し、シリコンの融点から1400℃間の引上軸方向の結晶内
温度勾配平均値をG[℃/mm]で表した時、F/G値を縦
軸、D(結晶中心から外周までの距離)を横軸とした欠
陥分布図において、OSF リングの内側のN1 (V)領域
で引上げるか、F/G 値を結晶中心で0.130〜0.142mm2
℃・minとして引上げる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、結晶欠陥が少ない
シリコン単結晶の製造方法及びシリコン単結晶ウエーハ
に関するものである。
【0002】
【従来の技術】近年は、半導体回路の高集積化に伴う素
子の微細化に伴い、その基板となるチョクラルスキー法
(以下、CZ法と略記する)で作製されたシリコン単結
晶に対する品質要求が高まってきている。特に、FP
D、LSTD、COP等のグローンイン(Grown−
in)欠陥と呼ばれる酸化膜耐圧特性やデバイスの特性
を悪化させる単結晶成長起因の欠陥が存在し、その密度
とサイズの低減が重要視されている。
【0003】これらの欠陥を説明するに当たって、先
ず、シリコン単結晶に取り込まれるベイカンシイ(Va
cancy、以下Vと略記することがある)と呼ばれる
空孔型の点欠陥と、インタースティシアル−シリコン
(Interstitial−Si、以下Iと略記する
ことがある)と呼ばれる格子間型シリコン点欠陥のそれ
ぞれの取り込まれる濃度を決定する因子について、一般
的に知られていることを説明する。
【0004】シリコン単結晶において、V領域とは、V
acancy、つまりシリコン原子の不足から発生する
凹部、穴のようなものが多い領域であり、I領域とは、
シリコン原子が余分に存在することにより発生する転位
や余分なシリコン原子の塊が多い領域のことであり、そ
してV領域とI領域の間には、原子の不足や余分が無い
(少ない)ニュートラル(Neutral、以下Nと略
記することがある)領域が存在していることになる。そ
して、前記グローンイン欠陥(FPD、LSTD、CO
P等)というのは、あくまでもVやIが過飽和な状態の
時に発生するものであり、多少の原子の偏りがあって
も、飽和以下であれば、欠陥としては存在しないことが
判ってきた。
【0005】この両点欠陥の濃度は、CZ法における結
晶の引上げ速度(成長速度)と結晶中の固液界面近傍の
温度勾配Gとの関係から決まり、V領域とI領域との境
界近辺にはOSF(酸化誘起積層欠陥、Oxidati
on Indused Stacking Faul
t)と呼ばれるリング状の欠陥の存在が確認されてい
る。
【0006】これら結晶成長起因の欠陥を分類すると、
成長速度が0.6mm/min前後以上と比較的高速の
場合には、空孔タイプの点欠陥が集合したボイド起因と
されているFPD、LSTD、COP等のグローンイン
欠陥が結晶径方向全域に高密度に存在し、これら欠陥が
存在する領域はV−リッチ領域と呼ばれている(図4
(a)参照)。 また、成長速度が0.6mm/min
以下の場合は、成長速度の低下に伴い、上記したOSF
リングが結晶の周辺から発生し、このリングの外側に転
位ループ起因と考えられているL/D(Large D
islocation:格子間転位ループの略号、LS
EPD、LFPD等)の欠陥が低密度に存在し、これら
欠陥が存在する領域はI−リッチ領域と呼ばれている
(図4(b)参照)。さらに、成長速度を0.4mm/
min前後と低速にすると、OSFリングがウエーハの
中心に凝集して消滅し、全面がI−リッチ領域となる
(図4(c))。
【0007】また、最近V−リッチ領域とI−リッチ領
域の中間でOSFリングの外側に、N(ニュートラル)
領域と呼ばれる、空孔起因のFPD、LSTD、COP
も、転位ループ起因のLSEPD、LFPDも存在しな
い領域の存在が発見されている(特開平8−33031
6号参照)。この領域はOSFリングの外側にあり、そ
して、酸素析出熱処理を施し、X−ray観察等で析出
のコントラストを確認した場合に、酸素析出がほとんど
なく、かつ、LSEPD、LFPDが形成されるほどリ
ッチではないI−Si側であると報告している(図3
(a)参照)。そして、従来のCZ引上げ機ではウエー
ハの極一部にしか存在しないニュートラル(N)領域
を、引上げ機の炉内温度分布を改良し、引上げ速度を調
節して、F/G値(単結晶引上げ速度をF[mm/mi
n]とし、シリコンの融点から1300℃の間の引上げ
軸方向の結晶内温度勾配の平均値をG[℃/mm]とす
るとき、F/Gで表わされる比)をウエーハ全面で0.
20〜0.22mm2 /℃・minに制御すれば、N領
域をウエーハ全面に広げることが可能であると提案して
いる(図3(b)参照)。
【0008】
【発明が解決しようとする課題】しかしながら、この発
明に開示されていた欠陥分布図は、本発明者らが実験・
調査して求めたデータや、データを基にした作成した欠
陥分布図(図1参照)とは大幅に異なることが判明し
た。また、OSFリングの外側に分布するN領域には、
酸素析出量が多い領域と少ない領域があることが判明し
た。従って、従来法のように、単にOSFリング外側の
N領域でウエーハを製造すると、酸素析出量の多いN2
(V)領域と少ないN(I)領域がウエーハ内に混在
し、ゲッタリング能力の相違からデバイス歩留りを低下
させる原因となった。
【0009】本発明は、このような問題点に鑑みなされ
たもので、V−リッチ領域およびI−リッチ領域のいず
れも存在せず、熱酸化処理をした際にリング状に発生す
るOSFリングあるいはOSFリングの核が存在せず、
かつ、FPDおよびL/Dがウエーハ全面内に存在しな
い、結晶全面に亙って極低欠陥密度であると共に、酸素
析出によるゲッタリング能力のあるCZ法によるシリコ
ン単結晶ウエーハを、高生産性を維持しながら得ること
を目的とする。
【0010】
【課題を解決するための手段】本発明は、前記目的を達
成するために為されたもので、本発明の請求項1に記載
した発明は、チョクラルスキー法によってシリコン単結
晶を育成する際に、引上げ速度をF[mm/min]と
し、シリコンの融点から1400℃の間の引上げ軸方向
の結晶内温度勾配の平均値をG[℃/mm]で表した
時、結晶中心から結晶周辺までの距離D[mm]を横軸
とし、F/G[mm2 /℃・min]の値を縦軸として
欠陥分布を示した欠陥分布図(図1参照)において、V
−リッチ領域とN1 (V)領域の境界線、ならびにN1
(V)領域とOSFリング領域の境界線で囲繞されたN
1 (V)領域内で結晶を引上げることを特徴とするシリ
コン単結晶の製造方法である。さらに具体的な条件とし
ては、前記欠陥分布図において、前記F/Gの値を結晶
中心で、0.130〜0.142mm2 /℃・minと
して引上げることとした(請求項2)。
【0011】このように、N1 (V)領域内での結晶の
引上げは、図1の欠陥分布図に示したように領域幅が狭
く、しかも結晶中心から外周にかけて急傾斜しているの
で結晶全面に亙って同じ領域を確保するように引上げ条
件を制御するのは難しいが、OSFリング領域の外側の
N領域で引上げるよりも引上げ速度を速くすることがで
き、生産性が向上する。品質的には図2(b)に示した
ようにN1 (V)領域のみをウエーハ全面に拡大した極
低欠陥密度のシリコン単結晶ウエーハを得ることができ
る。
【0012】そして、本発明の請求項3に記載した発明
は、請求項1または請求項2の製造方法により製造され
たシリコン単結晶から作製されたことを特徴とするシリ
コン単結晶ウエーハである。
【0013】このようにして作製されたシリコン単結晶
ウエーハは、チョクラルスキー法により育成されたシリ
コン単結晶ウエーハにおいて、該ウエーハ全面に熱酸化
処理をした際にリング状に発生するOSFリングあるい
はOSFリングの核が存在せず、かつ、FPD及びL/
D(LSEPD、LFPD)もウエーハ全面内に存在し
ないというウエーハで、いわゆるウエーハ全面にV−リ
ッチ領域とI−リッチ領域は存在せず、中性(ニュート
ラル)であると共に、析出酸素濃度(Oi)が高く、ゲ
ッタリング能力が大きくて均一なN1 (V)領域のみか
ら成る、ほぼ完全無欠陥なシリコン単結晶ウエーハであ
り、デバイス歩留りを著しく向上させることができる。
【0014】以下、本発明につき詳細に説明するが、本
発明はこれらに限定されるものではない。説明に先立ち
各用語につき予め解説しておく。 1)FPD(Flow Pattern Defec
t)とは、成長後のシリコン単結晶棒からウェーハを切
り出し、表面の歪み層を弗酸と硝酸の混合液でエッチン
グして取り除いた後、K2 Cr27 と弗酸と水の混合
液で表面をエッチング(Seccoエッチング)するこ
とによりピットおよびさざ波模様が生じる。このさざ波
模様をFPDと称し、ウェーハ面内のFPD密度が高い
ほど酸化膜耐圧の不良が増える(特開平4−19234
5号公報参照)。
【0015】2)SEPD(Secco Etch P
it Defect)とは、FPDと同一のSecco
エッチングを施した時に、流れ模様(flow pat
tern)を伴うものをFPDと呼び、流れ模様を伴わ
ないものをSEPDと呼ぶ。この中で10μm以上の大
きいSEPD(LSEPD)は転位クラスターに起因す
ると考えられ、デバイスに転位クラスターが存在する場
合、この転位を通じて電流がリークし、P−Nジャンク
ションとしての機能を果たさなくなる。
【0016】3)LSTD(Laser Scatte
ring Tomography Defect)と
は、成長後のシリコン単結晶棒からウエーハを切り出
し、表面の歪み層を弗酸と硝酸の混合液でエッチングし
て取り除いた後、ウエーハを劈開する。この劈開面より
赤外光を入射し、ウエーハ表面から出た光を検出するこ
とでウエーハ内に存在する欠陥による散乱光を検出する
ことができる。ここで観察される散乱体については学会
等ですでに報告があり、酸素析出物とみなされている
(J.J.A.P. Vol.32,P3679,19
93参照)。また、最近の研究では、八面体のボイド
(穴)であるという結果も報告されている。
【0017】4)COP(Crystal Origi
nated Particle)とは、ウエーハの中心
部の酸化膜耐圧を劣化させる原因となる欠陥で、Sec
coエッチではFPDになる欠陥が、アンモニア過酸化
水素水洗浄(NH4 OH:H22 :H2 O=1:1:
10の混合液による洗浄)では選択エッチング液として
働き、COPになる。このピットの直径は1μm以下で
光散乱法で調べる。
【0018】5)L/D(Large Disloca
tion:格子間転位ループの略号)には、LSEP
D、LFPD等があり、転位ループ起因と考えられてい
る欠陥である。LSEPDは、上記したようにSEPD
の中でも10μm以上の大きいものをいう。また、LF
PDは、上記したFPDの中でも10μm以上の大きい
ものをいい、こちらも転位ループ起因と考えられてい
る。
【0019】本発明者らは、先に特願平9−19941
5号で提案したように、CZ法によるシリコン単結晶成
長に関し、V領域とI領域の境界近辺について、詳細に
調査したところ、この境界近辺の極く狭い領域にFP
D、LSTD、COPの数が著しく少なく、LSEPD
も存在しないニュートラルな領域があることを発見し
た。
【0020】そこで、このニュートラルな領域をウエー
ハ全面に広げることができれば、点欠陥を大幅に減らせ
ると発想した。すなわち成長(引上げ)速度と温度勾配
の関係の中で、結晶の水平方向、すなわちウエーハ面内
では、引上げ速度はほぼ一定であるから、面内の点欠陥
の濃度分布を決定する主な因子は温度勾配である。つま
り、ウエーハ面内で、軸方向の温度勾配に差があること
が問題で、この差を減らすことが出来れば、ウエーハ面
内の点欠陥の濃度差も減らせることを見出し、結晶中心
部の温度勾配Gcと結晶周辺部分の温度勾配Geとの差
を△G=(Ge−Gc)≦5℃/cmとなるように炉内
温度を制御して引上げ速度を調節すれば、ウエーハ全面
がN領域からなる欠陥のないウエーハが得られるように
なった。
【0021】本発明では、上記のような温度勾配の差△
Gが小さいCZ法による結晶引上げ装置を使用し、引上
げ速度を変えて結晶面内を調査した結果、新たに次のよ
うな二つの知見を得た。本発明者らが実験・調査した結
果、V−リッチ領域とI−リッチ領域の間に存在するN
領域は、従来はOSFリング(核)の外側[以下、N
(I)領域という。図2(a)参照]のみと考えられて
いたが、OSFリングの内側にもN領域が存在すること
を確認した[以下、N1 (V)領域という。図2(a)
参照]。すなわち、上記特願平9−199415号の場
合、OSFリングは、V−リッチ領域とN領域の境界領
域となっていた(図3(a)参照)が、この二つは必ず
しも一致しないことがわかった。
【0022】もう一つの発見は、OSFリング領域の外
側のN領域に酸素析出の多い領域と少ない領域が存在
し、OSFリング領域に隣接する内側の方が酸素析出が
多いことが判ってきた。すなわち、OSFリングの外側
に隣接するIがリッチではないV側のN領域[以下、N
2 (V)領域という]が存在することが判ってきた[図
1、図2(a)参照]。
【0023】従って、上記特開平8−330316号公
報に開示された方法のように、単にOSFリング外側の
N領域のみでウエーハを作製すると、ウエーハ全面がN
領域であることは確かではあるが、ウエーハの内側と外
側では酸素析出に差が生じ、面内でゲッタリング能力が
異なるウエーハができてしまうことになる。ちなみに、
OSFリング領域に隣接する内側のN2 (V)領域は、
酸素析出が多く十分にゲッタリング能力があり、I−リ
ッチ領域側のN(I)領域は酸素析出が少なく、ゲッタ
リング能力が低い。
【0024】そこで、図1の欠陥分布図に示したよう
に、全面N領域でかつOSFリング領域の内側に隣接す
るN1 (V)領域だけのウエーハを作製するのが理想的
であり、ほぼ完全無欠陥のシリコン単結晶を得ることが
できる[図2(a)、(b)参照]。しかし、その領域
は非常に狭く、かつ、結晶の径方向に急上昇している領
域なので、引上げ速度Fや温度勾配Gを調整してF/G
の値をこの領域に収まるように制御するにはかなりの困
難を伴うが、結晶の引上げは可能であり、OSFリング
領域の外側のN領域で引上げるよりも引上げ速度を速く
することができるので生産性が向上する。
【0025】この調査における引上げ装置の炉内温度
を、総合伝熱解析ソフトFEMAG(F.Dupre
t,P.Nicodeme,Y.Ryckmans,
P.Wouters,and M.J.Croche
t,Int.J.Heat MassTransfe
r,33,1849(1990))を使用して鋭意解析
を行った。その結果、引上げ速度をF[mm/min]
とし、シリコンの融点から1400℃の間の引上げ軸方
向の結晶内温度勾配の平均値をG[℃/mm]で表した
時、N1 (V)領域内の引上げは、F/Gの値を結晶中
心で0.130〜0.142mm2 /℃・minの範囲
内となるように引上げ速度Fと温度勾配平均値Gとを制
御して結晶を引上げれば、結晶欠陥のないシリコン単結
晶が得られる。
【0026】図1は、結晶の径(直径6インチ)方向位
置を横軸とし、F/G値を縦軸とした場合の諸欠陥分布
を表している。図1から明らかなように、V−リッチ領
域/N1 (V)領域の境界は、結晶中心位置と中心から
約50mmまでの位置との間で0.142mm2 /℃・
minから緩やかに上昇し、この位置から外周にかけて
は急激にF/G値を増大した線上にある。OSFリング
領域の中心は、約0.125mm2 /℃・minで、結
晶外周にかけては、N1 (V)領域/OSFリング領域
の境界線もOSFリング領域/N2 (V)領域の境界線
もほぼ平行して緩やかに上昇し、結晶中心位置から約6
5mmから外周にかけては急激にF/G値を増大した線
上にある。また、N(I)領域/I−リッチ領域との境
界線は、結晶中心位置と中心から約60mmまでの位置
との間で約0.112〜0.117mm2 /℃・min
となり、その後、結晶外周に向けて急激に落ち込んでい
る。従って、ウエーハ内のV−リッチ領域とOSFリン
グ領域の外側の領域を除いたN1 (V)領域を最大限に
利用するには、結晶中心位置でF/G値が0.130〜
0.142mm2 /℃・minとなるようにFとGを制
御すればよい。
【0027】これをウエーハの面で説明すると、従来
は、図3(a)に示したように、通常の引上げ速度と結
晶引上げ装置におけるOSFリングの外側に存在するN
領域を結晶全面に拡大すべく[図3(b)参照]、特別
な結晶引上げ装置を用いて引上げ速度と△Gを制御し、
無欠陥結晶を製造しようとしていたが、引上げ速度、温
度勾配等製造条件の制御幅が極めて狭く、制御が困難で
生産性に難点があり、実用的でなかった。その上、OS
Fリングの外側に存在するN領域には、OSFリング領
域に隣接する内側に酸素析出の多い領域(N2 (V)領
域)があり、その外側に酸素析出の少ない領域(N
(I)領域)が存在するので、単にOSFリング外側の
N領域のみでウエーハを作製すると、ウエーハ全面がN
領域であることは確かではあるが、ウエーハの内側と外
側では酸素析出に差が生じ、面内でゲッタリング能力が
異なるウエーハができてしまうことになる。
【0028】本発明では、今回発見したOSFリングの
内側のN1 (V)領域だけに限定した場合[図2
(a)、(b)参照]、狭い領域内で引上げることにな
り、引上げ条件の制御は容易ではないが結晶の引上げは
可能であり、前述したようにゲッタリング能力をもった
極低欠陥密度で全面N領域の極めて高品質のウエーハを
作製することができる。この場合、上記のように、本発
明では制御範囲が狭いため、引上げ単結晶棒の周辺部で
OSFが発生する可能性がある。しかし、引上げ単結晶
棒の周辺部のOSFは、その後、単結晶棒を円筒研削、
スライスしてウエーハに加工する際になくなるので問題
はない。
【0029】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。まず、本発明
で使用するCZ法による単結晶引上げ装置の構成例を図
5により説明する。図5に示すように、この単結晶引上
げ装置30は、引上げ室31と、引上げ室31中に設け
られたルツボ32と、ルツボ32の周囲に配置されたヒ
ータ34と、ルツボ32を回転させるルツボ保持軸33
及びその回転機構(図示せず)と、シリコンの種結晶5
を保持するシードチャック6と、シードチャック6を引
上げるケーブル7と、ケーブル7を回転又は巻き取る巻
取機構(図示せず)を備えて構成されている。ルツボ3
2は、その内側のシリコン融液(湯)2を収容する側に
は石英ルツボが設けられ、その外側には黒鉛ルツボが設
けられている。また、ヒータ34の外側周囲には断熱材
35が配置されている。
【0030】また、本発明の製造方法に関わる製造条件
を設定するために、結晶の固液界面の外周に環状の固液
界面断熱材8を設け、その上に上部囲繞断熱材9が配置
されている。この固液界面断熱材8は、その下端とシリ
コン融液2の湯面との間に3〜5cmの隙間10を設け
て設置されている。上部囲繞断熱材9は条件によっては
使用しないこともある。さらに、冷却ガスを吹き付けた
り、輻射熱を遮って単結晶を冷却する筒状の冷却装置3
6を設けている。別に、最近では引上げ室31の水平方
向の外側に、図示しない磁石を設置し、シリコン融液2
に水平方向あるいは垂直方向等の磁場を印加することに
よって、融液の対流を抑制し、単結晶の安定成長をはか
る、いわゆるMCZ法が用いられることも多い。
【0031】次に、上記の単結晶引上げ装置30による
単結晶育成方法について説明する。まず、ルツボ32内
でシリコンの高純度多結晶原料を融点(約1420°
C)以上に加熱して融解する。次に、ケーブル7を巻き
出すことにより融液2の表面略中心部に種結晶5の先端
を接触又は浸漬させる。その後、ルツボ保持軸33を適
宜の方向に回転させるとともに、ケーブル7を回転させ
ながら巻き取り種結晶5を引上げることにより、単結晶
育成が開始される。以後、引上げ速度と温度を適切に調
節することにより略円柱形状の単結晶棒1を得ることが
できる。
【0032】この場合、本発明では、本発明の目的を達
成するために特に重要であるのは、図5に示したよう
に、引上げ室31の湯面上の単結晶棒1中の液状部分の
外周空間において、湯面近傍の結晶の温度が1420℃
から1400℃までの温度域に環状の固液界面断熱材8
を設けたことと、その上に上部囲繞断熱材9を配置した
ことである。さらに、必要に応じてこの断熱材の上部に
結晶を冷却する装置、例えば冷却装置36を設けて、こ
れに上部より冷却ガスを吹きつけて結晶を冷却できるも
のとし、筒下部に輻射熱反射板を取り付けた構造として
もよい。
【0033】このように液面の直上の位置に所定の隙間
を設けて断熱材を配置し、さらにこの断熱材の上部に結
晶を冷却する装置を設けた構造とすることによって、結
晶成長界面近傍では輻射熱により保温効果が得られ、結
晶の上部ではヒータ等からの輻射熱をカットできるの
で、本発明の製造条件を満足させることができる。この
結晶の冷却装置としては、前記筒状の冷却装置36とは
別に、結晶の周囲を囲繞する空冷ダクトや水冷蛇管等を
設けて所望の温度勾配を確保するようにしても良い。
【0034】本発明で使用した単結晶引上げ装置と比較
のために従来の装置を図6に示した。 基本的な構造に
ついては、本発明で使用した引上げ装置と同じである
が、固液界面断熱材8、上部囲繞断熱材9や冷却装置3
6は装備していない。
【0035】
【実施例】以下、本発明の具体的な実施の形態を実施例
を挙げて説明するが、本発明はこれらに限定されるもの
ではない。 (実施例1)図5に示した引上げ装置30で、20イン
チ石英ルツボに原料多結晶シリコンを60Kgチャージ
し、直径6インチ、方位<100>のシリコン単結晶棒
を平均引上げ速度を0.88〜0.50mm/minに
変化させて引上げた(単結晶棒の直胴長さ約85c
m)。シリコン融液の湯温は約1420℃、湯面から環
状の固液界面断熱材の下端までは、4cmの空間とし、
その上に10cm高さの環状固液界面断熱材を配置し、
湯面から引上げ室天井までの高さをルツボ保持軸を調整
して30cmに設定し、上部囲繞断熱材を配備した。そ
して、結晶中心部でのF/G値を0.22〜0.10m
2 ・℃/minに変化させて引上げた。
【0036】ここで得られた単結晶棒から、ウエーハを
切り出し、鏡面加工を施してシリコン単結晶の鏡面ウエ
ーハを作製し、グローンイン欠陥の測定を行った。ま
た、熱酸化処理を施してOSFリング発生の有無を確認
した。その結果、結晶中心でF/G値が0.130〜
0.142mm2 /℃・minの範囲内において、N1
(V)領域を最大限拡大した極低欠陥ウエーハを得た。
なお、このウエーハの酸化膜耐圧特性は、C−モード良
品率100%となった。なお、C−モード測定条件は、
次の通りである。 1)酸化膜厚:25nm、 2)測定電極:りんド
ープ・ポリシリコン、 3)電極面積:8mm2 、 4)判定電流:1mA
/cm2 、 5)良品判定:絶縁破壊電界が8MV/cm以上のもの
を良品と判定した。
【0037】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【0038】例えば、上記実施形態においては、直径6
インチのシリコン単結晶を育成する場合につき例を挙げ
て説明したが、本発明はこれには限定されず、引上げ速
度をF[mm/min]とし、シリコンの融点から14
00℃の間の引上げ軸方向の結晶内温度勾配の平均値を
G[℃/mm]で表した時、前記欠陥分布図においてO
SFリング領域の内側に存在するN1 (V)領域内で結
晶を引上げるようにすれば、直径にかかわりなく、例え
ば直径8〜16インチあるいはそれ以上のシリコン単結
晶にも適用できる。また、本発明は、シリコン融液に水
平磁場、縦磁場、カスプ磁場等を印加するいわゆるMC
Z法にも適用できることは言うまでもない。
【0039】
【発明の効果】以上説明したように、本発明によれば、
全面N1 (V)領域で、V−リッチ領域およびI−リッ
チ領域のいずれも存在せず、熱酸化処理をした際にリン
グ状に発生するOSFリングあるいはOSFリングの核
が存在せず、かつ、FPDおよびL/Dがウエーハ全面
内に存在しない、結晶全面に亙って極低欠陥密度である
と共に、酸素析出によるゲッタリング能力のあるCZ法
によるシリコン単結晶ウエーハを、高生産性を維持しな
がら製造することができる。
【図面の簡単な説明】
【図1】本発明で発見したシリコン単結晶ウエーハ面内
における、結晶の径方向位置を横軸とし、F/G値を縦
軸とした場合の諸欠陥分布図である。
【図2】本発明で発見した結晶面内諸欠陥分布を表した
説明図である。 (a)通常の引上げ条件で引上げた場合、(b)本発明
の特定引上げ条件で引上げた場合。
【図3】従来の引上げ方法における結晶面内諸欠陥分布
を表した説明図である。 (a)通常の引上げ条件で引上げた場合、(b)引上げ
速度と結晶内温度勾配を精密制御して引上げた場合。
【図4】従来の引上げ方法における引上げ速度と結晶面
内欠陥分布との関係を表した説明図である。 (a)高速引上げの場合、(b)中速引上げの場合、
(c)低速引上げの場合。
【図5】本発明で使用したCZ法による単結晶引上げ装
置の概略説明図である。
【図6】CZ法による従来の単結晶引上げ装置の概略説
明図である。
【符号の説明】
1…成長単結晶棒、 2…シリコン融液、 3…湯面、 4…固液界面、 5…種結晶、 6…シードチャック、 7…ケーブル、 8…固液界面断熱材、 9…上部囲繞断熱材、 10…湯面と固液界面断熱材下端との隙間、 30…単結晶引上げ装置、 31…引上げ室、 32…ルツボ、 33…ルツボ保持軸、 34…ヒータ、 35…断熱材、 36…冷却装置。 V …V−リッチ領域、 N …N−領域、 N1 (V)…N1 (V)領域、 N2 (V)…N2 (V)領域、 N(I) …N(I)領域、 I …I−リッチ領域、 OR…OSFリング。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 雅規 群馬県安中市磯部2丁目13番1号 信越半 導体株式会社半導体磯部研究所内 (72)発明者 村岡 正三 群馬県安中市磯部2丁目13番1号 信越半 導体株式会社半導体磯部研究所内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 チョクラルスキー法によってシリコン単
    結晶を育成する際に、引上げ速度をF[mm/min]
    とし、シリコンの融点から1400℃の間の引上げ軸方
    向の結晶内温度勾配の平均値をG[℃/mm]で表した
    時、結晶中心から結晶周辺までの距離D[mm]を横軸
    とし、F/G[mm2 /℃・min]の値を縦軸として
    欠陥分布を示した欠陥分布図において、V−リッチ領域
    とN1 (V)領域の境界線、ならびにN1 (V)領域と
    OSFリング領域の境界線で囲繞されたN1 (V)領域
    内で結晶を引上げることを特徴とするシリコン単結晶の
    製造方法。
  2. 【請求項2】 前記F/Gの値を結晶中心で、0.13
    0〜0.142mm2/℃・minとして引上げること
    を特徴とする請求項1に記載したシリコン単結晶の製造
    方法。
  3. 【請求項3】 請求項1または請求項2の製造方法によ
    り製造されたシリコン単結晶から作製されたことを特徴
    とするシリコン単結晶ウエーハ。
JP36414397A 1997-12-17 1997-12-17 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ Expired - Lifetime JP3634133B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36414397A JP3634133B2 (ja) 1997-12-17 1997-12-17 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36414397A JP3634133B2 (ja) 1997-12-17 1997-12-17 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ

Publications (2)

Publication Number Publication Date
JPH11180800A true JPH11180800A (ja) 1999-07-06
JP3634133B2 JP3634133B2 (ja) 2005-03-30

Family

ID=18481084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36414397A Expired - Lifetime JP3634133B2 (ja) 1997-12-17 1997-12-17 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ

Country Status (1)

Country Link
JP (1) JP3634133B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236104B1 (en) 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6254672B1 (en) 1997-04-09 2001-07-03 Memc Electronic Materials, Inc. Low defect density self-interstitial dominated silicon
US6284039B1 (en) 1998-10-14 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafers substantially free of grown-in defects
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
US6328795B2 (en) 1998-06-26 2001-12-11 Memc Electronic Materials, Inc. Process for growth of defect free silicon crystals of arbitrarily large diameters
US6379642B1 (en) 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
US6416836B1 (en) 1998-10-14 2002-07-09 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US6555194B1 (en) 1997-04-09 2003-04-29 Memc Electronic Materials, Inc. Process for producing low defect density, ideal oxygen precipitating silicon
US6846539B2 (en) 2001-01-26 2005-01-25 Memc Electronic Materials, Inc. Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults
US6858307B2 (en) 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
JP2009263197A (ja) * 2008-04-30 2009-11-12 Sumco Corp シリコン単結晶インゴット及びエピタキシャル成長用シリコンウェーハ並びにシリコン単結晶インゴットの製造方法
US8216362B2 (en) 2006-05-19 2012-07-10 Memc Electronic Materials, Inc. Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6409827B2 (en) 1997-04-09 2002-06-25 Memc Electronic Materials, Inc. Low defect density silicon and a process for producing low defect density silicon wherein V/G0 is controlled by controlling heat transfer at the melt/solid interface
US6409826B2 (en) 1997-04-09 2002-06-25 Memc Electronic Materials, Inc. Low defect density, self-interstitial dominated silicon
US6555194B1 (en) 1997-04-09 2003-04-29 Memc Electronic Materials, Inc. Process for producing low defect density, ideal oxygen precipitating silicon
US6287380B1 (en) 1997-04-09 2001-09-11 Memc Electronic Materials, Inc. Low defect density silicon
US6896728B2 (en) 1997-04-09 2005-05-24 Memc Electronic Materials, Inc. Process for producing low defect density, ideal oxygen precipitating silicon
US6632278B2 (en) 1997-04-09 2003-10-14 Memc Electronic Materials, Inc. Low defect density epitaxial wafer and a process for the preparation thereof
US6254672B1 (en) 1997-04-09 2001-07-03 Memc Electronic Materials, Inc. Low defect density self-interstitial dominated silicon
US6379642B1 (en) 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
US6605150B2 (en) 1997-04-09 2003-08-12 Memc Electronic Materials, Inc. Low defect density regions of self-interstitial dominated silicon
US6328795B2 (en) 1998-06-26 2001-12-11 Memc Electronic Materials, Inc. Process for growth of defect free silicon crystals of arbitrarily large diameters
US6913647B2 (en) 1998-06-26 2005-07-05 Memc Electronic Materials, Inc. Process for cooling a silicon ingot having a vacancy dominated region to produce defect free silicon
US6562123B2 (en) 1998-06-26 2003-05-13 Memc Electronic Materials, Inc. Process for growing defect-free silicon wherein the grown silicon is cooled in a separate chamber
US6342725B2 (en) 1998-09-02 2002-01-29 Memc Electronic Materials, Inc. Silicon on insulator structure having a low defect density handler wafer and process for the preparation thereof
US6849901B2 (en) 1998-09-02 2005-02-01 Memc Electronic Materials, Inc. Device layer of a silicon-on-insulator structure having vacancy dominated and substantially free of agglomerated vacancy-type defects
US6236104B1 (en) 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6565649B2 (en) 1998-10-14 2003-05-20 Memc Electronic Materials, Inc. Epitaxial wafer substantially free of grown-in defects
US6284039B1 (en) 1998-10-14 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafers substantially free of grown-in defects
US6652646B2 (en) 1998-10-14 2003-11-25 Memc Electronic Materials, Inc. Process for growing a silicon crystal segment substantially free from agglomerated intrinsic point defects which allows for variability in the process conditions
US6743289B2 (en) 1998-10-14 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing low defect density single crystal silicon
US6500255B2 (en) 1998-10-14 2002-12-31 Memc Electronic Materials, Inc. Process for growing silicon crystals which allows for variability in the process conditions while suppressing the formation of agglomerated intrinsic point defects
US6416836B1 (en) 1998-10-14 2002-07-09 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US7097718B2 (en) 1998-10-14 2006-08-29 Memc Electronic Materials, Inc. Single crystal silicon wafer having an epitaxial layer substantially free from grown-in defects
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6858307B2 (en) 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6846539B2 (en) 2001-01-26 2005-01-25 Memc Electronic Materials, Inc. Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults
US7217320B2 (en) 2001-01-26 2007-05-15 Memc Electronics Materials, Inc. Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults
US8216362B2 (en) 2006-05-19 2012-07-10 Memc Electronic Materials, Inc. Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth
US8673248B2 (en) 2006-05-19 2014-03-18 Memc Electronic Materials, Inc. Silicon material with controlled agglomerated point defects and oxygen clusters induced by the lateral surface
JP2009263197A (ja) * 2008-04-30 2009-11-12 Sumco Corp シリコン単結晶インゴット及びエピタキシャル成長用シリコンウェーハ並びにシリコン単結晶インゴットの製造方法

Also Published As

Publication number Publication date
JP3634133B2 (ja) 2005-03-30

Similar Documents

Publication Publication Date Title
JP3747123B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP3943717B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JP3460551B2 (ja) 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
EP0890662B1 (en) Method and apparatus for manufacturing a silicon single crystal having few crystal defects, and a silicon single crystal and silicon wafers manufactured by the same
EP1347083B1 (en) Silicon single crystal wafer and method for producing silicon single crystal
JP4020987B2 (ja) ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法
US20130323153A1 (en) Silicon single crystal wafer
JP2000053497A (ja) 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法
EP0909840A1 (en) Method for producing a silicon single crystal having few crystal defects, and a silicon single crystal and silicon wafers produced by the method
JP3601324B2 (ja) 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP3627498B2 (ja) シリコン単結晶の製造方法
JP2000007498A (ja) 窒素ドープした低欠陥シリコン単結晶の製造方法
JP3634133B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP4218080B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JPH11349394A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP2003321297A (ja) シリコン単結晶の製造方法及びシリコン単結晶ウェーハ
JP2005119964A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080107

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080107

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term