JP2015032588A - 複合基板およびその製造方法 - Google Patents

Abstract

【課題】 高性能な半導体層を有する複合基板およびその製造方法を提供する。
【解決手段】 絶縁性材料からなる支持基板１０と、支持基板１０の上面に重ね合された、結晶性半導体層２０と、支持基板１０と結晶性半導体層２０との間に位置した、支持基板１０または結晶性半導体層２０を構成する元素の酸化物からなる中間層３０と、を備え、結晶性半導体層２０は、中間層３０に接する側に、層状のＡｒ含有領域２１を有する複合基板１である。
【選択図】 図１

Description

本発明は、半導体層を有する複合基板に関する。

近年、半導体素子の性能向上を図るべく、寄生容量を減らす技術の開発が進められている。この寄生容量を減らす技術として、ＳＯＳ（Silicon On Sapphire）構造がある。こ
のＳＯＳ構造を形成する方法として、例えば特許文献１や特許文献２に記載された技術がある。

特開平１０−１２５４７号公報 特開２００４−３４３３６９号公報

しかし、特許文献１に記載された技術では、格子不整合により欠陥を有するシリコンがサファイアと直接接しているので、サファイア中に含有される微量の金属が半導体素子の機能層となるシリコン側に拡散し、半導体素子の動作に悪影響を及ぼす虞があった。また、特許文献２に記載された技術では、接合面を活性化させるためにイオンビームや中性子ビームを照射した際に、接合装置のチャンバー内に浮遊する金属が接合界面に混入する虞がある。このため、ＳＯＳ構造を形成する際に特許文献２に記載された技術を適用したとしても、金属が半導体素子の機能層となるシリコン側に拡散し、半導体素子の動作に悪影響を及ぼす虞があった。

本発明は、上述の事情のもとで考え出されたものであって、半導体層への金属の混入を抑制した複合基板を提供することを目的とする。

本発明の複合基板の一実施形態では、絶縁性材料からなる支持基板と、該支持基板の上面に重ね合された、結晶性半導体層と、前記支持基板と前記結晶性半導体層との間に位置した、前記支持基板または前記結晶性半導体層を構成する元素の酸化物からなる中間層と、を備え、前記結晶性半導体層は、前記中間層に接する側に層状のＡｒ含有領域を有するものである。

また、本発明の複合基板の製造方法によれば、絶縁性材料からなる支持基板の上面に重ね合わされた結晶性半導体層を有する複合基板の製造方法であって、結晶性を有する半導体基板を準備する準備工程と、前記半導体基板の表面にＡｒイオンまたはＡｒ原子を照射して層状のＡｒ含有領域を形成するＡｒ含有領域形成工程と、前記Ａｒ含有領域上に、前記半導体基板または前記支持基板を構成する元素の酸化物からなる中間層を形成する中間層形成工程と、前記中間層の表面と前記支持基板の表面とを活性化して接触させることにより両者を接合する接合工程と、前記半導体基板を薄層化して結晶性半導体層とする薄層化工程と、を備えるものである。

本発明によれば、金属拡散を抑制した結晶性半導体層を有する複合基板およびその製造方法を提供することができる。

本発明の１つの実施形態に係る複合基板の概略構成を示す断面図である。 （ａ）〜（ｃ）は図１に示す複合基板の製造方法の製造工程の一例を示す断面図である。 （ａ）〜（ｃ）は図２の後の製造工程を示す断面図である。

本発明の複合基板の実施形態の一例について、図面を参照しつつ、説明する。

図１は本発明の実施形態の一つに係る複合基板１の例を示す模式的な断面図である。

複合基板１は、支持基板１０と結晶性半導体層２０と中間層３０とを含んで構成される。結晶性半導体層２０は、その中間層３０に接する側にＡｒ含有領域２１を有する。

支持基板１０は、その上部に位置する結晶性半導体層２０を支持するものであり、強度、平坦度を有するものであれば、自由に選択することができる。支持基板１０を構成する材料としては、酸化アルミニウム単結晶（サファイア）、炭化ケイ素基板などを用いることができる。本実施形態では、支持基板１０としてサファイアを採用する。

この支持基板１０の厚みとしては、例えば、４００〜８００〔μｍ〕の範囲が挙げられる。また、支持基板１０の結晶性半導体層２０側に位置する一主面１０ａの算術平均粗さＲａは１ｎｍ以下としてもよい。

結晶性半導体層２０は、一主面２０ｂが支持基板１０の一主面（上面）１０ａ上に重ね合わされている。そして、結晶性半導体層２０の材料としては、結晶性を有する半導体材料であればよく、例えば、ＳｉやＧｅなどを用いることができる。本実施形態では、結晶性半導体層２０としてＳｉ単結晶を用いている。

結晶性半導体層２０の厚みとしては、例えば３０ｎｍ〜２００ｎｍの範囲が挙げられる。また、結晶性半導体層２０のドーパント濃度としては、例えば、相対的に低濃度のｐ⁻およびｎ⁻のドーパント濃度、ならびにノンドープのいずれか１つとなるように形成される。ｐ⁻のドーパント濃度としては、１×１０^１６〔ａｔｏｍｓ／ｃｍ^３〕以下の範囲が挙げられる。ｎ⁻のドーパント濃度としては、５×１０^１５〔ａｔｏｍｓ／ｃｍ^３〕以下の範囲が挙げられる。ここで「ノンドープのシリコン」としているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコンに限られるものではない。そして、結晶性半導体層２０中の酸素濃度は、特に限定されないが、詳しくは後述するが、１×１０^１６〔ａｔｏｍｓ／ｃｍ^３〕未満としてもよい。

中間層３０は、支持基板１０と結晶性半導体層２０との間に位置する。中間層３０の一方主面は支持基板１０に直接接合され、他方主面は結晶性半導体層２０に直接接合されている。そして、この中間層３０は、支持基板１０を構成する元素または結晶性半導体層２０を構成する元素を含む酸化物を主成分とする。この例では、酸化アルミニウム（ＡｌＯｘ）を主成分とする。

中間層３０の結晶性は、特に限定はない。ただし、後述の製造方法の観点から、この例では、中間層３０は結晶性半導体層２０の結晶性に比べ低くなっている。具体的には、アモルファス層となっている。

中間層３０の厚みは、特に限定されないが、厚みが２００ｎｍ以上となると、中間層３
０の存在により放熱特性が悪化する虞が生じる。このため、中間層３０の厚みとしては、５０ｎｍ以下が好ましく、例えば、１０ｎｍ程度でよい。より好ましくは５ｎｍ以下とする。

ここで、結晶性半導体層２０は、その一主面２０ｂから他方主面側に続く、層状のＡｒ含有領域２１を有する。ここで、「層状」とは、面内の大部分（例えば９０％以上）に平均的に存在することを言う。このため、Ａｒ含有領域２１は、一主面２０ｂ全面にＡｒが存在するようにしてもよいし、ごく一部にＡｒが存在しない部位を含んでもよい。また、Ａｒ含有領域２１の厚みは、面内位置により大幅にばらつくことのないように形成されている。このようなＡｒ含有領域２１の厚みは特に限定されないが、５０ｎｍ以下が好ましく、より好ましくは１０ｎｍ以下である。理由は後述する。

また、Ａｒ含有領域２１におけるＡｒのドーズ量は、１×１０^１５〔ａｔｏｍｓ／ｃｍ^２〕未満であり、より好ましくは、１×１０^１１〜１×１０^１３〔ａｔｏｍｓ／ｃｍ^２〕である。Ｓｉの一原子層の原子量が１０^１５〔ａｔｏｍｓ／ｃｍ^２〕オーダーであるため、これよりＡｒ量が多い場合には（１×１０^１５〔ａｔｏｍｓ／ｃｍ^２〕を超える場合には）、結晶性半導体層２０としての性能に影響が生じるためである。このようなドーズ量の測定は、ＩＣＰ−ＭＳ（Inductively Coupled Plasma Mass Spectrometry；誘導結合プラズマ質量分析装置），ＳＩＭＳ（Secondary Ion Mass Spectrometry；二次イオン質量
分析法）等で測定することができる。

なお、結晶性半導体層２０のうち、Ａｒ含有領域２１とその他の部位との境界は、Ａｒ含有量で区別するものとする。具体的には、Ａｒ含有量がＡｒ含有領域２１に比べ１０^−２倍以下となる部分、またはＡｒの検出下限以下となる部分で区別するものとする。なお、ＩＣＰ−ＭＳでのＡｒの検出下限は約６×１０^１０〔ａｔｏｍｓ／ｃｍ^２〕である。

また、ＡｒはＡｒ含有領域２１のみに多く含まれていることが好ましく、中間層３０におけるＡｒ含有量はＡｒ含有領域２１に比べ１０^−２倍以下もしくはＡｒの検出下限以下であることが好ましい。

複合基板１をこのような構成とすることにより、結晶性半導体層２０内に不純物が拡散したり、析出したりすることを抑制することができる。その理由について以下に詳述する。

複合基板１は、支持基板１０と結晶性半導体層２０とを接合するときに接合界面に金属などの不純物が混入したり、支持基板１０側に微量添加されている金属などの不純物が結晶性半導体層２０側に拡散・析出したりする虞がある。このような金属の存在は、結晶性半導体層２０に半導体素子として機能する素子機能部を形成するときに、誤動作を発生させる虞がある。そこで、例え金属などの不純物が存在する場合であっても、結晶性半導体層２０に拡散・析出させないことが重要である。

複合基板１では、中間層３０を設けている。この中間層３０は支持基板１０または結晶性半導体層２０を構成する元素の酸化物で構成されている。すなわち、酸化シリコン層または酸化アルミニウム層であり、この例では酸化アルミニウム層となっている。これらの酸化層の融点は高く、金属が存在したとしても金属と結合して金属の拡散を助長させることがない。このため、支持基板１０と中間層３０との界面に金属が存在したとしても、支持基板１０と中間層３０との間に金属を保持することができ、その結果、結晶性半導体層２０への金属の拡散を抑制することができる。

また、中間層３０の結晶性は、単結晶の結晶性半導体層２０、支持基板１０に比べ低く
なっている。このため、仮に金属が存在する場合であっても、結晶性半導体層２０側に拡散されず、粒界等を介して中間層３０中に拡散・固溶される。

ここで、中間層３０の結晶性評価は、例えば、収束イオンビーム（ＦＩＢ）加工により断面加工した後に透過型電子顕微鏡（ＴＥＭ）を用いて、観察したり、電子線回折を行なったりして確認すればよい。また、ラザフォード後方散乱（ＲＢＳ）により測定してもよい。

さらに、結晶性半導体層２０の酸素濃度は１×１０^１６〔ａｔｏｍｓ／ｃｍ^３〕未満としている。このような構成により、金属が酸素と結合して、結晶性半導体層２０中に金属が拡散・固溶・析出することを抑制している。特に、金属がＦｅである場合には、ＯＳＦ欠陥の発生を抑制することができる。

そして、この複合基板１ではさらに、Ｓｉからなる結晶性半導体層２０中にＡｒ含有領域２１を有する。ＡｒがＳｉ中に存在する場合には、Ａｒが金属をゲッタリングした状態で固定化できるため、金属は結晶性半導体層２０のうち、中間層３０側の界面付近に固定化されることとなる。このため、結晶性半導体層２０のうち、機能層として機能するＡｒ含有領域２１を除くその他の部位において、金属の拡散を抑制することができる。

さらに、このようなＡｒ含有領域２１の厚みが１０ｎｍ以下の場合には、例えＡｒを含有させる工程でＡｒ含有領域２１の結晶性が低下したとしても熱処理を加えることで、結晶性を回復させることができる。すなわち、Ａｒ含有領域２１は、結晶性半導体層２０のうち、Ａｒ含有領域２１を除くその他の部位（機能層）と同等の結晶性を維持できる。このため結晶性半導体層２０の品質を保持した状態で、金属を一主面２０ｂで固定化できるものとなる。

以上のように、複合基板１によれば、中間層３０に加え、Ｓｉ中にＡｒを含有させたＡｒ含有領域２１が中間層３０に接して存在していることにより、金属等の不純物が結晶性半導体層２０内に拡散することを抑制した、高品質の結晶性半導体層２０を有するものを提供することができる。

（複合基板の製造方法）
次に、図１に示す複合基板１の製造方法について図面を用いて説明する。具体的には、準備工程、Ａｒ含有領域形成工程、中間層形成工程、接合工程、薄層化工程を有する。

＜準備工程＞
まず、図２（ａ）に示したように、半導体基板２０Ｘを準備する。この例では、半導体基板２０Ｘはシリコン（Ｓｉ）で形成されたものを用いている。この半導体基板２０Ｘは単結晶シリコン基板２０Ｘａの上面（図のＤ２方向）にＳｉをエピタキシャル成長させたＳｉ膜２０Ｘｂを形成して成る。このＳｉ膜２０Ｘｂの一部が後の結晶性半導体層２０となる。このエピタキシャル成長の方法としては、単結晶シリコン基板２０Ｘａを加熱しながら、当該単結晶シリコン基板２０Ｘａの表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法（熱ＣＶＤ法）などの種々の方法を採用できる。このＳｉ膜２０Ｘｂは、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。また、真空中においてエピタキシャル成長させるため、その膜中の酸素含有量をＣＺ法で形成したシリコン基板に比べて極めて低く抑えることができる。

ここで、Ｓｉ膜２０Ｘｂのドーパント濃度は、特に限定はされないが、例えば、相対的に低濃度のｐ⁻およびｎ⁻のドーパント濃度、ならびにノンドープのいずれか１つとなる
ように形成される。ｐ⁻のドーパント濃度としては、１×１０^１６〔ａｔｏｍｓ／ｃｍ^３〕以下の範囲が挙げられる。ｎ⁻のドーパント濃度としては、５×１０^１５〔ａｔｏｍｓ／ｃｍ^３〕以下の範囲が挙げられる。

また、Ｓｉ膜２０Ｘｂの厚みは、特に限定されないが、例えば２μｍ程度とすればよい。

＜Ａｒ含有領域形成工程＞
次に、半導体基板２０ＸのうちＳｉ膜２０Ｘｂ側の表面（Ｄ２方向の表面）にＡｒイオンまたはＡｒ原子を照射して層状のＡｒ含有領域２１を形成する。ここで、ＡｒイオンまたはＡｒ原子の照射方法として、真空中でＡｒイオンガンやＦＡＢ（Fast Atom Beam）ガンを照射する方法が例示される。この例ではＦＡＢガンを用いている。ＦＡＢガンの加速電圧や照射時間を適宜制御することによりＡｒの含有量及びＡｒ含有領域２１の厚みを制御することができる。ここで、ＦＡＢガンの加速電圧、照射時間を多くすると、Ｓｉ膜２０Ｘｂ側の表面の表面粗さが増大し、後の接合工程において悪影響を及ぼす虞がある。このため、表面粗さが劣化しない範囲内の条件で調整する必要がある。一例として、加速電圧を１ｋＶ〜２ｋＶ，照射時間を１分から５分の間で設定することで、表面粗さを増大させることなく、Ａｒのドーズ量が１×１０^１４〔ａｔｏｍｓ／ｃｍ^２〕以下であり、厚み１０ｎｍ以下のＡｒ含有領域２１を形成できる。このときの算術平均粗さＲａは５ｎｍ以下であり、より好ましくは１ｎｍ以下となるように調整している。

なお、イオンガンやＦＡＢガンを照射すると、Ａｒの存在によりＳｉ膜２０Ｘｂ側の面においてＳｉが変位しアモルファス化することが知られている。このため、Ａｒ含有領域２１を形成した段階では、Ａｒ含有領域２１はアモルファス状態となっている。

＜中間層形成工程＞
次に、図２（ｃ）に示すように、Ａｒ含有領域２１のＤ２方向の上面に、酸化アルミニウムからなる中間層３０を形成する。中間層３０は、例えば、原子層堆積（Atomic Layer
Deposition：ＡＬＤ）法やＣＶＤ法、スパッタ法等により形成すればよい。ただし、Ｓ
ｉ膜２０Ｘｂ中のドーパント分布を維持するために、他の一般的な製膜方法に比べて低温で成膜可能なＡＬＤ法を用いることが好ましい。

なお、Ａｒ含有領域２１の表面の粗さ（例えば算術平均粗さ；Ｒａ）を小さい値に抑えているため、上述の方法で形成された中間層３０の表面の粗さも同等の値を実現することができる。

＜接合工程＞
次に、図３（ａ）に示すように、絶縁性の支持基板１０を準備する。この例では、十分な強度を有し、かつ、表面の平坦性を確保できている、酸化アルミニウム単結晶（サファイア）からなるものを用いた。

そして、支持基板１０と、半導体基板２０ＸのＤ２方向の主面（単結晶シリコン基板２０Ｘａと反対側に位置する主面）とを貼り合わせる。すなわち、支持基板１０と中間層３０の主面とを貼り合わせる。貼り合わせの方法としては、貼り合わせる面の表面を活性化して接合する方法、および静電気力を利用して接合する方法が挙げられる。表面の活性化する方法としては、例えば真空中でイオンビーム（ガン）や中性子ビーム（ＦＡＢガン）を照射して表面をエッチングして活性化する方法、化学溶液で表面をエッチングして活性化する方法などが挙げられる。

そして、図３（ｂ）に示すように、この活性化した状態で両者を貼り合わせる。この接
合を常温下で行ってもよい。なお、この接合は、樹脂系などの接着剤を使用しない方法によるものである。

この接合方法によって接合する場合には、中間層３０および支持基板１０は、接合する面の面粗さが小さいことが好ましい。この面粗さは、例えば算術平均粗さＲａで表される。この算術平均粗さＲａの範囲としては、５ｎｍ未満が挙げられる。より好ましく、１ｎｍ以下とする。算術平均粗さを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。

このように、接合表面を活性化させた後に互いを接触させて、特に常温下で結合させたときには、例え接合表面に金属が存在していた場合であっても、金属の混入位置を中間層３０と支持基板１０との界面に限定することができるので、結晶性半導体層２０への影響を抑制することができる。そして、金属の拡散を中間層３０により抑制することができる。

また、表面を活性化させることにより接合させるため、いわゆるＳＯＩ基板のように脱水反応により支持基板１０と中間層３０とを接合するものではない。このため、脱水反応に起因する接合界面のボイドが発生しない。また、中間層３０に、脱水反応により生じる水を吸収させるような１００ｎｍを超えるような厚みを必要としない。以上より、後の結晶性半導体層２０への金属の拡散を防ぐとともに、結晶性半導体層２０と支持基板１０との接合の信頼性を高いものとすることができる。また、そのような中間層３０の厚みを薄くすることができるので、結晶性半導体層２０からの放熱特性を悪化させたり、意図せぬ寄生容量を発生させたりすることを抑制することができる。

ここまでの工程を経ることによって、支持基板１０と単結晶シリコン基板２０Ｘａとの間に、中間層３０、Ｓｉ膜２０Ｘｂを有する中間製造物ができる。

＜薄層化工程＞
次に、中間製造物を矢印Ｄ１方向側（単結晶シリコン基板２０Ｘａ側）から加工して、図３（ｃ）に示したように単結晶シリコン基板２０Ｘａを除去してＳｉ膜２０Ｘｂを露出させる。この単結晶シリコン基板２０Ｘａを除去する加工方法としては、例えば砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。このとき、単結晶シリコン基板２０Ｘａとともに、厚み方向においてＳｉ膜２０Ｘｂの一部が除去されてもよい。

ここで、単結晶シリコン基板２０Ｘａとして、ドーパント濃度の高いものを用い単結晶シリコン基板２０Ｘａのドーパント濃度におけるエッチングレートと、Ｓｉ膜２０Ｘｂのドーパント濃度におけるエッチングレートとが大きく異なるようなエッチャントを用いて単結晶シリコン基板２０Ｘａを除去することが好ましい。この場合には、生産性が高くなるとともに、例え、支持基板１０のうねりが大きい場合であっても、支持基板１０の一主面１０ａの面内において均一に厚みを残すことができるからである。

次に、単結晶シリコン基板２０Ｘａを除去した後、Ｓｉ膜２０ＸｂのＤ１方向の上面を精密研磨して、厚みの均一性を向上させることができる。この精密エッチングに用いるエッチング手段としては、例えばドライエッチングが挙げられる。このドライエッチングには、化学的な反応によるものと、物理的な衝突によるものとが含まれる。化学的な反応を利用するものとしては、反応性の気体（ガス）、イオンおよびイオンビーム、ならびにラジカルを利用するものなどが挙げられる。この反応性イオンに使われるエッチングガスとしては、六フッ化硫黄（ＳＦ_６）、四フッ化炭素（ＣＦ_４）などが挙げられる。また、物理的な衝突によるものとしては、イオンビームを利用するものが挙げられる。このイオンビームを利用するものには、ガス・クラスタ・イオンビーム（Gas Cluster Ion Beam；ＧＣＩＢ）を用いた方法が含まれている。これらのエッチング手段を用いて狭い領域をエッチングしながら、可動ステージで基板を走査することで、大面積の素材基板であっても良好に精密エッチングをすることができる。

このような工程を経てＳｉ膜２０Ｘｂの残った部分を結晶性半導体層２０とする。前述の全工程を経ることにより、支持基板１０上に中間層３０、結晶性半導体層２０が順に積層された図１に示すような複合基板１を得ることができる。なお、結晶性半導体層２０の中間層３０に接する側にはＡｒ含有領域２１が存在する。

上述の工程では、基板等を洗浄する工程を明記していないが、必要に応じて基板の洗浄をしてもよい。基板の洗浄方法としては、超音波を用いた洗浄、有機溶媒を用いた洗浄、化学薬品を用いた洗浄、およびＯ_２アッシングを用いた洗浄などの種々の方法が挙げられる。これらの洗浄方法は、組み合わせて採用してもよい。

このような工程とすることにより、金属が混入する虞のある領域を、支持基板１０と中間層３０との界面に限定することができる。すなわち、支持基板１０と中間層３０との接合時に、接合面を活性化した状態で接合界面に混入する恐れのある金属に限定することができる。このため、中間層３０の存在により、結晶性半導体層２０への金属の拡散を抑制することができる。

また、この中間層３０の存在にも拘わらず結晶性半導体層２０側に金属が拡散した場合であっても、中間層３０と接するＡｒ含有領域２１により、金属を捕獲することができる。このように２段階で金属を捕獲する構成を含むため、Ａｒ含有領域２１を超えて結晶性半導体層２０の内部への金属拡散を抑制することができる。

ここで、中間層３０を形成した後にＡｒをイオン打ち込み等により所望の位置にＡｒ含有領域を形成すると、中間層３０に損傷を与えるため中間層３０の金属拡散防止層としての機能が低下することとなる。また、このような手法によりＡｒを含有させる場合には、Ａｒの深さ方向における分布が広いものとなる。これに対して、上述の例では、Ａｒ含有領域２１を、中間層３０を形成する前に、ＦＡＢガンまたはイオンガンの照射により形成している。このため、中間層３０に損傷を与えることがないので、中間層３０の金属拡散防止層としての機能を維持することができる。さらに、Ａｒ含有領域２１の厚みをごく薄くすることができる。具体的には、結晶性半導体層２０の中間層３０側の表面から数原子層（１０原子層程度）に留めることができる。これにより、結晶性半導体層２０の中間層３０側の表面において金属等の不純物を固定化することができ、結晶性半導体層２０のＡｒ含有領域２１を除く部位における金属の拡散を抑制できる。

（製造方法の変形例）
また、上述の製造方法において、以下のような工程により複合基板１を製造してもよい。なお、変更する工程のみについて説明し、変更のない工程については説明を省略する。

上述の工程においては、図２（ｂ）において、Ａｒ含有領域２１の厚みに制限はなかったが、１０ｎｍの厚みとなるように形成してもよい。

そして、図３（ｃ）に続いて、３００℃以上の温度で加熱する加熱工程をさらに行なうことが好ましい。Ａｒ含有領域２１の厚みを１０ｎｍ以下とした状態で、このような加熱工程を経ることで、Ａｒ含有領域２１を、アモルファス状態から元の単結晶に戻すことができる。このような加熱工程は、窒素雰囲気，酸素雰囲気，Ａｉｒ雰囲気共にアモルファス層を単結晶層に戻すことができることを確認している。例えば、窒素雰囲気、酸素雰囲
気では１０００℃で２０分加熱することでＡｒ含有領域２１が単結晶に戻ることを確認している。また、Ａｉｒ雰囲気において６００℃で１２０分加熱することで同様にＡｒ含有領域２１が単結晶に戻ることを確認している。

このようにＡｒ含有領域２１の結晶性を単結晶とすることにより、寄生容量、熱伝導度等の特性を良好にするとともに、結晶性半導体層２０に半導体素子を作りこんだときの動作が良好になるため好ましい。

１０・・・支持基板
２０・・・結晶性半導体層
２１・・・Ａｒ含有領域
３０・・・中間層

Claims (7)

1. 絶縁性材料からなる支持基板と、
   該支持基板の上面に重ね合された、結晶性半導体層と、
   前記支持基板と前記結晶性半導体層との間に位置した、前記支持基板または前記結晶性半導体層を構成する元素の酸化物からなる中間層と、を備え、
   前記結晶性半導体層は、前記中間層に接する側に、層状のＡｒ含有領域を有する、複合基板。
2. 前記支持基板はサファイアからなり、
   前記結晶性半導体層はＳｉからなる、請求項１記載の複合基板。
3. 前記Ａｒ含有領域は、厚みが１０ｎｍ以下である、請求項１または２に記載の複合基板。
4. 前記中間層は、Ａｒ含有量が前記Ａｒ含有領域に比べ１０^−２倍以下である、請求項１乃至３のいずれかに記載の複合基板。
5. 絶縁性材料からなる支持基板の上面に重ね合わされた結晶性半導体層を有する複合基板の製造方法であって、
   結晶性を有する半導体基板を準備する準備工程と、
   前記半導体基板の表面にＡｒイオンまたはＡｒ原子を照射して層状のＡｒ含有領域を形成するＡｒ含有領域形成工程と、
   前記Ａｒ含有領域上に、前記半導体基板または前記支持基板を構成する元素の酸化物からなる中間層を形成する中間層形成工程と、
   前記中間層の表面と前記支持基板の表面とを活性化して接触させることにより両者を接合する接合工程と、
   前記半導体基板を薄層化して結晶性半導体層とする薄層化工程と、を備える、複合基板の製造方法。
6. 前記Ａｒ含有領域形成工程において、前記Ａｒ介在領域を１０ｎｍ以下の厚みで形成する、請求項５に記載の複合基板の製造方法。
7. 前記薄層化工程の後に、３００℃以上の温度で加熱する加熱工程をさらに有する請求項６に記載の複合基板の製造方法。

Images