KR20160143693A - 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼 - Google Patents

접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼 Download PDF

Info

Publication number
KR20160143693A
KR20160143693A KR1020167029273A KR20167029273A KR20160143693A KR 20160143693 A KR20160143693 A KR 20160143693A KR 1020167029273 A KR1020167029273 A KR 1020167029273A KR 20167029273 A KR20167029273 A KR 20167029273A KR 20160143693 A KR20160143693 A KR 20160143693A
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
silicon layer
wafer
layer
base wafer
Prior art date
Application number
KR1020167029273A
Other languages
English (en)
Other versions
KR102285114B1 (ko
Inventor
켄지 메구로
타이시 와카바야시
노리히로 코바야시
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20160143693A publication Critical patent/KR20160143693A/ko
Application granted granted Critical
Publication of KR102285114B1 publication Critical patent/KR102285114B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/02—2 layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

베이스 웨이퍼의 접합면측으로 다결정 실리콘층을 퇴적하는 공정과, 다결정 실리콘층의 표면을 연마하는 공정과, 본드 웨이퍼의 접합면에 절연막을 형성하는 공정과, 절연막을 개재하여 베이스 웨이퍼의 다결정 실리콘층의 연마면과 본드 웨이퍼를 접합하는 공정과, 접합된 본드 웨이퍼를 박막화하여 SOI층을 형성하는 공정을 가지며, 베이스 웨이퍼로서 저항률이 100Ω·cm 이상인 것을 이용하고, 다결정 실리콘층을 퇴적하는 공정은 베이스 웨이퍼의 다결정 실리콘층을 퇴적하는 표면에 미리 산화막을 형성하는 단계를 추가로 포함하고, 다결정 실리콘층의 퇴적을 900℃ 이상의 온도에서 행하는 것을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.

Description

접합 SOI 웨이퍼의 제조방법 및 접합 SOI 웨이퍼{BONDED SOI WAFER AND METHOD FOR MANUFACTURING BONDED SOI WAFER}
본 발명은, 접합 SOI 웨이퍼의 제조방법 및 접합 SOI 웨이퍼에 관한 것이다.
RF(Radio Frequency: 고주파) 디바이스에 대응한 SOI 웨이퍼로서, 베이스 웨이퍼의 저항률을 고저항화함으로써 대처해 왔다. 그러나, 추가적인 고속화에 대응하기 위하여 보다 높은 주파수에 대응할 필요가 생겼으며, 종래의 고저항 웨이퍼의 사용만으로는 대처할 수 없게 되었다.
이에, 대응책으로서 SOI 웨이퍼의 매립 산화막층(BOX층) 바로 아래에, 발생한 캐리어를 소멸시키는 효과를 갖는 층(캐리어 트랩층)을 가하는 것이 제안되어 있으며, 고저항 웨이퍼 중에 발생한 캐리어를 재결합시키기 위한 고저항의 다결정 실리콘층을 베이스 웨이퍼 상에 형성할 필요가 생겼다.
특허문헌 1에는, BOX층과 베이스 웨이퍼의 계면에, 캐리어 트랩층으로서의 다결정 실리콘층이나 비정질 실리콘층을 형성하는 것이 기재되어 있다.
한편, 특허문헌 2에도, BOX층과 베이스 웨이퍼의 계면에, 캐리어 트랩층으로서의 다결정층을 형성하는 것이 기재되어 있으며, 나아가, 다결정 실리콘층의 재결정화를 방지하기 위하여, 다결정 실리콘층 형성 후의 열처리온도를 제한하고 있다.
또한, 특허문헌 3에는, 캐리어 트랩층으로서의 다결정 실리콘층이나 비정질 실리콘층을 형성하는 것은 기재되어 있지 않으나, 본드 웨이퍼와 접합하는 측의 베이스 웨이퍼 표면의 표면거칠기를 크게 함으로써, 캐리어 트랩층과 동일한 효과를 얻는 것이 기재되어 있다.
일본특허공표 2007-507093호 공보 일본특허공표 2013-513234호 공보 일본특허공개 2010-278160호 공보
상기 서술한 바와 같이, 보다 높은 주파수에 대응하는 디바이스를 제작하기 위하여, SOI 웨이퍼의 BOX층 밑에 캐리어 트랩층을 형성할 필요가 생겼다.
그러나, 통상의 다결정 실리콘층을 퇴적시켜 캐리어 트랩층을 형성하면, SOI 웨이퍼 제조공정 중 또는 디바이스 제조공정 중의 열이력에 따라서는 다결정 실리콘층이 어닐되고 단결정화되어 캐리어 트랩층으로서의 효과가 감소한다는 문제가 있었다.
따라서, 다결정 실리콘층 퇴적 후에 열처리를 행하여도 단결정화가 진행되지 않도록 할 필요가 있다. 바꿔 말해, SOI 웨이퍼 제조공정의 열처리공정이나 디바이스 제조공정의 열처리공정을 통해서도 단결정화가 진행되지 않는 비용이 저렴하고, 효과가 지속되는 다결정 실리콘층을 퇴적할 필요가 있다.
그러나, 상기 특허문헌 1-3의 어디에도, 다결정 실리콘층 퇴적 후에 열처리를 행하여도 단결정화가 진행되지 않도록 하는 기술에 대해서는, 개시도 시사도 되어 있지 않다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, SOI 웨이퍼 제조공정의 열처리공정이나 디바이스 제조공정의 열처리공정을 통해서도 단결정화가 진행되지 않도록 다결정 실리콘층을 퇴적할 수 있는 SOI 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은, 모두 실리콘 단결정으로 이루어진 본드 웨이퍼와 베이스 웨이퍼를 절연막을 개재하여 접합하여 접합 SOI 웨이퍼를 제조하는 방법으로서, 적어도, 상기 베이스 웨이퍼의 접합면측으로 다결정 실리콘층을 퇴적하는 공정과, 이 다결정 실리콘층의 표면을 연마하는 공정과, 상기 본드 웨이퍼의 접합면에 상기 절연막을 형성하는 공정과, 이 절연막을 개재하여 상기 베이스 웨이퍼의 상기 다결정 실리콘층의 연마면과 상기 본드 웨이퍼를 접합하는 공정과, 접합된 상기 본드 웨이퍼를 박막화하여 SOI층을 형성하는 공정을 가지며, 상기 베이스 웨이퍼로서 저항률이 100Ω·cm 이상인 실리콘 단결정 웨이퍼를 이용하고, 상기 다결정 실리콘층을 퇴적하는 공정은, 상기 베이스 웨이퍼의 상기 다결정 실리콘층을 퇴적하는 표면에 미리 산화막을 형성하는 단계를 추가로 포함하고, 상기 다결정 실리콘층의 퇴적을 900℃ 이상의 온도에서 행하는 것을 특징으로 하는 접합 SOI 웨이퍼의 제조방법을 제공한다.
이처럼, 베이스 웨이퍼의 실리콘 단결정의 표면과 퇴적하는 다결정 실리콘층 사이에, 미리 산화막을 형성해 둠으로써, 퇴적 후에 SOI 웨이퍼 제조공정의 열처리공정이나 디바이스 제조공정의 열처리에 의한 단결정화를 억제할 수 있다.
나아가, 퇴적온도를 900℃ 이상의 온도로 함으로써, SOI 웨이퍼 제조공정의 열처리공정이나 디바이스 제조공정의 열처리가 비교적 고온(예를 들어, 1000~1200℃ 정도)이어도, 다결정 실리콘층의 입계성장이 억제되어, 캐리어 트랩층으로서의 효과를 유지할 수 있다.
이때, 상기 산화막을, 웨트세정에 의해 형성하는 것이 바람직하다.
베이스 웨이퍼와 다결정 실리콘층 사이에 산화막을 개재시킴으로써 RF 디바이스의 특성에 영향을 줄 가능성이 있으므로, 형성하는 산화막 두께는 얇게 하는 것이 바람직하고, 예를 들어 10nm 이하의 두께로 하는 것이 바람직하다. 이러한 두께의 산화막을 형성하는 방법으로는, 웨트세정을 가장 간편한 방법으로 들 수 있다.
이때, 상기 다결정 실리콘층을 퇴적하는 온도를 1010℃ 이하로 하는 것이 바람직하다.
웨트세정에 의해 수nm의 산화막을 형성하는 경우, 그 위에 다결정 실리콘층을 퇴적하는 온도가 1010℃ 이하이면, 다결정 실리콘층의 퇴적공정 중에 하지 산화막의 일부가 소실되고, 베이스 웨이퍼의 실리콘 단결정의 표면과 다결정 실리콘층이 접촉되어 다결정 실리콘층의 단결정화가 촉진되는 것을 억제할 수 있다.
여기서, 상기 다결정 실리콘층을 퇴적한 후, 상기 다결정 실리콘층의 퇴적온도보다 고온인 비산화성 분위기에서 열처리를 행하고, 그 후 상기 베이스 웨이퍼와 상기 상기 본드 웨이퍼를 접합하는 것이 바람직하다.
캐리어 트랩층으로서의 효과를 높이기 위해서는 다결정 실리콘층의 두께를 두껍게 하는 것이 호적하나, 두껍게 하면 할수록 퇴적 후의 웨이퍼의 휨(反り)이 커져, 접합불량의 원인이 된다. 그러나, 다결정 실리콘층의 퇴적 후이면서 접합 전에, 다결정 실리콘층의 퇴적온도보다 고온인 비산화성 분위기에서 열처리를 행함으로써 웨이퍼의 휨을 저감할 수 있다.
이때, 상기 다결정 실리콘층의 접합시의 두께를 2μm 이상으로 하는 것이 바람직하다.
다결정 실리콘층의 접합시의 두께를 2μm 이상으로 함으로써 웨이퍼 휨의 영향으로 인해 접합불량의 빈도가 높아지지만, 다결정 실리콘층의 접합시의 두께가 2μm 이상이어도 고온인 비산화성 분위기에서 열처리를 행해져 있으면, 웨이퍼의 휨을 저감할 수 있으므로, 캐리어 트랩층으로서의 효과를 높이면서, 접합불량의 저감을 도모할 수 있다.
또한, 본 발명은, 실리콘 단결정으로 이루어진 베이스 웨이퍼와, 이 베이스 웨이퍼 상의 다결정 실리콘층과, 이 다결정 실리콘층 상의 절연막과, 이 절연막 상의 SOI층을 갖는 접합 SOI 웨이퍼로서, 상기 베이스 웨이퍼의 저항률이 100Ω·cm 이상이고, 상기 베이스 웨이퍼와 상기 다결정 실리콘층의 경계부의 산소농도는, 상기 베이스 웨이퍼 중의 산소농도 및 상기 다결정 실리콘층 중의 산소농도보다 높은 것을 특징으로 하는 접합 SOI 웨이퍼를 제공한다.
이처럼, 베이스 웨이퍼와 다결정 실리콘층의 경계부의 산소농도가, 베이스 웨이퍼 중의 산소농도 및 다결정 실리콘층 중의 산소농도보다 높으면, 다결정 실리콘층의 단결정화를 억제할 수 있고, 캐리어 트랩층으로서의 효과를 유지할 수 있게 된다.
이상과 같이, 본 발명의 접합 SOI 웨이퍼의 제조방법에 따르면, 베이스 웨이퍼의 실리콘 단결정의 표면과 퇴적하는 다결정 실리콘층 사이에, 미리 산화막을 형성해 둠으로써, 퇴적 후에 SOI 웨이퍼 제조공정의 열처리공정이나 디바이스 제조공정의 열처리에 의한 단결정화를 억제할 수 있다.
나아가, 퇴적온도를 900℃ 이상의 온도로 함으로써, SOI 웨이퍼 제조공정의 열처리공정이나 디바이스 제조공정의 열처리가 비교적 고온(예를 들어, 1000~1200℃ 정도)이어도, 다결정 실리콘층의 입계성장이 억제되어, 캐리어 트랩층으로서의 효과를 유지할 수 있다.
또한, 본 발명의 접합 SOI 웨이퍼에 따르면, 베이스 웨이퍼와 다결정 실리콘층의 경계부의 산소농도를, 베이스 웨이퍼 중의 산소농도 및 다결정 실리콘층 중의 산소농도보다 높게 함으로써, 다결정 실리콘층의 단결정화를 억제할 수 있고, 캐리어 트랩층으로서의 효과를 유지할 수 있다.
도 1은 본 발명의 접합 SOI 웨이퍼의 제조방법의 실시태양의 일예를 나타내는 제조플로우이다.
도 2는 본 발명의 접합 SOI 웨이퍼의 제조방법의 실시태양의 일예를 나타내는 공정단면도이다.
도 3은 본 발명의 접합 SOI 웨이퍼의 단면도이다.
이하, 본 발명에 대하여, 실시태양의 일예로서, 도면을 참조하면서 상세하게 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
상기 서술한 바와 같이, 보다 높은 주파수에 대응하는 디바이스를 제작하기 위하여, SOI 웨이퍼의 BOX층 밑에 캐리어 트랩층을 형성할 필요가 생기는데, 통상의 다결정 실리콘층을 퇴적시켜 캐리어 트랩층을 형성하면, SOI 웨이퍼 제조공정 중 또는 디바이스 제조공정 중의 열이력에 따라서는 다결정 실리콘층이 어닐되고 단결정화되어 캐리어 트랩층으로서의 효과가 감소한다는 문제가 있었다.
이에, 발명자들은, SOI 웨이퍼 제조공정의 열처리공정이나 디바이스 제조공정의 열처리공정을 통해서도 단결정화가 진행되지 않도록 다결정 실리콘층 또는 비정질 실리콘층을 퇴적할 수 있는 SOI 웨이퍼의 제조방법에 대하여 예의 검토를 거듭하였다.
그 결과, 베이스 웨이퍼의 실리콘 단결정의 표면과 퇴적하는 다결정 실리콘층 사이에, 미리 산화막을 형성해 둠으로써, 퇴적 후에 SOI 웨이퍼 제조공정의 열처리공정이나 디바이스 제조공정의 열처리에 의한 단결정화를 억제할 수 있고, 나아가, 퇴적온도를 900℃ 이상의 온도로 함으로써, SOI 웨이퍼 제조공정의 열처리공정이나 디바이스 제조공정의 열처리가 비교적 고온(예를 들어, 1000~1200℃ 정도)이어도, 다결정 실리콘층의 입계성장이 억제되어, 캐리어 트랩층으로서의 효과를 유지할 수 있는 것을 발견하여, 본 발명을 완성하였다.
이하, 도 1-2를 참조하면서, 본 발명의 접합 SOI 웨이퍼의 제조방법의 실시태양의 일예를 설명한다.
우선, 실리콘 단결정으로 이루어진 본드 웨이퍼(10)를 준비한다(도 1의 스텝 S11, 도 2(a) 참조).
다음에, 예를 들어 열산화나 CVD 등에 의해, 본드 웨이퍼(10)에, 매립 산화막층(BOX층)(16)이 되는 절연막(예를 들어, 산화막)(13)을 성장시킨다(도 1의 스텝 S12, 도 2(b) 참조).
다음에, 그 절연막(13)의 위에서부터 이온주입기에 의해, 수소이온과 희가스이온 중 적어도 1종류의 가스이온을 주입하여, 본드 웨이퍼(10) 내에 이온주입층(17)을 형성한다(도 1의 스텝 S13, 도 2(c) 참조). 이때, 목표로 하는 SOI층(15)의 두께를 얻을 수 있도록, 이온주입 가속전압을 선택한다.
다음에, 본드 웨이퍼(10)의 접합면의 파티클을 제거하기 위하여, 접합 전 세정을 행한다(도 1의 스텝 S14 참조).
한편, 상기와 별도로, 실리콘 단결정으로 이루어진 베이스 웨이퍼(11)를 준비한다(도 1의 스텝 S21, 도 2(d) 참조).
다음에, 베이스 웨이퍼(11) 상에, 산화막(베이스 산화막)(20)을 형성한다(도 1의 스텝 S22, 도 2(e) 참조). 산화막(20)의 두께는 특별히 한정되지 않으나, 베이스 웨이퍼(11)와 다결정 실리콘층(12) 사이에 산화막(20)이 개재함에 따라 RF 디바이스의 특성에 영향을 줄 가능성이 있으므로, 형성하는 산화막 두께는 얇게 하는 것이 바람직하고, 예를 들어, 0.3nm 이상, 10nm 이하의 두께로 하는 것이 바람직하다.
이러한 두께의 산화막을 형성하는 방법으로는, 웨트세정을 가장 간편한 방법으로 들 수 있다. 구체적으로는, SC1(NH4OH와 H2O2의 혼합수용액), SC2(HCl와 H2O2의 혼합수용액), 황산과수(H2SO4와 H2O2의 혼합수용액), 오존수 등을 이용한 세정이나, 이들을 조합한 세정을 행함으로써, 두께 0.5~3nm 정도의 균일한 산화막을 형성할 수 있다.
다음에, 산화막(베이스 산화막)(20) 상에 다결정 실리콘층(12)을 퇴적시킨다(도 1의 스텝 S23, 도 2(f) 참조). 여기서, 퇴적온도는 900℃ 이상으로 한다.
퇴적온도가 900℃, 혹은, 900℃보다 고온이면, SOI 웨이퍼 제조공정의 열처리공정이나 디바이스 제조공정의 열처리가 비교적 고온(예를 들어, 1000~1200℃ 정도)이어도, 다결정 실리콘층의 입계성장이 억제되어, 캐리어 트랩층으로서의 효과를 유지할 수 있다.
또한, 퇴적온도가 900℃, 혹은, 900℃보다 고온이면, 일반적인 에피택셜 성장용의 CVD 장치를 이용하여, 원료가스로서 트리클로로실란을 사용하고, 상압에서 고속으로 다결정 실리콘층(12)을 퇴적할 수 있다.
다결정 실리콘이 성장하는 것이라면, 퇴적온도의 상한은 특별히 한정되지 않으나, SOI 웨이퍼 제조공정이나 디바이스 제조공정의 최고온도보다 높게 할 필요는 없으므로(높게 하면 슬립전위나 금속오염이 발생하기 쉬워짐), 그 최고온도 이하, 예를 들어, 1200℃ 이하로 하는 것이 바람직하다.
다음에, 베이스 웨이퍼(11)에 퇴적된 다결정 실리콘층(12)의 표면을 연마에 의해 평탄화한다(도 1의 스텝 S24, 도 2(g) 참조). 900℃ 이상의 온도에서 퇴적한 다결정 실리콘층(12)의 표면거칠기는 커서, 그대로 접합하기 곤란하므로, 다결정 실리콘층(12)의 표면을 연마에 의해 평탄화할 필요가 있다.
다음에, 연마된 다결정 실리콘층(12)의 표면의 파티클을 제거하기 위하여, 접합 전 세정을 행한다(도 1의 스텝 S25 참조).
한편, 도 1의 스텝 S11~S14와, 도 1의 스텝 S21~S25는 병행하여 진행할 수 있다.
다음에, 다결정 실리콘층(12)이 형성된 베이스 웨이퍼(11)를, 베이스 웨이퍼(11)의 다결정 실리콘층(12)이 형성된 면과 본드 웨이퍼(10)의 주입면이 접하도록, 절연막(13)을 형성한 본드 웨이퍼(10)와 밀착시켜 접합한다(도 1의 스텝 S31, 도 2(h) 참조).
다음에, 이온주입층(17)에 미소기포층을 발생시키는 열처리(박리열처리)를 접합한 웨이퍼에 실시하고, 발생한 미소기포층에 의해(にて) 박리하여, 베이스 웨이퍼(11) 상에 매립 산화막층(16)과 SOI층(15)이 형성된 접합 웨이퍼(14)를 제작한다(도 1의 스텝 S32, 도 2(i) 참조). 한편, 이때, 박리면(19)을 갖는 박리 웨이퍼(18)가 파생된다.
다음에, 접합계면의 결합강도를 증가시키기 위하여 접합 웨이퍼(14)에 결합열처리를 실시한다(도 1의 스텝 S33 참조).
상기와 같이 하여 접합 SOI 웨이퍼를 제조할 수 있다.
본 발명의 접합 SOI 웨이퍼의 제조방법에 있어서는, 베이스 웨이퍼의 실리콘 단결정의 표면과 퇴적하는 다결정 실리콘층 사이에, 미리 산화막을 형성해 둠으로써, 퇴적 후에 SOI 웨이퍼 제조공정의 열처리공정이나 디바이스 제조공정의 열처리에 의한 단결정화를 억제할 수 있고, 나아가, 다결정 실리콘층의 퇴적온도를 900℃ 이상의 온도로 하기 때문에, SOI 웨이퍼 제조공정의 열처리공정이나 디바이스 제조공정의 열처리가 비교적 고온(예를 들어, 1000~1200℃ 정도)이어도, 다결정 실리콘층의 입계성장이 억제되어, 캐리어 트랩층으로서의 효과를 유지할 수 있다.
또한, 웨트세정에 의해 수nm의 하지 산화막을 형성하는 경우, 그 위에 다결정 실리콘층을 퇴적하는 온도가 1010℃ 이하이면, 다결정 실리콘층의 퇴적공정 중에 하지 산화막의 일부가 소실되고, 베이스 웨이퍼의 실리콘 단결정의 표면과 다결정 실리콘층이 접촉되어 다결정 실리콘층의 단결정화가 촉진되는 것을 억제할 수 있다.
나아가, 캐리어 트랩층으로서의 효과를 높이기 위해서는 다결정 실리콘층의 두께를 두껍게 하는 것이 호적하나, 두껍게 하면 할수록 퇴적 후의 웨이퍼의 휨이 커져, 접합불량의 원인이 된다.
그러나, 다결정 실리콘층의 퇴적 후이면서 접합 전에, 다결정 실리콘층의 퇴적온도보다 고온인 비산화성 분위기에서 열처리를 행함으로써 웨이퍼의 휨을 저감할 수 있다. 비산화성 분위기로는, 예를 들어, 수소가스 분위기로 할 수 있다. 수소가스 분위기이면, 다결정 실리콘층의 퇴적 후에 원료가스의 도입을 중지시키는 것만으로 용이하게 전환(切替)하는 것이 가능하다.
또한, 다결정 실리콘층의 접합시의 두께를 2μm 이상으로 함으로써, 웨이퍼의 휨의 영향으로 인해 접합불량의 빈도가 높아지지만, 다결정 실리콘층의 접합시의 두께가 2μm 이상이어도, 다결정 실리콘층 퇴적 후(접합 전)에 고온인 비산화성 분위기에서 열처리를 행함으로써 웨이퍼의 휨을 저감할 수 있으므로, 캐리어 트랩층으로서의 효과를 높이면서, 접합불량의 저감을 도모할 수 있다.
한편, 고온인 비산화성 분위기에서의 열처리는, 다결정 실리콘층의 표면을 연마하는 공정 전후 언제 행하던지 관계없으나, 연마 후에 세정 이외의 다른 공정을 행하지 않고 접합함으로써 접합불량을 저감할 수 있으므로, 상기 열처리는, 연마 전에 행하는 것이 바람직하다.
또한, 다결정 실리콘층의 접합시의 두께가 10μm 이하로 하는 것이 바람직하다.
한편, 베이스 웨이퍼(11)의 저항률은, 100Ω·cm 이상이면 고주파 디바이스 제조용으로 호적하게 이용할 수 있으며, 1000Ω·cm 이상인 것이 보다 바람직하고, 3000Ω·cm 이상인 것이 특히 바람직하다. 저항률의 상한은 특별히 한정되지 않으나, 예를 들어, 50000Ω·cm로 할 수 있다.
다음에, 도 3을 참조하면서, 본 발명의 접합 SOI 웨이퍼를 설명한다.
본 발명의 접합 SOI 웨이퍼(1)는, 실리콘 단결정으로 이루어진 베이스 웨이퍼(11)와, 베이스 웨이퍼(11) 상의 다결정 실리콘층(12)과, 다결정 실리콘층 상의 절연막(16)과, 절연막(16) 상의 SOI층(15)을 가지고 있으며, 베이스 웨이퍼(11)의 저항률이 100Ω·cm 이상이고, 베이스 웨이퍼(11)와 다결정 실리콘층(12)의 경계부(21)의 산소농도가, 베이스 웨이퍼(11) 중의 산소농도 및 다결정 실리콘층(12) 중의 산소농도보다 높다.
다결정 실리콘층(12)을 퇴적하기 전에 형성하는 산화막을 웨트세정에 의해 형성하면, 형성되는 산화막이 얇기 때문에, 900℃ 이상에서 다결정 실리콘층(12)을 퇴적할 때에 하지 산화막이 소실되기 쉽다. 단, 퇴적온도가 비교적 낮은 경우(예를 들어 1010℃ 이하)이면, 산소의 확산이 충분히 진행되지 않으므로, 베이스 웨이퍼(11)와 다결정 실리콘층(12)의 경계부(계면부)(21)에 산소가 고농도로 잔류하고, 이에 따라, 다결정 실리콘층의 단결정화를 억제할 수 있고, 캐리어 트랩층으로서의 효과를 유지할 수 있다.
실시예
이하, 실시예 및 비교예를 통해 본 발명을 보다 구체적으로 설명하나, 본 발명은 이것들로 한정되는 것은 아니다.
(실시예 1)
도 1-2에서 설명한 제조방법을 이용하여 접합 SOI 웨이퍼를 제작하였다. 단, 베이스 웨이퍼로서, 직경 200mm, 결정방위 <100>, 저항률 700Ω·cm, p형의 단결정 실리콘을 이용하고, 베이스 산화막 형성, 다결정 실리콘층 퇴적(트리클로로실란을 원료가스로 사용), BOX산화, 수소이온주입, 박리열처리, 결합열처리는, 이하의 조건으로 행하였다.
베이스 산화막 형성: SC1+SC2 세정 산화막 두께 약 1nm
다결정 실리콘층 퇴적: 900℃ 상압 막두께 1.0μm(연마 후 0.5μm)
BOX산화: 1050℃ 산화막 두께 400nm
수소이온주입: 105keV 7.5×1016/cm2
박리열처리: 500℃ 30분 100%Ar분위기
결합열처리: 900℃ 파이로제닉산화 + 1100℃ 120분의 Ar어닐
한편, 퇴적 후 어닐은 행하지 않았다.
또한, 다결정 실리콘층 연마 후의 웨이퍼의 휨을 측정하고, 결합열처리 후의 다결정 실리콘층의 단결정화의 상황을 조사하였다(단면 SEM 관찰에 의해 확인). 그 결과를 표 1에 나타낸다.
(실시예 2)
실시예 1과 동일하게 하여 접합 SOI 웨이퍼를 제작하였다. 단, 다결정 실리콘층 퇴적은, 920℃ 상압 막두께 1.5μm(연마 후 1.0μm)의 조건으로 행하였다.
실시예 1과 동일하게 하여 다결정 실리콘층 연마 후의 웨이퍼의 휨을 측정하고, 결합열처리 후의 다결정 실리콘층의 단결정화의 상황을 조사하였다. 그 결과를 표 1에 나타낸다.
(실시예 3)
실시예 1과 동일하게 하여 접합 SOI 웨이퍼를 제작하였다. 단, 다결정 실리콘층 퇴적은, 940℃ 상압 막두께 2.1μm(연마 후 1.6μm)의 조건으로 행하였다.
실시예 1과 동일하게 하여 다결정 실리콘층 연마 후의 웨이퍼의 휨을 측정하고, 결합열처리 후의 다결정 실리콘층의 단결정화의 상황을 조사하였다. 그 결과를 표 1에 나타낸다.
(실시예 4)
실시예 1과 동일하게 하여 접합 SOI 웨이퍼를 제작하였다. 단, 다결정 실리콘층 퇴적은, 960℃ 상압 막두께 2.9μm(연마 후 2.4μm)의 조건으로 행하였다.
실시예 1과 동일하게 하여 다결정 실리콘층 연마 후의 웨이퍼의 휨을 측정하고, 결합열처리 후의 다결정 실리콘층의 단결정화의 상황을 조사하였다. 그 결과를 표 1에 나타낸다.
(실시예 5)
실시예 1과 동일하게 하여 접합 SOI 웨이퍼를 제작하였다. 단, 다결정 실리콘층 퇴적은, 980℃ 상압 막두께 3.8μm(연마 후 3.3μm)의 조건으로 행하였다.
실시예 1과 동일하게 하여 다결정 실리콘층 연마 후의 웨이퍼의 휨을 측정하고, 결합열처리 후의 다결정 실리콘층의 단결정화의 상황을 조사하였다. 그 결과를 표 1에 나타낸다.
(실시예 6)
실시예 1과 동일하게 하여 접합 SOI 웨이퍼를 제작하였다. 단, 다결정 실리콘층 퇴적은, 1000℃ 상압 막두께 3.5μm(연마 후 3.0μm)의 조건으로 행하였다.
실시예 1과 동일하게 하여 다결정 실리콘층 연마 후의 웨이퍼의 휨을 측정하고, 결합열처리 후의 다결정 실리콘층의 단결정화의 상황을 조사하였다. 그 결과를 표 1에 나타낸다.
또한, 제작된 접합 SOI 웨이퍼에 대하여, 전자현미경 관찰(단면 SEM 및 단면 TEM 관찰)에 의해 다결정 실리콘층과 베이스 웨이퍼의 경계부의 산화막의 유무를 확인하였다. 또한, 경계부의 산소농도를 SIMS(Secondary Ion Mass Spectrometry)에 의해 측정하였다.
그 결과, 전자현미경 화상의 육안으로의 확인에서는, 경계부에 층상으로 연속된 산화막은 관찰되지 않았다. 또한, 베이스 웨이퍼 및 다결정 실리콘층 중의 산소농도는 모두 1×1017~2×1017atoms/cm3였던 것에 반해, 경계부에는 베이스 웨이퍼 및 다결정 실리콘층 중의 산소농도보다 높은 피크가 관찰되었으며, 피크의 최대값은 약 8×1020atoms/cm3였다.
(실시예 7)
실시예 1과 동일하게 하여 접합 SOI 웨이퍼를 제작하였다. 단, 다결정 실리콘층 퇴적은, 1000℃ 상압 막두께 4.9μm(연마 후 3.0μm)의 조건으로 행하고, 퇴적 후 어닐은, 접합 전에, 1130℃ 10분 100% H2의 조건으로 행하였다.
실시예 1과 동일하게 하여 다결정 실리콘층 연마 후의 웨이퍼의 휨을 측정하고, 결합열처리 후의 다결정 실리콘층의 단결정화의 상황을 조사하였다. 그 결과를 표 1에 나타낸다.
(실시예 8)
실시예 1과 동일하게 하여 접합 SOI 웨이퍼를 제작하였다. 단, 다결정 실리콘층 퇴적은, 1010℃ 상압 막두께 5.5μm(연마 후 5.0μm)의 조건으로 행하였다.
실시예 1과 동일하게 하여 다결정 실리콘층 연마 후의 웨이퍼의 휨을 측정하고, 결합열처리 후의 다결정 실리콘층의 단결정화의 상황을 조사하였다. 그 결과를 표 1에 나타낸다.
(실시예 9)
실시예 1과 동일하게 하여 접합 SOI 웨이퍼를 제작하였다. 단, 베이스 산화막 형성은, 800℃ dry O2 산화 산화막 두께 30nm의 조건으로 행하고, 다결정 실리콘층 퇴적은, 1040℃ 상압 막두께 1.5μm(연마 후 1.0μm)의 조건으로 행하였다.
실시예 1과 동일하게 하여 다결정 실리콘층 연마 후의 웨이퍼의 휨을 측정하고, 결합열처리 후의 다결정 실리콘층의 단결정화의 상황을 조사하였다. 그 결과를 표 1에 나타낸다.
(비교예 1)
실시예 1과 동일하게 하여 접합 SOI 웨이퍼를 제작하였다. 단, 다결정 실리콘층 퇴적(모노실란을 원료가스로 사용)은, 650℃ 감압 막두께 1.5μm(연마 후 1.0μm)의 조건으로 행하였다.
실시예 1과 동일하게 하여 다결정 실리콘층 연마 후의 웨이퍼의 휨을 측정하고, 결합열처리 후의 다결정 실리콘층의 단결정화의 상황을 조사하였다. 그 결과를 표 1에 나타낸다.
(비교예 2)
실시예 1과 동일하게 하여 접합 SOI 웨이퍼를 제작하였다. 단, 다결정 실리콘층 퇴적은, 850℃ 상압 막두께 1.5μm(연마 후 1.0μm)의 조건으로 행하였다.
실시예 1과 동일하게 하여 다결정 실리콘층 연마 후의 웨이퍼의 휨을 측정하고, 결합열처리 후의 다결정 실리콘층의 단결정화의 상황을 조사하였다. 그 결과를 표 1에 나타낸다.
(비교예 3)
실시예 1과 동일하게 하여 접합 SOI 웨이퍼를 제작하였다. 단, 다결정 실리콘층 퇴적은, 1020℃ 상압 막두께 6.1μm의 조건으로 행하였다.
비교예 3에 있어서는, 다결정 실리콘층 퇴적 후의 SEM 관찰에서 단결정의 퇴적이 확인되었기 때문에, 다결정 실리콘층의 퇴적으로는 되지 않았으므로, 후공정은 실시하지 않았다.
Figure pct00001
표 1로부터 알 수 있는 바와 같이, 베이스 산화막 형성을 웨트세정으로 행한 실시예 1-8, 비교예 1-3에 있어서는, 다결정 실리콘층 퇴적을 900℃ 이상, 1010℃ 이하에서 행한 실시예 1-8에서는 다결정 실리콘층의 단결정화는 일어나지 않았으나, 다결정 실리콘층 퇴적을 상기 온도범위 밖에서 행한 비교예 1-3에서는 다결정 실리콘층의 단결정화가 일어났다.
또한, 베이스 산화막 형성을 dry O2 산화로 행한 실시예 9에 있어서는, 다결정 실리콘층 퇴적을 1040℃에서 행하였으나, 다결정 실리콘층의 단결정화는 일어나지 않았다. 이는, 베이스 산화막이 30nm로 비교적 두껍게 형성되어 있으므로, 후공정에서의 열처리에 의한 베이스 산화막의 소실이 일어나지 않았기 때문이라 생각된다.
나아가, 퇴적 후 어닐을 행한 실시예 7에 있어서는, 웨이퍼의 휨이 저감되었다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (6)

  1. 모두 실리콘 단결정으로 이루어진 본드 웨이퍼와 베이스 웨이퍼를 절연막을 개재하여 접합하여 접합 SOI 웨이퍼를 제조하는 방법으로서,
    적어도,
    상기 베이스 웨이퍼의 접합면측으로 다결정 실리콘층을 퇴적하는 공정과,
    이 다결정 실리콘층의 표면을 연마하는 공정과,
    상기 본드 웨이퍼의 접합면에 상기 절연막을 형성하는 공정과,
    이 절연막을 개재하여 상기 베이스 웨이퍼의 상기 다결정 실리콘층의 연마면과 상기 본드 웨이퍼를 접합하는 공정과,
    접합된 상기 본드 웨이퍼를 박막화하여 SOI층을 형성하는 공정
    을 가지며,
    상기 베이스 웨이퍼로서 저항률이 100Ω·cm 이상인 실리콘 단결정 웨이퍼를 이용하고,
    상기 다결정 실리콘층을 퇴적하는 공정은, 상기 베이스 웨이퍼의 상기 다결정 실리콘층을 퇴적하는 표면에 미리 산화막을 형성하는 단계를 추가로 포함하고,
    상기 다결정 실리콘층의 퇴적을 900℃ 이상의 온도에서 행하는 것을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 산화막을, 웨트세정에 의해 형성하는 것을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.
  3. 제2항에 있어서,
    상기 다결정 실리콘층을 퇴적하는 온도를 1010℃ 이하로 하는 것을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 다결정 실리콘층을 퇴적한 후, 상기 다결정 실리콘층의 퇴적온도보다 고온인 비산화성 분위기에서 열처리를 행하고, 그 후 상기 베이스 웨이퍼와 상기 본드 웨이퍼를 접합하는 것을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.
  5. 제4항에 있어서,
    상기 다결정 실리콘층의 접합시의 두께를 2μm 이상으로 하는 것을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.
  6. 실리콘 단결정으로 이루어진 베이스 웨이퍼와, 이 베이스 웨이퍼 상의 다결정 실리콘층과, 이 다결정 실리콘층 상의 절연막과, 이 절연막 상의 SOI층을 갖는 접합 SOI 웨이퍼로서,
    상기 베이스 웨이퍼의 저항률이 100Ω·cm 이상이고,
    상기 베이스 웨이퍼와 상기 다결정 실리콘층의 경계부의 산소농도는, 상기 베이스 웨이퍼 중의 산소농도 및 상기 다결정 실리콘층 중의 산소농도보다 높은 것을 특징으로 하는 접합 SOI 웨이퍼.
KR1020167029273A 2014-04-24 2015-03-05 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼 KR102285114B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-090290 2014-04-24
JP2014090290A JP6118757B2 (ja) 2014-04-24 2014-04-24 貼り合わせｓｏｉウェーハの製造方法
PCT/JP2015/001195 WO2015162842A1 (ja) 2014-04-24 2015-03-05 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ

Publications (2)

Publication Number Publication Date
KR20160143693A true KR20160143693A (ko) 2016-12-14
KR102285114B1 KR102285114B1 (ko) 2021-08-04

Family

ID=54332025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167029273A KR102285114B1 (ko) 2014-04-24 2015-03-05 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼

Country Status (8)

Country Link
US (1) US10529615B2 (ko)
EP (1) EP3136420B1 (ko)
JP (1) JP6118757B2 (ko)
KR (1) KR102285114B1 (ko)
CN (1) CN106233426B (ko)
SG (1) SG11201608563SA (ko)
TW (1) TWI610335B (ko)
WO (1) WO2015162842A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3573094B1 (en) 2014-11-18 2023-01-04 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
JP6517360B2 (ja) 2015-03-03 2019-05-22 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
EP3304586B1 (en) 2015-06-01 2020-10-07 GlobalWafers Co., Ltd. A method of manufacturing silicon germanium-on-insulator
JP6353814B2 (ja) * 2015-06-09 2018-07-04 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN117198983A (zh) 2015-11-20 2023-12-08 环球晶圆股份有限公司 使半导体表面平整的制造方法
JP6443394B2 (ja) * 2016-06-06 2018-12-26 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
WO2017214084A1 (en) 2016-06-08 2017-12-14 Sunedison Semiconductor Limited High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) * 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
JP6614076B2 (ja) 2016-09-07 2019-12-04 信越半導体株式会社 貼り合わせ用基板の表面欠陥の評価方法
JP2018137278A (ja) * 2017-02-20 2018-08-30 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
WO2019236320A1 (en) 2018-06-08 2019-12-12 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon
JP6827442B2 (ja) 2018-06-14 2021-02-10 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
JP2021190660A (ja) * 2020-06-04 2021-12-13 株式会社Sumco 貼り合わせウェーハ用の支持基板
CN115910908A (zh) * 2021-09-22 2023-04-04 苏州华太电子技术股份有限公司 半导体结构的制作方法以及半导体结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980052320A (ko) * 1996-12-24 1998-09-25 문정환 반도체 기판 및 그 제조 방법
US5863659A (en) * 1996-03-28 1999-01-26 Shin-Etsu Handotai Co., Ltd. Silicon wafer, and method of manufacturing the same
US20020068420A1 (en) * 2000-12-01 2002-06-06 Lucent Technologies Inc. Method for making an integrated circuit device with dielectrically isolated tubs and related circuit
US20030025198A1 (en) * 2001-07-31 2003-02-06 Chrysler Gregory M. Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
JP2007507093A (ja) 2003-09-26 2007-03-22 ユニべルシテ・カトリック・ドゥ・ルベン 抵抗損を低減させた積層型半導体構造の製造方法
JP2010278160A (ja) 2009-05-27 2010-12-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
KR20120087188A (ko) * 2009-12-04 2012-08-06 소이텍 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조
KR20140027153A (ko) * 2011-03-22 2014-03-06 소이텍 무선 주파수 응용들을 위한 절연체 위 반도체형 기판의 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631804A (en) * 1984-12-10 1986-12-30 At&T Bell Laboratories Technique for reducing substrate warpage springback using a polysilicon subsurface strained layer
US4742020A (en) 1985-02-01 1988-05-03 American Telephone And Telegraph Company, At&T Bell Laboratories Multilayering process for stress accommodation in deposited polysilicon
US4897360A (en) 1987-12-09 1990-01-30 Wisconsin Alumni Research Foundation Polysilicon thin film process
JPH0719839B2 (ja) * 1989-10-18 1995-03-06 株式会社東芝 半導体基板の製造方法
JP2766417B2 (ja) * 1992-02-10 1998-06-18 三菱マテリアル株式会社 貼り合わせ誘電体分離ウェーハの製造方法
JP2967398B2 (ja) * 1995-09-18 1999-10-25 信越半導体株式会社 シリコンウエーハ内部の不純物分析方法
US6479166B1 (en) 1998-10-06 2002-11-12 Case Western Reserve University Large area polysilicon films with predetermined stress characteristics and method for producing same
US6815774B1 (en) * 1998-10-29 2004-11-09 Mitsubishi Materials Silicon Corporation Dielectrically separated wafer and method of the same
US6991999B2 (en) * 2001-09-07 2006-01-31 Applied Materials, Inc. Bi-layer silicon film and method of fabrication
US6964880B2 (en) * 2003-06-27 2005-11-15 Intel Corporation Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby
FR2860341B1 (fr) 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
US6902977B1 (en) * 2003-10-03 2005-06-07 Advanced Micro Devices, Inc. Method for forming polysilicon gate on high-k dielectric and related structure
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
CN101432849B (zh) * 2006-04-27 2011-03-16 信越半导体股份有限公司 Soi晶片的制造方法
JP5356872B2 (ja) * 2009-03-18 2013-12-04 パナソニック株式会社 個体撮像装置の製造方法
US8815641B2 (en) * 2010-01-29 2014-08-26 Soitec Diamond SOI with thin silicon nitride layer and related methods
US8895435B2 (en) * 2011-01-31 2014-11-25 United Microelectronics Corp. Polysilicon layer and method of forming the same
JP5673170B2 (ja) * 2011-02-09 2015-02-18 信越半導体株式会社 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法
JP2012174884A (ja) * 2011-02-22 2012-09-10 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US9356171B2 (en) * 2012-01-25 2016-05-31 The Trustees Of Dartmouth College Method of forming single-crystal semiconductor layers and photovaltaic cell thereon

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863659A (en) * 1996-03-28 1999-01-26 Shin-Etsu Handotai Co., Ltd. Silicon wafer, and method of manufacturing the same
KR19980052320A (ko) * 1996-12-24 1998-09-25 문정환 반도체 기판 및 그 제조 방법
US20020068420A1 (en) * 2000-12-01 2002-06-06 Lucent Technologies Inc. Method for making an integrated circuit device with dielectrically isolated tubs and related circuit
US20030025198A1 (en) * 2001-07-31 2003-02-06 Chrysler Gregory M. Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
JP2007507093A (ja) 2003-09-26 2007-03-22 ユニべルシテ・カトリック・ドゥ・ルベン 抵抗損を低減させた積層型半導体構造の製造方法
JP2010278160A (ja) 2009-05-27 2010-12-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
KR20120087188A (ko) * 2009-12-04 2012-08-06 소이텍 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조
JP2013513234A (ja) 2009-12-04 2013-04-18 ソイテック 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造
KR20140027153A (ko) * 2011-03-22 2014-03-06 소이텍 무선 주파수 응용들을 위한 절연체 위 반도체형 기판의 제조 방법

Also Published As

Publication number Publication date
US10529615B2 (en) 2020-01-07
EP3136420B1 (en) 2020-12-02
SG11201608563SA (en) 2016-11-29
TW201543538A (zh) 2015-11-16
US20170033002A1 (en) 2017-02-02
JP6118757B2 (ja) 2017-04-19
CN106233426A (zh) 2016-12-14
TWI610335B (zh) 2018-01-01
CN106233426B (zh) 2019-07-12
EP3136420A4 (en) 2017-12-13
EP3136420A1 (en) 2017-03-01
JP2015211074A (ja) 2015-11-24
WO2015162842A1 (ja) 2015-10-29
KR102285114B1 (ko) 2021-08-04

Similar Documents

Publication Publication Date Title
KR102285114B1 (ko) 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼
KR102312812B1 (ko) 접합 soi 웨이퍼의 제조방법
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
TW201842242A (zh) 用於功率裝置之氮化鎵磊晶結構
CN109314040B (zh) 贴合式soi晶圆的制造方法
KR102499512B1 (ko) 접합 soi 웨이퍼의 제조방법
CN109075028B (zh) 贴合式soi晶圆的制造方法
JP5942948B2 (ja) Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
TWI804626B (zh) 貼合式soi晶圓的製造方法及貼合式soi晶圓
US10347525B2 (en) Method for producing bonded SOI wafer
JP2018137278A (ja) 貼り合わせｓｏｉウェーハの製造方法
KR20230005360A (ko) 접합 웨이퍼용의 지지 기판
JP2015032588A (ja) 複合基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant