KR20120087188A - 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조 - Google Patents

전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조 Download PDF

Info

Publication number
KR20120087188A
KR20120087188A KR1020127017419A KR20127017419A KR20120087188A KR 20120087188 A KR20120087188 A KR 20120087188A KR 1020127017419 A KR1020127017419 A KR 1020127017419A KR 20127017419 A KR20127017419 A KR 20127017419A KR 20120087188 A KR20120087188 A KR 20120087188A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
support substrate
polycrystalline silicon
substrate
Prior art date
Application number
KR1020127017419A
Other languages
English (en)
Other versions
KR101379409B1 (ko
Inventor
패트릭 레이노드
세바스티앙 케딜레
다니엘 델프라
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20120087188A publication Critical patent/KR20120087188A/ko
Application granted granted Critical
Publication of KR101379409B1 publication Critical patent/KR101379409B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 감소된 전기 손실들을 갖는 반도체 온 절연체 타입 구조(3)의 제조 공정으로서, 상기 반도체 온 절연체 타입 구조는, 실리콘(2)으로 만들어진 지지 기판, 산화물층(10) 및 반도체 재료의 얇은 층(11), 상기 지지 기판(2)과 상기 산화물층(10) 사이에 개재된 다결정 실리콘 층(20)을 연속해서 포함하고, 상기 공정은:
a) 표면에서 산화물층(10)을 형성하기 위해 반도체 재료로 만들어진 도너 기판(1)을 산화하는 단계;
b) 취성 영역(13)을 형성하기 위해 상기 도너 기판에 이온들을 주입하는 단계;
c) 상기 지지 기판(2) 위에 상기 도너 기판(1)을 접착하는 단계로서, 상기 지지 기판(2)은 거기에 고저항성을 부여할 수 있는 열처리를 받고, 상기 도너 기판(1)을 수용하는 그것의 상면은 상기 다결정 실리콘 층(20)으로 코팅되는, 상기 도너 기판(1)을 접착하는 단계;
d) 반도체 재료의 얇은 층(11)을 상기 지지 기판(2)으로 이동시키기 위해 상기 취성 영역(13)에 따라 상기 도너 기판(1)을 파단(fracturing)하는 단계;
e) 얻어진 상기 구조(3)의 적어도 하나의 열 안정화 이벤트(event)를 실행하는 단계를 포함하며,
상기 지지 기판(2)에 고저항성을 부여할 수 있는 상기 처리는 상기 다결정 실리콘 층(20)의 형성 전에 실행되고, 단계 e)는 950℃를 초과하지 않는 온도에서, 적어도 10분 동안 행해지는 적어도 하나의 장기간 가열 단계를 포함하는 것을 특징으로 하는, 반도체 온 절연체 타입 구조의 제조 공정에 관한 것이다.

Description

전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조{Manufacturing process of a structure of semiconductor on insulator type, with reduced electrical losses and corresponding structure}
본 발명은 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정에 관한 것이다. 또한 본 발명은 그와 같은 구조에 관한 것이다.
따라서, 본 발명은 스마트컷 프로세스(SmartCut process)(등록 상표)에 의한 반도체 온 절연체 타입(SOI) 구조의 제조의 일반 상황을 중점적으로 다룬다. 이러한 프로세스는 예를 들어 특허 US　5　374　564에 상세히 기술된다.
이러한 형태의 구조는 일반적으로 높은 저항성(resistivity)을 가진 실리콘 단결정으로 만들어진 지지층, 절연 산화물층, 및 반도체 물질의 얇은 층을 포함한다.
이러한 얇은 층은 구성요소들, 전형적으로 전자 부품들(electronic components)을 취하도록 설계된다.
특히 라디오-주파수(radio-frequencies)를 사용하는 응용들에 있어서, 예를 들어 무선전화(radiophony)의 사용 분야에 있어서, 방출된 파들의 일부는 절연층이 존재함에도 불구하고, 지지 기판에 의해 흡수될 수 있어, 전기적 손실들을 가져온다.
이러한 어려움을 방지하기 위해, 비록 이것이 충분한 것으로 입증되지는 않았지만, 500　Ω.cm 이상까지, 심지어 수천 Ohms.cm 이상까지 지지 기판의 저항성을 끌어올리는 것이 제안되었다.
이후 지지 기판(즉 절연층 및 얇은 층을 수용하는 것)의 상면 위에, 전하-캐리어 트랩들(charge-carrier traps)의 밀도가 높은 재료의 층을 증착하는 것이 제안되었다.
다결정 실리콘 층은 특히 이러한 기능을 보장하도록 구성되어 있다. 그것의 구조는 총체적으로 특히 낮은 전도성을 갖게 하는, 트랩들을 형성하는 결함 경계들(그레인 조인트)을 가진 다수의 결정 입자들에 의해 형성된다. 이것은 누설 전류 및 지지 기판의 레벨에서의 저항성의 손실들을 감소시킨다.
행해지는 기술은 지지 기판 위에 다결정 실리콘 층을 증착하고 이후 SmartCut 프로세스의 통상의 단계들을 적용하는 것으로 구성된다.
이러한 유형의 방법은 특히 문헌 US　2007/032　040에 기재되어 있다.
그러나, 상기 문헌의 기술들에 따라 높은 저항성을 나타낼 수도 있는 얻어진 구조들에 대한 시험들을 실행함에 있어서, 본 출원은 문제의 기술이 전기적 손실을 만족스럽게 감소시키지 않았다는 것에 주목했다.
본 발명의 목적은, 지지 기판 위에 배치된 다결정 실리콘 층이 예상된 저항 특징을 가지며, 전기 손실들이 감소된, 반도체 온 절연체 타입 구조의 제조 공정을 제공하여 이러한 문제를 해결하는 것이다.
이것은 감소된 전기 손실들을 갖는 반도체 온 절연체 타입 구조의 제조 공정으로서, 상기 반도체 온 절연체 타입 구조는, 실리콘으로 만들어진 지지 기판, 산화물층 및 반도체 재료의 얇은 층, 상기 지지 기판과 상기 산화물층 사이에 개재된 다결정 실리콘 층을 연속해서 포함하고, 상기 공정은:
a) 표면에서 산화물층을 형성하기 위해 반도체 재료로 만들어진 도너 기판을 산화하는 단계;
b) 취성 영역(embrittlement zone)을 형성하기 위해 상기 도너 기판에 이온들을 주입하는 단계;
c) 상기 지지 기판 위에 상기 도너 기판을 접착하는 단계로서, 상기 산화물층은 접착 계면(adhesion interface)에 위치되고, 상기 지지 기판은 거기에 고저항성, 즉, 500 Ω.cm보다 큰 저항성을 부여할 수 있는 열처리를 받고, 상기 도너 기판을 수용하는 그것의 상면은 상기 다결정 실리콘 층으로 코팅되는, 상기 도너 기판을 접착하는 단계;
d) 반도체 재료의 얇은 층을 상기 지지 기판으로 이동시키기 위해 상기 취성 영역에 따라 상기 도너 기판을 파단(fracturing)하는 단계;
e) 얻어진 상기 구조의 적어도 하나의 열 안정화 이벤트(event)를 실행하는 단계를 포함하는, 반도체 온 절연체 타입 구조의 제조 공정이다.
이 공정은, 상기 지지 기판에 고저항성을 부여할 수 있는 상기 처리가 상기 다결정 실리콘 층의 형성 전에 실행되고, 단계 e)는 950℃를 초과하지 않는 온도에서, 적어도 10분 동안 행해지는 적어도 하나의 장기간 가열 단계(long thermal step)를 포함하는 점에서 주목할만 하다.
따라서, 다결정 실리콘은 지지 기판에 고저항성을 부여할 수 있는 처리 후 증착되어, 이 처리 중 이용되는 높은 온도들은 다결정 실리콘 층의 다결정 특징에 영향을 주지 않는다.
유사하게, 최종 구조의 열처리 중 사용되는 열 처리량(thermal budget)은 이러한 다결정 특징을 변형하기에는 충분하지 않다.
다른 유리한 그리고 비제한적인 특징들에 따르면:
- 상기 지지 기판의 상기 저항성은 1,000　Ω.cm보다 크고, 바람직하게는 2,000　Ω.cm보다 크고, 더 바람직하게는 3,000　Ω.cm보다 크다.
- 상기 장기 가열 단계는 수 시간 동안 행해진다.
- 10 분 이하 동안, 1,000℃보다 큰 온도에서, 유리하게는 1 내지 2분 동안, 1,200℃ 정도의 온도에서 실행되는 단기간 처리(brief treatment)를 포함한다.
- 상기 지지 기판에 고저항성을 부여할 수 있는 상기 처리는 30분 내지 20시간 동안 500 내지 1,200℃ 사이의 온도에 이르게 하는 적어도 하나의 단계를 포함한다.
- 상기 지지 기판에 고저항성을 부여할 수 있는 상기 처리는 3개 단계들의 어닐링 처리이고, 제 2 단계는 다른 2개의 단계들의 온도보다 낮은 온도에 이르게 한다.
- 상기 3개 단계들은 각각 1,000와 1,200℃ 사이의 온도에서 1 내지 10 시간 동안, 600 내지 900℃에서 1 내지 10 시간 동안, 900 내지 1,200℃에서 1 내지 48 시간 동안 각각 행해진다.
- 단계 e)에서, 상기 안정화는 적어도 하나의 열 안정화 처리(thermal stabilisation treatment) 및 얇은 층의 하나의 열 박육화 처리(thermal thinning treatment)를 포함한다.
- 단계 c)에서, 상기 다결정 실리콘 층의 증착 이전에, 단결정 실리콘의 것과는 다른 메쉬 파라미터(mesh parameter)를 가진 결정 네트워크 (crystalline network)의 반도체 분리 층은 수용 기판(receiver substrate) 위에 증착된다.
- 상기 분리 층은 다결정 실리콘을 포함한다.
- 상기 분리 층은 또한 실리콘-기반 및 다른 원자 종-기반 반도체 물질(atomic species-based semiconductor material)을 포함한다.
- 상기 실리콘-기반 재료 전도체는 SiC 또는 SiGe이다.
- 상기 분리 층 및 상기 다결정 실리콘 층의 증착은 연속적으로, 즉 제 1 예로(in the first instance), 다른 원자 종들 및 다결정 실리콘의 각각 2개의 가스 소스들로부터의 동시 공급에 의해, 이후 단지 다결정 실리콘 소스로부터의 공급에 의해 행해진다.
- 새로운 분리 층은 또한 상기 다결정 실리콘 층 위에 증착된다.
- 다결정 실리콘 층 및 분리 층에 의해 구성되는 적어도 하나의 스택은 상기 새로운 분리 층 위에 증착된다.
본 발명은 또한, 감소된 전기 손실들을 갖고, 실리콘으로 만들어진 지지 기판, 산화물층 및 반도체 재료의 얇은 층, 상기 지지 기판과 상기 산화물층 사이에 개재된 다결정 실리콘 층을 연속해서 포함하는, 반도체 온 절연체 타입 구조에 관한 것이고, 상기 다결정 실리콘 층이 5,000　Ohms.cm보다 큰 저항성을 가진다는 점에서 주목할 만하다.
바람직하게는, 그것은 10,000　Ohms.cm보다 크거나, 심지어 50,000　Ohms.cm보다 큰 평균 저항성(average resistivity)을 가진다.
본 발명의 다른 특징들 및 이점들은 특정 바람직한 실시예들의 다음의 설명으로부터 분명해질 것이다. 이러한 설명은 첨부 도면들을 참조하여 주어질 것이다.
도 1a 내지 도 1g는 본 발명에 따른 공정의 여러 단계들을 나타낸 도면.
도 2는 분리 층이 개재된 구조 부분의 상세도.
도 3은 추가의 분리 층이 다결정 실리콘 위에 형성되는 도 2의 변형예를 나타낸 도면.
도 4는 저항성이 시험되도록 제안된 본 발명에 따른 구조의 단면도.
도 5a 및 도 5b는 각각, "SRP" 방법을 이용하여, 도 4의 구조와 같은 구조를 통해 측정된 저항성을 종래 기술 및 본 발명에 따라 설명하는 그래프들.
앞에서 보인 것과 같이, 본 발명에 따른 공정은 SmartCut 타입이다.
따라서, 도 1a는 이산화 실리콘(SIO2)의 층(10)으로 덮인, 실리콘(Si)(바람직하게는 단결정)의 도너 기판(1)을 나타낸다. 이것은 도 1b에 대응한다.
이러한 산화물층은 도너 기판(1)의 열 산화(thermal oxidation)에 기인하고 또는 약어들 CVD 및 LPCVD("Chemical Vapor Deposition" 및 "Low Pressure Chemical Vapor Deposition")로 이 기술분야의 당업자에게 잘 알려진 기상(vapour phase)의 화학적 증착 기술들에 의해 통상적으로 증착하여 형성되었다.
도 1c를 참조하면, 상기 도너 기판은 산화물층(2)을 통해 원자 또는 이온 종들(atomic or ionic species)이 주입된다.
"원자 또는 이온 종들의 주입"은 취성 영역(13)을 생성할 목적으로, 충격 표면(bombarded surface)에 대해 기판의 소정 깊이까지 최대 농도로 도너 기판에 원자 또는 이온 종들을 도입할 수 있는 이들 종들의 임의의 충격으로 이해된다. 이러한 종류의 주입은 명칭 SmartCut으로 알려진 공정에 따라 행해진다.
취성 영역(13)은 도너 기판(1)의 나머지(12)로부터 얇은 층(11)의 범위를 정한다 .
원자 또는 이온 종들의 주입은 단순한 주입, 즉 예를 들어 수소, 헬륨 또는 희귀 가스의 주입과 같은 단원자 종들의 주입일 수 있다.
주입은 또한 원자 또는 이온 종들의 공동-주입(co-implatation)일 수 있다.
수용 기판(2)은 도 1d에 도시되고, 실리콘으로 만들어진 고체 기판이다.
이러한 지지 기판의 특징은 그것에 다른 저항성, 즉 500 Ω.cm보다 큰 또는 심지어 1,000보다 큰, 바람직하게는 2,000보다 큰, 또는 심지어 더욱 바람직하게는 3,000 Ω.cm보다 큰 저항성을 부여할 수 있는 열처리를 받는다는 것이다.
이러한 처리는 본 공정의 범위 내에서 기판의 제조 이후 또는 나중에 행해질 수 있다.
지지 기판(2)에 고저항성을 부여할 수 있는 이러한 열처리는 예를 들어 30 분 내지 20 시간 동안 500과 1,200℃ 사이의 온도에 이르게 하는 적어도 하나의 단계를 포함하는 열처리이다.
다른 실시예에 있어서, 이러한 처리는 3개의 단계들의 어닐링 처리를 포함하고, 제 2 단계는 다른 2개의 단계들의 것보다 낮은 온도에 이른다.
유리하게는, 이들 3개의 단계들은 각각 1,000와 1,200℃ 사이의 온도에서 1 내지 10　시간 동안, 600 내지 900℃에서 1 내지 10　시간 동안 그리고 900 내지 1,200℃에서 1 내지 48　시간 동안 행해진다.
"고-저-고 처리(High-low-High treatment)"로서도 알려진, 이러한 유리하고 선택적인 처리의 제 1 단계의 기능은, 노출 영역, 즉 산소 침전들(oxygen precipitates)이 없는 영역을 생성하기 위해 "외확산(exodiffusion)"으로서 알려진 현상에 의해, 기판의 표면 영역(superficial zone)으로부터 산소를 제거하는 것이다. 그러므로, 이것은 처음부터 폴리실리콘의 후속 증착에 대한 이점보다 적은 결함들을 가지는 영역이다.
이러한 공정의 제 2 단계의 목표는 핵생성(nucleation), 즉 격자 간 산소 침전들(interstitial oxygen precipitates)의 "배아들(embryos)"의 생성을 가능하게 하는 것이다.
끝으로, 이러한 공정의 제 3 단계의 기능은 선행 단계에서 생성된 침전물들의 성장을 가능하게 하는 것, 즉 산화물 클러스터들(oxide clusters)을 구성하는 것이다. 이것은 재료의 저항성의 증가를 통해 바뀐다(translate).
어쨌든, 기판(2)의 저항성의 이러한 증대 처리는 다결정 실리콘 층(20)의 후자 위에의 증착 전 행해진다.
이것에 의한 진행은 층(20)의 다결정 구조를 효과적으로 고정한다.
도너 기판(1)이 뒤집힌 후, 산화물층(10)이 폴리실리콘 층(20)과 다시 접촉하도록, 지지 기판(8)의 층(20)과 접촉된다.
2개의 기판들 간의 접착은 바람직하지만 비의무적인 방식으로, 분자 접착(molecular adhesion)에 의해 완성된다.
박리 어닐링(disbonding annealing)이 행해지고 나서, 층(11)을 지지 기판(2)으로, 더 정확하게는 다결정실리콘 층(20) 위로 이동시키기 위해, 취성 영역(13)의 레벨에서, 도너 기판(1)의 나머지(12)로부터 분리된다.
이것은 반쯤 완성된 상태(semi-finished state)에 있는 반도체 온 절연체 타입의 기판(3)을 제조한다.
이후 얻어진 구조(3)의 안정화가 행해진다.
본 발명과 일치하여, 이러한 안정화는 950℃를 초과하지 않는 온도에서 적어도 10분 동안 행해지는 장기 가열 단계, 및 선택적으로 1,000℃보다 높은 온도에서 10 분 이하 동안 행해지는 단기 처리를 포함한다.
장기 가열 단계는 바람직하게는 수 시간 동안 행해지고 한편 단기 처리는 1,200℃ 정도의 온도에서 1 내지 2 분 동안 행해진다.
더 정확하게는, 이들 마무리 단계들은 다음과 같은 처리들 중 적어도 하나를 포함한다:
a) 계면(13)의 레벨에서 분리에 의해 손상되는 도너 기판의 영역을 소비하는, 폴리싱 전의 열안정화 처리;
b) 바람직한 두께에 도달하기 위해 층(11)의 재료를 소비하는 기계적 및 화학적 폴리싱 처리(mechanical and chemical polishing treatment: CMP)
c) 최종의 바람직한 두께를 획득하기 위한 최종 서멀 시닝 처리(thermal thinning treatment)
이전에 나타낸 온도 및 지속시간 조건들에 대해, 행해진 열 처리량들(thermal budgets)은 그것의 유리한 효과들을 잃은 재결정화된 폴리실리콘에 대해 부적당하다.
그러나, 구조의 안정화 동안 처리들의 지속시간 및/또는 온도를 제한하는 것은 생성된 계면의 취화(embrittlement)를 일으켜서, 그것이 구조의 보강 결합(reinforcing cohesion)을 위한 중간 처리들을 행하는 것이 크게 유용하다. 특별한 처리는 플라즈마를 이용한 접합 전에 행해진다.
본 발명에 따른 공정의 바람직한 실시예에 따르면, 다결정 실리콘 층은 "망상 결정 분리(network crystalline decoupling)"로 알려진 층(21) 위에, 즉 지지 기판에 의해 형성된 실리콘의 것과 다른 메쉬 파라미터(mesh parameter)를 갖는 농도 구배(concentration gradient)를 가진 층 위에 형성된다.
메쉬 파라미터의 이러한 차이는 예를 들어 5%보다 크다.
이러한 분리 층은 유리하게는 다결정 실리콘을 포함하지만, 어떤 경우에도 순수 단결정 실리콘(pure monocrystalline silicon)은 포함하지 않는다.
바람직한 실시예에 따르면, 또한 실리콘-기반(silicon-based) 및 다른 원자 종-기반(atomic species-based) 반도체 재료를 포함한다.
이것은 예를 들어 SiC 또는 SiGe일 수 있다.
지지 기판(2)과 폴리실리콘 층 사이의 이러한 구배 층(gradient layer)의 이점은 그것이 폴리실리콘이 층(11)으로부터 재결정화하는 것을 방지한다는 것이다.
이러한 구배 층은 폴리실리콘의 재결정화를 방해한다. 그것의 공동들(cavities) 및 그레인 조인트들(grain joints)을 통해, 폴리실리콘 층은:
- 저항성의 강하를 일으키는 오염물(B, P, Ca, Na 등)을 트랩하고;
- 산화물(10) 아래에 포함된 전하들에 대한 베리어를 형성하고;
- 산화물(10)에 포함된 격자 간 산소의 확산("게터링(gettering)" 효과와 같은 불량한 트래핑을 일으키는 확산)을 방지한다.
폴리실리콘 층(20) 뿐만 아니라 분리 층(21)은 바람직하게는 연속해서 동일한 증착 단계에서 제조되고, 이것은 층(21)이 먼저 폴리실리콘을 구성하기 위해 제 1 가스를 그리고 다른 원자 종들을 구성하기 위해 제 2 가스를 주입하여 형성되고, 이후 바람직한 두께가 얻어지면, 제 2 가스의 도달은 폴리실리콘층을 형성하기 위해 가스의 연속 주입에 의해 차단된다.
도 3에 도시된 것과 같이, 새로운 분리 폴리실리콘층이 또한 구성될 수 있고, 이것은 후자가 반도체 재료의 얇은 층(11)으로부터 재결정화하는 것을 방지한다.
선택적으로, 분리 층(21)/폴리실리콘 층(20)/분리 층(21)/폴리실리콘 층(20) 등을 포함하는 스택이 형성될 수 있다.
유리하게는, 폴리실리콘 층 및 분리 층 또는 분리 층들의 총 두께는 3,000와 10,000　Å 사이에 있고 폴리실리콘 층과 분리 층의 두께 간의 비는 10이다.
도 4는 본 발명에 따라 얻어진 구조의 저항성을 시험하는 것을 제안한다.
이러한 특징화(characterisation)는 "4PP"(4점 프로브(four points probe)"를 위한)로 불리는 잘 알려진 방법에 의해, 특히 전체 구조를 통과하는 4개의 전극들을 이용하여 행해진다.
"SRP"로서 잘 알려진 제 2 방법은, 상기 언급한 숫자로 나타낸 것과 같이, 미터로, 깊이의 함수로서 저항성의 전개(evolution)를 추적한다.
사용된 방법과 무관하게, 본 발명에 따른 공정에 따라 처리되는 구조는 본 발명에 따른 공정을 받지 않은 동일한 구조에 비해, 고저항성을 유지하는 것이 명백하다.
4PP로서 알려진 방법을 이용하여 그리고 비교 시험들을 실행하여, 평균 저항성은 4,000 내지 5,000　Ω.cm로부터 70,000　Ω.cm 이상까지 상승한다.
그 위에 그리고 도 5a 및 도 5b에 도시된 것과 같이, 본 발명과 비교되는(도 5b), 설명(도 5a)의 처음에 인용된 종래 기술에 따른 구조에 대해 시험되는 "SRP"로서 알려진 방법은, 본 발명에 따르면 폴리실리콘 층이 종래 기술에 따른 구조와 반대로 매우 높은 저항성을 가지는 것을 나타낸다.
이것은 폴리실리콘이 그것의 다결정 구조를 유지했다는 사실로 인한 것이다.
끝으로, 시험들은 전기 신호를 구성요소에 "주입(injecting)"하여 실행되었다.
주 신호(principal signal)의 함수로서의 고조파들(harmonics)의 파워가 이때 측정된다.
라디오-주파수들의 분야에서 사용되는 구성요소들이 동작하고 있을 때, 기생 신호들(parasite signals)이 상이한 주파수들로 이들을 통과하는 전기 신호들에 의해 발생될 수 있다. 이들은 고조파들(harmonic waves)로서 알려져 있다.
글라스 기판의 경우에는, 거의 고조파가 발생되지 않고, 전자 부품이 만들어지는 기판이 고성능이면 일수록, 고조파들의 파워는 더더욱 작아진다.
박스(Box) 아래에 다결정 실리콘 층이 존재하지 않은, 고저항성 실리콘으로 만들어진 지지 기판(2)의 경우에, 고조파들은 높다.
이와 같은 층의 존재로, 열처리들의 변형 없이, 전기 성능이 개선되지만, 열 처리량은 폴리-실리콘(poly-Si)의 부분적인 재결정화 또는 심지어 전체적인 재결정화를 일으키고 중요한 전기 트랩들을 제거한다.
끝으로, Box 아래의 다결정 실리콘의 존재는 전기 성능을 상당히 개선하는 데, 그 이유는 제조 공정이 본 발명에 따라 적용되고 및/또는 실리콘의 재결정화를 방지하는 분리 층(21)이 도입되기 때문이다.
끝으로, 지지 기판과 다결정 실리콘 간의 구배 층의 증착은 또한 SmartCut 기술 외에, SOI 타입의 구조를 제조하는 범위 내에서 실행될 수 있다는 것이 명백하다.

Claims (17)

  1. 전기 손실들이 감소된 반도체 온 절연체 타입 구조(3)의 제조 공정으로서, 상기 반도체 온 절연체 타입 구조는 실리콘으로 만들어진 지지 기판(2), 산화물층(10) 및 반도체 재료의 얇은 층(11), 상기 지지 기판(2)과 상기 산화물층(10) 사이에 개재된 다결정 실리콘 층(20)을 연속해서 포함하며,
    상기 공정은:
    a) 표면에서 산화물층(10)을 형성하기 위해 반도체 재료로 만들어진 도너 기판(1)을 산화하는 단계;
    b) 취성 영역(embrittlement zone; 13)을 형성하기 위해 상기 도너 기판에 이온들을 주입하는 단계;
    c) 상기 지지 기판(2) 위에 상기 도너 기판(1)을 접착하는 단계로서, 상기 산화물층(10)은 접착 계면(adhesion interface)에 위치되고, 상기 지지 기판(2)은 거기에 고저항성, 즉, 500 Ω.cm보다 큰 저항성을 부여할 수 있는 열처리를 받고, 상기 도너 기판(1)을 수용하는 그것의 상면은 상기 다결정 실리콘 층(20)으로 코팅되는, 도너 기판(1)을 접착하는 단계;
    d) 반도체 재료의 얇은 층(11)을 상기 지지 기판(2)으로 이동(transfer)시키기 위해 상기 취성 영역(13)을 따라 도너 기판(1)을 파단(fracturing)하는 단계;
    e) 얻어진 상기 구조(3)의 적어도 하나의 열 안정화 이벤트(event)를 실행하는 단계를 포함하며,
    상기 지지 기판(2)에 고저항성을 부여할 수 있는 상기 처리는 상기 다결정 실리콘 층(20)의 형성 전에 실행되고, 단계 e)는 950℃를 초과하지 않는 온도에서, 적어도 10분 동안 행해지는 적어도 하나의 장기 가열 단계(long thermal step)를 포함하는 것을 특징으로 하는, 반도체 온 절연체 타입 구조의 제조 공정.
  2. 제 1 항에 있어서,
    상기 지지 기판(2)의 상기 저항성은 1,000　Ω.cm보다 크고, 바람직하게는 2,000　Ω.cm보다 크고, 더 바람직하게는 3,000　Ω.cm보다 큰 것을 특징으로 하는, 반도체 온 절연체 타입 구조의 제조 공정.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 장기 가열 단계는 수 시간 동안 행해지는 것을 특징으로 하는, 반도체 온 절연체 타입 구조의 제조 공정.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    10 분 이하에 걸쳐, 1,000℃보다 큰 온도에서, 유리하게는 1 내지 2분 동안, 1,200℃ 정도의 온도에서 행해지는 단기 처리(brief treatment)를 포함하는 것을 특징으로 하는, 반도체 온 절연체 타입 구조의 제조 공정.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 지지 기판(2)에 고저항성을 부여할 수 있는 상기 처리는 30분 내지 20시간 동안 500과 1,200℃ 사이의 온도에 이르게 하는 적어도 하나의 단계를 포함하는 것을 특징으로 하는, 반도체 온 절연체 타입 구조의 제조 공정.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 지지 기판(2)에 고저항성을 부여할 수 있는 상기 처리는 3개 단계들의 어닐링 처리이고, 제 2 단계는 2개의 다른 단계들의 온도보다 낮은 온도에 이르게 하는 것을 특징으로 하는, 반도체 온 절연체 타입 구조의 제조 공정.
  7. 제 6 항에 있어서,
    상기 3개의 단계들은 각각 1,000와 1,200℃ 사이의 온도에서 1 내지 10 시간 동안, 600 내지 900℃에서 1 내지 10 시간 동안, 900 내지 1,200℃에서 1 내지 48 시간 동안 실행되는 것을 특징으로 하는, 반도체 온 절연체 타입 구조의 제조 공정.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    단계 e)에서, 상기 열 안정화 단계는 적어도 하나의 열 안정화 처리 및 얇은 층(11)의 하나의 서멀 시닝 처리(thermal thinning treatment)를 포함하는 것을 특징으로 하는, 반도체 온 절연체 타입 구조의 제조 공정.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    단계 c)에서, 상기 다결정 실리콘 층(20)의 증착 이전에, 망상 결정(network crystalline)의 분리로서 알려지고 즉 실리콘 단결정의 것과는 다른 메쉬 파라미터(mesh parameter)를 가진 반도체 층(21)이 수용 기판(receiver substrate) 위에 증착되는 것을 특징으로 하는, 반도체 온 절연체 타입 구조의 제조 공정.
  10. 제 9 항에 있어서,
    상기 분리 층(21)은 다결정 실리콘을 포함하는 것을 특징으로 하는, 반도체 온 절연체 타입 구조의 제조 공정.
  11. 제 10 항에 있어서,
    상기 분리 층(21)은 또한 실리콘-기반 및 다른 원자 종-기반 반도체 물질을 포함하는 것을 특징으로 하는, 반도체 온 절연체 타입 구조의 제조 공정.
  12. 제 11 항에 있어서,
    상기 실리콘-기반 재료 전도체는 SiC 또는 SiGe인 것을 특징으로 하는, 반도체 온 절연체 타입 구조의 제조 공정.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 분리 층(21) 및 상기 다결정 실리콘 층(20)의 증착은 연속적으로, 즉 제 1 예로(in the first instance), 다른 원자 종들 및 다결정 실리콘의 각각 2개의 가스 소스들로부터의 동시 공급에 의해, 이후 단지 다결정 실리콘의 상기 소스로부터의 공급에 의해 행해지는 것을 특징으로 하는, 반도체 온 절연체 타입 구조의 제조 공정.
  14. 제 9 항 내지 제 13 항 중 어느 한 항에 있어서,
    새로운 분리 층(21)은 또한 상기 다결정 실리콘 층(20) 위에 증착되는 것을 특징으로 하는, 반도체 온 절연체 타입 구조의 제조 공정.
  15. 제 14 항에 있어서,
    다결정 실리콘 층(20) 및 분리 층(21)에 의해 구성되는 적어도 하나의 스택은 상기 새로운 분리 층(21) 위에 증착되는 것을 특징으로 하는, 반도체 온 절연체 타입 구조의 제조 공정.
  16. 전기 손실들이 감소된 반도체 온 절연체 타입 구조(3)로서, 실리콘(2)으로 만들어진 지지 기판, 산화물층(10) 및 반도체 재료의 얇은 층(11), 상기 지지 기판(2)과 상기 산화물층(10) 사이에 개재된 다결정 실리콘 층(20)을 연속해서 포함하는, 반도체 온 절연체 타입 구조(3)에 있어서,
    상기 다결정 실리콘 층(20)은 5,000　Ohms.cm보다 큰 저항성을 갖는 것을 특징으로 하는, 반도체 온 절연체 타입 구조.
  17. 제 16 항에 있어서,
    10,000　Ohms.cm보다 크거나, 심지어 50,000　Ohms.cm보다 큰 평균 저항성을 갖는 것을 특징으로 하는, 반도체 온 절연체 타입 구조.
KR1020127017419A 2009-12-04 2010-12-03 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조 KR101379409B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0958658A FR2953640B1 (fr) 2009-12-04 2009-12-04 Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
FR0958658 2009-12-04
PCT/EP2010/068883 WO2011067394A1 (fr) 2009-12-04 2010-12-03 Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante

Publications (2)

Publication Number Publication Date
KR20120087188A true KR20120087188A (ko) 2012-08-06
KR101379409B1 KR101379409B1 (ko) 2014-04-04

Family

ID=41647238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127017419A KR101379409B1 (ko) 2009-12-04 2010-12-03 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조

Country Status (9)

Country Link
US (3) US8658514B2 (ko)
EP (1) EP2507827A1 (ko)
JP (1) JP2013513234A (ko)
KR (1) KR101379409B1 (ko)
CN (1) CN102640278B (ko)
FR (1) FR2953640B1 (ko)
SG (1) SG181093A1 (ko)
TW (1) TWI544550B (ko)
WO (1) WO2011067394A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150093696A (ko) * 2012-12-14 2015-08-18 소이텍 구조를 제조하기 위한 방법
KR20160111495A (ko) * 2014-01-23 2016-09-26 썬에디슨 세미컨덕터 리미티드 고 비저항 soi 웨이퍼 및 그 제조 방법
KR20160143693A (ko) * 2014-04-24 2016-12-14 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
FR2973159B1 (fr) * 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
US9147803B2 (en) 2013-01-02 2015-09-29 Micron Technology, Inc. Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
CN103390593B (zh) * 2013-08-05 2015-09-23 苏州远创达科技有限公司 一种半导体衬底及其制造方法
JP6070487B2 (ja) * 2013-09-04 2017-02-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法、ｓｏｉウェーハ、及び半導体デバイス
JP5942948B2 (ja) * 2013-09-17 2016-06-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
FI130149B (en) * 2013-11-26 2023-03-15 Okmetic Oyj High Resistive Silicon Substrate with Reduced RF Loss for RF Integrated Passive Device
FR3019373A1 (fr) * 2014-03-31 2015-10-02 St Microelectronics Sa Procede de fabrication d'une plaque de semi-conducteur adaptee pour la fabrication d'un substrat soi et plaque de substrat ainsi obtenue
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
FR3027451B1 (fr) * 2014-10-21 2016-11-04 Soitec Silicon On Insulator Substrat et procede de fabrication d'un substrat
EP4170705A3 (en) 2014-11-18 2023-10-18 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
CN104485309B (zh) * 2014-12-25 2017-06-27 上海华虹宏力半导体制造有限公司 Soi结构的制作方法
JP6179530B2 (ja) * 2015-01-23 2017-08-16 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2016143820A (ja) * 2015-02-04 2016-08-08 信越半導体株式会社 貼り合わせ半導体ウェーハ及びその製造方法
FR3037438B1 (fr) * 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
JP6353814B2 (ja) * 2015-06-09 2018-07-04 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN105140107B (zh) * 2015-08-25 2019-03-29 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
EP3144958B1 (en) * 2015-09-17 2021-03-17 Soitec Structure for radiofrequency applications and process for manufacturing such a structure
FR3048306B1 (fr) * 2016-02-26 2018-03-16 Soitec Support pour une structure semi-conductrice
FR3049763B1 (fr) 2016-03-31 2018-03-16 Soitec Substrat semi-conducteur sur isolant pour applications rf
FR3051968B1 (fr) 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
JP6443394B2 (ja) 2016-06-06 2018-12-26 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6498635B2 (ja) * 2016-06-23 2019-04-10 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
FR3058561B1 (fr) 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
FR3062238A1 (fr) 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
FR3064820B1 (fr) 2017-03-31 2019-11-29 Soitec Procede d'ajustement de l'etat de contrainte d'un film piezoelectrique
JP6919579B2 (ja) * 2018-01-17 2021-08-18 株式会社Sumco 貼り合わせウェーハの製造方法、貼り合わせウェーハ
WO2020008116A1 (fr) 2018-07-05 2020-01-09 Soitec Substrat pour un dispositif integre radioafrequence et son procede de fabrication
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
FR3094573B1 (fr) 2019-03-29 2021-08-13 Soitec Silicon On Insulator Procede de preparation d’une couche mince de materiau ferroelectrique
FR3098642B1 (fr) 2019-07-12 2021-06-11 Soitec Silicon On Insulator procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
FR3121548B1 (fr) 2021-03-30 2024-02-16 Soitec Silicon On Insulator Procede de preparation d’un substrat avance, notamment pour des applications photoniques
JP2023535319A (ja) 2020-07-28 2023-08-17 ソイテック 電荷トラップ層が設けられたキャリア基板に薄層を転写するプロセス
FR3113184B1 (fr) 2020-07-28 2022-09-16 Soitec Silicon On Insulator Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support
FR3114910A1 (fr) * 2020-10-06 2022-04-08 Soitec Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium
CN112420915B (zh) * 2020-11-23 2022-12-23 济南晶正电子科技有限公司 复合衬底的制备方法、复合薄膜及电子元器件
FR3129028B1 (fr) 2021-11-09 2023-11-10 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
FR3129029B1 (fr) 2021-11-09 2023-09-29 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
FR3137493A1 (fr) 2022-06-29 2024-01-05 Soitec Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques
FR3137490B1 (fr) 2022-07-04 2024-05-31 Soitec Silicon On Insulator Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques
WO2024115411A1 (fr) 2022-11-29 2024-06-06 Soitec Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes
WO2024115410A1 (fr) 2022-11-29 2024-06-06 Soitec Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes.
WO2024115414A1 (fr) 2022-11-29 2024-06-06 Soitec Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3500138A (en) * 1967-08-31 1970-03-10 Gen Telephone & Elect Bipolar mos field effect transistor
US3577019A (en) * 1968-09-24 1971-05-04 Gen Electric Insulated gate field effect transistor used as a voltage-controlled linear resistor
GB8417772D0 (en) 1984-07-12 1984-08-15 Thorn Emi Domestic Appliances Carbonating apparatus
JPS61174744A (ja) * 1985-01-30 1986-08-06 Nec Corp 集積回路装置およびその製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5561303A (en) * 1991-11-07 1996-10-01 Harris Corporation Silicon on diamond circuit structure
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
JP3537500B2 (ja) * 1994-08-16 2004-06-14 バー−ブラウン・コーポレーション インバータ装置
US5985708A (en) * 1996-03-13 1999-11-16 Kabushiki Kaisha Toshiba Method of manufacturing vertical power device
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
TW444266B (en) * 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
US6566233B2 (en) * 1999-12-24 2003-05-20 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
EP1220312A1 (en) * 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Integration process on a SOI substrate of a semiconductor device comprising at least a dielectrically isolated well
JP3890202B2 (ja) * 2001-03-28 2007-03-07 株式会社日立製作所 半導体装置の製造方法
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
US7883628B2 (en) * 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
JP3719998B2 (ja) * 2002-04-01 2005-11-24 松下電器産業株式会社 半導体装置の製造方法
JP2004006615A (ja) * 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
US6743662B2 (en) * 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
EP1542269B1 (en) * 2002-07-17 2016-10-05 Sumco Corporation A method of manufacturing a high-resistance silicon wafer
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7098148B2 (en) * 2003-06-10 2006-08-29 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for heat treating a semiconductor wafer
EP1647046A2 (en) * 2003-07-23 2006-04-19 ASM America, Inc. DEPOSITION OF SiGE ON SILICON-ON-INSULATOR STRUCTURES AND BULK SUBSTRATES
KR20060030911A (ko) * 2003-07-29 2006-04-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법
US7169421B2 (en) 2003-08-20 2007-01-30 Kraft Foods Holdings, Inc. Method of making processed meat products
CN1856873A (zh) * 2003-09-26 2006-11-01 卢万天主教大学 制造具有降低的欧姆损耗的多层半导体结构的方法
FR2860341B1 (fr) * 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
US6855588B1 (en) * 2003-10-07 2005-02-15 United Microelectronics Corp. Method of fabricating a double gate MOSFET device
JP3985768B2 (ja) * 2003-10-16 2007-10-03 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハの製造方法
KR100779341B1 (ko) * 2003-10-21 2007-11-23 가부시키가이샤 섬코 고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및ｓｏｉ 웨이퍼의 제조 방법
US7084460B2 (en) * 2003-11-03 2006-08-01 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
US7282449B2 (en) * 2004-03-05 2007-10-16 S.O.I.Tec Silicon On Insulator Technologies Thermal treatment of a semiconductor layer
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
US7132751B2 (en) * 2004-06-22 2006-11-07 Intel Corporation Memory cell using silicon carbide
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
US7229901B2 (en) * 2004-12-16 2007-06-12 Wisconsin Alumni Research Foundation Fabrication of strained heterojunction structures
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
JP2006270000A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
US7420226B2 (en) * 2005-06-17 2008-09-02 Northrop Grumman Corporation Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates
CN101341577B (zh) * 2005-12-19 2011-08-03 信越半导体股份有限公司 Soi基板的制造方法及soi基板
US8587106B2 (en) * 2006-06-09 2013-11-19 Massachusetts Institute Of Technology Wide band and radio frequency waveguide and hybrid integration in a silicon package
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
JP5142831B2 (ja) * 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US8128749B2 (en) * 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
FR2925979A1 (fr) * 2007-12-27 2009-07-03 Commissariat Energie Atomique PROCEDE DE FABRICATION D'UN SUBSTRAT SEMICONDUCTEUR SUR ISOLANT COMPRENANT UNE ETAPE D'ENRICHISSEMENT EN Ge LOCALISE
US20090173967A1 (en) * 2008-01-04 2009-07-09 International Business Machines Corporation Strained-channel fet comprising twist-bonded semiconductor layer
FR2928775B1 (fr) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
JP2009231376A (ja) * 2008-03-19 2009-10-08 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法
US9031536B2 (en) 2008-04-02 2015-05-12 Yougetitback Limited Method for mitigating the unauthorized use of a device
FR2938118B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
JP4956649B2 (ja) * 2010-07-06 2012-06-20 三井造船株式会社 炭化珪素基板、半導体装置およびｓｏｉウエハ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150093696A (ko) * 2012-12-14 2015-08-18 소이텍 구조를 제조하기 위한 방법
KR20160111495A (ko) * 2014-01-23 2016-09-26 썬에디슨 세미컨덕터 리미티드 고 비저항 soi 웨이퍼 및 그 제조 방법
KR20200124763A (ko) * 2014-01-23 2020-11-03 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US10910257B2 (en) 2014-01-23 2021-02-02 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
US11081386B2 (en) 2014-01-23 2021-08-03 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
KR20210110390A (ko) * 2014-01-23 2021-09-07 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US11594446B2 (en) 2014-01-23 2023-02-28 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
KR20160143693A (ko) * 2014-04-24 2016-12-14 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼

Also Published As

Publication number Publication date
JP2013513234A (ja) 2013-04-18
US20120319121A1 (en) 2012-12-20
US9293473B2 (en) 2016-03-22
US20140038388A1 (en) 2014-02-06
CN102640278B (zh) 2014-07-30
FR2953640B1 (fr) 2012-02-10
US20150171110A1 (en) 2015-06-18
EP2507827A1 (fr) 2012-10-10
SG181093A1 (en) 2012-07-30
TWI544550B (zh) 2016-08-01
US8658514B2 (en) 2014-02-25
FR2953640A1 (fr) 2011-06-10
TW201140697A (en) 2011-11-16
CN102640278A (zh) 2012-08-15
KR101379409B1 (ko) 2014-04-04
US8962450B2 (en) 2015-02-24
WO2011067394A1 (fr) 2011-06-09

Similar Documents

Publication Publication Date Title
KR101379409B1 (ko) 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조
TWI458020B (zh) 供絕緣體上半導體類型底材所用之基底底材之製造方法
US11251265B2 (en) Carrier for a semiconductor structure
US6979630B2 (en) Method and apparatus for transferring a thin layer of semiconductor material
US7449395B2 (en) Method of fabricating a composite substrate with improved electrical properties
JP5415129B2 (ja) 貼り合わせ基板の製造方法
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
TW201543538A (zh) 貼合式soi晶圓的製造方法及貼合式soi晶圓
KR102652250B1 (ko) 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법
KR101623968B1 (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
JP6174756B2 (ja) Ｓｏｉ基板の製造方法
KR101384845B1 (ko) 반도체 기판의 제조 방법
US10103021B2 (en) Thermally oxidized heterogeneous composite substrate and method for manufacturing same
CN116613058A (zh) 一种复合基底、复合薄膜及其制备方法
KR20140005948A (ko) Soi 웨이퍼의 제조 방법
KR100797210B1 (ko) 다층구조의 제조방법
US20230215760A1 (en) Method for manufacturing a semiconductor-on-insulator substrate for radiofrequency applications
RU2433501C2 (ru) Способ изготовления полупроводникового прибора
CN110739208A (zh) 一种soi晶圆片的制备方法
KR20070102702A (ko) 반도체 웨이퍼에서 트랩 밀도를 감소시키는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant