WO2024115410A1 - Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes. - Google Patents

Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes. Download PDF

Info

Publication number
WO2024115410A1
WO2024115410A1 PCT/EP2023/083212 EP2023083212W WO2024115410A1 WO 2024115410 A1 WO2024115410 A1 WO 2024115410A1 EP 2023083212 W EP2023083212 W EP 2023083212W WO 2024115410 A1 WO2024115410 A1 WO 2024115410A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
silicon
support
trapping layer
trapping
Prior art date
Application number
PCT/EP2023/083212
Other languages
English (en)
Inventor
Oleg Kononchuk
Marcel Broekaart
Morgane Logiou
Original Assignee
Soitec
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec filed Critical Soitec
Publication of WO2024115410A1 publication Critical patent/WO2024115410A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates

Definitions

  • the invention relates to a support having a layer for trapping electrical charges, the support being intended to receive a thin crystalline layer by a layer transfer technique.
  • a composite substrate formed from such a support finds its application in the field of integrated electronic components, in particular radio frequency (RF) components processing signals whose frequency can typically be between 20 kHz and 300 GHz, or more.
  • the thin layer of the composite substrate may consist of a semiconductor material such as silicon or an insulating material, such as a material having piezoelectric and/or ferroelectric properties.
  • the invention also relates to the composite substrate comprising this support and onto which the thin layer has been transferred.
  • the invention also relates to the method of manufacturing the support and the method of manufacturing the composite substrate incorporating such a support.
  • documents US7585748 and US9293473 propose to form the electrical charge trapping layer (and more concisely designated “trapping layer” in the remainder of this description) in the form of 'a layer of polycrystalline silicon arranged on a silicon base substrate.
  • the boundaries of the silicon grains constituting the polycrystalline layer constitute traps for the electrical charges likely to circulate. These traps can be formed by incomplete or dangling chemical bonds at these joints. This prevents electrical conduction in the trapping layer which consequently has a high resistivity, typically greater than 1000 Ohms.cm.
  • the trapping layer can be formed more generally from a non-monocrystalline layer having structural defects, such as dislocations, grain boundaries, amorphous zones, interstices, inclusions, pores, etc., these structural defects being capable of trapping electrical charges.
  • the trapping layer can thus be formed by implantation of a relatively heavy species, such as argon, in a superficial thickness of the base substrate, in order to form the structural defects constituting the electrical traps.
  • a relatively heavy species such as argon
  • document US10224233 proposes a trapping layer formed of nanocavities arranged in a superficial zone of a base substrate, these nanocavities being obtained by implantation of helium and nitrogen.
  • This layer can also be formed by porosification of a surface thickness of the base substrate.
  • Document US10290533 thus proposes a trapping layer consisting of pores formed on the surface of the base substrate, oxidized and filled with a semiconductor, polycrystalline or amorphous material.
  • the trapping layer is however generally formed by depositing a layer of polycrystalline silicon deposited on the base substrate.
  • a layer of polycrystalline silicon deposited on the base substrate.
  • an amorphous layer made of silicon dioxide for example, on the base substrate before deposition of the trapping layer as follows. is proposed by documents US8765571 and US9129800.
  • Document US2015115480 proposes to form the trapping layer as a stack of passivated elementary amorphous or polycrystalline layers. These elementary layers may in particular be composed of silicon, germanium, silicon germanium. Through this stacking, we seek to make the trapping layer more robust to the heat treatments that the support is required to undergo, in particular during the stages of manufacturing the composite substrate using such a support.
  • the trapping layer is chosen from the group consisting of carbon nitride, silicon carbon nitride and a combination of these materials.
  • the trapping layer is formed of a material having a wide bandgap and in particular a material chosen from the group consisting of aluminum nitride, boron nitride, aluminum nitride. indium, gallium nitride, aluminum-gallium nitride, aluminum-gallium-indium nitride, aluminum-gallium-indium nitride and boron.
  • the trapping layer is an amorphous layer of silicon doped with carbon. This layer is formed on a silicon base substrate having a surface layer of silicon oxide.
  • the deposition of the polycrystalline silicon trapping layer is preceded by the formation of a nucleation layer consisting of a silicon oxide, a silicon nitride or a silicon oxynitride.
  • This nucleation layer is heat treated to form holes.
  • Document US10468295 provides for forming a layer of silicon nitride or silicon oxynitride between a trapping layer of polycrystalline silicon and a dielectric layer of silicon oxide. This layer can be obtained by deposition or by nitriding/oxynitriding of the trapping layer and aims to preserve the resistivity of the trapping layer and to avoid its recrystallization.
  • this state of the art reveals the need to have a support for a composite substrate comprising a trapping layer which has a high resistivity and is stable in temperature.
  • This temperature stability is an important characteristic, because the manufacture of a composite substrate comprising such a support implements heat treatments typically raising the temperature of the support to more than 1000°C, which tends to cause the desired characteristics of the support by recrystallization of the layer and disappearance of structural defects in this layer.
  • the need for temperature stability is not limited to the robustness of the trapping layer during the manufacture of the composite substrate. It also concerns the operating stability, in temperature, of the integrated electronic components ultimately formed on the composite substrate. These components tend to show decreasing RF performance with increasing temperature, particularly when this exceeds 100°C.
  • the RF performance of a component can be estimated by carrying out an RF characterization of the composite substrate (and more particularly of the support of this composite substrate) on or in which the component is intended to be formed.
  • the RF performance of a substrate can be characterized by an HD2 second harmonic distortion measurement.
  • a support comprising a trapping layer making it possible to form a support having high RF performance which is stable with temperature, these performances being established by the HD2 measurement.
  • a high trap density also makes the RF performance of the substrate less sensitive to the diffusion of species in the trapping layer which tends to electrically passivate the traps. This may, for example, involve the diffusion of hydrogen or lithium (particularly when the thin layer of the composite substrate is formed of a piezoelectric material based on lithium).
  • an aim of the invention is to address, at least in part, these problems. More precisely, an aim of the invention is to propose a support for a composite substrate, the support comprising a trapping layer having a high density of traps for electrical charges. An aim of the invention is to propose a support comprising a trapping layer, this layer being able to have a thickness less than a trapping layer of the state of the art, while providing a support of similar RF performance. Another aim of the invention is to propose a support comprising a trapping layer whose RF performance is more stable in temperature than a support of the state of the art. Yet another aim of the invention is to propose a support, comprising a trapping layer, which is simpler to manufacture than a support of the state of the art.
  • the object of the invention proposes a support for a composite substrate, the support comprising an interlayer layer disposed on a base substrate, the interlayer layer comprising a trapping layer in contact with the substrate base formed from a silicon-rich oxide consisting of silicon in an atomic concentration of silicon between 70% and 90% and of oxygen in an atomic concentration between 10% and 30%.
  • the object of the invention proposes a composite substrate comprising a thin monocrystalline layer placed on a support as proposed previously.
  • the single-crystalline thin layer can be made of silicon or a piezoelectric material
  • the transfer step comprises the application of an annealing having a thermal budget greater than or equal to 850°C for two hours.
  • Figures 3a, 3b, 3c represent a trapping layer according to the invention in various crystal forms
  • Figures 4a, 4b represent graphs of the silicon atomic concentration profile in an interlayer of a support according to the invention
  • the support 1 comprises an interlayer 3 arranged on a base substrate 2.
  • the interlayer 3 comprises a trapping layer 3a in contact with the base substrate 2.
  • the interlayer layer can also comprise, as this is shown on the , a dielectric layer 3b arranged on and in contact with the trapping layer 3a, but this dielectric layer 3b is perfectly optional. Note that it is not imperative that the interlayer 3 present, in such a case, an abrupt interface between the trapping layer 3a and the dielectric layer 3b.
  • This interlayer 3 can thus present, in its thickness, a progressive transition in its constitution leading to defining the trapping layer 3a and the dielectric layer 3b. This aspect of the invention will be illustrated in a later section of the present description.
  • the interlayer 3 consists entirely of the trapping layer 3a.
  • the support 1 can be in the form of a circular plate whose diameter can be 100, 150, 200, 300 or even 450mm.
  • the base substrate 2 of the support 1 on which the interlayer 3 rests typically has a thickness of several hundred micrometers.
  • the base substrate 2 has a high resistivity, greater than 1000 ohms centimeters, and more preferably still, greater than 2000 ohms centimeters. This limits the density of the charges, holes or electrons, which are likely to move in the base substrate 2.
  • the invention is not limited to a base substrate 2 having such resistivity, and it provides also RF performance advantages when the base substrate 2 has a more consistent resistivity, of the order of a few hundred ohms centimeters, for example less than 1000 ohm.cm, or 500 ohm.cm or even 10 ohm .cm.
  • the base substrate 2 is preferably made of monocrystalline silicon. It may for example be a CZ silicon substrate with a low interstitial oxygen content of between 6 and 10 ppm, or an FZ silicon substrate which in particular has a naturally very low interstitial oxygen content. It may also be a CZ silicon substrate having a high quantity of interstitial oxygen (designated by the expression "High Oi") greater than 26 ppm, which will be heat treated to ultimately provide the desired properties. .
  • the base substrate 2 can alternatively be formed from another material: it can for example be sapphire, glass, quartz, silicon carbide, etc. In certain circumstances, and in particular when the trapping layer 3a has a sufficient thickness, for example greater than 10 micrometers, the base substrate 2a can have a standard resistivity, less than 1 kohm.cm.
  • an amorphous layer made of silicon dioxide for example, directly interposed between the base substrate 2 and the trapping layer 3a.
  • this amorphous layer can be a layer of native oxide present on the surface of this substrate or formed intentionally by chemical or thermal oxidation of the base substrate.
  • the trapping layer 3a conforming to the description which follows is particularly stable with temperature, and the presence of the amorphous layer is perfectly optional.
  • the trapping layer 3a is a silicon-rich oxide layer.
  • This silicon-rich oxide layer is made up of silicon, oxygen and, optionally, nitrogen.
  • atomic concentration of silicon in the layer is between 40% or 50% and 99.9%. Oxygen and, possibly, nitrogen are present in substoichiometric atomic concentrations.
  • a trapping layer of the state of the art made of polycrystalline silicon, has an atomic concentration of oxygen less than 0.01% (and therefore has an atomic concentration of silicon greater than 99.99%).
  • the trapping layer formed of a silicon-rich oxide proposed by the present description therefore has an atomic concentration of oxygen at least ten times greater than a conventional trapping layer, which distinguishes it from such a layer and gives it properties very specific.
  • Such a layer has the particular advantage of having a particularly high density of defects, forming traps for electrical charges. It is therefore likely to have a very high resistivity, up to approximately 10 ⁇ 12 ohm.cm. More generally, this resistivity is between 10 ⁇ 5 ohm.cm and 10 ⁇ 12 ohms.cm.
  • a dielectric layer of silicon oxide (stoichiometric) has a resistivity of the order of 10 ⁇ 15 ohm.cm and a trapping layer of the state of the art, made of polycrystalline silicon, has a typical resistivity of the order of 10 ⁇ 4 ohm.cm.
  • the composition of the trapping layer can be determined by secondary ion mass spectrometry (“SIMS” measurements for “Secondary Ion Mass Spectrometry”).
  • SIMS secondary ion mass spectrometry
  • XPS X-ray photoelectron spectroscopy
  • ion beam etching ion beam etching
  • the atomic concentrations of silicon, oxygen and, possibly, nitrogen be constant in the thickness of the trapping layer 3a. In certain implementation modes, this concentration can vary, while remaining within the concentration limits giving this layer the quality of being rich in silicon. In certain other modes of implementation, these atomic concentrations are chosen to be constant.
  • the silicon-rich trapping layer is not intentionally doped. It does not include any species other than silicon, oxygen and, possibly, nitrogen. If other species are incorporated into the layer, they are in proportions not exceeding simple traces, less than 0.1%.
  • the crystalline quality of a layer rich in silicon depends very strongly on its atomic concentration of oxygen and, possibly, nitrogen. It also depends on the heat treatments that this layer has received.
  • a silicon-rich layer is formed from an amorphous matrix.
  • This amorphous matrix may comprise crystalline silicon inclusions or crystalline silicon grains, the density and size of these inclusions and/or these grains in the amorphous matrix being dependent on the relative proportions of oxygen, nitrogen and silicon. in the layer and the heat treatments that it received.
  • a layer rich in silicon can be entirely amorphous or entirely polycrystalline, the amorphous matrix then being in the latter case reduced to amorphous inclusions present between the grains of the polycrystal.
  • a layer rich in silicon takes a polycrystalline form, illustrated on the .
  • the grains g, or some of them can be coated with a thickness of amorphous material, this amorphous material then being located at the level of the grain boundaries of the polycrystalline layer.
  • the amorphous material can also be in the form of inclusions between the grains of the polycrystalline layer. These inclusions ia can present, depending on the atomic concentration of oxygen and, possibly nitrogen, of the layer, a dimension typically included in the range extending from 10 nm to 100 nm.
  • This amorphous material, rich in oxygen and/or nitrogen is made up of aggregates of the species composing the layer, such as aggregates of SiO, SiN, SiON and precipitates of oxygen and/or nitrogen.
  • the polycrystalline layer is formed of silicon grains g whose size distribution has a peak (which defines the average grain size) close to 100 nm or less than 100 nm. This average size is much smaller than the average grain size of a conventional trapping layer, in polycrystalline silicon (of the order of 300nm).
  • the atomic concentration of silicon in a silicon-rich layer is lower, for example in the range extending from 40% to 90% or extending from 50% to 90%, and it includes an oxygen concentration and, possibly in nitrogen, greater than or equal to 10%, this takes a mainly amorphous form. It is then composed of elements of nanometric dimensions of Si, SiO, SiON, SiN which gives it this amorphous nature, as is illustrated in the .
  • a silicon-rich layer can take the form of an amorphous matrix, in which crystalline silicon inclusions are embedded. These IC inclusions can have a size less than 10 nm, and sometimes even less than 5 nm.
  • the amorphous, polycrystalline or intermediate form can be affected by the heat treatments applied to this layer during or after its manufacture, or even during use of the support.
  • the oxygen, nitrogen and/or silicon concentration limits are given for illustration purposes only. The person skilled in the art will be able to adjust, using a series of experiments that are very simple to carry out, these concentrations making it possible to arrive at a trapping layer 3a having the desired structural characteristics.
  • the exact crystalline nature of the layer can in particular be observed by microscopy, for example by transmission electron microscopy (TEM) or by Raman measurement.
  • a support 1 in accordance with the invention has a lower resistivity characteristic measured by the HD2 technique (presented in the introduction). -80dB. Some products have greater requirements. Thus, we expect that a support 1 of a composite substrate of silicon on insulator (formed of a layer of monocrystalline silicon transferred onto the support) has a resistivity characteristic HD2 lower than -80 dB after exposure to a thermal budget of 1100 °C for 2 hours.
  • a support 1 of a composite piezoelectric substrate on insulator (formed from a layer of monocrystalline piezoelectric material transferred onto the support) has a resistivity characteristic HD2 lower than -80 dB after exposure to a thermal budget of 900° C for 2 hours.
  • the trapping layer 3a takes the form of an amorphous matrix, in which crystalline silicon inclusions are embedded. These IC inclusions have a size of less than 10 nm, and sometimes even less than 5 nm.
  • the trapping layer 3a has a thickness which can be between 10 nm and 30 micrometers, and typically between 20 nm and 5 micrometers. Preferably, this thickness is greater than 50nm or 100nm so that the quantity of traps is sufficient. Preferably, this thickness is less than 2 micrometers, or even 1 micrometer, to limit the quantity of material, and the possible constraints that this layer can apply to the support 1, and which could deform it. But this advantageous range of thickness is in no way limiting, and we can choose to form a trapping layer 3a of any suitable thickness, depending on the needs of the intended application.
  • the trapping layer 3a has a first surface in contact with the base substrate 2. It has a second surface opposite the first surface.
  • the second surface of the trapping layer 3 has a low roughness so that it is not necessary to treat it to improve its surface condition. This roughness can be less than 0.6 nm in root mean square value measured over a field of 10 micrometers by 10 micrometers.
  • the interlayer 3 can comprise, in addition to the trapping layer 3a which has just been described, a dielectric layer 3b, placed on and in contact with the trapping layer.
  • dielectric layer we mean a layer having a resistivity of the order of 10 ⁇ 10 ohm.cm and more.
  • the resistivity of the dielectric layer 3b is, in all cases, greater than the resistivity of the trapping layer 3a.
  • This dielectric layer 3b can, generally speaking, be of any type and of suitable thickness. But advantageously, a support 1 conforming to the present description has a dielectric layer 3b composed of silicon, oxygen and/or nitrogen, that is to say the same elements as those which can compose the trapping layer 3a. This characteristic makes it possible to form the interlayer 3 in a single step, by successively forming the trapping layer 3a and the dielectric layer 3b, "in-situ", for example in the same deposition equipment.
  • in-situ we mean the fact that the support 1 is maintained in a controlled atmosphere during the manufacture of the interlayer, for example by maintaining it in a single chamber of the deposition equipment, or by passing it between several rooms of this equipment while maintaining it in a confined and controlled environment. This avoids contamination by atmospheric pollutants (boron or phosphorus for example) which could degrade the RF performance of this support.
  • atmospheric pollutants boron or phosphorus for example
  • the dielectric layer 3b differs from the trapping layer 3a in that its silicon atomic concentration is less than 40%. Its atomic concentration in oxygen and, possibly, in nitrogen, can be in at least stoichiometric proportion.
  • the dielectric layer 3b has a thickness typically between 10 nm and 10 micrometers, essentially dictated by the need for the application of the composite substrate S that the support 1 is intended to form.
  • the exposed face of this layer can benefit from the low roughness property previously presented for the trapping layer 3a.
  • This interlayer 3 can thus have a free surface of less than 0.6 nm in root mean square value measured over a field of 10 micrometers by 10 micrometers.
  • the dielectric layer 3b consists at least partly of silicon oxide or silicon nitride, in particular in a superficial part.
  • a support 1 having an exposed surface whose nature, silicon oxide or nitride, is perfectly known. This surface can in particular be prepared, by polishing, cleaning, activation, according to controlled processes, to transfer a thin layer using layer transfer technology, and thus form a composite substrate.
  • the dielectric layer 2b is made entirely of silicon oxide or silicon nitride, in a stoichiometric silicon atomic concentration, this atomic concentration can vary abruptly at the interface between the trapping layer 3a and the dielectric layer 3b, that is, the transition zone is less than 50 nm.
  • Such a configuration is represented on the graph of the .
  • the abrupt transition between the dielectric layer 3b and the trapping layer 3a we observe the abrupt transition between the dielectric layer 3b and the trapping layer 3a.
  • the atomic concentration of oxygen and, possibly, the atomic concentration of nitrogen vary(s) continuously in the thickness of the interlayer 3.
  • the transition zone is then greater than 50 nm.
  • the atomic concentration of silicon can in particular decrease continuously in the thickness of the interlayer 3 moving away from the base substrate to, for example, form a superficial part of the interlayer 3 in silicon oxide or in silicon nitride. Such a configuration is represented on the graph of the .
  • the atomic concentration of nitrogen if it is not zero in the trapping layer 3a, can evolve continuously or abruptly so that the atomic concentration of nitrogen is zero in the surface part, when the latter is made up of carbon dioxide. silicon.
  • the support substrate 1 is intended to receive, by transfer, a thin layer 4 and thus form a composite substrate S, shown by way of illustration on the .
  • the thin layer is generally crystalline in nature, and advantageously monocrystalline.
  • the support substrate 1 has suitable properties (in terms of surface roughness and deformation in particular) or has been previously treated to receive such a thin layer 4.
  • this transfer is usually carried out by assembling a free face of a donor substrate to the support substrate 1, preferably by molecular adhesion.
  • This assembly is generally facilitated by the presence of an amorphous layer, for example of silicon dioxide or silicon nitride on at least one of the faces to be assembled.
  • an amorphous layer for example of silicon dioxide or silicon nitride
  • the interlayer 3 of the support superficially presents such an amorphous surface layer (which can be the trapping layer 3a or the dielectric layer 3b)
  • the donor substrate itself it is not necessary for the donor substrate itself to be provided with it.
  • the donor substrate is not excluded, and it is sometimes possible for the donor substrate to be provided with a thin amorphous thickness (for example a layer of silicon dioxide having a thickness less than 150nm).
  • the nature of the donor substrate is chosen according to the desired nature of the thin layer 4. It can therefore be a substrate formed from a monocrystalline semiconductor, for example silicon, or a substrate formed from a monocrystalline piezoelectric material or comprising a surface layer of such a monocrystalline piezoelectric material. In this case it may be lithium tantalate or lithium niobate.
  • the donor substrate has finished or semi-finished components, the transfer aiming to place these components on the support 1 to take advantage of its radio frequency properties.
  • the donor substrate is devoid of any components in order to transfer a thin layer 4 consisting of a material of crystalline nature, and advantageously monocrystalline.
  • the donor substrate can take the form of a circular plate, the dimension of which can correspond to that of the support.
  • the donor substrate is reduced in thickness to form thin layer 4.
  • This reduction step can be carried out by mechanical thinning. or chemical.
  • the reduction in thickness of the donor substrate can preferably be carried out by fracture at the level of a weakening plane previously introduced into the donor substrate, for example by implantation of light species such as hydrogen and/or helium. This weakening plane defines, with the free surface of the donor substrate, the thin layer 4.
  • finishing steps of the thin layer 4 can be applied, such as a polishing step, heat treatment under a reducing or neutral atmosphere, sacrificial oxidation, etc.
  • the finishing steps include exposing the composite substrate to relatively high temperatures, above 600°C, for a period of at least one hour.
  • the thin layer 4 added is made of silicon
  • the composite structure S is exposed to a thermal budget of at least 1000°C for 1 hour.
  • the thin layer 4 added is made of a piezoelectric material
  • the composite structure S is exposed to a thermal budget of at least 600°C for 1 hour.
  • the trapping layer 3a being temperature stable, the RF properties of the composite substrate S are not excessively altered by the heat treatments applied to it during the finishing stages.
  • the thin layer 4 is a thin monocrystalline piezoelectric layer transferred directly onto the trapping layer 3a.
  • the support does not have a dielectric layer 3a.
  • the single-crystal piezoelectric thin layer may be lithium tantalate or lithium niobate.
  • Such a composite substrate is particularly suitable for receiving surface wave acoustic devices.
  • the trapping layer 3a by its nature, has acoustic characteristics close to a layer of silicon dioxide usually used in these devices. In such a case, the trapping layer then has the dual function of improving the radio frequency characteristics of the component and adequately propagating the acoustic waves.
  • the interlayer 3 has a dielectric layer 3b made of silicon dioxide, the thickness of which can be between 10 nm and 10 micrometers.
  • Thin layer 4 is a layer of monocrystalline silicon.
  • the composite substrate S then forms a silicon-on-insulator substrate.
  • the base substrate 2 is provided which is placed in a chamber of conventional deposition equipment.
  • the base substrate 2 can be prepared, for example to remove a native oxide layer from its surface. This step is not obligatory and this oxide can be preserved.
  • a sequence of formation of the interlayer 3 therefore comprises a step of deposition, directly on the base substrate 2 provided or not with its amorphous layer, of a trapping layer 3a of silicon-rich oxide, according to one of the preferred implementation modes presented previously.
  • the step of depositing the trapping layer 3a can be carried out by chemical vapor deposition, for example using a PECVD technique (acronym for the Anglo-Saxon expression “Plasma Enhanced Chemical Vapor Deposition”). or plasma-assisted chemical vapor deposition) or according to an LPCVD technique (acronym for the Anglo-Saxon expression “Low Pressure Chemical Vapor Deposition” or chemical vapor deposition at subatmospheric pressure).
  • PECVD acronym for the Anglo-Saxon expression “Plasma Enhanced Chemical Vapor Deposition”). or plasma-assisted chemical vapor deposition
  • LPCVD technique acronym for the Anglo-Saxon expression “Low Pressure Chemical Vapor Deposition” or chemical vapor deposition at subatmospheric pressure.
  • the deposition step comprises the introduction, into the deposition chamber, of a first silicon precursor gas (for example silane, of formula SiH4) and at least one second oxygen precursor gas (nitrous oxide or dioxygen), and possibly nitrogen (for example nitrous oxide of formula N2O).
  • a first silicon precursor gas for example silane, of formula SiH4
  • at least one second oxygen precursor gas nitrous oxide or dioxygen
  • nitrogen for example nitrous oxide of formula N2O
  • a carrier gas for example nitrogen, argon or helium.
  • the precursor gases react in the deposition chamber, under controlled pressure and temperature conditions, to gradually form the trapping layer 3a.
  • the deposition When the deposition is carried out using the PECVD technique, it is carried out at a moderate temperature, typically between 150°C and 600°C, and at a subatmospheric pressure for example of a few Torr (i.e. a few hundred Pascal).
  • a moderate temperature typically between 150°C and 600°C
  • a subatmospheric pressure for example of a few Torr (i.e. a few hundred Pascal).
  • LPCVD When it is carried out using the LPCVD technique, it is carried out at a temperature typically between 550°C and 750°C, also at a subatmospheric pressure of for example a few Torr (i.e. a few hundred Pascal).
  • the invention is of course in no way limited to a particular deposition technique or to particular precursor gases.
  • APCVD atmospheric Pressure Chemical Vapor Deposition
  • HDP CVD high Density Plasma Chemical Vapor Deposition
  • a relatively low temperature between 100°C and 450°C, and at a pressure of around 10 mTorr (i.e. around 1.33 Pascal).
  • SACVD Sub-Atmospheric Chemical Vapor Deposition
  • chemical vapor deposition at sub-atmospheric pressure we can also use an epitaxy frame to form this layer using a generic vapor deposition technique.
  • the carrier gas generally a neutral gas, may consist of or include nitrogen, hydrogen, argon.
  • the atomic concentration of silicon, oxygen and nitrogen is chosen by controlling the flows of the precursor gases, and in particular the ratio of the flow of the first silicon precursor gas to the flow of the second precursor gas. oxygen and, possibly nitrogen. The higher this ratio, the lower the atomic concentration of oxygen, and possibly nitrogen, will be.
  • This flux ratio can be kept constant to form a silicon-rich oxide layer with a constant atomic concentration of oxygen and, optionally, nitrogen, but it is also possible to vary this ratio. This variation can be continuous or abrupt, depending on whether or not we wish to show marked interfaces in the interlayer 3 as illustrated in Figures 4a, 4b.
  • the flows are maintained for the time to form a desired thickness of the trapping layer 3a, between a few minutes and several hours.
  • the deposition step can be followed, in the deposition chamber directly, or in other equipment, by a step of annealing the trapping layer 3a.
  • This annealing can be carried out at a temperature between 750°C and 1100°C. Annealing can affect the crystallographic nature of the trapping layer as directly obtained after the deposition step.
  • annealing can make it possible to reveal nanometric-sized crystalline silicon inclusions in a trapping layer 3a that is entirely amorphous in its as-deposited state. It can modify the size or density, when these inclusions ic are present in the trapping layer 3a as deposited.
  • the trapping layer 3a placed on the base substrate 2.
  • the deposition can be controlled, in its thickness or in its constituents, so that the layer presents a particularly roughness. low, less than 0.6 nm in root mean square value measured over a field of 10 micrometers by 10 micrometers.
  • the sequence of formation of the interlayer 3 comprises, after the step of deposition of the trapping layer 3a, a step of deposition of the dielectric layer 3b.
  • This second step can be carried out in equipment separate from that which implemented the step of deposition of the trapping layer 3a, and according to a deposition technique which may be different from that implemented during the first step. As has already been stated, this makes it possible to envisage forming a dielectric layer 3b of any suitable nature.
  • the step of depositing the dielectric layer 3b is carried out “in situ”.
  • the same precursor gases can also be used, for example to form a dielectric layer 3b of silicon oxide or silicon nitride in a single chamber.
  • the precursor gas flows during the formation sequence of the interlayer 3, and more precisely the ratio of these flows, to, abruptly or gradually, initially form the trapping layer 3a then, secondly, the dielectric layer 3b.
  • the circulation of the precursor gas flows can be interrupted to apply the heat treatment step (or a plurality of heat treatment steps) during the formation of the interlayer 3.
  • This heat treatment can also be carried out using resulting from the formation of the interlayer 3, “in situ” in the chamber of the deposition equipment or “ex situ” in equipment separate from the deposition equipment.
  • the sequence of formation of the interlayer 3 is controlled to vary the atomic concentration of silicon continuously or suddenly.
  • the atomic concentration of silicon can be chosen to decrease continuously in the thickness of the interlayer 3 moving away from the base substrate 2.
  • the atomic concentration of one of these species increasing to form a dielectric layer 3b, for example carbon dioxide silicon or silicon nitride comprising a stoichiometric silicon atomic concentration, on the trapping layer 3a.
  • the trapping layer 3a can be formed in a first chamber of deposition equipment and according to a first technique (in PECVD for example).
  • the dielectric layer 3b can be formed in a second chamber and according to a second technique, different from the first (in HDP for example). This approach allows you to benefit from the advantages of each of these techniques.
  • HDP technology makes it possible to form layers of low roughness.
  • the dielectric layer 3b advantageously comprises a surface thickness of silicon dioxide or silicon nitride.
  • Example 1 Silicon-rich trapping layer consisting of silicon, oxygen and nitrogen.
  • the base substrates of the supports all had a high resistivity (3 kohm.cm).
  • the trapping layers were formed using a PECVD technique.
  • a first silicon precursor gas consisting of silane (SiH4) and a second precursor gas of oxygen and nitrogen consisting of nitrous oxide (N2O). These precursor gases were supplemented by a nitrogen carrier gas.
  • the deposition chamber was maintained at a pressure of 3 Torr (i.e. 400 Pascal), and the plasma (at 13.55MHz) had a power of 300W.
  • the flows were maintained to form a trapping layer of chosen thickness of 200nm or 1 micrometer for media types 1 and 2, and between 70 nm and 500 nm for media type 3.
  • a dielectric layer of silicon oxide of 200 nm was formed on the trapping layer, in situ, by controlling the flows of nitrous oxide and silane in an N2O/SiH4 ratio of 5.
  • the support formed of the base substrate, the trapping layer and, in certain cases, a dielectric layer was annealed at 900°C or 1100°C for 2 hours in a neutral atmosphere for type 1 and 2 supports, 850°C for 2 hours for type 3 supports.
  • the plurality of supports thus manufactured constituted a matrix of supports having a wide variety of configurations, which was subjected to numerous characterization measurements.
  • type 1 and 2 supports comprising 200nm trapping layers and not having a dielectric layer, and in particular for a trapping layer of a type 1 support comprising 8, 5% oxygen and for a trapping layer of a type 2 support comprising 19.2% oxygen, each annealed at 1100°C.
  • the support is prepared by polishing to form a chamfer making the different layers making up the support accessible, in their depth.
  • the ends of two electrodes spaced a fixed distance apart and forming a segment parallel to the edge of the chamfer are then applied to the chamfered part of the substrate.
  • a determined voltage is applied between the two electrodes, the resistance between them is measured, then the electrical resistivity of the support at the measurement depth is deduced from this measurement.
  • the abscissa axis represents the depth of the measurement (in micrometers) in one of the supports of the matrix. This distance is taken from the exposed surface of the support, here the exposed surface of the trapping layer.
  • the y axis represents the resistivity (in ohm.cm) as recorded by the SRP measurement.
  • the support subjected to the SRP measurement consisted of a high resistivity base substrate (3.5 kohm.cm), and a trapping layer obtained by a PECVD technique by controlling the nitrous oxide/silane ratio to 0 ,15.
  • the trapping layer was atomically composed of 76.5% silicon, 8.5% oxygen, and 15% nitrogen.
  • the trapping layer has a thickness of 1 micrometer.
  • the resistivity measurement is reported by the TR trace on this .
  • we have drawn the line TR' which corresponds to the maximum resistivity of a conventional trapping layer consisting of a thickness of 2 micrometers of polycrystalline silicon.
  • SRP characterization measures the electrical performance of the trapping layer as such, but does not allow the RF performance of the support to be fully anticipated. This performance is in fact also affected by other parameters than that linked to the resistance characteristic of the trapping layer, for example its thickness or the resistivity characteristics of the base substrate.
  • the HD2 measurement presented in the introduction to this application, makes it possible to evaluate more generally the RF performance of a support when it is used as a support for a composite substrate receiving RF components.
  • type 3 supports were used to produce composite substrates comprising a thin layer 4 made of a monocrystalline piezoelectric material (lithium tantalate ) in accordance with the layer transfer process described above.
  • a silicon oxide dielectric layer (designated “BOX” in the table below) is disposed between the trapping layer (designated “TR” in this table) and the thin piezoelectric layer.
  • the trapping layer was exposed to a maximum temperature of 850°C for 2 h.
  • a composite substrate comprising a thin piezoelectric layer transferred onto a support comprising a conventional trapping layer of polycrystalline silicon and provided with a dielectric layer of 250 nm presents an RF performance measurement greater than -70dB dB for a dose of lithium of 1 E12 at/cm ⁇ 2.
  • the trapping layer of a type 3 support can incorporate a significant quantity of lithium, which tends to passivate its traps, without however losing its RF properties (measured by HD2).
  • the trapping layers of a type 3 support have a very high trap density and are capable of incorporating a large quantity of passivating species, without this affecting its performance.
  • a dielectric layer of silicon oxide of 100 nm is for example sufficient in the example of a composite substrate comprising a thin layer comprising lithium.
  • Example 2 Silicon-rich trapping layer consisting of silicon and oxygen.
  • the RF performance measurements (average) measured by the HD2 technique (15dBm input signal, at 900MHz), as a function of the silicon concentration are as follows:
  • the HQF measurement (theoretical value of HD2 for a “perfect” trapping layer) is expected to be -88dB.
  • Type 4 media exhibited the same level of RF performance as measured by HD2 regardless of trapping layer thickness. This thickness therefore does not seem to affect this performance.
  • it is made up of silicon in an atomic concentration of between 70% and 90% and of oxygen in an atomic concentration of between 10% and 30%.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

L'invention porte sur un support (1) pour un substrat composite, le support (1) comprenant une couche intercalaire (3) disposée sur un substrat de base (2). La couche intercalaire (3) comprend une couche de piégeage (3a) en contact avec le substrat de base (2) formée d'un oxyde riche en silicium constituée de silicium dans une concentration atomique de silicium comprise entre 70% et 90% et d'oxygène dans une concentration atomique comprise entre 10% et 30%. L'invention porte également sur un substrat composite (S) incorporant un tel support (1) et sur un procédé de fabrication de ce substrat composite (S).

Description

SUPPORT COMPRENANT UNE COUCHE DE PIEGEAGE DE CHARGES, SUBSTRAT COMPOSITE COMPRENANT UN TEL SUPPORT ET PROCEDES DE FABRICATION ASSOCIES. DOMAINE DE L’INVENTION
L'invention concerne un support présentant une couche de piégeage de charges électriques, le support étant destiné à recevoir une couche mince cristalline par une technique de report de couche. Un substrat composite formé d’un tel support trouve son application dans le domaine des composants électroniques intégrés, en particulier des composants radiofréquences (RF) traitant des signaux dont la fréquence peut être typiquement comprise entre 20 kHz et 300 GHz, ou plus. La couche mince du substrat composite peut être constituée d’un matériau semi-conducteur tel que du silicium ou d’un matériau isolant, tel qu’un matériau présentant des propriétés piézoélectrique et/ou ferroélectrique. Outre le support en tant que tel, l’invention concerne également le substrat composite comportant ce support et sur lequel on a reporté la couche mince. L’invention concerne également le procédé de fabrication du support et le procédé de fabrication du substrat composite incorporant un tel support.
ARRIERE PLAN TECHNOLOGIQUE DE L’INVENTION
Il existe un riche état de la technique dans ce domaine.
Ainsi, et à titre d’exemple d’une première approche, les documents US7585748 et US9293473 proposent de former la couche de piégeage de charges électriques (et plus concisément désignée « couche de piégeage » dans la suite de cette description) sous la forme d’une couche de silicium polycristallin disposée sur un substrat de base en silicium.
Les joints des grains de silicium constituant la couche polycristalline constituent des pièges pour les charges électriques susceptibles de circuler. Ces pièges peuvent être formés par les liaisons chimiques non complètes ou pendantes au niveau de ces joints. On prévient ainsi la conduction électrique dans la couche de piégeage qui présente en conséquence une résistivité élevée, typiquement supérieure à 1000 Ohms.cm.
Outre le silicium polycristallin, la couche de piégeage peut être formée plus généralement d’une couche non monocristalline présentant des défauts structurels, tels que des dislocations, des joints de grains, des zones amorphes, des interstices, des inclusions, des pores…, ces défauts structurels étant aptes à piéger des charges électriques.
La couche de piégeage peut ainsi être formée par une implantation d’espèce relativement lourde, telle que de l’argon, dans une épaisseur superficielle du substrat de base, afin d’y former les défauts structurels constituant les pièges électriques. A titre d’exemple de cette approche, le document US10224233 propose une couche de piégeage formée de nanocavités disposées dans une zone superficielle d’un substrat de base, ces nanocavités étant obtenues par implantation d’hélium et d’azote.
On peut également former cette couche par porosification d’une épaisseur superficielle du substrat de base. Le document US10290533 propose ainsi une couche de piégeage constituée de pores formés à la surface du substrat de base, oxydés et emplis d’un matériau semi-conducteur, polycristallin ou amorphe.
Pour des raisons de simplicité de mise en œuvre, la couche de piégeage est toutefois généralement formée par dépôt d'une couche de silicium polycristallin déposée sur le substrat de base. Afin de préserver la qualité polycristalline de cette couche au cours des traitements thermiques que peut subir le support, on peut avantageusement prévoir une couche amorphe, en dioxyde de silicium par exemple, sur le substrat de base avant le dépôt de la couche de piégeage comme cela est proposé par les documents US8765571 et US9129800.
Le document US2015115480 propose quant à lui de former la couche de piégeage comme un empilement de couches amorphes ou polycristallines élémentaires passivées. Ces couches élémentaires peuvent notamment être composées de silicium, germanium, silicium germanium. On cherche par cet empilement à rendre plus robuste la couche de piégeage aux traitements thermiques que le support est amené à subir, en particulier lors des étapes de fabrication du substrat composite employant un tel support.
Le document US11251265 propose dans certains modes de mise en œuvre de former la couche de piégeage à partir d’une couche principale polycristalline et, intercalée dans cette couche, d’une couche intermédiaire formée d’un alliage de silicium et de carbone.
Dans le document WO2021110513 une couche polycristalline de carbure de silicium est formée directement sur le substrat de base, avant d’y placer la couche de piégeage polycristalline.
Dans le document EP3195352, la couche de piégeage est choisie dans le groupe constitué par le nitrure de carbone, le nitrure de carbone de silicium et une combinaison de ces matériaux.
Dans le document EP3195353, la couche de piégeage, amorphe ou cristalline, est formée d’un matériau présentant une bande interdite large et notamment un matériau choisi dans le groupe constitué par le nitrure d'aluminium, le nitrure de bore, le nitrure d'indium, le nitrure de gallium, le nitrure d'aluminium-gallium, le nitrure d'aluminium-gallium-indium, le nitrure d'aluminium-gallium-indium et de bore.
Dans le document EP3189544, la couche de piégeage est une couche amorphe de silicium dopé au carbone. Cette couche est formée sur un substrat de base en silicium présentant une couche superficielle d’oxyde de silicium.
Dans le document EP3266038, le dépôt de la couche de piégeage en silicium polycristallin est précédé par la formation d’une couche de nucléation constituée d’un oxyde de silicium, d’un nitrure de silicium ou d’un oxynitrure de silicium. Cette couche de nucléation est traitée thermiquement pour y former des trous.
Le document US10468295 prévoit de former une couche de nitrure de silicium ou d’oxynitrure de silicium entre une couche de piégeage en silicium polycristallin et une couche diélectrique d’oxyde de silicium. Cette couche peut être obtenue par dépôt ou par nitruration/oxynitruration de la couche de piégeage et vise à préserver la résistivité de la couche de piégeage et à éviter sa recristallisation.
D’une manière générale, cet état de la technique révèle le besoin de disposer d’un support pour un substrat composite comportant une couche de piégeage qui présente une résistivité élevée et stable en température. Cette stabilité en température est une caractéristique importante, car la fabrication d’un substrat composite comprenant un tel support met en œuvre des traitements thermiques élevant typiquement la température du support à plus de 1000°C, ce qui tend à faire perdre les caractéristiques recherchées du support par recristallisation de la couche et disparation des défauts structurels de cette couche.
Le document US20150287783 reconnaît dans son introduction que les recuits à hautes températures (1000°C à 1100°C selon ce document) conduisent à réduire le nombre de pièges dans une couche de piégeage ce qui affecte sa performance. Pour contourner ce problème, ce document propose de réaliser cette couche de piégeage après la fabrication des dispositifs et en évitant d’exposer la structure ainsi formée à une température excessive (dépassant 200°C à 400°C selon ce document).
Le besoin de stabilité en température ne se limite pas à la robustesse de la couche de piégeage au cours de la fabrication du substrat composite. Elle concerne également la stabilité de fonctionnement, en température, des composants électroniques intégrés formés in fine sur le substrat composite. Ces composants ont tendance à montrer des performances RF décroissantes avec l’élévation en température, notamment lorsque celle-ci excède 100°C.
On rappelle que la performance RF d’un composant peut être estimée en procédant à une caractérisation RF du substrat composite (et plus particulièrement du support de ce substrat composite) sur ou dans lequel le composant est destiné à être formé. Comme cela est documenté dans la publication « White paper – RF SOI Characterisation » de janvier 2015 et publié par la société SOITEC, la performance RF d'un substrat peut être caractérisée par une mesure de distorsion de seconde harmonique HD2.
On cherche donc généralement à former un support comprenant une couche de piégeage permettant de former un support présentant des performances RF élevées et stables avec la température, ces performances étant établies par la mesure HD2.
On cherche bien entendu que la fabrication de cette couche soit aussi simple et peu onéreuse à fabriquer que possible, ce qui favorise la recherche de solutions conduisant à une épaisseur de couche la plus faible possible et une surface la plus lisse possible afin d’éviter autant que faire se peut la préparation de cette surface, par exemple par polissage.
Pour limiter l’épaisseur de la couche de piégeage sans détériorer les performances de cette couche, et donc améliorer la cadence de production, il est nécessaire que celle-ci présente une densité de pièges électriques élevés. Une densité de pièges élevés permet également de rendre les performances RF du substrat moins sensibles à la diffusion d’espèces dans la couche de piégeage qui tend à passiver électriquement les pièges. Il peut par exemple s’agir de la diffusion d’hydrogène ou de lithium (notamment lorsque la couche mince du substrat composite est formée d’un matériau piézoélectrique à base de lithium).
OBJET DE L’INVENTION
Un but de l’invention est d’adresser, au moins en partie, ces problèmes. Plus précisément, un but de l’invention est de proposer un support pour un substrat composite, le support comprenant une couche de piégeage présentant une densité importante de pièges pour les charges électriques. Un but de l’invention est de proposer un support comprenant une couche de piégeage, cette couche pouvant présenter une épaisseur inférieure à une couche de piégeage de l’état de la technique, tout en fournissant un support de performance RF similaire. Un autre but de l’invention est de proposer un support comprenant une couche de piégeage dont les performances RF sont plus stable en température qu’un support de l’état de la technique. Un autre but encore de l’invention est de proposer un support, comprenant une couche de piégeage, qui soit plus simple à fabriquer qu’un support de l’état de la technique.
BREVE DESCRIPTION DE L’INVENTION
En vue de la réalisation de ce but, l’objet de l’invention propose un support pour un substrat composite, le support comprenant une couche intercalaire disposée sur un substrat de base, la couche intercalaire comprenant une couche de piégeage en contact avec le substrat de base formée d’un oxyde riche en silicium constituée de silicium dans une concentration atomique de silicium comprise entre 70% et 90% et d’oxygène dans une concentration atomique comprise entre 10% et 30%.
Selon d’autres caractéristiques avantageuses et non limitatives de l’invention, prises seules ou selon toute combinaison techniquement réalisable :
  • la couche de piégeage est formée d’une matrice amorphe dans laquelle résident des inclusions de silicium cristallin ;
  • la couche intercalaire est entièrement constituée de la couche de piégeage ;
  • la couche intercalaire comprend également une couche diélectrique disposée sur et en contact avec la couche de piégeage ;
  • la couche de piégeage présente une épaisseur comprise entre 10 nm et 30 micromètres, préférentiellement entre 50 nm et 500 nm.
Selon un autre aspect, l’objet de l’invention propose un substrat composite comprenant une couche mince monocristalline disposée sur un support tel que proposé précédemment. La couche mince monocristalline peut être constituée de silicium ou d’un matériau piézoélectrique
Selon un autre aspect encore, l’objet de l’invention propose un procédé de fabrication d’un substrat composite comprenant :
  • la fourniture d’un support tel que proposé ci-dessus ;
  • une étape de report d’une couche mince monocristalline sur le support pour former le substrat composite.
Selon l’invention, l’étape de report comprend l’application d’un recuit présentant un budget thermique supérieur ou égale à 850°C pendant deux heures.
 BREVE DESCRIPTION DES FIGURES
D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée de l’invention qui va suivre en référence aux figures annexées sur lesquels :
La représente un support conforme à l’invention ;
La représente un substrat composite employant un support conforme à l’invention ;
Les figures 3a,3b,3c représentent une couche de piégeage conforme à l’invention selon diverses formes cristallines ;
Les figures 4a,4b représentent des graphes du profil de concentration atomique en silicium dans une couche intercalaire d’un support conforme à l’invention ;
La représente la nature et la taille des inclusions cristallines de silicium pouvant être présentes dans une couche de piégeage conforme à l’invention ;
La illustre une mesure de type SRP réalisée sur un support conforme à l’invention ;
La compare l’évolution de la performance RF d’un support, mesurée en HD2, avec la température pour un support conforme à l’invention et un support de l’état de la technique.
 DESCRIPTION DETAILLEE DE L’INVENTION Description du support
La représente un support destiné à recevoir, par une technique de transfert de couche, une couche mince cristalline pour former un substrat composite S, représenté sur la . D’une manière très générale, le support 1 comprend une couche intercalaire 3 disposée sur un substrat de base 2. La couche intercalaire 3 comprend une couche de piégeage 3a en contact avec le substrat de base 2. La couche intercalaire peut également comprendre, comme cela est représenté sur la , une couche diélectrique 3b disposée sur et en contact avec la couche de piégeage 3a, mais cette couche diélectrique 3b est parfaitement optionnelle. On note qu’il n’est pas impératif que la couche intercalaire 3 présente, dans un tel cas, une interface abrupte entre la couche de piégeage 3a et la couche diélectrique 3b. Cette couche intercalaire 3 peut ainsi présenter, dans son épaisseur, une transition progressive de sa constitution conduisant à définir la couche de piégeage 3a et la couche diélectrique 3b. Cet aspect de l’invention sera illustré dans une section ultérieure de la présente description.
Lorsque la couche diélectrique 3b n'est pas présente, la couche intercalaire 3 est entièrement constituée de la couche de piégeage 3a.
De manière conventionnelle, le support 1 peut se présenter sous la forme d'une plaquette circulaire dont le diamètre peut être de 100, 150 200, 300 voire même 450mm.
Le substrat de base 2 du support 1 sur lequel repose la couche intercalaire 3 présente typiquement une épaisseur de plusieurs centaines de micromètres. Préférentiellement, le substrat de base 2 présente une résistivité élevée, supérieure à 1000 ohms centimètres, et plus préférentiellement encore, supérieure à 2000 ohms centimètres. On limite de la sorte la densité des charges, trous ou électrons, qui sont susceptibles de se déplacer dans le substrat de base 2. Mais l’invention n’est pas limitée à un substrat de base 2 présentant une telle résistivité, et elle procure également des avantages de performance RF lorsque le substrat de base 2 présente une résistivité plus conforme, de l’ordre de quelques centaines d’ohms centimètres, par exemple inférieur à 1000 ohm.cm, ou à 500 ohm.cm voire même à 10 ohm.cm.
Pour des raisons de disponibilité et de coût, le substrat de base 2 est préférentiellement en silicium monocristallin. Il peut s'agir par exemple d'un substrat de silicium CZ à faible teneur en oxygène interstitiel comprise entre 6 et 10 ppm, ou d’un substrat de silicium FZ qui présente notamment une teneur en oxygène interstitiel naturellement très faible. Il peut également s'agir d'un substrat de silicium CZ présentant une quantité élevée d'oxygène interstitiel (désigné par l'expression « High Oi ») supérieure à 26 ppm, qui sera traité thermiquement pour fournir, au final, les propriétés recherchées. Le substrat de base 2 peut alternativement être formé d'un autre matériau : il peut s'agir par exemple de saphir, de verre, de quartz, de carbure de silicium… Dans certaines circonstances, et notamment lorsque la couche de piégeage 3a présente une épaisseur suffisante, par exemple supérieur à 10 micromètres, le substrat de base 2a peut présenter une résistivité standard, inférieure à 1 kohm.cm.
Afin de chercher à préserver les propriétés de la couche de piégeage 3a au cours des traitements thermiques que peut subir le support 1, on peut éventuellement prévoir une couche amorphe, en dioxyde de silicium par exemple, directement intercalée entre le substrat de base 2 et la couche de piégeage 3a. Lorsque le substrat de base 2 est en silicium, cette couche amorphe peut être une couche d’oxyde natif présent à la surface de ce substrat ou formée intentionnellement par oxydation chimique ou thermique du substrat de base. Mais la couche de piégeage 3a conforme à la description qui vient est particulièrement stable avec la température, et la présence de la couche amorphe est parfaitement optionnelle.
Selon un aspect important de la présente description, la couche de piégeage 3a est une couche d’oxyde riche en silicium. Cette couche d’oxyde riche en silicium est constituée de silicium, d’oxygène et, éventuellement, d’azote.
Par « riche en silicium » on signifie que la concentration atomique de silicium dans la couche est comprise entre 40% ou 50% et 99,9%. L’oxygène et, éventuellement, l’azote sont présents dans des concentrations atomiques sous-stœchiométriques.
On notera qu’une couche de piégeage de l’état de la technique, en silicium polycristallin, présente une concentration atomique d’oxygène inférieure à 0,01% (et présente donc une concentration atomique de silicium supérieure à 99,99%). La couche de piégeage formé d’un oxyde riche en silicium proposée par la présente description présente donc une concentration atomique en oxygène au moins dix fois supérieure à une couche de piégeage conventionnelle, ce qui la distingue d’une telle couche et lui confère des propriétés bien spécifiques.
Une telle couche présente notamment l’avantage de présenter une densité de défauts, formant des pièges pour les charges électriques, particulièrement élevée. Elle est donc susceptible de présenter une résistivité très élevée, jusqu’à environ 10^12 ohm.cm. Plus généralement, cette résistivité est comprise entre 10^5 ohm.cm et 10^12 ohms.cm. Par comparaison, une couche diélectrique d’oxyde de silicium (stœchiométrique) présente une résistivité de l’ordre de 10^15 ohm.cm et une couche de piégeage de l’état de la technique, en silicium polycristallin, présente une résistivité typique de l’ordre de 10^4 ohm.cm.
On peut déterminer la composition de la couche de piégeage par spectrométrie de masse des ions secondaires (mesures dites « SIMS » pour « Secondary Ion Mass Spectrometry »). Pour des raisons de précision on préférera toutefois employer une technique de profilage en profondeur par spectroscopie photo électronique à rayons X (XPS) avec gravure par faisceau d'ions, dite « X-ray Photoelectron Spectroscopy depth profiling » dans le métier. Ces techniques permettent de déterminer la concentration atomique en silicium, en oxygène et en azote de la couche de piégeage 3a.
Il n’est pas impératif que les concentrations atomiques de silicium, d’oxygène et, éventuellement, d’azote soient constantes dans l’épaisseur de la couche de piégeage 3a. Dans certains modes de mise en œuvre, cette concentration peut varier, tout en restant dans les limites de concentration conférant à cette couche la qualité d’être riche en silicium. Dans certains autres modes de mise en œuvre, ces concentrations atomiques sont choisies constantes.
Avantageusement, et pour lui conférer son caractère résistif, la couche de piégeage riche en silicium n’est pas intentionnellement dopée. Elle ne comprend pas d’autres espèces que le silicium, l’oxygène et, éventuellement, l’azote. Si d’autres espèces sont incorporées dans la couche, elles le sont dans des proportions n’excédant pas de simples traces, inférieure à 0,1%.
La qualité cristalline d’une couche riche en silicium dépend très fortement de sa concentration atomique en oxygène et, éventuellement, en azote. Elle dépend également des traitements thermiques que cette couche a reçus.
D’une manière générale, une couche riche en silicium est formée d’une matrice amorphe. Cette matrice amorphe peut comprendre des inclusions cristallines de silicium ou des grains cristallins de silicium, la densité et la taille de ces inclusions et/ou de ces grains dans la matrice amorphe étant dépendantes des proportions relatives d’oxygène, d’azote et de silicium dans la couche et des traitements thermiques que celle-ci a reçus. Dans les cas extrêmes, une couche riche en silicium peut être entièrement amorphe ou entièrement polycristalline, la matrice amorphe étant alors dans ce dernier cas réduite à des inclusions amorphes présentes entre les grains du poly cristal.
Ainsi, lorsque les concentrations atomiques d’oxygène et d’azote sont faibles, et que la concentration atomique en silicium est donc importante, par exemple supérieure ou égale à 99%, une couche riche en silicium prend une forme polycristalline, illustrée sur la . Les grains g, ou certains d’entre eux, peuvent être enrobés d’une épaisseur de matière amorphe, cette matière amorphe se localisant alors au niveau des joints de grains de la couche polycristalline. La matière amorphe peut également se présenter sous la forme d’inclusions ia entre les grains de la couche polycristalline. Ces inclusions ia peuvent présenter, selon la concentration atomique en oxygène et, éventuellement d’azote, de la couche, une dimension typiquement comprise dans la gamme s’étendant de 10 nm à 100 nm. Cette matière amorphe, riche en oxygène et/ou en azote, est constituée d’agrégats des espèces composant la couche, comme des agrégats de SiO, SiN, SiON et des précipités d’oxygène et/ou d’azote.
La couche polycristalline est formée de grains g de silicium dont la distribution de taille présente un pic (qui définit la taille moyenne des grains) proche de 100 nm ou inférieure à 100 nm. Cette taille moyenne est bien plus faible que la taille moyenne des grains d’une couche de piégeage conventionnelle, en silicium polycristallin (de l’ordre de 300nm).
Lorsque la concentration atomique en silicium dans une couche riche en silicium est plus faible, par exemple dans la gamme s’étendant de 40% à 90% ou s’étendant de 50% à 90%, et qu’elle comprend une concentration en oxygène et, éventuellement en azote, supérieure ou égale à 10%, celle-ci prend une forme principalement amorphe. Elle est alors composée d’éléments de dimensions nanométriques de Si, SiO, SiON, SiN qui lui confère cette nature amorphe, comme cela est illustré sur la .
Entre l’état polycristallin et l’état entièrement amorphe, la qualité cristalline de la couche peut être de nature intermédiaire. Ainsi, et comme cela est illustré sur la , une couche riche en silicium peut prendre une forme d’une matrice amorphe, dans laquelle sont noyées des inclusions ic de silicium cristallin. Ces inclusions ic peuvent présenter une taille inférieure à 10 nm, et parfois même inférieure à 5 nm.
En augmentant la concentration atomique de silicium dans la couche de piégeage 3a, on tend à faire croitre ces inclusions ic pour former des grains g et se rapprocher de la structure polycristalline présentée ci-dessus en référence à la .
On note que la forme amorphe, polycristalline ou intermédiaire, peut être affectée par les traitements thermiques appliqués à cette couche pendant ou après sa fabrication, voire même lors de l’utilisation du support. Aussi, les limites de concentration en oxygène, azote et/ou en silicium sont données à titre d’illustration uniquement. La personne du métier pourra ajuster, à l’aide d’une série d’expérimentation très simple à mener, ces concentrations permettant d’aboutir à une couche de piégeage 3a présentant les caractéristiques structurelles voulues. La nature cristalline exacte de la couche peut notamment être observée par microscopie, par exemple par microscopie électronique en transmission (TEM pour « Transmission Electron Microscopy ») ou par mesure Raman.
Les expériences menées par la demanderesse ont montré que certaines compositions de la couche de piégeage 3a constituée d’oxyde riche en silicium étaient particulièrement stable en température et dense en pièges pour les charges électriques. De telles couches sont donc susceptibles de présenter des performances radiofréquences particulièrement intéressantes.
Ainsi, dans certains modes de mise en œuvre préférés, la couche de piégeage 3a peut être constituée :
  • de silicium dans une concentration atomique comprise entre 60% et 90%, avantageusement entre 70% et 90% et
  • d’oxygène dans une concentration atomique comprise entre 10% et 40%, avantageusement entre 10% et 30%.
Dans d’autres modes de mise en œuvre préférés, la couche de piégeage 3a peut être constituée :
  • de silicium dans une concentration atomique comprise entre 30% et 77%, et
  • d’oxygène dans une concentration atomique comprise entre 8% et 40%,
  • d’azote dans une concentration atomique comprise entre 8% et 45%.
Par « stable en température », on signifie qu’après une exposition à un budget thermique minimal de 850°C pendant 2h, un support 1 conforme à l’invention présente une caractéristique de résistivité mesurée par la technique HD2 (présentée en introduction) inférieure -80 dB. Certains produits ont des exigences plus importantes. Ainsi, on attend qu’un support 1 d’un substrat composite de silicium sur isolant (formé d’une couche de silicium monocristallin reporté sur le support) présente une caractéristique de résistivité HD2 inférieure -80 dB après exposition à un budget thermique de 1100°C pendant 2h. On attend qu’un support 1 d’un substrat composite de piézoélectrique sur isolant (formé d’une couche de matériau piézoélectrique monocristallin reporté sur le support) présente une caractéristique de résistivité HD2 inférieure -80 dB après exposition à un budget thermique de 900°C pendant 2h.
Dans ces modes de mise en œuvre préférés, la couche de piégeage 3a prend une forme d’une matrice amorphe, dans laquelle sont noyées des inclusions ic de silicium cristallin. Ces inclusions ic présentent une taille inférieure à 10 nm, et parfois même inférieure à 5 nm.
D’une manière générale, la couche de piégeage 3a présente une épaisseur qui peut être comprise entre 10 nm et 30 micromètres, et typiquement entre 20 nm et 5 micromètres. Préférentiellement, cette épaisseur est supérieure à 50nm ou à 100 nm pour que la quantité de pièges soit suffisante. Préférentiellement, cette épaisseur est inférieure à 2 micromètres, voire même à 1 micromètre, pour limiter la quantité de matière, et les éventuelles contraintes que cette couche peut appliquer au support 1, et qui pourraient le déformer. Mais cette gamme d’épaisseur avantageuse n’est nullement limitative, et on pourra choisir de former une couche de piégeage 3a de toute épaisseur qui convient, selon les besoins de l’application visée.
En particulier, les mesures menées par la demanderesse (et qui feront l’objet d’une section finale de cette description) ont montré qu’une épaisseur comprise entre 30nm et 200 nm pouvait contenir une quantité de pièges suffisante.
La couche de piégeage 3a présente une première surface en contact avec le substrat de base 2. Elle présente une seconde surface opposée à la première surface. Dans certains modes de mis en œuvre, notamment lorsque la couche de piégeage 3a est relativement peu épaisse, par exemple inférieure à 500nm ou inférieure à 100 nm, ou encore inférieure à 50nm, ou lorsque la concentration atomique en oxygène est relativement faible, inférieure à 10%, ou selon la technique de dépôt mise en œuvre, la seconde surface de la couche de piégeage 3 présente une rugosité peu élevée si bien qu’il n’est pas nécessaire de la traiter pour en améliorer son état de surface. Cette rugosité peut être inférieure à 0,6 nm en valeur quadratique moyenne mesurée sur un champ de 10 micromètres par 10 micromètres.
Comme on l’a mentionné dans un paragraphe antérieur de cette description, la couche intercalaire 3 peut comprendre, outre la couche de piégeage 3a qui vient d’être décrite, une couche diélectrique 3b, disposé sur et en contact avec la couche de piégeage. Par « couche diélectrique », on désigne une couche présentant une résistivité de l’ordre de 10^10 ohm.cm et plus. La résistivité de la couche diélectrique 3b est, dans tous les cas, supérieure à la résistivité de la couche de piégeage 3a.
Cette couche diélectrique 3b peut, d’une manière générale, être de toute nature et d’épaisseur qui convient. Mais avantageusement, un support 1 conforme à la présente description présente une couche diélectrique 3b composé de silicium, d’oxygène et/ou d’azote, c’est-à-dire des mêmes éléments que ceux pouvant composer la couche de piégeage 3a. Cette caractéristique permet de former la couche intercalaire 3 en une unique étape, en formant successivement la couche de piégeage 3a et la couche diélectrique 3b, « in-situ », par exemple dans un même équipement de dépôt.
D’une manière générale, par « in-situ » on désigne le fait que la support 1 est maintenu dans une atmosphère contrôlée pendant la fabrication de la couche intercalaire, par exemple en le maintenant dans une unique chambre de l’équipement de dépôt, ou en la faisant transiter entre plusieurs chambres de cet équipement tout en le maintenant dans un environnement confiné et contrôlé. On évite ainsi une contamination en polluants de l’atmosphère (bore ou phosphore par exemple) qui seraient susceptibles de dégrader les performances RF de ce support.
La couche diélectrique 3b se distingue de la couche de piégeage 3a en ce que sa concentration atomique en silicium est inférieure à 40%. Sa concentration atomique en oxygène et, éventuellement, en azote, peut être en proportion au moins stœchiométrique.
La couche diélectrique 3b présente une épaisseur typiquement comprise entre 10nm et 10 micromètres, essentiellement dictée par le besoin de l’application du substrat composite S que le support 1 est destiné à former.
Dans l’approche intégrée de formation « in situ » de la couche intercalaire 3, la face exposée de cette couche peut bénéficier de la propriété de faible rugosité présentée antérieurement pour la couche de piégeage 3a. Cette couche intercalaire 3, peut ainsi présenter une surface libre inférieure à 0,6 nm en valeur quadratique moyenne mesurée sur un champ de 10 micromètres par 10 micromètres.
Avantageusement, la couche diélectrique 3b est constituée au moins en partie d’oxyde de silicium ou de nitrure de silicium, en particulier dans une partie superficielle. On fournit alors un support 1 présentant une surface exposée dont la nature, oxyde ou nitrure de silicium, est parfaitement connue. Cette surface peut notamment être préparée, par polissage, nettoyage, activation, selon des procédés maitrisés, pour y reporter une couche mince par une technologie de report de couche, et ainsi former un substrat composite.
Lorsque la couche diélectrique 2b est entièrement réalisée en oxyde de silicium ou en nitrure de silicium, dans une concentration atomique de silicium stœchiométrique, cette concentration atomique peut varier de manière abrupte à l’interface entre la couche de piégeage 3a et la couche diélectrique 3b, c’est-à-dire que la zone de transition est inférieure à 50 nm. Une telle configuration est représentée sur le graphe de la . Sur ce graphe, on a représenté l’évolution de la concentration atomique en silicium CSi (en %), dans l’épaisseur D de la couche intercalaire 3a, depuis la surface libre (correspondant à une profondeur nulle sur l’axe des abscisses D) vers la surface reposant le substrat de base 2. On observe la transition abrupte entre la couche diélectrique 3b et la couche de piégeage 3a.
Mais on peut également prévoir que la concentration atomique en oxygène et, éventuellement, la concentration atomique en azote varie(nt) de manière continue dans l’épaisseur de la couche intercalaire 3. La zone de transition est alors supérieure inférieure à 50 nm. La concentration atomique en silicium peut notamment décroitre continument dans l’épaisseur de la couche intercalaire 3 en s’éloignant du substrat de base pour, par exemple, former une partie superficielle de la couche intercalaire 3 en oxyde de silicium ou en nitrure de silicium. Une telle configuration est représentée sur le graphe de la . La concentration atomique en azote, si elle n’est pas nulle dans la couche de piégeage 3a, peut évoluer continument ou abruptement de sorte que la concentration atomique en azote soit nulle dans la partie superficielle, lorsque celle-ci est constituée d’oxyde de silicium.
Description du substrat composite
Comme on l'a déjà mentionné, le substrat support 1 a pour vocation de recevoir, par report, une couche mince 4 et former ainsi un substrat composite S, représenté à titre d’illustration sur la . La couche mince est généralement de nature cristalline, et avantageusement monocristalline. Le substrat support 1 présente des propriétés adaptées (en termes de rugosité de surface et de déformation notamment) ou a été préalablement traité pour recevoir une telle couche mince 4.
Comme cela est bien connu en soi, ce transfert est usuellement réalisé en assemblant une face libre d'un substrat donneur au substrat support 1, préférentiellement par adhésion moléculaire. Cet assemblage est généralement facilité par la présence d’une couche amorphe, par exemple en dioxyde de silicium ou en nitrure de silicium sur l’une au moins des faces à assembler. Lorsque la couche intercalaire 3 du support présente superficiellement une telle couche superficielle amorphe (qui peut être la couche de piégeage 3a ou la couche diélectrique 3b), il n’est pas nécessaire que le substrat donneur en soit lui-même muni. Cela n’est toutefois pas exclu, et on peut parfois prévoir que le substrat donneur soit muni d’une fine épaisseur amorphe (par exemple une couche de dioxyde de silicium présentant une épaisseur inférieure à 150nm).
La nature du substrat donneur est choisie selon la nature désirée de la couche mince 4. Il peut donc s’agir d’un substrat formé d’un semi-conducteur monocristallin, par exemple de silicium, ou d’un substrat formé d’un matériau piézo-électrique monocristallin ou comprenant une couche superficielle d’un tel matériau piézo-électrique monocristallin. Il peut s’agir dans ce cas de tantalate de lithium ou de niobate de lithium.
Il est également possible que le substrat donneur présente des composants finis ou semi-finis, le report visant à placer ces composants sur le support 1 pour tirer profit de ses propriétés radio fréquence. Mais dans le cas d’usage préféré le substrat donneur est dépourvu de tout composants afin de reporter une couche mince 4 constituée d’un matériau de nature cristalline, et avantageusement monocristalline.
Tout comme le support 1, le substrat donneur peut prendre la forme d'une plaquette, circulaire, dont la dimension peut correspondre à celle du support.
Après cette étape d'assemblage, qui peut inclure un recuit de consolidation à une température modérée (inférieure à 600°C), le substrat donneur est réduit en épaisseur pour former la couche mince 4. Cette étape de réduction peut être réalisée par amincissement mécanique ou chimique. La réduction d’épaisseur du substrat donneur peut préférentiellement être réalisée par fracture au niveau d’un plan de fragilisation préalablement introduit dans le substrat donneur, par exemple par implantation d’espèces légères comme de l’hydrogène et/ou de l’hélium. Ce plan de fragilisation définit, avec la surface libre du substrat donneur, la couche mince 4.
Après cette étape d’amincissement ou, préférentiellement, de fracture, des étapes de finition de la couche mince 4 peuvent être appliquées, telles qu’une étape de polissage, un traitement thermique sous atmosphère réductrice ou neutre, une oxydation sacrificielle, etc... Les étapes de finitions comprennent l’exposition du substrat composite à des températures relativement importantes, supérieure à 600°C, pendant une durée d’au moins une heure. Par exemple, lorsque la couche mince 4 rapportée est en silicium, la structure composite S est exposée à un budget thermique d’au moins 1000°C pendant 1h. Lorsque la couche mince 4 rapportée est constituée d’un matériau piézoélectrique, la structure composite S est exposée à un budget thermique d’au moins 600°C pendant 1h.
Dans tous les cas, la couche de piégeage 3a étant stable en température, les propriété RF du substrat composite S ne sont pas excessivement altérée par les traitements thermiques qui lui sont appliqués pendant les étapes de finition.
On dispose à l’issue de ces étapes d’un substrat composite S formé de la couche mince monocristalline reportée sur le support 1.
Dans un exemple d’application particulièrement intéressant, la couche mince 4 est une couche mince piézoélectrique monocristalline reportée directement sur la couche de piégeage 3a. Dit autrement, le support ne présente pas de couche diélectrique 3a. La couche mince piézoélectrique monocristalline peut être du tantalate de lithium ou du niobate de lithium. Un tel substrat composite est particulièrement adapté à recevoir des dispositifs acoustiques à ondes de surface. La couche de piégeage 3a, de par sa nature, présente des caractéristiques acoustiques proches d’une couche de dioxyde de silicium usuellement employé dans ces dispositifs. Dans un tel cas, la couche de piégeage présente alors la double fonction d’améliorer les caractéristiques radiofréquence du composant et de propager de manière adéquate les ondes acoustiques.
Dans un autre exemple d’application intéressant, la couche intercalaire 3 présente une couche diélectrique 3b en dioxyde de silicium, dont l’épaisseur peut être comprise entre 10 nm et 10 micromètres. La couche mince 4 est une couche de silicium monocristallin. Le substrat composite S forme alors un substrat de silicium sur isolant.
Procédé de fabrication du support
La fabrication du support 1 qui a fait l’objet d’une section précédente de la présente description est particulièrement simple et réalisable avec des équipements de dépôt standard de l'industrie.
Selon un exemple, on fournit le substrat de base 2 que l'on place dans une chambre d’un équipement de dépôt conventionnel. Comme cela est bien connu en soi, le substrat de base 2 peut être préparé, par exemple pour éliminer une couche d'oxyde natif de sa surface. Cette étape n'est pas obligatoire et cet oxyde peut être préservé. On peut même prévoir intentionnellement de former une couche amorphe relativement fine en surface du substrat de base 2, par exemple une couche d’oxyde de silicium lorsque ce substrat 2 est en silicium, par traitement chimique ou thermique, comme cela a été évoqué préalablement.
Quels que soient les traitements appliqués à ce substrat de base 2 avant ou juste après son introduction dans la chambre de l’équipement de dépôt, cette chambre est ensuite parcourue par des flux de gaz précurseurs qui réagissent pour former progressivement la couche intercalaire 3 sur le substrat de base 2. Une séquence de formation de la couche intercalaire 3 comprend donc une étape de dépôt, directement sur le substrat de base 2 munie ou non de sa couche amorphe, d’une couche de piégeage 3a en oxyde riche en silicium, selon l’un des modes de mise en œuvre préféré présentés précédemment.
A titre d’exemple, l’étape de dépôt de la couche de piégeage 3a peut être réalisée par un dépôt chimique en phase vapeur, par exemple selon une technique PECVD (acronyme de l’expression anglo-saxonne « Plasma Enhanced Chemical Vapor Deposition » ou dépôt chimique en phase vapeur assisté par plasma) ou selon une technique LPCVD (acronyme de l’expression anglo-saxonne « Low Pressure Chemical Vapor Deposition » ou dépôt chimique en phase vapeur à pression sous atmosphérique).
L’étape de dépôt comprend l’introduction, dans la chambre de dépôt, d’un premier gaz précurseur de silicium (par exemple du silane, de formule SiH4) et au moins un second gaz précurseur d’oxygène (protoxyde d’azote ou dioxygène), et éventuellement d’azote (par exemple du protoxyde d’azote de formule N2O). Ces gaz précurseurs peuvent être complétés par un gaz porteur, par exemple d’azote, d’argon ou d’hélium. On peut naturellement prévoir des gaz précurseurs distincts pour l’oxygène et pour l’azote. Comme cela est bien connu en soi, les gaz précurseurs réagissent dans la chambre de dépôt, dans des conditions de pression et de température maitrisées, pour progressivement former la couche de piégeage 3a.
Lorsque le dépôt est réalisé par l’intermédiaire de la technique PECVD, celui-ci est réalisé à une température modérée, typiquement comprise entre 150°C et 600°C, et à pression sous atmosphérique par exemple de quelques Torr (soit quelques centaines de Pascal). Lorsqu’il est réalisé par l’intermédiaire de la technique LPCVD, celui-ci est réalisé à une température typiquement comprise entre 550°C et 750°C, également à une pression sous atmosphérique de par exemple de quelques Torr (soit quelques centaines de Pascal).
L’invention n’est bien entendu nullement limitée à une technique particulière de dépôt ou à des gaz précurseurs particuliers. En alternatives aux techniques déjà décrites, on peut envisager de former la couche intercalaire 3, par une technique APCVD (« Atmospheric Pressure Chemical Vapor Deposition » ou dépôt chimique en phase vapeur à pression atmosphérique) dans une gamme de température typiquement comprise entre 1000°C et 1150°C. Il peut s’agir également d’une technique HDP CVD (acronyme de l’expression anglo-saxonne « High Density Plasma Chemical Vapor Deposition » ou dépôt chimique en phase vapeur à haute densité de plasma), typiquement réalisée à une température relativement basse, comprise entre 100°C et 450°C, et à une pression de l’ordre de 10 mTorr (soit de l’ordre de 1,33 Pascal). On peut également envisager une technique SACVD (« Sub-Atmospheric Chemical Vapor Deposition » ou dépôt chimique en phase vapeur à pression sous-atmosphérique). On peut également exploiter un bâti d’épitaxie pour former cette couche par une technique générique de dépôt en phase vapeur.
Quant aux précurseurs, et indépendamment de la technique de dépôt envisagée, outre le silane et le protoxyde d’azote déjà décrit, on peut prévoir d’utiliser comme un gaz précurseur de silicium le dichlorosilane ou le trichlorosilane. On peut prévoir d’utiliser du dioxygène comme gaz précurseur d’oxygène. Il n’est pas nécessaire de toujours prévoir un gaz précurseur d’azote. Le gaz porteur, généralement un gaz neutre, peut être constitué ou comprendre de l’azote, de l’hydrogène, de l’argon.
Quelle que soit la technique de dépôt choisie, la concentration atomique en silicium, en oxygène et en azote est choisie en maitrisant les flux des gaz précurseurs, et notamment le rapport du flux du premier gaz précurseur de silicium sur le flux du second gaz précurseur d’oxygène et, éventuellement d’azote. Plus ce rapport est élevé est plus la concentration atomique d’oxygène, et éventuellement d’azote, sera faible. Ce rapport de flux peut être maintenu constant pour former une couche d’oxyde riche en silicium présentant une concentration atomique d’oxygène et, éventuellement, d’azote constant, mais il est également possible de faire varier ce rapport. Cette variation peut être continue ou abrupte, selon que l’on souhaite ou non faire apparaître des interfaces marquées dans la couche intercalaire 3 comme cela a été illustré sur les figures 4a,4b.
Les flux sont maintenus le temps de former une épaisseur désirée de la couche de piégeage 3a, entre quelques minutes et plusieurs heures.
L’étape de dépôt peut être suivie, dans la chambre de dépôt directement, ou dans un autre équipement, d’une étape de recuit de la couche de piégeage 3a. Ce recuit peut être conduit à recuit à une température comprise entre 750°C et 1100°C. Le recuit peut affecter la nature cristallographique de la couche de piégeage telle que directement obtenue après l’étape de dépôt.
Par exemple, le recuit peut permettre de faire apparaître les inclusions ic de silicium cristallin de tailles nanométrique dans une couche de piégeage 3a entièrement amorphe dans son état tel que déposé. Il peut en modifier la taille ou la densité, lorsque ces inclusions ic sont présentes dans la couche de piégeage 3a tel que déposée.
A l’issue de cette première étape de dépôt, on dispose donc de la couche de piégeage 3a disposée sur le substrat de base 2. Le dépôt peut être maitrisé, dans son épaisseur ou dans ses constituants, pour que la couche présente une rugosité particulièrement faible, inférieure à 0,6 nm en valeur quadratique moyenne mesurée sur un champ de 10 micromètres par 10 micromètres.
Dans certaines variantes, la séquence de formation de la couche intercalaire 3 comprend, après l’étape de dépôt de la couche de piégeage 3a, une étape de dépôt de la couche diélectrique 3b. Cette seconde étape peut être réalisée dans un équipement séparé de celui ayant mis en œuvre l’étape de dépôt de la couche de piégeage 3a, et selon une technique de dépôt qui peut être différente de celle mise en œuvre lors de la première étape. Comme on l’a déjà énoncé, cela permet d’envisager de former une couche diélectrique 3b de toute nature qui convient.
Mais avantageusement, l’étape de dépôt de la couche diélectrique 3b est réalisée « in situ ». On peut également exploiter les mêmes gaz précurseurs, pour par exemple constituer dans une unique chambre une couche diélectrique 3b en oxyde de silicium ou en nitrure de silicium.
Dans cette approche, on maitrise les flux de gaz précurseurs au cours de la séquence de formation de la couche intercalaire 3, et plus précisément le rapport de ces flux, pour, de manière brusque ou graduelle, former dans un premier temps la couche de piégeage 3a puis, dans un second temps, la couche diélectrique 3b. On peut interrompre la circulation des flux des gaz précurseurs pour appliquer l’étape de traitement thermique (ou une pluralité d’étapes de traitement thermique) au cours de la formation de la couche intercalaire 3. Ce traitement thermique peut également être réalisé à l’issue de la formation de la couche intercalaire 3, « in situ » dans la chambre de l’équipement de dépôt ou « ex situ » dans un équipement distinct de l’équipement de dépôt.
Dis autrement, la séquence de formation de la couche intercalaire 3 est maitrisée pour faire varier continument ou brusquement la concentration atomique de silicium. Par exemple, la concentration atomique de silicium peut être choisie pour décroitre continument dans l’épaisseur de la couche intercalaire 3 en s’éloignant du substrat de base 2. On peut dans ce cas former une couche intercalaire 3 présentant une couche de piégeage 3a en contact avec le substrat de base 2 (et présentant des concentrations atomiques d’oxygène et d’azote « sub-stochiométrique »), la concentration atomique de l’une de ces espèces croissant pour former une couche diélectrique 3b, par exemple en dioxyde de silicium ou en nitrure de silicium comportant une concentration atomique de silicium stœchiométrique, sur la couche de piégeage 3a.
On peut également choisir de former la couche intercalaire 3 en exploitant plusieurs techniques de dépôt. Ainsi, la couche de piégeage 3a peut être formée dans une première chambre d’un équipement de dépôt et selon une première technique (en PECVD par exemple). La couche diélectrique 3b peut être formée dans une seconde chambre et selon une seconde technique, différente de la première (en HDP par exemple). Cette approche permet de bénéficier des avantages de chacune de ces techniques. La technologie HDP permet notamment de former des couches de faibles rugosités.
On peut dans ce cas, et avantageusement, réaliser ces étapes « in-situ », au sein d’un même équipement, en maitrisant le transit entre les deux chambres et sans exposer le support, pendant ce transit, à l’atmosphère ambiante.
La couche diélectrique 3b comprend avantageusement une épaisseur superficielle de dioxyde de silicium ou de nitrure de silicium.
Exemple 1 : couche de piégeage riche en silicium constituée de silicium, d’oxygène et d’azote.
A titre d’illustration, on a réalisé une pluralité de supports conforme à la section précédente de la présente description en vue de leur caractérisation.
Les substrats de base des supports présentaient tous une haute résistivité (de 3 kohm.cm). Les couches de piégeages ont été formées par une technique PECVD. On a introduit, dans la chambre de dépôt d’un équipement PECVD dans laquelle avait été préalablement placé le substrat de base, un premier gaz précurseur de silicium constitué de silane (SiH4) et un second gaz précurseur d’oxygène et d’azote constitué de protoxyde d’azote (N2O). Ces gaz précurseurs étaient complétés par un gaz porteur d’azote. La chambre de dépôt était maintenue à une pression de 3 Torr (soit 400 Pascal), et le plasma (à 13.55MHz) présentait une puissance de 300W.
Le rapport entre le flux de protoxyde d’azote et le flux de silane (N2O/SiH4, les flux étant mesurés en centimètre cube standard par minute) a été maitrisé à un ratio compris entre 0,05 et 0,5, pour élaborer respectivement :
  • des supports (de type 1) présentant des couches de piégeage composées atomiquement de 76,5% de silicium, de 8,5% d’oxygène et de 15% d’azote.
  • des supports (de type 2) présentant des couches de piégeage composées atomiquement de 60,6% de silicium, de 19,2% d’oxygène et de 20,2% d’azote.
  • Des supports (de type 3) présentant des couches de piégeage composées atomiquement de silicium dans une concentration atomique comprise entre 30% et 60%, d’oxygène dans une concentration atomique comprise entre 10% et 40%, et d’azote dans une concentration atomique comprise entre 10% et 45%.
Ces concentrations atomiques ont été mesurée par mesure XPS avec gravure par faisceau d'ions.
Les flux ont été maintenus pour former une couche de piégeage d’épaisseur choisie de 200nm ou de 1 micromètre pour les supports de type 1 et 2, et compris entre 70 nm et 500 nm pour les supports de type 3..
Dans certains cas, on a constitué une couche diélectrique d’oxyde de silicium de 200nm sur la couche de piégeage, in situ, en maitrisant les flux de protoxyde d’azote et de silane dans un ratio N2O/SiH4 de 5.
A l’issue de ces étapes de dépôt, le support formé du substrat de base, de la couche de piégeage et, dans certains cas, d’une couche diélectrique a été recuit à 900°C ou à 1100°C pendant 2h dans une atmosphère neutre pour les supports de type 1 et 2, 850°C pendant 2h pour les supports de types 3.
La pluralité de supports ainsi fabriquée a constitué une matrice de supports présentant une grande variété de configurations, qui a été soumise à de nombreuses mesures de caractérisation.
Des observations par microscopie TEM ont ainsi été réalisées sur des supports de type 1 et 2 comprenant des couches de piégeage de 200nm et ne présentant pas de couche diélectrique, et en particulier pour une couche de piégeage d’un support de type 1 comportant 8,5% d’oxygène et pour une couche de piégeage d’un support de type 2 comportant 19,2% d’oxygène, chacune recuite à 1100°C. Ces mesures de caractérisation ont permis d’observer que dans les deux cas, les couches de piégeage étaient formées d’une matrice amorphe dans laquelle étaient présentes des inclusions cristallines dont la taille était inférieure à 10 nm, similairement à l’illustration de la .
Des observations par microscopie TEM réalisé sur des supports de type 3, recuit à 850°C uniquement, ont révélé que les couches de piégeage étaient formées d’une matrice amorphe, avec une présence rare d’inclusions cristallines. De même, des mesures similaires faites sur une couche de piégeage de 200nm de type 2 (comportant 19,2% d’oxygène) mais recuite à 900°C uniquement ont montré que cette couche était entièrement amorphe, et ne présentait donc aucune inclusion cristalline détectable.
On forme l’hypothèse que ces inclusions cristallines, pour les gammes de compositions atomiques des couches de piégeages étudiées, se développent autour d’une température de 900°C (selon la concentration atomique de silicium) pour être pleinement visibles par TEM après avoir subi un recuit de 1100°C
Une caractérisation XRD a permis d’identifier que ces inclusions cristallines étaient formées de cristallites de silicium dont l’orientation pouvait être 110,220 ou 311. La représente la distribution de ces cristallites et leurs dimensions pour 3 couches de piégeage de nature différentes :
  • Couche « A » : support de type 1 (8,5% d’oxygène) recuite à 900°C
  • Couche « B » : support de type 1 (8,5% d’oxygène) recuite à 1100°C
  • Couche « C » : support de type 2 (19,2% d’oxygène) recuite à 1100°C
On a également réalisé une série de mesures visant à caractériser électriquement la couche de piégeage et le support.
On a tout d’abord réalisé des mesures de types SRP pour « Spreading Resistance Profiling » ou profil de résistance distribuée. Pour réaliser cette mesure, on prépare le support par polissage pour former un chanfrein rendant accessibles les différentes couches composant le support, dans leur profondeur. On applique ensuite sur la partie chanfreinée du substrat les extrémités de deux électrodes espacées d'une distance fixe et formant un segment parallèle à l'arête du chanfrein. On applique une tension déterminée entre les deux électrodes, on mesure la résistance entre elles, puis l'on déduit de cette mesure la résistivité électrique du support à la profondeur de mesure. En réalisant cette mesure à différentes distances par rapport à l'arête du chanfrein (correspondant à différentes profondeurs dans le substrat), on peut alors tracer une courbe de profil de résistivité qui représente la résistivité en fonction de la profondeur dans le substrat. On retrouvera un descriptif plus détaillé de cette caractérisation dans le document « White paper – RF SOI Characterisation » présenté en introduction de cette demande.
Sur le graphe de la , l’axe des abscisses représente la profondeur de la mesure (en micromètres) dans l’un des supports de la matrice. Cette distance est prise de la surface exposée du support, ici la surface exposée de la couche de piégeage. L’axe des ordonnées représente la résistivité (en ohm.cm) telle que relevée par la mesure SRP.
Le support soumis à la mesure SRP était constitué d’un substrat de base haute résistivité (3,5 kohm.cm), et d’une couche de piégeage obtenue par une technique PECVD en maitrisant le rapport protoxyde d’azote/silane à 0,15. La couche de piégeage était composée atomiquement de 76,5% de silicium, de 8,5% d’oxygène et de 15% d’azote. La couche de piégeage présente une épaisseur de 1 micromètre. La mesure de résistivité est reportée par la trace TR sur cette . A titre de comparaison, on a tracé la ligne TR’ qui correspond à la résistivité maximale d’une couche conventionnelle de piégeage constituée d’une épaisseur de 2 micromètres de silicium polycristallin. On visualise très bien sur la la résistivité bien plus élevée de la couche de piégeage formée à partir d’un oxyde riche en silicium qui présente des mesures de résistivité qui peuvent excéder 10^6 ohm.cm, alors qu’une telle mesure est généralement de l’ordre de 10^4 pour une couche de piégeage conventionnelle.
La caractérisation SRP mesure la performance électrique de la couche de piégeage en tant que telle, mais ne permet pas d’anticiper entièrement la performance RF du support. Cette performance est en effet également affectée par d’autres paramètres que celle liée à la caractéristique de résistance de la couche de piégeage, par exemple son épaisseur ou les caractéristiques de résistivité du substrat de base. La mesure HD2, présentée en introduction de cette demande, permet d’évaluer plus globalement la performance RF d’un support lorsque celui-ci est employé comme support d’un substrat composite recevant des composants RF.
Des mesures HD2 (signal d’entrée de 15dBm, à 900MHz) ont donc été réalisées sur des supports issus de la matrice de test de types 1, 2 et 3, notamment sur les supports de cette matrice présentant une couche superficielle diélectrique de 200nm. La valeur HQF (valeur théorique de HD2 pour une couche de piégeage « parfaite ») est attendue à -95dB. On reproduit ci-dessous les résultats de ces mesures.
  • 5 supports de type 1 comprenant une couche de piégeage de 200 nm et recuit à 1100°C pendant 2h: - 91 dBm en moyenne pour ces 5 supports ;
  • 8 supports de type 2 comprenant une couche de piégeage de 200 nm et recuit à 900°C pendant 2h  : - 90 dBm en moyenne pour ces 8 supports
  • Plus de 8 supports de type 3 et recuit à 850°C pendant 2h  : - 82 dBm en moyenne ;
  • Un support comprenant une couche de piégeage de 1,7 micromètre de silicium polycristallin (état de la technique) : -67dBm.
Ces mesures, comparées à celles obtenues sur un support présentant une couche de piégeage conventionnelle, montrent bien l’intérêt d’un support conforme à l’invention, même lorsque la couche de piégeage est relativement fine, de 200 nm, bien plus fine que la couche de piégeage de 1,7 micromètre prise en comparaison.
La compare l’évolution de la performance RF, mesurée en HD2, d’un support avec la température. La compare notamment cette évolution pour un support de l’état de la technique (noté T’ sur la figure) présentant une couche de piégeage en silicium polycristallin de 1,7 micromètre avec un support présentant une couche de piégeage d’un support de type 1 (noté T sur la figure), de 1 micromètre d’épaisseur. Les substrats de base des deux supports étaient les mêmes. Il est intéressant de noter que la performance HD2 d’un support conforme à l’invention est bien moins affectée par la température qu’un support conforme à l’état de la technique.
Dans une autre série d’expériences visant à déterminer la robustesse des couches de piégeage à la contamination au lithium, on a exploité des supports de type 3 pour réaliser des substrats composites comportant une couche mince 4 en un matériau piézoélectrique monocristallin (en tantalate de lithium) conformément au procédé de transfert de couche décrit précédemment. Une couche diélectrique d’oxyde de silicium (désignée « BOX » dans le tableau ci-dessous) est disposée entre la couche de piégeage (désignée « TR » dans ce tableau) et la couche mince piézoélectrique. Au cours des étapes de préparation des supports et de fabrication du substrat composite, la couche de piégeage a été exposée à une température maximale de 850°C pendant 2h.
Le tableau suivant récapitule les caractéristiques des substrats composites qui ont fait l’objet de ces expérimentations, et présentent à la fois leurs performances RF (en mesure HD2) et la concentration de lithium dans la couche de piégeage :
Épaisseur BOX 500 nm 500 nm 500 nm 100 nm
Épaisseur TR 70 nm 100 nm 170 nm 170 nm
Mesure HD2 -81 dB -81 dB -81 dB -80 dB
Dose Lithium 2.5 E12 n/a 7.0 E11 1.5 E12
(at/cm^2)
En comparaison, un substrat composite comprenant une couche mince piézoélectrique reportée sur un support comprenant une couche de piégeage conventionnelle de silicium polycristallin et munie d’une couche diélectrique de 250 nm présente une mesure de performance RF supérieure à -70dB dB pour une dose de lithium de 1 E12 at/cm^2.
On note donc que la couche de piégeage d’un support de type 3 peut incorporer une quantité importante de lithium, qui tend à passiver ses pièges, sans toutefois perdre ses propriété RF (mesurées par HD2). On conclue que les couches de piégeage d’un support de type 3 comporte une densité de piège très important et est apte à incorporer une grande quantité d’espèces passivantes, sans que cela n’affecte ses performance.
A l’issue de ces expérimentations, on note qu’une couche de piégeage de charges constituée de silicium, d’oxygène et d’azote, dans les proportions suivantes :
  • de silicium dans une concentration atomique comprise entre 30% et 60%, et
  • d’oxygène dans une concentration atomique comprise entre 8% et 40%,
  • d’azote dans une concentration atomique comprise entre 8% et 45%
sont aptes à entrer dans la constitution d’un support dont les performances RF sont stables en température, présentant une performance satisfaisante (inférieure ou égale à -80 dB en mesure HD2) même après avoir subi un recuit à relativement haute température.
Cette performance est atteinte même pour des épaisseurs relativement fines, à partir de 75nm.
Ces supports sont également robustes à la contamination d’élément passivant électriques. Ils ne nécessitent donc pas de placer une couche de diélectrique barrière épaisse entre une couche mince susceptible de fournir ses éléments passivant et le support. Une couche diélectrique en oxyde de silicium de 100 nm est par exemple suffisante dans l’exemple d’un substrat composite comprenant une couche mince comportant du lithium.
On note enfin que ces propriétés sont obtenues pour une large gamme de composition en silicium, oxygène et azote, ce qui facilite la réalisation de cette couche de piégeage, car il n’est pas nécessaire de maitriser avec une très grande précision sa composition exacte au cours de sa fabrication.
Exemple 2 : couche de piégeage riche en silicium et constituée de silicium et d’oxygène.
Dans une autre série d’expérimentation, on a cherché à évaluer la possibilité d’exploiter une couche de piégeage riche en silicium et constituée de silicium et d’oxygène (et donc sans azote).
On a réalisé des supports (de type 4) présentant des couches de piégeage présentant :
  • une concentration atomique en oxygène de, respectivement 10%, 40%, 55% et 60%% et en silicium de, respectivement, 90%, 60%, 45% et 40%.
  • des épaisseurs comprises entre 200 nm et 1 micron ;
  • recuits pendant deux heures à 900°C ou 1100°C.
Les mesure des performances RF (moyenne) mesurée par la technique HD2 (signal d’entrée de 15dBm, à 900MHz), en fonction de la concentration en silicium sont les suivantes :
% Si 90% 60% 45% 40%
HD2 <-80 dB <-85 dB >-40 dBM >-40dBM
La mesure HQF (valeur théorique de HD2 pour une couche de piégeage « parfaite ») est attendue à -88dB.
Dans ces mesures, les supports de type 4 présentaient le même niveau de performance RF mesuré par HD2 quelle que soit l’épaisseur de la couche de piégeage. Cette épaisseur ne semble donc pas jouer sur cette performance.
Le tableau montre toutefois que cette performance est dictée par la composition de la couche de piégeage.
Les observations TEM menés sur ces échantillons, ont montré qu’une performance RF satisfaisante était liée à la présence de cristallites, réparties de manière homogènes dans la couche. Leur taille pouvait être de l’ordre de 5nm juste après le dépôt de la couche de piégeage, mais pouvais croitre sous l’effet du recuit est dépasser 10nm après celui-ci (notamment après un recuit de 1100°C pendant 2h).
A l’issue des expérimentations qui ont été menés, une couche de piégeage riche en silicium, stable en température, est constituée :
  • de silicium dans une concentration atomique comprise entre 60% et 90% et
  • d’oxygène dans une concentration atomique comprise entre 10% et 40%.
Avantageusement, elle est constituée de silicium dans une concentration atomique comprise entre 70% et 90% et d’oxygène dans une concentration atomique comprise entre 10% et 30%.
Les mesures de caractérisation qui viennent d’être présentées montrent donc bien tout l’intérêt d’une couche de piégeage et d’un support conforme à l’invention. On note que les performances RF (en mesure HD2) peuvent aisément être améliorées par rapport à ce qui a été exposé, en préparant une couche de piégeage plus épaisse que les 1 micromètre maximum d’épaisseur des couches des supports de la matrice de test. On peut envisager, comme on l’a vue précédemment, que cette épaisseur puisse être comprise entre 10 nm et 30 micromètres.
Bien entendu l'invention n'est pas limitée au mode de mise en œuvre décrit et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.

Claims (8)

  1. Support (1) pour un substrat composite, le support (1) comprenant une couche intercalaire (3) disposée sur un substrat de base (2), la couche intercalaire (3) comprenant une couche de piégeage (3a) en contact avec le substrat de base (2) formée d’un oxyde riche en silicium constituée de silicium dans une concentration atomique de silicium comprise entre 70% et 90% et d’oxygène dans une concentration atomique comprise entre 10% et 30%.
  2. Support (1) selon la revendication 1 dans lequel la couche de piégeage (3a) est formée d’une matrice amorphe dans laquelle résident des inclusions de silicium cristallin (ic).
  3. Support (1) selon l’une des revendications précédentes dans lequel la couche intercalaire (3) est entièrement constituée de la couche de piégeage (3a).
  4. Support (1) selon l’une des revendications 1 à 3 dans laquelle la couche intercalaire (3) comprend également une couche diélectrique (3b) disposée sur et en contact avec la couche de piégeage (3a).
  5. Support (1) selon l’une des revendications précédentes dans lequel la couche de piégeage (3a) présente une épaisseur comprise entre 10 nm et 30 micromètres, préférentiellement entre 50 nm et 500 nm.
  6. Substrat composite (S) comprenant une couche mince monocristalline (4) disposée sur un support (1) selon l’une des revendications 1 à 5.
  7. Substrat composite (S) selon la revendication 6 dans laquelle la couche mince monocristalline (4) est constituée de silicium ou d’un matériau piézoélectrique.
  8. Procédé de fabrication d’un substrat composite (S) comprenant :
    • la fourniture d’un support (1) selon l’une des revendication 1 à 5 ;
    • une étape de report d’une couche mince monocristalline (4) sur le support (1) pour former le substrat composite (S);
    l’étape de report comprenant l’application d’un recuit présentant un budget thermique supérieur ou égale à 850°C pendant deux heures.
PCT/EP2023/083212 2022-11-29 2023-11-27 Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes. WO2024115410A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2212458 2022-11-29
FRFR2212458 2022-11-29

Publications (1)

Publication Number Publication Date
WO2024115410A1 true WO2024115410A1 (fr) 2024-06-06

Family

ID=85222155

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2023/083212 WO2024115410A1 (fr) 2022-11-29 2023-11-27 Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes.

Country Status (1)

Country Link
WO (1) WO2024115410A1 (fr)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585748B2 (en) 2003-09-26 2009-09-08 S.O.I.Tec Silicon On Insulator Technologies Process for manufacturing a multilayer structure made from semiconducting materials
US8765571B2 (en) 2011-03-22 2014-07-01 Soitec Method of manufacturing a base substrate for a semi-conductor on insulator type substrate
US20150115480A1 (en) 2013-10-31 2015-04-30 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity soi wafers with charge trapping layers based on terminated si deposition
US9129800B2 (en) 2011-03-22 2015-09-08 Soitec Manufacturing method for a semiconductor on insulator type substrate for radiofrequency applications
US20150287783A1 (en) 2010-12-24 2015-10-08 Silanna Semiconductor U.S.A., Inc. Trap Rich Layer Formation Techniques for Semiconductor Devices
US9293473B2 (en) 2009-12-04 2016-03-22 Soitec Method for manufacturing a semiconductor on insulator structure having low electrical losses
EP3189544A1 (fr) 2014-09-04 2017-07-12 Sunedison Semiconductor Limited Procédé de fabrication d'un substrat silicium-sur-isolant à résistivité élevée
EP3195352A1 (fr) 2014-09-04 2017-07-26 Sunedison Semiconductor Limited Procédé de fabrication de tranches de silicium sur isolant à haute résistivité visant à réduire les pertes dans le substrat
EP3195353A1 (fr) 2014-09-04 2017-07-26 Sunedison Semiconductor Limited Procédé de fabrication de tranches de silicium sur isolant à haute résistivité visant à réduire les pertes dans le substrat
EP3266038A1 (fr) 2015-03-03 2018-01-10 Sunedison Semiconductor Limited Procédé pour déposer des films de silicium polycristallin de piégeage de charge sur des substrats de silicium avec une contrainte de film pouvant être maîtrisée
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
US10290533B2 (en) 2015-03-17 2019-05-14 Globalwafers Co., Ltd. Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
US10468295B2 (en) 2016-12-05 2019-11-05 GlobalWafers Co. Ltd. High resistivity silicon-on-insulator structure and method of manufacture thereof
WO2021110513A1 (fr) 2019-12-05 2021-06-10 Soitec Procédé de formation d'un support de manipulation à haute résistivité de substrat composite
US11251265B2 (en) 2016-02-26 2022-02-15 Soitec Carrier for a semiconductor structure
US20220247374A1 (en) * 2019-07-12 2022-08-04 Soitec Method for manufacturing a structure comprising a thin layer transferred onto a support provided with a charge trapping layer

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585748B2 (en) 2003-09-26 2009-09-08 S.O.I.Tec Silicon On Insulator Technologies Process for manufacturing a multilayer structure made from semiconducting materials
US9293473B2 (en) 2009-12-04 2016-03-22 Soitec Method for manufacturing a semiconductor on insulator structure having low electrical losses
US20150287783A1 (en) 2010-12-24 2015-10-08 Silanna Semiconductor U.S.A., Inc. Trap Rich Layer Formation Techniques for Semiconductor Devices
US8765571B2 (en) 2011-03-22 2014-07-01 Soitec Method of manufacturing a base substrate for a semi-conductor on insulator type substrate
US9129800B2 (en) 2011-03-22 2015-09-08 Soitec Manufacturing method for a semiconductor on insulator type substrate for radiofrequency applications
US20150115480A1 (en) 2013-10-31 2015-04-30 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity soi wafers with charge trapping layers based on terminated si deposition
EP3195353A1 (fr) 2014-09-04 2017-07-26 Sunedison Semiconductor Limited Procédé de fabrication de tranches de silicium sur isolant à haute résistivité visant à réduire les pertes dans le substrat
EP3195352A1 (fr) 2014-09-04 2017-07-26 Sunedison Semiconductor Limited Procédé de fabrication de tranches de silicium sur isolant à haute résistivité visant à réduire les pertes dans le substrat
EP3189544A1 (fr) 2014-09-04 2017-07-12 Sunedison Semiconductor Limited Procédé de fabrication d'un substrat silicium-sur-isolant à résistivité élevée
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
EP3266038A1 (fr) 2015-03-03 2018-01-10 Sunedison Semiconductor Limited Procédé pour déposer des films de silicium polycristallin de piégeage de charge sur des substrats de silicium avec une contrainte de film pouvant être maîtrisée
US10290533B2 (en) 2015-03-17 2019-05-14 Globalwafers Co., Ltd. Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
US11251265B2 (en) 2016-02-26 2022-02-15 Soitec Carrier for a semiconductor structure
US10468295B2 (en) 2016-12-05 2019-11-05 GlobalWafers Co. Ltd. High resistivity silicon-on-insulator structure and method of manufacture thereof
US20220247374A1 (en) * 2019-07-12 2022-08-04 Soitec Method for manufacturing a structure comprising a thin layer transferred onto a support provided with a charge trapping layer
WO2021110513A1 (fr) 2019-12-05 2021-06-10 Soitec Procédé de formation d'un support de manipulation à haute résistivité de substrat composite

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CALLEJA W ET AL: "EEPROM transistor fabricated with stacked SiO<E1><E7>x</E7></E1> LPCVD films", ELECTRONICS LETTERS, THE INSTITUTION OF ENGINEERING AND TECHNOLOGY, GB, vol. 34, no. 13, 25 June 1998 (1998-06-25), pages 1294 - 1296, XP006009978, ISSN: 0013-5194, DOI: 10.1049/EL:19980939 *
NI J ET AL: "ELECTRICAL CONDUCTIVITY OF SEMI-INSULATING POLYCRYSTALLINE SILICON AND ITS DEPENDENCE UPON OXYGEN CONTENT", APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS, 2 HUNTINGTON QUADRANGLE, MELVILLE, NY 11747, vol. 39, no. 7, 1 October 1981 (1981-10-01), pages 554 - 556, XP000816383, ISSN: 0003-6951, DOI: 10.1063/1.92791 *

Similar Documents

Publication Publication Date Title
EP3997728B1 (fr) Procede de fabrication d&#39;une structure comprenant une couche mince reportee sur un support muni d&#39;une couche de piegeage de charges
EP3420583B1 (fr) Support pour une structure semi-conductrice
EP3948966B1 (fr) Procédé de préparation d&#39;une couche mince de matériau ferroélectrique
FR3104318A1 (fr) Procédé de formation d&#39;un support de manipulation à haute résistivité pour substrat composite
FR3062238A1 (fr) Support pour une structure semi-conductrice
EP3818561A1 (fr) Substrat pour un dispositif integre radioafrequence et son procede de fabrication
WO2007003639A2 (fr) Substrat, notamment en carbure de silicium, recouvert par une couche mince de nitrure de silicium stoechiometrique, pour la fabrication de composants electroniques, et procede d&#39;obtention d&#39;une telle couche
WO2024115410A1 (fr) Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes.
WO2024115411A1 (fr) Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes
WO2024115414A1 (fr) Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes
WO2021111062A1 (fr) Procédé de formation d&#39;un substrat de manipulation pour une structure composite ciblant des applications rf et substrat de manipulation
FR2787919A1 (fr) Procede de realisation d&#39;un substrat destine a faire croitre un compose nitrure
FR3058561A1 (fr) Procede de fabrication d&#39;un element semi-conducteur comprenant un substrat hautement resistif
FR3068506A1 (fr) Procede pour preparer un support pour une structure semi-conductrice
WO2024175311A1 (fr) Support comprenant une couche de piégeage de charges, substrat composite comprenant un tel support et procédé de fabrication associés
WO2024002608A1 (fr) Procede de fabrication d&#39;une structure comportant une couche barriere a la diffusion d&#39;especes atomiques
FR2933235A1 (fr) Substrat bon marche et procede de fabrication associe
WO2024156465A1 (fr) Structure comprenant une couche superficielle reportee sur un support muni d&#39;une couche de piegeage de charges a contamination limitee et procede de fabrication
WO2024008441A1 (fr) Procede de fabrication d&#39;une structure comportant une couche barriere a la diffusion d&#39;especes atomiques
TW202437340A (zh) 包含電荷捕捉層之支撐件，包含此種支撐件之複合底材，以及相關製作方法
FR3113184A1 (fr) Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support
WO2021234280A1 (fr) Procede de fabrication d&#39;un substrat semi-conducteur sur isolant pour applications radiofrequences
FR2930674A1 (fr) Procede de traitement d&#39;une heterostructure comportant une couche mince en materiau ferroelectrique
WO2023084173A1 (fr) Procede de preparation d&#39;un substrat support muni d&#39;une couche de piegeage de charges
WO2023084168A1 (fr) Procede de preparation d&#39;un substrat support muni d&#39;une couche de piegeage de charges

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23812956

Country of ref document: EP

Kind code of ref document: A1