EP2507827A1 - Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante - Google Patents

Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante

Info

Publication number
EP2507827A1
EP2507827A1 EP10785433A EP10785433A EP2507827A1 EP 2507827 A1 EP2507827 A1 EP 2507827A1 EP 10785433 A EP10785433 A EP 10785433A EP 10785433 A EP10785433 A EP 10785433A EP 2507827 A1 EP2507827 A1 EP 2507827A1
Authority
EP
European Patent Office
Prior art keywords
layer
substrate
polycrystalline silicon
support substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP10785433A
Other languages
German (de)
English (en)
Inventor
Patrick Reynaud
Sébastien Kerdiles
Daniel Delprat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of EP2507827A1 publication Critical patent/EP2507827A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Definitions

  • the present invention relates to a method of manufacturing a semiconductor-on-insulator structure with reduced electrical losses. It also concerns such a structure.
  • Technical field of the invention relates to a method of manufacturing a semiconductor-on-insulator structure with reduced electrical losses. It also concerns such a structure.
  • the invention is therefore placed in the general context of the manufacture of a semiconductor-on-insulator (SOI) type structure, by the SmartCut (registered trademark) method. This process is described in detail for example in US Pat. No. 5,374,564.
  • SOI semiconductor-on-insulator
  • a structure of this type generally comprises a support layer, generally made of monocrystalline silicon having a high resistivity, an insulating oxide layer, and a thin layer of semiconductor material.
  • This thin layer is intended to receive components, typically electronic components.
  • part of the transmitted waves can be absorbed by the support substrate, despite the presence of the insulating layer. We are talking about electrical losses.
  • a layer of a material whose density of charge carrier traps is high was then proposed to deposit on the upper face of the support substrate (that is to say that which receives the insulating layer and the thin layer), a layer of a material whose density of charge carrier traps is high.
  • a polycrystalline silicon layer is particularly adapted to perform this function. Its structure consists of a multitude of crystalline grains with defective boundaries (grain boundary) forming traps, which makes the whole particularly unproductive. This reduces leakage currents and resistivity losses at the support substrate.
  • the technique used consists of depositing a polycrystalline silicon layer on the support substrate, then applying the usual steps of the SmartCut process.
  • the present invention aims to solve this problem by providing a method of manufacturing a structure of semiconductor-on-insulator type with reduced electrical losses, wherein the polycrystalline silicon layer which is disposed on the support substrate, has the expected resistive character.
  • step e) comprises at least one long thermal step, implemented working at a temperature not exceeding 950 ° C, for at least 10 minutes.
  • the polycrystalline silicon deposition is therefore performed after the treatment capable of giving the support substrate a high resistivity, so that the high temperatures used during this treatment do not affect the polycrystalline nature of the polycrystalline silicon layer.
  • the thermal budget implemented during the heat treatment of the final structure is not sufficient to modify this polycrystalline character.
  • the resistivity of said support substrate is greater than 1000
  • Q.cm preferably greater than 2000 Q.cm, still more preferably greater than 3000 Q.cm;
  • the long thermal step is implemented for several hours
  • said heat treatment capable of imparting a high resistivity to the support substrate comprises at least one step carried out at a temperature of between 500 and 1200 ° C. for 30 minutes to 20 hours; said heat treatment capable of imparting a high resistivity to the support substrate is a three-stage annealing treatment, the second stage being conducted at a temperature lower than that of the two other stages;
  • said three stages are carried out respectively at a temperature of between 1000 and 1200 ° C for 1 to 10 hours, 600 to 900 ° C for 1 to 10 hours, and 900 to 1200 ° C for 1 to 48 hours;
  • said stabilization comprises at least one stabilizing heat treatment and a thermal thinning treatment of the thin layer
  • step c) prior to the deposition of the polycrystalline silicon layer, a semiconductor layer called a crystal lattice decoupling layer is deposited on the receiving substrate, that is to say having a mesh parameter different from that of the monocrystalline silicon;
  • said decoupling layer contains polycrystalline silicon
  • said decoupling layer also contains a semiconductor material based on silicon and another atomic species
  • said silicon-based conductive material is SiC or
  • the deposition layer and the polycrystalline silicon layer are deposited continuously, that is to say, initially, by simultaneously feeding two sources of gas, respectively polycrystalline silicon and the other species; atomic, then by supply only of the polycrystalline silicon source;
  • a new decoupling layer is also deposited on the polycrystalline silicon layer
  • At least one stack consisting of a polycrystalline silicon layer and a decoupling layer is deposited on said new decoupling layer;
  • the invention also relates to a structure of semiconductor-on-insulator type, with reduced electrical losses, which successively comprises a silicon support substrate, an oxide layer and a thin layer of a semiconductor material, a polycrystalline silicon layer being interposed between the support substrate and the oxide layer and is remarkable in that the polyc stallin silicon layer has a resistivity greater than 5000 ohms. cm.
  • it has an average resistivity greater than 10,000 Ohms. cm or more than 50,000 Ohms. cm.
  • FIG. 2 is a detailed view of a part of the structure in which is interposed a so-called decoupling layer;
  • FIG. 3 is a variant of FIG. 2 in which an additional decoupling layer is formed on the polycrystalline silicon
  • FIG. 4 is a sectional view of a structure according to the invention which is intended to test the resistivity
  • FIGS. 5A and 5B are graphs respectively illustrating according to the prior art and according to the invention, the resistivity measured through a structure such as that of FIG. 4, making use of the "SRP" method.
  • FIG. 1A a donor substrate 1 made of silicon (Si), preferably monocrystalline, which is covered with a layer 10 of silicon dioxide (SIO 2 ). This corresponds to Figure 1 B.
  • Si silicon
  • SIO 2 silicon dioxide
  • This oxide layer may result from thermal oxidation of the donor substrate 1 or may have been formed by deposition, conventionally, by one of the chemical vapor deposition techniques well known to those skilled in the art under the abbreviations CVD and LPCVD (for "Chemical Vapor Deposition” and “Low Pressure Chemical Vapor Deposition”).
  • said donor substrate is subjected to implantation of atomic or ionic species through the oxide layer 2.
  • implantation of atomic or ionic species is meant any bombardment of these species capable of introducing them into the donor substrate with a maximum concentration at a predetermined depth of the substrate with respect to the bombarded surface, with a view to creating a zone of weakening 13. This type of implantation is carried out according to the method known under the name SmartCut.
  • the zone of weakening 13 delimits a thin layer 11 1 of the remainder 12 of the donor substrate 1.
  • the implantation of atomic or ionic species can be a simple implantation, that is to say an implantation of a single atomic species such as for example an implantation of hydrogen, helium or rare gas.
  • the implantation can also be a co-implantation of atomic or ionic species.
  • a receiving substrate 2 is shown in FIG. 1 D. It is a solid silicon substrate.
  • This support substrate has the characteristic of having undergone a heat treatment capable of conferring on it another resistivity, that is to say a resistivity greater than 500 ⁇ ⁇ cm, or even greater than 1000, more preferably greater than 2000, or even still more preferably greater than 3000 Q.cm.
  • This treatment may have been implemented as soon as the substrate was manufactured or later, as part of the present process.
  • This heat treatment capable of conferring a high resistivity on the support substrate 2 is, for example, a heat treatment comprising at least one step carried out at a temperature of between 500 and 1200 ° C. for 30 minutes to 20 hours.
  • this treatment comprises a three-stage annealing treatment, the second stage being conducted at a temperature lower than that of the other two stages.
  • these three steps are carried out respectively at a temperature between 1000 and 1200 ° C for 1 to 10 hours, 600 to 900 ° C for 1 to 10 hours and 900 to 1200 ° C for 1 to 48 hours.
  • the first step of this advantageous and optional treatment also known by the term "High-low-High treatment” has the function of removing oxygen from a superficial zone of the substrate, by a phenomenon known as "exodiffusion to obtain a stripped zone, that is to say an area without oxygen precipitates. It is therefore an area with fewer defects than initially, which is advantageous for the subsequent deposition of polysilicon.
  • the second step of this process is to allow nucleation, ie the creation of "embryos" of interstitial oxygen precipitates.
  • the third step of this process has the function of allowing the growth of the precipitates created in the preceding step, that is to say of constituting oxide clusters. This results in an increase in the resistivity of the material.
  • this treatment for increasing the resistivity of the substrate 2 is implemented before the deposition, on the latter, of a polycrystalline silicon layer 20.
  • the donor substrate 1 After the donor substrate 1 has been turned over, it is then brought into contact with the layer 20 of the support substrate 8, so that the oxide layer 10 comes into contact with the polysilicon layer 20.
  • Bonding between the two substrates is preferably but not required by molecular adhesion.
  • a peeling annealing is carried out and then detaching the remainder 12 from the donor substrate 1, at the level of the embrittlement zone 13, so as to transfer the layer 1 1 to the support substrate 2, more specifically to the polysilicon layer 20 .
  • a semiconductor-on-insulator substrate 3 is in the semi-finished state.
  • this stabilization comprises a long thermal step, carried out at a temperature which does not exceed 950 ° C. for at least 10 minutes, and possibly a short treatment carried out for less than 10 minutes at a temperature greater than 1000 ° C.
  • the long thermal step is carried out for several hours while the short treatment is carried out for 1 to 2 minutes at a temperature of the order of 1200 ° C.
  • finishing steps comprise at least one of the following treatments:
  • CMP mechanical and chemical polishing treatment
  • the thermal budgets implemented are not sufficient for the polysilicon recrystallizes and loses its beneficial effects.
  • the polycrystalline silicon layer is formed on a layer 21 called “crystal lattice decoupling", that is to say a concentration gradient layer which has a mesh parameter different from that of the silicon that forms the support substrate.
  • This difference in mesh parameter is for example greater than 5%.
  • This decoupling layer advantageously contains polycrystalline silicon, but in no case pure monocrystalline silicon. According to a preferred embodiment, it also contains a semiconductor material based on silicon and another atomic species.
  • This gradient layer makes it possible to oppose the recrystallization of the polysilicon.
  • the polysilicon layer through its cavities and grain boundaries, makes it possible to:
  • the decoupling layer 21 and the polysilicon layer 20 are produced in the same deposition step, in a continuous manner, which means that the layer 21 is first formed by injecting a first gas to form the polysilicon and a second to form the other atomic species then, once the desired thickness reached, the arrival of the second gas is cut by continuing to inject the gas to form the polysilicon layer.
  • decoupling layer 21 / polysilicon layer 20 / decoupling layer 21 / polysilicon layer 20, etc. layer it is thus possible to form a decoupling layer 21 / polysilicon layer 20 / decoupling layer 21 / polysilicon layer 20, etc. layer.
  • the total thickness of the polysilicon layer and the decoupling layer (s) is between 3000 and 10000 ⁇ , with a ratio between the thickness of the polysilicon layer and the decoupling layer.
  • Figure 4 it is proposed to test the resistivity of a structure obtained according to the invention.
  • SRP S-RNTI
  • the structure treated according to the method according to the invention retains a high resistivity, compared to the same structure that would not have undergone the process according to the invention.
  • the average resistivity is increased from 4 to 5000 ⁇ .cm to more than 70,000 ⁇ .cm.
  • FIGS. 5A and 5B the so-called "SRP" method tested on a structure according to the state of the art cited at the beginning of the description (FIG. 5A), compared to the invention (FIG. 5B), shows that the polysilicon layer has, according to the invention, a very high resistivity, unlike the structure according to the prior art.
  • the power of the harmonics is then measured according to the main signal.
  • harmonic waves When components used in the field of radio frequencies are in operation, spurious signals may be generated by the electrical signals passing through them at different frequencies. This is called harmonic waves.
  • the deposition of a gradient layer between the support substrate and the polycrystalline silicon can also be implemented in the context of the fabrication of an SOI type structure, other than by the SmartCut technique.

Abstract

La présente invention est relative à un procédé de fabrication d'une structure de type SOI, à pertes électriques diminuées, qui comprend successivement un substrat support en silicium (2), une couche d'oxyde (10) et une couche mince d'un matériau semi-conducteur (11), une couche de silicium polycristallin étant intercalée entre le substrat support et la couche d'oxyde, qui comprend les étapes suivantes : a) oxydation d'un substrat donneur (1) en matériau semiconducteur pour y former en surface une couche d'oxyde (10); b) implantation d'ions dans le substrat donneur pour y former une zone de fragilisation; c) collage du substrat donneur (1) sur le substrat support (2), le dit substrat support (2) ayant subi un traitement thermique apte à lui conférer une haute résistivité, sa face supérieure qui reçoit le substrat donneur (1) étant revêtue de ladite couche de silicium polycristallin (20); d) fracture du substrat donneur (1) selon la zone de fragilisation pour transférer sur le substrat support (2) une couche mince (11) de matériau semi conducteur; e) mise en oeuvre d'au moins une stabilisation thermique de ladite structure (3) ainsi réalisée, caractérisé par le fait que ledit traitement apte à conférer une haute résistivité audit substrat support (2) est mis en oeuvre avant la formation de la couche de silicium polycristallin (20), et que l'étape e) comporte au moins une étape thermique longue, mise en oeuvre à une température qui n'excède pas 9500C, pendant au moins 10 minutes.

Description

PROCEDE DE FABRICATION D'UNE STRUCTURE DE TYPE SEMICONDUCTEUR SUR ISOLANT, A PERTES ELECTRIQUES DIMINUEES
ET STRUCTURE CORRESPONDANTE
La présente invention est relative à un procédé de fabrication d'une structure de type semi-conducteur sur isolant, à pertes électriques diminuées. Elle concerne également une telle structure. Domaine technique de l'invention
L'invention se place donc dans le contexte général de la fabrication d'une structure de type semiconducteur sur isolant (SOI), par le procédé SmartCut (marque déposée). Ce procédé est décrit de manière détaillée par exemple dans le brevet US 5,374,564.
Etat de la technique
Une structure de ce type comporte généralement une couche de support, généralement en silicium monocristallin présentant une résistivité élevée, une couche isolante d'oxyde, et une couche mince de matériau semiconducteur.
Cette couche mince est destinée à recevoir des composants, typiquement des composants électroniques.
En particulier dans des applications dans lesquelles on fait usage de radio-fréquences, par exemple dans le domaine de la radiophonie, une partie des ondes émises peut être absorbée par le substrat support, malgré la présence de la couche isolante. On parle de pertes électriques.
Pour répondre à cette difficulté, on a proposé d'augmenter la résistivité du substrat support au-delà de 500 Q.cm, voire au-delà de quelques milliers d'Ohms. cm. Mais cela ne s'avère pas suffisant.
On a alors proposé de déposer sur la face supérieure du substrat support (c'est à dire celle qui reçoit la couche isolante et la couche mince), une couche d'un matériau dont la densité de pièges à porteurs de charge est élevée. Une couche de silicium polycristallin est particulièrement adaptée pour assurer cette fonction. Sa structure est formée d'une multitude de grains cristallins présentant des frontières défectueuses (joint de grains) formant pièges, ce qui rend l'ensemble particulièrement peu conducteur. On réduit ainsi les courants de fuite et les pertes de résistivité au niveau du substrat support.
La technique mise en œuvre consiste à déposer une couche de silicium polycristallin sur le substrat support, puis à appliquer les étapes habituelles du procédé SmartCut.
Une telle méthode est notamment décrite dans le document
US-2007/032040.
Mais, en procédant à des tests sur des structures ainsi obtenues qui, selon les enseignements dudit document, présenteraient une haute résistivité, le présent demandeur a constaté que la technique en question ne permettait pas de réduire les pertes électriques de façon satisfaisante.
La présente invention vise à résoudre ce problème en fournissant un procédé de fabrication d'une structure de type semiconducteur sur isolant, à pertes électriques diminuées, dans lequel la couche de silicium polycristallin qui est disposée sur le substrat support, présente le caractère résistif escompté.
Exposé de l'invention II s'agit donc d'un procédé de fabrication d'une structure de type semi-conducteur sur isolant, à pertes électriques diminuées, qui comprend successivement un substrat support en silicium, une couche d'oxyde et une couche mince d'un matériau semi-conducteur, une couche de silicium polycristallin étant intercalée entre le substrat support et la couche d'oxyde, ce procédé comprenant les étapes suivantes :
a) oxydation d'un substrat donneur en matériau semiconducteur pour y former en surface une couche d'oxyde ;
b) implantation d'ions dans le substrat donneur pour y former une zone de fragilisation ;
c) collage du substrat donneur sur le substrat support, la couche d'oxyde étant située à l'interface de collage, le dit substrat support ayant subi un traitement thermique apte à lui conférer une haute résistivité, c'est à dire une résistivité supérieure à 500 Q.cm, sa face supérieure qui reçoit le substrat donneur étant revêtue de ladite couche de silicium polycristallin ;
d) fracture du substrat donneur selon la zone de fragilisation pour transférer sur le substrat support une couche mince de matériau semi conducteur ;
e) mise en œuvre d'au moins une stabilisation de ladite structure ainsi réalisée.
Ce procédé est remarquable en ce que ledit traitement apte à conférer une haute résistivité audit substrat support est mis en œuvre avant la formation de la couche de silicium polycristallin, et que l'étape e), comporte au moins une étape thermique longue, mise en œuvre à une température qui n'excède pas 950°C, pendant au moins 10 minutes.
Le dépôt de silicium polycristallin est donc réalisé après le traitement apte à conférer au substrat support une haute résistivité, de sorte que les hautes températures mises en œuvre lors de ce traitement n'affectent pas le caractère polycristallin de la couche de silicium polycristallin.
De même, le budget thermique mis en œuvre lors du traitement thermique de la structure finale n'est pas suffisant pour modifier ce caractère polycristallin.
Selon d'autres caractéristiques avantageuses et non limitatives :
- la résistivité dudit substrat support est supérieure à 1000
Q.cm, de préférence supérieure à 2000 Q.cm, encore plus préférentiellement supérieure à 3000 Q.cm ;
- l'étape thermique longue est mise en œuvre pendant plusieurs heures ;
- il comporte un traitement court mis en œuvre pendant moins de 10 minutes, à une température supérieure à 1000°C, avantageusement pendant une à deux minutes, à une température de l'ordre de 1200°C ;
- ledit traitement thermique apte à conférer une haute résistivité au substrat support comprend au moins une étape menée à une température comprise entre 500 et 1200°C, pendant 30 minutes à 20 heures ; - ledit traitement thermique apte à conférer une haute résistivité au substrat support est un traitement de recuit en trois étapes, la deuxième étape étant menée à une température inférieure à celle des deux autres étapes ;
- lesdites trois étapes sont mises en œuvre respectivement à une température comprise entre 1000 et 1200°C pendant 1 à 10 heures, 600 à 900°C pendant 1 à 10 heures, et 900 à 1200°C pendant 1 à 48 heures ;
- à l'étape e), ladite stabilisation comprend au moins un traitement thermique de stabilisation et un traitement thermique d'amincissement de la couche mince ;
- à l'étape c), avant le dépôt de la couche de silicium polycristallin, on dépose sur le substrat receveur une couche semi- conductrice dite de découplage de réseau cristallin, c'est à dire présentant un paramètre de maille différent de celui du silicium monocristallin ;
- ladite couche de découplage contient du silicium polycristallin ;
- ladite couche de découplage contient aussi un matériau semi-conducteur à base de silicium et d'une autre espèce atomique ;
- ledit matériau conducteur à base de silicium est du SiC ou du
SiGe ;
- on procède au dépôt de ladite couche de découplage et de la couche de silicium polycristallin, en continu, c'est à dire dans un premier temps, par alimentation simultanée de deux sources de gaz, respectivement de silicium polycristallin et de l'autre espèce atomique, puis par alimentation seule de la source de silicium polycristallin ;
- on dépose également sur la couche de silicium polycristallin, une nouvelle couche de découplage ;
- on dépose encore, sur ladite nouvelle couche de découplage, au moins un empilement constitué d'une couche de silicium polycristallin et d'une couche de découplage ;
L'invention concerne également une structure de type semiconducteur sur isolant, à pertes électriques diminuées, qui comprend successivement un substrat support en silicium, une couche d'oxyde et une couche mince d'un matériau semi-conducteur, une couche silicium polycristallin étant intercalée entre le substrat support et la couche d'oxyde et est remarquable en ce que la couche de silicium polyc stallin présente une résistivité supérieure à 5000 Ohms. cm.
Préférentiellement, elle présente une résistivité moyenne supérieure à 10 000 Ohms. cm, voire supérieure à 50 000 Ohms. cm.
Brève description des figures D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description qui va suivre de certains modes de réalisation préférentiels. Cette description sera donnée en référence aux dessins annexés dans lesquels :
- les figures 1 a à 1 G représentent les différentes étapes du procédé conforme à l'invention ;
- la figure 2 est une vue de détail d'une partie de la structure au sein de laquelle est intercalée une couche dite de découplage ;
- la figure 3 est une variante de la figure 2 dans laquelle une couche supplémentaire de découplage est formée sur le silicium polycristallin ;
- la figure 4 est une vue en coupe d'une structure selon l'invention dont on se propose de tester la résistivité ;
- les figures 5A et 5B sont des graphiques illustrant respectivement selon l'art antérieur et selon l'invention, la résistivité mesurée à travers une structure telle que celle de la figure 4, en faisant usage de la méthode "SRP".
Description de modes de réalisation particuliers de l'invention Comme indiqué plus haut, le procédé selon l'invention est de type SmartCut.
Ainsi, à la figure 1 A est représenté un substrat donneur 1 en silicium (Si), de préférence monocristallin, que l'on recouvre d'une couche 10 de dioxyde de silicium (SIO2). Cela correspond à la figure 1 B.
Cette couche d'oxyde peut résulter d'une oxydation thermique du substrat donneur 1 ou avoir été formé par dépôt, classiquement, par l'une des techniques de dépôt chimique en phase vapeur bien connues de l'homme du métier sous les abréviations CVD et LPCVD (pour "Chemical Vapor Déposition" et "Low Pressure Chemical Vapor Déposition").
En se reportant à la figure 1 C, ledit substrat donneur est soumis à une implantation d'espèces atomiques ou ioniques à travers la couche d'oxyde 2.
Par "implantation d'espèces atomiques ou ioniques", on entend tout bombardement de ces espèces susceptibles de les introduire dans le substrat donneur avec une concentration maximale à une profondeur prédéterminée du substrat par rapport à la surface bombardée, en vue d'y créer une zone de fragilisation 13. Ce type d'implantation est effectué selon le procédé connu sous la dénomination SmartCut.
La zone de fragilisation 13 délimite une couche 1 1 mince du reste 12 du substrat donneur 1 .
L'implantation d'espèces atomiques ou ioniques peut être une implantation simple, c'est-à-dire une implantation d'une seule espèce atomique telle que par exemple une implantation d'hydrogène, d'hélium ou de gaz rare.
L'implantation peut également être une co-implantation d'espèces atomiques ou ioniques.
Un substrat receveur 2 est représenté à la figure 1 D. Il s'agit d'un substrat massif en silicium.
Ce substrat support présente la caractéristique d'avoir subi un traitement thermique apte à lui conférer une autre résistivité, c'est-à-dire une résistivité supérieure à 500 Q.cm, voire supérieure à 1000, de préférence encore supérieure à 2000, voire encore plus préférentiellement supérieure à 3000 Q.cm.
Ce traitement peut avoir été mis en œuvre dès la fabrication du substrat ou ultérieurement, dans le cadre du présent procédé.
Ce traitement thermique apte à conférer au substrat support 2 une haute résistivité est par exemple un traitement thermique comprenant au moins une étape menée à une température comprise entre 500 et 1200°C pendant 30 minutes à 20 heures.
Dans un autre mode de réalisation, ce traitement comprend un traitement de recuit en trois étapes, la deuxième étape étant menée à une température inférieure à celle des deux autres étapes. Avantageusement, ces trois étapes sont mises en œuvre respectivement à une température comprise entre 1000 et 1200°C pendant 1 à 10 heures, 600 à 900° C pendant 1 à 10 heures et 900 à 1200°C pendant 1 à 48 heures.
La première étape de ce traitement avantageux et optionnel, également connu sous le terme anglais " High-low-High treatment", a pour fonction de faire sortir l'oxygène d'une zone superficielle du substrat, par un phénomène dit d'"exodiffusion" pour obtenir une zone dénudée, c'est-à-dire une zone sans précipités d'oxygène. Il s'agit donc d'une zone présentant moins de défauts qu'initialement, ce qui est avantageux pour le dépôt ultérieur de polysilicium.
La deuxième étape de ce procédé a pour objet de permettre la nucléation, c'est-à-dire la création "d'embryons" de précipités d'oxygène interstitiels.
Enfin, la troisième étape de ce procédé a pour fonction de permettre la croissance des précipités créés à l'étape précédente, c'est-à- dire de constituer des amas d'oxyde. Cela se traduit par une augmentation de la résistivité du matériau.
En tout état de cause, ce traitement d'augmentation de la résistivité du substrat 2 est mis en œuvre avant le dépôt, sur ce dernier, d'une couche 20 de silicium polycristallin.
Le fait de procéder ainsi permet de conserver la structure polycristalline de la couche 20.
Après retournement du substrat donneur 1 , on procède alors à sa mise en contact avec la couche 20 du substrat support 8, de sorte que la couche d'oxyde 10 rentre en contact avec la couche de polysilicium 20.
Le collage entre les deux substrats s'effectue de façon préférée mais non obligatoire, par adhésion moléculaire.
On effectue un recuit de décollement et procède ensuite au détachement du reste 12 du substrat donneur 1 , au niveau de la zone de fragilisation 13, de façon à transférer la couche 1 1 sur le substrat support 2, plus précisément sur la couche de polysilicium 20.
On obtient ainsi un substrat 3 de type de semiconducteur sur isolant qui se trouve à l'état semi fini.
On met alors en œuvre une stabilisation de la structure 3 ainsi réalisée. Conformément à l'invention, cette stabilisation comporte une étape thermique longue, mise en œuvre à une température qui n'excède pas 950°C pendant au moins 10 minutes, et éventuellement un traitement court mis en œuvre pendant moins de 10 minutes à une température supérieure à 1000°C.
Préférentiellement, l'étape thermique longue est mise en œuvre pendant plusieurs heures tandis que le traitement court est mis en œuvre pendant 1 à 2 minutes à une température de l'ordre de 1200°C.
Plus précisément, ces étapes de finition comprennent au moins un des traitements suivants :
a) traitement thermique de stabilisation avant polissage, permettant de consommer la zone du substrat donneur endommagé par la séparation au niveau de l'interface 13 ;
b) traitement mécanique et chimique de polissage (CMP) afin de consommer la matière de la couche 1 1 pour arriver à l'épaisseur voulue ;
c) traitement thermique final d'amincissement afin de parvenir à l'épaisseur finale souhaitée.
En respectant les conditions de température et de durée indiquées plus haut, les budgets thermiques mis en œuvre ne sont pas suffisants pour que le polysilicium recristallise et perde ses effets bénéfiques.
Toutefois, le fait de limiter la durée et/ou la température des traitements lors de la stabilisation de la structure, engendre une fragilisation de l'interface créée de sorte qu'il est très utile d'effectuer des traitements intermédiaires aptes à renforcer la cohésion de la structure. On pense notamment à un traitement, mis en œuvre antérieurement au collage à l'aide d'un plasma.
Conformément à un mode de réalisation préféré du procédé selon l'invention, la couche de silicium polycristallin, est formée sur une couche 21 dite "de découplage de réseau cristallin", c'est-à-dire une couche à gradient de concentration qui présente un paramètre de maille différent de celui du silicium que forme le substrat support.
Cette différence de paramètre de maille est par exemple supérieure à 5 %.
Cette couche de découplage contient avantageusement du silicium polycristallin, mais en aucun cas du silicium monocristallin pur. Selon un mode de réalisation préféré, elle contient aussi un matériau semiconducteur à base de silicium et d'une autre espèce atomique.
Il s'agit par exemple de SiC ou de SiGe.
L'avantage de cette couche à gradient entre le substrat support 2 et la couche de polysilicium est qu'elle permet d'éviter que le polysilicium ne recristallise à partir de la couche 1 1 .
Cette couche à gradient permet de s'opposer à la recristallisation du polysilicium. La couche de polysilicium, par ses cavités et joints de grains, permet de :
- piéger les contaminants générant une chute de la résistivité (B, P, Ca, Na, etc.) ;
- faire barrière aux charges électriques contenues sous l'oxyde
10 ;
- empêcher la diffusion de l'oxygène interstitiel contenu dans l'oxyde 10 (diffusion qui aurait pour effet un mauvais piégeage ; on parle d'effet "gettering").
De préférence, la couche de découplage 21 ainsi que la couche de polysilicium 20 sont fabriquées dans une même étape de dépôt, de manière continue, ce qui signifie que l'on forme d'abord la couche 21 en injectant un premier gaz pour constituer le polysilicium ainsi qu'un second pour constituer l'autre espèce atomique puis, une fois l'épaisseur souhaitée atteinte, on coupe l'arrivée du deuxième gaz en continuant à injecter le gaz pour former la couche de polysilicium.
Comme montré à la figure 3, on peut également constituer une nouvelle couche de découplage de polysilicium, ce qui permet d'éviter que celle-ci ne recristallise à partir de la couche mince de matériau semiconducteur 1 1 .
Eventuellement, on peut ainsi former un empilage couche de découplage 21 /couche de polysilicium 20/couche de découplage 21 /couche de polysilicium 20, etc.
Avantageusement, l'épaisseur totale de la couche de polysilicium et de la ou des couches de découplage est comprise entre 3000 et 10000 Â, avec un rapport 10 entre l'épaisseur de la couche de polysilicium et la couche de découplage. A la figure 4, on se propose de tester la résistivité d'une structure obtenue conformément à l'invention.
Cette caractérisation est faite d'une part à l'aide de la méthode bien connue dite "4PP (pour "four points probe"), à savoir par l'utilisation de 4 électrodes traversant l'ensemble de la structure.
Une seconde méthode dite "SRP", également bien connue, permet de tracer l'évolution de la résistivité en fonction de la profondeur, par le biais d'un biseau, comme le montre ladite figure précitée.
Quelque soit la méthode utilisée, on constate que la structure traitée selon le procédé selon l'invention conserve une haute résistivité, comparativement à la même structure qui n'aurait pas subi le procédé selon l'invention.
Ainsi, en utilisant la méthode dite 4PP et en réalisant des tests comparatifs, on passe d'une résistivité moyenne de 4 à 5000 Q.cm, à plus de 70 000 Q.cm.
Par ailleurs et comme montré aux figures 5A et 5B, la méthode dite "SRP" testée sur une structure conforme à l'état de la technique cité en début de description (figure 5A), comparativement à l'invention (figure 5B), montre que la couche de polysilicium présente, selon l'invention, une résistivité très élevée, contrairement à la structure selon l'art antérieur.
Ceci est dû au fait que le polysilicium a conservé sa structure polycristalline.
Enfin, des tests ont été réalisés en "injectant" un signal électrique dans un composant.
On mesure alors la puissance des harmoniques en fonction du signal principal.
Lorsque des composants utilisés dans le domaine des radio- fréquences sont en fonctionnement, des signaux parasites peuvent être générés par les signaux électriques qui les traversent, à des fréquences différentes. On parle alors d'ondes harmoniques.
Dans le cas d'un substrat en verre, quasiment aucune harmonique n'est générée, et plus le substrat sur lequel est fabriqué le composant électronique est performant, moins la puissance des harmoniques est grande. Dans le cas d'un substrat support 2 en silicium à haute résistivité, sans présence d'une couche de silicium polyc stallin sous le Box, les harmoniques sont élevées.
Avec présence d'une telle couche, mais sans modifier les traitements thermiques, la performance électrique est améliorée, mais le budget thermique provoque la recristallisation partielle, voire totale du poly- Si et fait disparaître les pièges électriques intéressants.
Enfin, la présence de silicium polycristallin sous le Box améliore considérablement le comportement électrique, dès lors que l'on applique le procédé de fabrication conforme à l'invention et/ou que l'on introduit une couche de découplage (21 ) qui empêche la recristallisation du silicium.
On notera enfin que le dépôt d'une couche à gradient entre le substrat support et le silicium polycristallin peut également être mis en œuvre dans le cadre de la fabrication d'une structure de type SOI, autrement que par la technique SmartCut.

Claims

REVENDICATIONS
1. Procédé de fabrication d'une structure de type semiconducteur sur isolant (3), à pertes électriques diminuées, qui comprend successivement un substrat support en silicium (2), une couche d'oxyde (10) et une couche mince d'un matériau semi-conducteur (1 1 ), une couche de silicium polyc stallin (20) étant intercalée entre le substrat support (2) et la couche d'oxyde (10), ce procédé comprenant les étapes suivantes :
a) oxydation d'un substrat donneur (1 ) en matériau semiconducteur pour y former en surface une couche d'oxyde (10) ;
b) implantation d'ions dans le substrat donneur pour y former une zone de fragilisation (13) ;
c) collage du substrat donneur (1 ) sur le substrat support (2), la couche d'oxyde (10) étant située à l'interface de collage, le dit substrat (2) support ayant subi un traitement thermique apte à lui conférer une haute résistivité, c'est à dire une résistivité supérieure à 500 Q.cm, sa face supérieure qui reçoit le substrat donneur (1 ) étant revêtue de ladite couche de silicium polychstallin (20) ;
d) fracture du substrat donneur (1 ) selon la zone de fragilisation (13) pour transférer sur le substrat support (2) une couche mince (1 1 ) de matériau semi conducteur ;
e) mise en œuvre d'au moins une stabilisation thermique de ladite structure (3) ainsi réalisée,
caractérisé par le fait que ledit traitement apte à conférer une haute résistivité audit substrat support (2) est mis en œuvre avant la formation de la couche de silicium polychstallin (20), et que l'étape e) comporte au moins une étape thermique longue, mis en œuvre à une température qui n'excède pas 950°C, pendant au moins 10 minutes.
2. Procédé selon la revendication 1 , caractérisé par le fait que la résistivité dudit substrat support (2) est supérieure à 1000 Q.cm, de préférence supérieure à 2000 Q.cm, encore plus préférentiellement supérieure à 3000 Q.cm.
3. Procédé selon la revendication 1 ou 2, caractérisé par le fait que l'étape thermique longue est mise en œuvre pendant plusieurs heures.
4. Procédé selon l'une des revendications 1 à 3, caractérisé par le fait qu'il comporte un traitement court mis en œuvre pendant moins de 10 minutes, à une température supérieure à 1000°C, avantageusement pendant une à deux minutes, à une température de l'ordre de 1200°C.
5. Procédé selon l'une des revendications précédentes, caractérisé par le fait que ledit traitement thermique apte à conférer une haute résistivité au substrat support (2) comprend au moins une étape menée à une température comprise entre 500 et 1200°C pendant 30 minutes à 20 heures.
6. Procédé selon l'une des revendications précédentes, caractérisé par le fait que ledit traitement thermique apte à conférer une haute résistivité au substrat support (2) est un traitement de recuit en trois étapes, la deuxième étape étant menée à une température inférieure à celle des deux autres étapes.
7. Procédé selon la revendication 6, caractérisé par le fait que lesdites trois étapes sont mises en œuvre respectivement à une température comprise entre 1000 et 1200°C pendant 1 à 10 heures, 600 à 900°C pendant 1 à 10 heures, et 900 à 1200°C pendant 1 à 48 heures.
8. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'à l'étape e), ladite stabilisation thermique comprend au moins un traitement thermique de stabilisation et un traitement thermique d'amincissement de la couche mince (1 1 ).
9. Procédé selon l'une des revendications précédentes, caractérisé par le fait que, à l'étape c), avant le dépôt de la couche de silicium polycristallin (20), on dépose sur le substrat receveur une couche semi-conductrice (21 ) dite de découplage de réseau cristallin, c'est à dire présentant un paramètre de maille différent de celui du silicium monocristallin.
10. Procédé selon la revendication 9, caractérisé par le fait que ladite couche de découplage (21 ) contient du silicium polycristallin.
11. Procédé selon la revendication 10, caractérisé par le fait que ladite couche de découplage (21 ) contient aussi un matériau semiconducteur à base de silicium et d'une autre espèce atomique.
12. Procédé selon la revendication 1 1 , caractérisé par le fait que ledit matériau conducteur à base de silicium est du SiC ou du SiGe.
13. Procédé selon la revendication 1 1 ou 12, caractérisé par le fait que l'on procède au dépôt de ladite couche de découplage (21 ) et de la couche de silicium polycristallin (20), en continu, c'est à dire dans un premier temps, par alimentation simultanée de deux sources de gaz, respectivement de silicium polycristallin de l'autre espèce atomique, puis par alimentation seule de la source de silicium polycristallin.
14. Procédé selon l'une des revendications 9 à 13, caractérisé par le fait que l'on dépose également sur la couche de silicium polycristallin (20), une nouvelle couche de découplage (21 ).
15. Procédé selon la revendication 14, caractérisé par le fait que l'on dépose encore, sur ladite nouvelle couche de découplage (21 ), au moins un empilement constitué d'une couche de silicium polycristallin (20) et d'une couche de découplage (21 ).
16. Structure de type semi-conducteur sur isolant (3), à pertes électriques diminuées, qui comprend successivement un substrat support en silicium (2), une couche d'oxyde (10) et une couche mince d'un matériau semi-conducteur (1 1 ), une couche silicium polycristallin (20) étant intercalée entre le substrat support (2) et la couche d'oxyde (10), caractérisé en ce que la couche de silicium polycristallin (20) présente une résistivité supérieure à 5000 Ohms.cm.
17. Structure selon la revendication 16, caractérisée par le fait qu'elle présente une résistivité moyenne supérieure à 10 000 Ohms.cm, voire supérieure 50 000 Ohms.cm.
EP10785433A 2009-12-04 2010-12-03 Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante Withdrawn EP2507827A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0958658A FR2953640B1 (fr) 2009-12-04 2009-12-04 Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
PCT/EP2010/068883 WO2011067394A1 (fr) 2009-12-04 2010-12-03 Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante

Publications (1)

Publication Number Publication Date
EP2507827A1 true EP2507827A1 (fr) 2012-10-10

Family

ID=41647238

Family Applications (1)

Application Number Title Priority Date Filing Date
EP10785433A Withdrawn EP2507827A1 (fr) 2009-12-04 2010-12-03 Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante

Country Status (9)

Country Link
US (3) US8658514B2 (fr)
EP (1) EP2507827A1 (fr)
JP (1) JP2013513234A (fr)
KR (1) KR101379409B1 (fr)
CN (1) CN102640278B (fr)
FR (1) FR2953640B1 (fr)
SG (1) SG181093A1 (fr)
TW (1) TWI544550B (fr)
WO (1) WO2011067394A1 (fr)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
FR2973159B1 (fr) * 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
FR2999801B1 (fr) * 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
US9147803B2 (en) * 2013-01-02 2015-09-29 Micron Technology, Inc. Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
CN103390593B (zh) * 2013-08-05 2015-09-23 苏州远创达科技有限公司 一种半导体衬底及其制造方法
JP6070487B2 (ja) * 2013-09-04 2017-02-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法、ｓｏｉウェーハ、及び半導体デバイス
JP5942948B2 (ja) * 2013-09-17 2016-06-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
FI130149B (en) * 2013-11-26 2023-03-15 Okmetic Oyj High Resistive Silicon Substrate with Reduced RF Loss for RF Integrated Passive Device
JP6454716B2 (ja) * 2014-01-23 2019-01-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 高抵抗率ｓｏｉウエハおよびその製造方法
FR3019373A1 (fr) * 2014-03-31 2015-10-02 St Microelectronics Sa Procede de fabrication d'une plaque de semi-conducteur adaptee pour la fabrication d'un substrat soi et plaque de substrat ainsi obtenue
JP6118757B2 (ja) * 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
FR3027451B1 (fr) * 2014-10-21 2016-11-04 Soitec Silicon On Insulator Substrat et procede de fabrication d'un substrat
EP3573094B1 (fr) * 2014-11-18 2023-01-04 GlobalWafers Co., Ltd. Tranche de semiconducteur sur isolant à résistivité élevée et son procédé de fabrication
CN104485309B (zh) * 2014-12-25 2017-06-27 上海华虹宏力半导体制造有限公司 Soi结构的制作方法
JP6179530B2 (ja) * 2015-01-23 2017-08-16 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2016143820A (ja) * 2015-02-04 2016-08-08 信越半導体株式会社 貼り合わせ半導体ウェーハ及びその製造方法
FR3037438B1 (fr) 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
JP6353814B2 (ja) * 2015-06-09 2018-07-04 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN105140107B (zh) * 2015-08-25 2019-03-29 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
EP3144958B1 (fr) * 2015-09-17 2021-03-17 Soitec Structure pour des applications de radiofréquence et procédé de fabrication d'une telle structure
FR3048306B1 (fr) * 2016-02-26 2018-03-16 Soitec Support pour une structure semi-conductrice
FR3049763B1 (fr) * 2016-03-31 2018-03-16 Soitec Substrat semi-conducteur sur isolant pour applications rf
FR3051968B1 (fr) * 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
JP6443394B2 (ja) 2016-06-06 2018-12-26 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6498635B2 (ja) * 2016-06-23 2019-04-10 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
FR3058561B1 (fr) 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
FR3062238A1 (fr) 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
FR3064820B1 (fr) 2017-03-31 2019-11-29 Soitec Procede d'ajustement de l'etat de contrainte d'un film piezoelectrique
JP6919579B2 (ja) * 2018-01-17 2021-08-18 株式会社Sumco 貼り合わせウェーハの製造方法、貼り合わせウェーハ
JP7230297B2 (ja) 2018-07-05 2023-03-01 ソイテック 集積された高周波デバイスのための基板及びそれを製造するための方法
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
FR3094573B1 (fr) 2019-03-29 2021-08-13 Soitec Silicon On Insulator Procede de preparation d’une couche mince de materiau ferroelectrique
FR3098642B1 (fr) 2019-07-12 2021-06-11 Soitec Silicon On Insulator procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
FR3121548B1 (fr) 2021-03-30 2024-02-16 Soitec Silicon On Insulator Procede de preparation d’un substrat avance, notamment pour des applications photoniques
FR3113184B1 (fr) 2020-07-28 2022-09-16 Soitec Silicon On Insulator Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support
JP2023535319A (ja) 2020-07-28 2023-08-17 ソイテック 電荷トラップ層が設けられたキャリア基板に薄層を転写するプロセス
FR3114910A1 (fr) * 2020-10-06 2022-04-08 Soitec Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium
CN112420915B (zh) * 2020-11-23 2022-12-23 济南晶正电子科技有限公司 复合衬底的制备方法、复合薄膜及电子元器件
FR3129028B1 (fr) 2021-11-09 2023-11-10 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
FR3129029B1 (fr) 2021-11-09 2023-09-29 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
FR3137493A1 (fr) 2022-06-29 2024-01-05 Soitec Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques
FR3137490A1 (fr) 2022-07-04 2024-01-05 Soitec Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3500138A (en) * 1967-08-31 1970-03-10 Gen Telephone & Elect Bipolar mos field effect transistor
US3577019A (en) * 1968-09-24 1971-05-04 Gen Electric Insulated gate field effect transistor used as a voltage-controlled linear resistor
GB8417772D0 (en) 1984-07-12 1984-08-15 Thorn Emi Domestic Appliances Carbonating apparatus
JPS61174744A (ja) * 1985-01-30 1986-08-06 Nec Corp 集積回路装置およびその製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5561303A (en) * 1991-11-07 1996-10-01 Harris Corporation Silicon on diamond circuit structure
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
JP3537500B2 (ja) * 1994-08-16 2004-06-14 バー−ブラウン・コーポレーション インバータ装置
US5985708A (en) * 1996-03-13 1999-11-16 Kabushiki Kaisha Toshiba Method of manufacturing vertical power device
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
TW444266B (en) * 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
WO2001048825A1 (fr) * 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Procédé de production de tranche collée
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
EP1220312A1 (fr) * 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Procédé d'intégration d'un dispositif semiconducteur dans un substrat du type SOI comprenant au moins un puits diélectriquement isolé
JP3890202B2 (ja) * 2001-03-28 2007-03-07 株式会社日立製作所 半導体装置の製造方法
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
US7883628B2 (en) * 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
JP3719998B2 (ja) * 2002-04-01 2005-11-24 松下電器産業株式会社 半導体装置の製造方法
JP2004006615A (ja) * 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
US6743662B2 (en) * 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7316745B2 (en) * 2002-07-17 2008-01-08 Sumco Corporation High-resistance silicon wafer and process for producing the same
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7098148B2 (en) * 2003-06-10 2006-08-29 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for heat treating a semiconductor wafer
WO2005010946A2 (fr) * 2003-07-23 2005-02-03 Asm America, Inc. Depot de sige sur des structures a silicium sur isolant et sur des substrats massifs
KR20060030911A (ko) * 2003-07-29 2006-04-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법
US7169421B2 (en) 2003-08-20 2007-01-30 Kraft Foods Holdings, Inc. Method of making processed meat products
FR2860341B1 (fr) * 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
KR20060118437A (ko) * 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
US6855588B1 (en) * 2003-10-07 2005-02-15 United Microelectronics Corp. Method of fabricating a double gate MOSFET device
JP3985768B2 (ja) * 2003-10-16 2007-10-03 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハの製造方法
KR100779341B1 (ko) * 2003-10-21 2007-11-23 가부시키가이샤 섬코 고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및ｓｏｉ 웨이퍼의 제조 방법
US7084460B2 (en) * 2003-11-03 2006-08-01 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
US7282449B2 (en) * 2004-03-05 2007-10-16 S.O.I.Tec Silicon On Insulator Technologies Thermal treatment of a semiconductor layer
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
US7132751B2 (en) * 2004-06-22 2006-11-07 Intel Corporation Memory cell using silicon carbide
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
US7229901B2 (en) * 2004-12-16 2007-06-12 Wisconsin Alumni Research Foundation Fabrication of strained heterojunction structures
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
JP2006270000A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
US7420226B2 (en) * 2005-06-17 2008-09-02 Northrop Grumman Corporation Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates
CN101341577B (zh) * 2005-12-19 2011-08-03 信越半导体股份有限公司 Soi基板的制造方法及soi基板
US8587106B2 (en) * 2006-06-09 2013-11-19 Massachusetts Institute Of Technology Wide band and radio frequency waveguide and hybrid integration in a silicon package
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
JP5142831B2 (ja) * 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US8128749B2 (en) * 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
FR2925979A1 (fr) * 2007-12-27 2009-07-03 Commissariat Energie Atomique PROCEDE DE FABRICATION D'UN SUBSTRAT SEMICONDUCTEUR SUR ISOLANT COMPRENANT UNE ETAPE D'ENRICHISSEMENT EN Ge LOCALISE
US20090173967A1 (en) * 2008-01-04 2009-07-09 International Business Machines Corporation Strained-channel fet comprising twist-bonded semiconductor layer
FR2928775B1 (fr) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
JP2009231376A (ja) * 2008-03-19 2009-10-08 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法
US9031536B2 (en) 2008-04-02 2015-05-12 Yougetitback Limited Method for mitigating the unauthorized use of a device
FR2938118B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
JP4956649B2 (ja) * 2010-07-06 2012-06-20 三井造船株式会社 炭化珪素基板、半導体装置およびｓｏｉウエハ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2011067394A1 *

Also Published As

Publication number Publication date
WO2011067394A1 (fr) 2011-06-09
KR101379409B1 (ko) 2014-04-04
US8962450B2 (en) 2015-02-24
US20150171110A1 (en) 2015-06-18
US8658514B2 (en) 2014-02-25
CN102640278A (zh) 2012-08-15
FR2953640A1 (fr) 2011-06-10
SG181093A1 (en) 2012-07-30
US20140038388A1 (en) 2014-02-06
TW201140697A (en) 2011-11-16
KR20120087188A (ko) 2012-08-06
JP2013513234A (ja) 2013-04-18
CN102640278B (zh) 2014-07-30
US20120319121A1 (en) 2012-12-20
TWI544550B (zh) 2016-08-01
US9293473B2 (en) 2016-03-22
FR2953640B1 (fr) 2012-02-10

Similar Documents

Publication Publication Date Title
EP2507827A1 (fr) Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
FR2867310A1 (fr) Technique d'amelioration de la qualite d'une couche mince prelevee
FR2892230A1 (fr) Traitement d'une couche de germamium
FR2880988A1 (fr) TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
EP1811560A1 (fr) Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
WO2002037556A1 (fr) Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
WO2001093325A1 (fr) Substrat fragilise et procede de fabrication d'un tel substrat
WO2007006803A1 (fr) Procede de diminution de la rugosite d'une couche epaisse d'isolant
FR2867307A1 (fr) Traitement thermique apres detachement smart-cut
FR2938119A1 (fr) Procede de detachement de couches semi-conductrices a basse temperature
FR2912259A1 (fr) Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2907966A1 (fr) Procede de fabrication d'un substrat.
FR3098642A1 (fr) procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
WO2020008116A1 (fr) Substrat pour un dispositif integre radioafrequence et son procede de fabrication
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
FR2851847A1 (fr) Relaxation d'une couche mince apres transfert
FR2933235A1 (fr) Substrat bon marche et procede de fabrication associe
EP1861873A1 (fr) Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
EP1839332A2 (fr) Formation et traitement d'une structure en sige
EP3890003B1 (fr) Procédé basse température de transfert et de guérison d'une couche semiconductrice
WO2024022723A1 (fr) Procédé de préparation d'une couche mince monodomaine en matériau ferroélectrique comprenant du lithium
FR2849714A1 (fr) Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince
WO2024088942A1 (fr) Procédé de fabrication d'un empilement semiconducteur hautement résistif et empilement associé
FR3110282A1 (fr) Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences
FR3113184A1 (fr) Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20120605

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20130507

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20130702