TWI684200B - 具備氧化物單結晶薄膜之複合晶圓之製造方法 - Google Patents

具備氧化物單結晶薄膜之複合晶圓之製造方法 Download PDF

Info

Publication number
TWI684200B
TWI684200B TW105117211A TW105117211A TWI684200B TW I684200 B TWI684200 B TW I684200B TW 105117211 A TW105117211 A TW 105117211A TW 105117211 A TW105117211 A TW 105117211A TW I684200 B TWI684200 B TW I684200B
Authority
TW
Taiwan
Prior art keywords
wafer
single crystal
oxide single
lithium tantalate
composite
Prior art date
Application number
TW105117211A
Other languages
English (en)
Other versions
TW201724173A (zh
Inventor
秋山昌次
川合信
Original Assignee
日商信越化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越化學工業股份有限公司 filed Critical 日商信越化學工業股份有限公司
Publication of TW201724173A publication Critical patent/TW201724173A/zh
Application granted granted Critical
Publication of TWI684200B publication Critical patent/TWI684200B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明係提供在支撐晶圓與氧化物單結晶薄膜之貼合界面不易產生龜裂或剝離，且鉭酸鋰或鈮酸鋰之氧化物單結晶的薄膜被轉印至支撐晶圓上之全面的複合晶圓。具體而言，本發明係一種複合晶圓之製造方法，其係至少含有以下步驟：在氧化物單結晶晶圓之內部形成離子注入層的步驟，在氧化物單結晶晶圓之離子注入後的表面及支撐晶圓之表面之至少一方，施予表面活性化處理的步驟，貼合氧化物單結晶晶圓之離子注入後的表面與支撐晶圓之表面，得到接合體的步驟，在接合體之至少一方的表面，具備具有比氧化物單結晶晶圓小之熱膨脹係數的保護晶圓的步驟，將具備保護晶圓之接合體以80℃以上的溫度進行熱處理的步驟，且沿著離子注入層剝離，得到被轉印至支撐晶圓上之氧化物單結晶薄膜的步驟。

Description

具備氧化物單結晶薄膜之複合晶圓之製造方法
本發明係有關複合晶圓之製造。更詳細係有關在支撐晶圓上具備氧化物單結晶薄膜之複合晶圓之製造方法。
近年，在智慧型手機所代表之小型通信機器的領域中，通信量之急遽增大及多功能化正進行中。對於通信量之增大，而增加頻(band)數，然而小型通信機器的形狀未放大的狀態下要求多功能化。因此，用於小型通信機器的各種零件必須更小型化、高性能化。
鉭酸鋰(Lithium Tantalate：LT)或鈮酸鋰(Lithium Niobate：LN)等之氧化物單結晶為一般的壓電材料，被廣泛的使用作為表面彈性波(surface acoustic wave：SAW)裝置的材料。壓電材料使用氧化物單結晶的情形，因顯示電磁能量轉換成力學能量之效率的電氣機械結合係數之值大，故可寬頻化，但是溫度安定性低，因溫度變化導致可對應的頻率產生頻移(shift)。對於溫度之低的安定性係起因於氧化物單結晶之熱膨脹係數。
為了提高壓電材料使用氧化物單結晶時之溫度安定性的方法，而提案例如在氧化物單結晶晶圓上貼合具有比氧化物單結晶更小之熱膨脹係數的材料，具體而言為藍寶石晶圓，藉由將氧化物單結晶晶圓側以研削等薄化至數μm~數十μm，以抑制氧化物單結晶之熱膨脹的影響(非專利文獻1)。但是此方法因在貼合後，切削氧化物單結晶晶圓，故捨棄了氧化物單結晶晶圓之大部分，材料的使用效率差。又，可作為氧化物單結晶使用的鉭酸鋰或鈮酸鋰係高價的材料，故為了壓抑生產成本，而期望對製品之利用效率高，廢棄量少的方法。
SOI晶圓之製造手法，例如Smart-Cut法，更明確而言，在形成有氫離子層之矽晶圓上貼合支撐晶圓後，藉由施加500℃前後的熱處理，使離子注入層產生熱剝離的方法(專利文獻1)。為了提高氧化物單結晶晶圓對製品之利用效率，而嘗試使用氧化物單結晶晶圓取代Smart-Cut法的矽晶圓，而在支撐晶圓上形成氧化物單結晶的薄膜(非專利文獻2、3)。
非專利文獻2係報告在形成有離子注入層之鉭酸鋰晶圓的表面形成厚度121nm之Cr的金屬層，經由金屬層，與厚度數百nm的SiO2基板貼合，以200~500℃進行熱處理，使以離子注入層剝離，經由金屬層，將鉭酸鋰薄膜轉印至SiO2基板上後，在與SiO2基板上之轉印有鉭酸鋰薄膜之面的相反側，貼合鉭酸鋰晶圓，製作LTMOI(lithium-tantalate-metal-on-insulator)構造。又， 非專利文獻3報告在形成有離子注入層之鉭酸鋰晶圓上貼合矽晶圓，以200℃熱處理，使以離子注入層剝離，將鉭酸鋰薄膜以熱轉印至矽晶圓上。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利第3048201號公報
[非專利文獻]
[非專利文獻1]太陽誘電股份公司、“可用於智慧型手機之RF前端(front-end)之SAW-Duplexer之溫度補償技術”、[online]、2012年11月8日、電波新聞高科技、[平成27年3月20日檢索]、網際網路(URL：http：//www.yuden.co.jp/jp/product/tech/column/20121108.html)
[非專利文獻2]A Tauzin等、“3-inch single-crystal LiTaO3 films onto metallic electrode using Smart CutTM technology”、Electric Letters、19th June 2008、Vol.44、No.13、p.822
[非專利文獻3]Weill Liu等、“Fabrication of single-crystalline LiTaO3 film on silicon substrate using thin film transfer technology”、J. Vac. Sci. Technol. B26(1)、Jan/Feb 2008、p.206
[發明之概要]
鉭酸鋰(LT)或鈮酸鋰(LN)等之氧化物單結晶係硬且非常脆者，又如圖2所示，相較於矽、玻璃及藍寶石時，熱膨脹係數極大。因此，氧化物單結晶在與矽、玻璃及藍寶石等之異種的晶圓貼合後，以高溫進行熱處理時，因兩晶圓之熱膨脹係數之差，而有在貼合後之晶圓之間產生剝離或龜裂的問題。例如鉭酸鋰與一般作為支撐晶圓使用之特別是熱膨脹係數大之藍寶石之差，可由圖2確認為7×10-6/K(=7ppm/K)以上。
非專利文獻2報告在鉭酸鋰之晶圓與薄膜之間，因挾者金屬層與SiO2基板的構造，可抑制熱處理時，因熱膨脹之差所致之晶圓之剝離或龜裂，可轉印鉭酸鋰薄膜。但是此方法因將底部基板設為與薄膜相同的鉭酸鋰，故無法解決上述作為壓電材料之課題的溫度安定性。又，若不將熱處理設為200℃以上時，則無法轉印薄膜。此外，因為挾著金屬層的構造，故可適用的用途受限制。又，為了抑制晶圓之龜裂，而必須使用必要以上之高價的鉭酸鋰，造成製造成本升高。
非專利文獻3雖記載以200~800℃嘗試熱處理，但是具體為使用Smart-Cut法，將鉭酸鋰薄膜轉印至矽晶圓上的例僅有200℃，又，此例中，能否將鉭酸鋰薄膜轉印至矽晶圓之全面則未記載。本發明人等使用與非專利文獻3同樣的手法，對於200℃之熱處理所致之剝離進 行驗證實驗時，確認鉭酸鋰薄膜無法被轉印至矽晶圓之全面，僅有極少一部分被轉印。特別是在矽晶圓之外周部分，完全未被轉印鉭酸鋰薄膜。此可能是在熱處理中，因兩晶圓之熱膨脹之差，使貼合晶圓產生翹曲(Warpage)，在矽晶圓之外周部分，由與鉭酸鋰晶圓之貼合界面產生剝離者。又，即使將熱處理溫度設為200℃以上的情形，推測也如上述無法抑制因兩晶圓之熱膨脹之差所造成之貼合晶圓之翹曲，無法將鉭酸鋰薄膜安定地轉印至矽晶圓之全面。
本發明人等進行精心檢討的結果，與意料相反，與組合熱膨脹係數接近之材料，以抑制應力發生之以往的途徑(approach)不同，反而選擇與氧化物單結晶之熱膨脹係數大不同(具體而言相較於氧化物單結晶，熱膨脹係數小7ppm/K以上)材料作為支撐晶圓，藉由使用具有相較於氧化物單結晶，熱膨脹係數較小之保護晶圓，而發現低成本，且在貼合界面不易產生剝離或龜裂，在支撐晶圓上具備氧化物單結晶薄膜之複合晶圓之製造方法。具體而言，對於使用特定之氫離子注入量，使形成有離子注入層之氧化物單結晶晶圓及相較於氧化物單結晶，熱膨脹係數較小的支撐晶圓，以表面活性化處理等，將結合力賦予晶圓間的狀態下貼合的接合體，意外地，藉由在接合體之至少一方的表面配置保護晶圓的簡便方法，可使離子注 入層脆化、剝離。
亦即，本發明依據一態樣時可提供一種在支撐晶圓上具備氧化物單結晶薄膜之複合晶圓之製造方法，其係至少含有以下步驟：由鉭酸鋰晶圓或鈮酸鋰晶圓之氧化物單結晶晶圓的表面注入氫原子離子或氫分子離子，在前述氧化物單結晶晶圓之內部形成離子注入層的步驟，在前述氧化物單結晶晶圓之離子注入後的表面及欲與前述氧化物單結晶晶圓貼合之支撐晶圓之表面之至少一方，施予表面活性化處理的步驟，施予前述表面活性化處理後，貼合前述氧化物單結晶晶圓之離子注入後的表面與前述支撐晶圓之表面，得到接合體的步驟，在前述接合體之至少一方的表面，具備具有比前述氧化物單結晶晶圓小之熱膨脹係數的保護晶圓的步驟，將前述具備保護晶圓之接合體以80℃以上的溫度進行熱處理的步驟，且沿著前述離子注入層剝離，得到被轉印至前述支撐晶圓上之氧化物單結晶薄膜的步驟，前述氫原子離子之注入量為5.0×1016atom/cm2~2.75×1017atom/cm2，前述氫分子離子之注入量為2.5×1016atoms/cm2~1.37×1017atoms/cm2，前述支撐晶圓為選自由藍寶石、矽、附氧化膜之矽及玻璃所成群的晶圓，前述80℃以上的溫度，在前述支撐晶圓為藍寶石晶 圓時為80~150℃，在前述支撐晶圓為矽晶圓或附氧化膜之矽晶圓時為80~125℃，在前述支撐晶圓為玻璃晶圓時為80~110℃。
依據本發明之製造方法時，可得到在支撐晶圓與氧化物單結晶薄膜之貼合界面之密著性高，且不易產生剝離或龜裂，在支撐晶圓上之全面被轉印有均勻厚度之氧化物單結晶薄膜的複合晶圓。又，可將在支撐晶圓上轉印氧化物單結晶薄膜、經分離後的氧化物單結晶晶圓，再度使用於複合晶圓之製造，可低成本化。
11‧‧‧氧化物單結晶晶圓
11s‧‧‧氧化物單結晶晶圓之表面
11a‧‧‧氧化物單結晶薄膜
11b‧‧‧剝離後之氧化物單結晶晶圓之一部分
12‧‧‧氫離子
13‧‧‧離子注入層
13b‧‧‧脆化後之離子注入層
14‧‧‧支撐晶圓
14s‧‧‧支撐晶圓之表面
15‧‧‧離子束照射
16‧‧‧接合體
16s‧‧‧接合體之氧化物單結晶晶圓側之表面
18‧‧‧複合晶圓
20‧‧‧保護晶圓
[圖1]本發明之一態樣之複合晶圓之製造方法的示意圖。
[圖2]比較各種材料之熱膨脹係數的圖。
以下詳細說明本實施發明之形態，但是本發明之範圍不限定於此形態者。
本發明係有關依據一態樣時，在支撐晶圓上具備氧化物單結晶薄膜之複合晶圓之製造方法。
支撐晶圓也可為例如比貼合之氧化物單結晶 晶圓之熱膨脹係數小7ppm/K以上之材料所構成的晶圓。支撐晶圓可列舉藍寶石晶圓、矽晶圓、附氧化膜之矽晶圓及玻璃晶圓等。支撐晶圓之大小無特別限定，也可為例如直徑75~150mm、厚度0.2~0.8mm的晶圓。支撐晶圓也可使用市售者，但是無特別限定者。例如附氧化膜之矽晶圓為至少在貼合之表面具有氧化膜的矽晶圓，藉由將矽晶圓在大氣環境下，以700~1200℃進行熱處理，也可在矽晶圓之表面上製作氧化膜。附氧化膜之矽晶圓之氧化膜的厚度，無特別限定者，但是較佳為10~500nm。
氧化物單結晶係由鋰、鉭或鈮等之金屬元素與氧所構成的化合物，可列舉例如鉭酸鋰(LiTaO3)或鈮酸鋰(LiNbO3)。氧化物單結晶特別是雷射元件或壓電元件、表面彈性波元件等的用途中，較佳為鉭酸鋰單結晶或鈮酸鋰單結晶。氧化物單結晶通常以晶圓的形狀來使用。氧化物單結晶晶圓之大小無特別限定者，也可為例如直徑75~150mm、厚度0.2~0.8mm的晶圓。氧化物單結晶晶圓也可使用市售者，但是也可直接利用使用Czochralski法等之既有的製造方法(例如日本特開2003-165795號、再公表2004-079061號)或可組合彼等所記載之步驟來製作。
支撐晶圓及氧化物單結晶晶圓在貼合之表面中，表面粗糙度RMS為1.0nm以下為佳。表面粗糙度RMS大於1.0nm時，貼合界面產生空隙，有成為剝離之原因的情形。因此，表面粗糙度RMS大於1.0nm的情 形，也可藉由化學機械研磨(Chemical Mechanical Polishing：CMP)形成所期望的表面粗糙度。又，表面粗糙度RMS例如可藉由原子間力顯微鏡(Atomic Force Microscopy：AFM)來評價。
氧化物單結晶晶圓係由其表面注入氫離子，在氧化物單結晶晶圓之內部形成離子注入層。離子注入層係藉由以由氧化物單結晶晶圓之表面至所期望之深度可形成離子注入層的注入能量，注入特定線量之氫原子離子(H+)或氫分子離子(H2 +)來形成。此時之條件，例如注入能量可設為50~200keV。氫原子離子(H+)的情形，注入量為5.0×1016atom/cm2~2.75×1017atom/cm2。未達5.0×1016atom/cm2時，在其後步驟不會產生離子注入層之脆化。而超過2.75×1017atom/cm2時，離子注入時，在離子注入後的面產生微共振腔(micro-cavity)，在晶圓表面形成凹凸，變得無法得到所期望的表面粗糙度。又，氫分子離子(H2 +)的情形，注入量為2.5×1016atoms/cm2~1.37×1017atoms/cm2。未達2.5×1016atoms/cm2時，在其後步驟不會產生離子注入層之脆化。超過1.37×1017atoms/cm2時，離子注入時，在離子注入後的面產生微共振腔，在晶圓表面形成凹凸，變得無法得到所期望的表面粗糙度。氫原子離子之注入量也可為氫分子離子之注入量的2倍。
其次，在氧化物單結晶晶圓之離子注入後的表面及欲與氧化物單結晶晶圓貼合之支撐晶圓之表面之至 少一方，施予表面活性化處理。施予表面活性化處理的表面，可為在氧化物單結晶晶圓之離子注入後的表面及欲與氧化物單結晶晶圓貼合之支撐晶圓之表面之兩方，也可為至少一方。藉由施予表面活性化處理，在貼合後，即使不使用提高接合強度用之高溫的熱處理，也可以比較低溫得到所期望之接合強度。特別是使用鉭酸鋰或鈮酸鋰等硬且脆的氧化物單結晶晶圓及相較於氧化物單結晶晶圓時，熱膨脹係數非常小的支撐晶圓，如上述施予表面活性化處理後進行貼合的情形，藉由經由其後之保護晶圓之比較低溫的熱處理，因氧化物單結晶晶圓與支撐晶圓之熱膨脹係數之差，在與貼合界面平行方向所產生之大剪應力，非對於藉由表面活性化處理賦予可對抗剪應力之充分之接合強度的貼合界面，而是可集中於離子注入層，促進破壞。
表面活性化處理的方法，可列舉臭氧水處理、UV臭氧處理、離子束處理及電漿處理等。以臭氧進行處理的情形，例如在純水中導入臭氧氣體作為臭氧水，藉由使晶圓浸漬於臭氧水中，可以活性的臭氧使表面活性化。又，進行UV臭氧處理的情形，例如使晶圓保持於對大氣或氧氣體照射短波長的UV光(例如波長195nm左右)，使產生活性之臭氧的環境中，可使表面活性化。進行離子束處理的情形，例如可在高真空中(例如未達1×10-5Pa)，藉由將Ar等之離子束照射於晶圓表面，使活性度高的懸浮鍵(dangling bond)露出來進行。以電漿處理的情形，例如將晶圓載置於真空吸盤中，在減壓(例 如0.2~1.0mTorr)下暴露於電漿用氣體5~60秒左右，將表面進行電漿處理。電漿用氣體在使表面氧化的情形，可使用氧氣體，而不氧化的情形，可使用氫氣體、氮氣、氬氣體或此等之混合氣體。藉由以電漿處理，在晶圓表面之有機物經氧化而被除去，進一步使表面之OH基增加產生活性化。
其次，施予表面活性化處理後，貼合氧化物單結晶晶圓之離子注入後的表面與支撐晶圓之表面，得到接合體。貼合氧化物單結晶晶圓與支撐晶圓時之溫度為室溫附近(包含室溫)的溫度，例如10~50℃下進行為佳。最終製品的複合晶圓在室溫前後使用的情形較多，貼合時也依據此溫度區域為佳。又，貼合時之溫度可為進行貼合之場所的溫度，亦即，可為周圍或裝置內的環境溫度。貼合時之溫度，例如可藉由設定貼合裝置內的環境溫度來控制。又，室溫係對於對象物未進行加熱或冷卻的周圍溫度，無特別限定，例如10~30℃，較佳為25℃前後。
其次，在接合體之至少一方之表面具備保護晶圓。保護晶圓只要是相較於氧化物單結晶晶圓，熱膨脹係數較小的材料時，即無特別限定，較佳為選自由藍寶石、矽及玻璃所成群的晶圓。保護晶圓也可使用市售者，無特別限定者。保護晶圓係在接合體之氧化物單結晶晶圓側之表面、接合體之支撐晶圓側之表面、或其兩方之表面具備者為佳，在接合體之氧化物單結晶晶圓側之表面具備 者更佳。在接合體之兩方的表面具備保護晶圓的情形，保護晶圓可使用各自相同材料，也可使用各自不同材料。
保護晶圓之大小無特別限定者，與接合體之直徑同等以上者為佳，例如可為直徑75~150mm、厚度0.2~1.0mm的晶圓。保護晶圓有時也可為與接合體之厚度成為特定之比率的厚度。例如在貼合厚度0.2~0.6mm之氧化物單結晶晶圓與厚度0.2~0.8mm之支撐晶圓的接合體上具備保護晶圓時，僅在接合體之氧化物單結晶晶圓側之表面具備的情形，使用厚度0.3~1.0mm的保護晶圓為佳，僅在接合體之支撐晶圓側之表面具備的情形，使用厚度0.4~1.0mm的保護晶圓為佳，或在接合體之兩方的表面具備的情形，使用各自厚度0.3~0.65mm左右的保護晶圓為佳。又，例如接合體之氧化物單結晶晶圓側之厚度為0.2~0.35mm，接合體之支撐晶圓側之厚度為0.2~0.35mm的接合體具備保護晶圓時，僅在接合體之氧化物單結晶晶圓側之表面具備的情形，使用厚度0.35~1.0mm的保護晶圓為佳，僅在接合體之支撐晶圓側之表面具備的情形，使用厚度0.35~1.0mm的保護晶圓為佳，或在接合體之兩方的表面具備的情形，使用各自厚度0.3~0.65mm左右的保護晶圓為佳。
保護晶圓可在接合體的表面使用兩面膠帶或黏著劑固定。藉由在接合體上具備保護晶圓，不僅可防止在其後之熱處理步驟中，接合體之翹曲，而且可藉由保護晶圓吸收以熱之剝離時所產生的衝擊，可使不易產生在支 撐晶圓與氧化物單結晶晶圓之貼合界面的龜裂。藉此，熱處理時中，因氧化物單結晶晶圓與支撐晶圓之熱膨脹係數的差，在與貼合界面平行的方向所產生之大剪應力，非對於貼合界面，而是可集中於離子注入層，更促進破壞。
其次，將具備保護晶圓之接合體以80℃以上的溫度進行熱處理，沿著離子注入層剝離，得到被轉印至支撐晶圓上之氧化物單結晶薄膜。若未達80℃時，在氧化物單結晶晶圓與支撐晶圓之貼合界面之接合強度不足，在貼合界面有產生剝離的情形。熱處理之溫度也可配合使用的支撐晶圓改變。熱處理之步驟中的溫度，例如支撐晶圓為藍寶石晶圓的情形，較佳為80~150℃，支撐晶圓為矽晶圓或附氧化膜之矽晶圓的情形，較佳為80~125℃，支撐晶圓為玻璃晶圓的情形，較佳為80~110℃。上述溫度之熱處理的時間，無特別限定，可為10分鐘至125小時。例如熱處理溫度為80℃以上未達110℃的情形，較佳為10分鐘~125小時，熱處理溫度為110℃以上未達125℃的情形，較佳為10分鐘~48小時，熱處理溫度為125℃以上未達150℃的情形，較佳為10分鐘~36小時。熱處理手段可列舉例如熱處理爐或烤箱等，但是無特別限定。又，接合體之溫度可為例如使用附於熱處理裝置內之熱電偶(thermocouple)等，測量爐或烤箱內之環境溫度的溫度。藉由將具備保護晶圓之狀態的接合體以80℃以上的低溫長時間熱處理，可提高支撐晶圓與氧化物單結晶晶圓之貼合界面的接合力，以及可使離子注入層脆化、剝離。
如以上所得在支撐晶圓上具備氧化物單結晶薄膜的複合晶圓係冷卻至室溫附近(包含室溫)之溫度，例如10~50℃為佳。例如可將複合晶圓靜置於調節為25℃的室內形成所期望的溫度。例如將保護晶圓固定於接合體之支撐晶圓側之表面後，進行熱處理所得之複合晶圓在冷卻後除去保護晶圓為佳。除去保護晶圓的方法，無特別限定者，也可以物理或化學方式除去。例如將保護晶圓以兩面膠帶固定的情形，在保護晶圓與複合晶圓之間置入切割刀，與兩面膠帶同時，可將保護晶圓自複合晶圓上除去。又，例如將保護晶圓以黏著劑固定的情形，使由保護晶圓至具備複合晶圓之保護晶圓之面為止的部分浸漬於甲苯等之溶劑等中，可藉由溶解黏著劑使保護晶圓由複合晶圓上除去。
藉由使用以上的手法，可得到具備支撐晶圓及支撐晶圓上之鉭酸鋰薄膜或鈮酸鋰薄膜的氧化物單結晶薄膜的複合晶圓。所得之複合晶圓之氧化物單結晶薄膜的厚度係對應於氫離子注入時之氫離子之注入深度，較佳為100~1000nm，必要時可研磨其表面。
本發明之複合晶圓之製造步驟無特別限定者，其一態樣如圖1所示。由氧化物單結晶晶圓11之表面注入氫離子12，在氧化物單結晶晶圓11之內部形成離子注入層13(步驟a)。對於氧化物單結晶晶圓11之離子注入後的表面11s及與氧化物單結晶晶圓貼合之支撐晶圓14之表面14s之兩方，照射離子束15施予表面活性化 處理(步驟b)。施予表面活性化處理後，貼合氧化物單結晶晶圓之離子注入後的表面11s及支撐晶圓之表面14s，得到接合體16(步驟c)。所得之接合體16之氧化物單結晶晶圓側的表面16s具備保護晶圓20(步驟d)。將具備保護晶圓20之接合體16以80℃以上的溫度進行熱處理，使離子注入層13脆化，沿著脆化後的離子注入層13b，將氧化物單結晶晶圓之一部分11b剝離，藉由將氧化物單結晶薄膜11a轉印至支撐晶圓14上，可得到複合晶圓18(步驟e)。或無圖示，在步驟d中，可在接合體之支撐晶圓側的表面具備保護晶圓，也可在接合體之氧化物單結晶晶圓側的表面及支撐晶圓側之表面之兩方具備保護晶圓。
[實施例] <實施例1>
使用作為支撐晶圓之直徑100mm、厚度0.35mm的藍寶石晶圓。使用作為氧化物單結晶晶圓之直徑100mm、厚度0.35mm的鉭酸鋰晶圓。藍寶石晶圓及鉭酸鋰晶圓之相互貼合用之面的表面粗糙度RMS為1.0nm以下。
首先，由鉭酸鋰晶圓之表面使用氫原子離子，以注入量8.0×1016atom/cm2、加速電壓100KeV的條件下，在深度650nm進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層。其次，在離子注入後之鉭酸鋰晶圓的表面及欲與 鉭酸鋰晶圓貼合之藍寶石晶圓的表面，在7×10-6Pa下，使用真空離子束裝置，以Ar作為離子源，施予真空離子束處理，進行表面活性化。其次，在室溫(25℃)下貼合表面活性化後的藍寶石晶圓及鉭酸鋰晶圓的表面，得到接合體。其次，使用作為保護晶圓之直徑100mm、厚度0.35mm的矽晶圓，在接合體之藍寶石晶圓側之表面及鉭酸鋰晶圓側之表面兩方，使用兩面膠帶各自固定。其次，具備保護晶圓之接合體分別加熱成為80、90、100、110、125或150℃，在各溫度下進行加熱處理48小時，沿著離子注入層剝離，得到將鉭酸鋰薄膜轉印至藍寶石晶圓上的複合晶圓。又，加熱手段使用熱處理烤箱，以熱電偶測量烤箱內之環境溫度，作為接合體的溫度。將所得之複合晶圓靜置下降至室溫為止，然後，使用甲苯溶液，得到除去保護晶圓後的複合晶圓。所得之複合晶圓之外觀檢查的結果如表1所示。又，外觀檢查係以目視進行，薄膜之轉印可在晶圓全面者為○，薄膜之轉印一部分不良者為△，無法薄膜轉印者或薄膜產生龜裂者為×。
<比較例1>
除了將接合體以70℃加熱處理48小時外，與實施例1同樣實施。所得之複合晶圓之外觀檢查的結果如表1所示。
<比較例2>
除了將接合體以175℃加熱處理48小時外，與實施例1同樣實施。所得之複合晶圓之外觀檢查的結果如表1所示。
<實施例2>
除了使用作為支撐晶圓之直徑100mm、厚度0.35mm的矽晶圓，接合體分別加熱成為80、90、100、110或125℃，在各溫度下進行加熱處理48小時外，與實施例1同樣實施。又，矽晶圓及鉭酸鋰晶圓之相互貼合用之面的表面粗糙度RMS為1.0nm以下。所得之複合晶圓之外觀檢查結果如表1所示。
<比較例3>
除了將接合體以70℃加熱處理48小時外，與實施例2同樣實施。所得之複合晶圓之外觀檢查的結果如表1所示。
<比較例4>
除了將接合體以150℃加熱處理48小時外，與實施例2同樣實施。所得之複合晶圓之外觀檢查的結果如表1所示。
<實施例3>
除了使用作為支撐晶圓之直徑100mm、厚度0.35mm 的矽晶圓上附有100nm之氧化膜的矽晶圓，接合體分別加熱成為80、90、100、110或125℃，在各溫度下進行加熱處理48小時外，與實施例1同樣進行。又，附氧化膜之矽晶圓及鉭酸鋰晶圓之相互貼合用之面之表面粗糙度RMS為1.0nm以下。所得之複合晶圓之外觀檢查的結果如表1所示。又，附氧化膜之矽晶圓係藉由預先將矽晶圓以1100℃加熱1小時左右，作為使100nm之熱氧化膜於矽晶圓上成長的矽晶圓。
<比較例5>
除了將接合體以70℃加熱處理48小時外，與實施例3同樣實施。所得之複合晶圓之外觀檢查的結果如表1所示。
<比較例6>
除了將接合體以150℃加熱處理48小時外，與實施例3同樣實施。所得之複合晶圓之外觀檢查的結果如表1所示。
<實施例4>
使用作為支撐晶圓之直徑100mm、厚度0.35mm的玻璃晶圓，接合體分別加熱成為80、90、100、或110℃，在各溫度下進行加熱處理48小時外，與實施例1同樣進行。又，玻璃晶圓及鉭酸鋰晶圓之相互貼合用之面之表面 粗糙度RMS為1.0nm以下。所得之複合晶圓之外觀檢查的結果如表1所示。
<比較例7>
除了將接合體以70℃加熱處理48小時外，與實施例4同樣實施。所得之複合晶圓之外觀檢查的結果如表1所示。
<比較例8>
除了將接合體以125℃加熱處理48小時外，與實施例4同樣實施。所得之複合晶圓之外觀檢查的結果如表1所示。
Figure 105117211-A0202-12-0019-1
如表1所示，對於將支撐晶圓設為藍寶石，熱處理溫度設為80~150℃的樣品，將支撐晶圓設為矽，熱處理溫度設為80~125℃的樣品，將支撐晶圓設為附氧化膜之矽，熱處理溫度設為80~125℃的樣品及將支撐晶圓設為玻璃，熱處理溫度設為80~110℃的樣品，確認鉭酸鋰薄膜被轉印至支撐晶圓上之全面。任一之支撐晶圓，在熱處理溫度設為70℃的情形，均未產生在離子注入層之剝離，而在貼合之兩晶圓的界面產生剝離。又，對於將支撐晶圓設為藍寶石，熱處理溫度設為175℃的樣品，將支撐晶圓設為矽或附氧化膜之矽，熱處理溫度設為150℃的樣品及將支撐晶圓設為玻璃，熱處理溫度設為125℃的樣品，在支撐晶圓與氧化物單結晶晶圓之貼合界面，氧化物單結晶晶圓產生粉碎無法轉印。
又，使用作為氧化物單結晶晶圓之鈮酸鋰晶圓，進行與實施例1~4同樣的實驗，但是得到與表1相同結果。又，表面活性化處理以臭氧水處理、UV臭氧處理、電漿處理取代真空離子束處理的情形，結果也完全相同。又，將保護晶圓以黏著劑固定時的結果也完全相同，保護晶圓的固定方法無特別影響。
<實施例5>
除了使用作為保護晶圓之直徑100mm、厚度0.35mm的玻璃晶圓外，與實施例1同樣進行。所得之複合晶圓之外觀檢查結果如表2所示。
<比較例9>
除了將接合體以70℃加熱處理48小時外，與實施例5同樣實施。所得之複合晶圓之外觀檢查的結果如表2所示。
<比較例10>
除了將接合體以175℃加熱處理48小時外，與實施例5同樣實施。所得之複合晶圓之外觀檢查的結果如表2所示。
<實施例6>
除了使用作為保護晶圓之直徑100mm、厚度0.35mm的玻璃晶圓外，與實施例2同樣進行。所得之複合晶圓之外觀檢查結果如表2所示。
<比較例11>
除了將接合體以70℃加熱處理48小時外，與實施例6同樣實施。所得之複合晶圓之外觀檢查的結果如表2所示。
<比較例12>
除了將接合體以150℃加熱處理48小時外，與實施例6同樣實施。所得之複合晶圓之外觀檢查的結果如表2 所示。
<實施例7>
除了使用作為保護晶圓之直徑100mm、厚度0.35mm的玻璃晶圓外，與實施例3同樣進行。所得之複合晶圓之外觀檢查結果如表2所示。
<比較例13>
除了將接合體以70℃加熱處理48小時外，與實施例7同樣實施。所得之複合晶圓之外觀檢查的結果如表2所示。
<比較例14>
除了將接合體以150℃加熱處理48小時外，與實施例7同樣實施。所得之複合晶圓之外觀檢查的結果如表2所示。
<實施例8>
除了使用作為保護晶圓之直徑100mm、厚度0.35mm的玻璃晶圓外，與實施例4同樣進行。所得之複合晶圓之外觀檢查結果如表2所示。
<比較例15>
除了將接合體以70℃加熱處理48小時外，與實施例 8同樣實施。所得之複合晶圓之外觀檢查的結果如表2所示。
<比較例16>
除了將接合體以125℃加熱處理48小時外，與實施例8同樣實施。所得之複合晶圓之外觀檢查的結果如表2所示。
Figure 105117211-A0202-12-0023-2
如表2所示，對於將支撐晶圓設為藍寶石，熱處理溫度設為80~150℃的樣品，將支撐晶圓設為矽，熱處理溫度設為80~125℃的樣品，將支撐晶圓設為附氧化膜之矽，熱處理溫度設為80~125℃的樣品及將支撐晶圓設為玻璃，熱處理溫度設為80~110℃的樣品，確認鉭 酸鋰薄膜被轉印至支撐晶圓上之全面。任一之支撐晶圓，在熱處理溫度設為70℃的情形，均未產生在離子注入層之剝離，而在貼合之兩晶圓的界面產生剝離。又，對於將支撐晶圓設為藍寶石，熱處理溫度設為175℃的樣品，將支撐晶圓設為矽或附氧化膜之矽，熱處理溫度設為150℃的樣品及將支撐晶圓設為玻璃，熱處理溫度設為125℃的樣品，在支撐晶圓與氧化物單結晶晶圓之貼合界面，氧化物單結晶晶圓產生粉碎無法轉印。
又，使用作為氧化物單結晶晶圓之鈮酸鋰晶圓，進行與實施例5~8同樣的實驗，但是得到與表2相同結果。又，表面活性化處理以臭氧水處理、UV臭氧處理、電漿處理取代真空離子束處理的情形，結果也完全相同。又，將保護晶圓以黏著劑固定時的結果也完全相同，保護晶圓的固定方法無特別影響。
<實施例9>
除了由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量5.0×1016、7.5×1016、10×1016、12.5×1016、15×1016、17.5×1016、20×1016、22.5×1016、25×1016或27.5×1016atom/cm2、加速電壓100KeV的條件下，在深度650nm各自進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層及將具備保護晶圓之接合體以110℃進行加熱處理48小時外，與實施例1同樣實施。
<比較例17>
除了由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量4.0×1016atom/cm2、加速電壓100KeV的條件下進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層外，與實施例9同樣實施。
<參考例1>
使用作為氧化物單結晶晶圓之直徑100mm、厚度0.35mm的鉭酸鋰晶圓。鉭酸鋰晶圓之相互貼合用之面之表面粗糙度RMS為1.0nm以下。由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量30×1016atom/cm2、加速電壓100KeV的條件下，在深度650nm進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層。結果貼合前之鉭酸鋰晶圓的表面上觀察到凹凸，因無法成為貼合時所期望之表面粗糙度，故未進行貼合。鉭酸鋰晶圓之表面上的凹凸係因注入的氫未完全固溶，而在內部發泡所產生的。
<實施例10>
除了由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量5.0×1016、7.5×1016、10×1016、12.5×1016、15×1016、17.5×1016、20×1016、22.5×1016、25×1016或27.5×1016atom/cm2、加速電壓100KeV的條件下，在深度650nm各自進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層及將具備保護晶圓之接合體以110℃進行加熱處理48小時 外，與實施例2同樣實施。
<比較例18>
除了由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量4.0×1016atom/cm2、加速電壓100KeV的條件下進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層外，與實施例10同樣實施。
<實施例11>
除了由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量5.0×1016、7.5×1016、10×1016、12.5×1016、15×1016、17.5×1016、20×1016、22.5×1016、25×1016或27.5×1016atom/cm2、加速電壓100KeV的條件下，在深度650nm各自進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層及將具備保護晶圓之接合體以110℃進行加熱處理48小時外，與實施例3同樣實施。
<比較例19>
除了由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量4.0×1016atom/cm2、加速電壓100KeV的條件下進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層外，與實施例11同樣實施。
<實施例12>
除了由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量5.0×1016、7.5×1016、10×1016、12.5×1016、15×1016、17.5×1016、20×1016、22.5×1016、25×1016或27.5×1016atom/cm2、加速電壓100KeV的條件下，在深度650nm各自進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層及將具備保護晶圓之接合體以110℃進行加熱處理48小時外，與實施例4同樣實施。
<比較例20>
除了由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量4.0×1016atom/cm2、加速電壓100KeV的條件下進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層外，與實施例12同樣實施。
將氫原子離子注入量設為5.0×1016~27.5×1016atom/cm2之實施例9~12的情形，即使使用任一之支撐晶圓的情形，也確認鉭酸鋰薄膜被轉印至支撐晶圓上的全面。此外，將氫原子離子注入量設為4.0×1016atom/cm2之比較例17~20的情形，即使使用任一之支撐晶圓的情形，在鉭酸鋰晶圓之離子注入層也未產生剝離。此乃是離子注入量不足，其後的步驟未達到脆化的緣故。
又，實施例9~12雖使用氫原子離子，但是使用氫分子離子，即使其注入量設為氫原子離子之注入量之一半，也可得到同樣的結果。又，即使使用作為氧化物單結晶晶 圓之鈮酸鋰晶圓，也可得到與實施例9~12相同的結果。
<實施例13>
除了鉭酸鋰晶圓及藍寶石晶圓各自準備10片，由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量9.0×1016atom/cm2、加速電壓100KeV的條件下，在深度650nm進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層及在接合體之藍寶石晶圓側之表面及鉭酸鋰晶圓側之表面之兩方，將矽晶圓之具備保護晶圓之接合體以110℃進行加熱處理48小時外，與實施例1同樣實施，製作10片複合晶圓。製作後之複合晶圓之中，藍寶石晶圓上之全面可轉印鉭酸鋰薄膜的機率(probability)(%)作為良率，如表3所示。
<實施例14>
除了僅在接合體之鉭酸鋰晶圓側之表面具備保護晶圓外，與實施例13同樣實施。製作後之複合晶圓的良率如表3所示。
<實施例15>
除了僅在接合體之藍寶石晶圓側的表面具備保護晶圓外，與實施例13同樣實施。製作後之複合晶圓的良率如表3所示。
<比較例21>
除了不具備保護晶圓，將接合體進行熱處理外，與實施例13同樣實施。製作後之複合晶圓的良率如表3、表4及表5所示。
<實施例16>
除了鉭酸鋰晶圓及矽晶圓各自準備10片，由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量9.0×1016atom/cm2、加速電壓100KeV的條件下，在深度650nm進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層及在接合體之矽晶圓側之表面及鉭酸鋰晶圓側之表面之兩方，將矽晶圓之具備保護晶圓之接合體以110℃進行加熱處理48小時外，與實施例2同樣實施，製作10片複合晶圓。製作後之複合晶圓之中，矽晶圓上之全面可轉印鉭酸鋰薄膜的機率(%)作為良率，如表3所示。
<實施例17>
除了僅在接合體之鉭酸鋰晶圓側之表面具備保護晶圓外，與實施例16同樣實施。製作後之複合晶圓的良率如表3所示。
<實施例18>
除了僅在接合體之矽晶圓側的表面具備保護晶圓外，與實施例16同樣實施。製作後之複合晶圓的良率如表3 所示。
<比較例22>
除了不具備保護晶圓，將接合體進行熱處理外，與實施例16同樣實施。製作後之複合晶圓的良率如表3、表4及表5所示。
<實施例19>
除了鉭酸鋰晶圓及附氧化膜之矽晶圓各自準備10片，由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量9.0×1016atom/cm2、加速電壓100KeV的條件下，在深度650nm進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層及在接合體之附氧化膜之矽晶圓側之表面及鉭酸鋰晶圓側之表面之兩方，將矽晶圓之具備保護晶圓之接合體以110℃進行加熱處理48小時外，與實施例3同樣實施，製作10片複合晶圓。製作後之複合晶圓之中，附氧化膜之矽晶圓上之全面可轉印鉭酸鋰薄膜的機率(%)作為良率，如表3所示。
<實施例20>
除了僅在接合體之鉭酸鋰晶圓側之表面具備保護晶圓外，與實施例19同樣實施。製作後之複合晶圓的良率如表3所示。
<實施例21>
除了僅在接合體之附氧化膜之矽晶圓側的表面具備保護晶圓外，與實施例19同樣實施。製作後之複合晶圓的良率如表3所示。
<比較例23>
除了不具備保護晶圓，將接合體進行熱處理外，與實施例19同樣實施。製作後之複合晶圓的良率如表3、表4及表5所示。
<實施例22>
除了鉭酸鋰晶圓及玻璃晶圓各自準備10片，由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量9.0×1016atom/cm2、加速電壓100KeV的條件下，在深度650nm進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層及在接合體之玻璃晶圓側之表面及鉭酸鋰晶圓側之表面之兩方，將矽晶圓之具備保護晶圓之接合體以110℃進行加熱處理48小時外，與實施例4同樣實施，製作10片複合晶圓。製作後之複合晶圓之中，玻璃晶圓上之全面可轉印鉭酸鋰薄膜的機率(%)作為良率，如表3所示。
<實施例23>
除了僅在接合體之鉭酸鋰晶圓側之表面具備保護晶圓外，與實施例22同樣實施。製作後之複合晶圓的良率如 表3所示。
<實施例24>
除了僅在接合體之玻璃晶圓側的表面具備保護晶圓外，與實施例22同樣實施。製作後之複合晶圓的良率如表3所示。
<比較例24>
除了不具備保護晶圓，將接合體進行熱處理外，與實施例22同樣實施。製作後之複合晶圓的良率如表3、表4及表5所示。
Figure 105117211-A0202-12-0032-3
如表3所示，相較於接合體之單側，在兩側具備有保護晶圓者，全面轉印之良率較佳。又，於接合體之單側具備有保護晶圓的情形，相較於支撐晶圓側，在鉭酸鋰晶圓側具備者，全面轉印之良率較佳。此乃是推測因鉭酸鋰為硬且脆的材料，故具備保護晶圓的效果變得顯著。又，僅在支撐晶圓側具備的情形，相較於無保護晶圓的情形，確認有良率大幅改善。使用作為氧化物單結晶晶圓之鈮酸鋰晶圓，進行與實施例13~24同樣的實驗，但是得到與表3相同結果。又，表面活性化處理以臭氧水處理、UV臭氧處理、電漿處理取代真空離子束處理的情形，結果完全相同。
<實施例25>
除了鉭酸鋰晶圓及藍寶石晶圓各自準備10片，由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量9.0×1016atom/cm2、加速電壓100KeV的條件下，在深度650nm進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層及在接合體之藍寶石晶圓側之表面及鉭酸鋰晶圓側之表面之兩方，將玻璃晶圓之具備保護晶圓之接合體以110℃進行加熱處理48小時外，與實施例5同樣實施，製作10片複合晶圓。製作後之複合晶圓之中，藍寶石晶圓上之全面可轉印鉭酸鋰薄膜的機率(%)作為良率，如表4所示。
<實施例26>
除了僅在接合體之鉭酸鋰晶圓側之表面具備保護晶圓外，與實施例25同樣實施。製作後之複合晶圓的良率如表4所示。
<實施例27>
除了僅在接合體之藍寶石晶圓側的表面具備保護晶圓外，與實施例25同樣實施。製作後之複合晶圓的良率如表4所示。
<實施例28>
除了鉭酸鋰晶圓及矽晶圓各自準備10片，由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量9.0×1016atom/cm2、加速電壓100KeV的條件下，在深度650nm進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層及在接合體之矽晶圓側之表面及鉭酸鋰晶圓側之表面之兩方，將玻璃晶圓之具備保護晶圓之接合體以110℃進行加熱處理48小時外，與實施例6同樣實施，製作10片複合晶圓。製作後之複合晶圓之中，矽晶圓上之全面可轉印鉭酸鋰薄膜的機率(%)作為良率，如表4所示。
<實施例29>
除了僅在接合體之鉭酸鋰晶圓側之表面具備保護晶圓外，與實施例28同樣實施。製作後之複合晶圓的良率如表4所示。
<實施例30>
除了僅在接合體之矽晶圓側的表面具備保護晶圓外，與實施例28同樣實施。製作後之複合晶圓的良率如表4所示。
<實施例31>
除了鉭酸鋰晶圓及附氧化膜之矽晶圓各自準備10片，由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量9.0×1016atom/cm2、加速電壓100KeV的條件下，在深度650nm進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層及在接合體之附氧化膜之矽晶圓側之表面及鉭酸鋰晶圓側之表面之兩方，將玻璃晶圓之具備保護晶圓之接合體以110℃進行加熱處理48小時外，與實施例7同樣實施，製作10片複合晶圓。製作後之複合晶圓之中，附氧化膜之矽晶圓上之全面可轉印鉭酸鋰薄膜的機率(%)作為良率，如表4所示。
<實施例32>
除了僅在接合體之鉭酸鋰晶圓側之表面具備保護晶圓外，與實施例31同樣實施。製作後之複合晶圓的良率如表4所示。
<實施例33>
除了僅在接合體之附氧化膜之矽晶圓側的表面具備保護晶圓外，與實施例31同樣實施。製作後之複合晶圓的良率如表4所示。
<實施例34>
除了鉭酸鋰晶圓及玻璃晶圓各自準備10片，由鉭酸鋰晶圓之表面，使用氫原子離子，在注入量9.0×1016atom/cm2、加速電壓100KeV的條件下，在深度650nm進行離子注入，在鉭酸鋰晶圓之內部形成離子注入層及在接合體之玻璃晶圓側之表面及鉭酸鋰晶圓側之表面之兩方，將玻璃晶圓之具備保護晶圓之接合體以110℃進行加熱處理48小時外，與實施例8同樣實施，製作10片複合晶圓。製作後之複合晶圓之中，玻璃晶圓上之全面可轉印鉭酸鋰薄膜的機率(%)作為良率，如表4所示。
<實施例35>
除了僅在接合體之鉭酸鋰晶圓側之表面具備保護晶圓外，與實施例34同樣實施。製作後之複合晶圓的良率如表4所示。
<實施例36>
除了僅在接合體之玻璃晶圓側的表面具備保護晶圓外，與實施例34同樣實施。製作後之複合晶圓的良率如表4所示。
Figure 105117211-A0202-12-0037-4
如表4所示，相較於接合體之單側，在兩側具備有保護晶圓者，全面轉印之良率較佳。又，於接合體之單側具備有保護晶圓的情形，相較於支撐晶圓側，在鉭酸鋰晶圓側具備者，全面轉印之良率較佳。此乃是推測因鉭酸鋰為硬且脆的材料，故具備保護晶圓的效果變得顯著。又，僅在支撐晶圓側具備的情形，相較於無保護晶圓的情形，確認有良率大幅改善。使用作為氧化物單結晶晶圓之鈮酸鋰晶圓，進行與實施例25~36同樣的實驗，但是得到與表4相同結果。又，表面活性化處理以臭氧水處理、UV臭氧處理、電漿處理取代真空離子束處理的情形，結果完全相同。
<實施例37>
除了使用作為保護晶圓之直徑100mm、厚度0.35mm的藍寶石晶圓，在接合體之藍寶石晶圓側之表面及鉭酸鋰晶圓側之表面兩方，使用兩面膠帶各自固定外，與實施例13同樣實施，製作10片複合晶圓。製作後之複合晶圓之中，藍寶石晶圓上之全面可轉印鉭酸鋰薄膜的機率(%)作為良率，如表5所示。
<實施例38>
除了僅在接合體之鉭酸鋰晶圓側之表面具備保護晶圓外，與實施例37同樣實施。製作後之複合晶圓的良率如表5所示。
<實施例39>
除了僅在接合體之藍寶石晶圓側之表面具備保護晶圓外，與實施例37同樣實施。製作後之複合晶圓的良率如表5所示。
<實施例40>
除了使用作為保護晶圓之直徑100mm、厚度0.35mm的藍寶石晶圓，在接合體之藍寶石晶圓側之表面及鉭酸鋰晶圓側之表面兩方，使用兩面膠帶各自固定外，與實施例16同樣實施，製作10片複合晶圓。製作後之複合晶圓之 中，矽晶圓上之全面可轉印鉭酸鋰薄膜的機率(%)作為良率，如表5所示。
<實施例41>
除了僅在接合體之鉭酸鋰晶圓側之表面具備保護晶圓外，與實施例40同樣實施。製作後之複合晶圓的良率如表5所示。
<實施例42>
除了僅在接合體之矽晶圓側之表面具備保護晶圓外，與實施例40同樣實施。製作後之複合晶圓的良率如表5所示。
<實施例43>
除了使用作為保護晶圓之直徑100mm、厚度0.35mm的藍寶石晶圓，在接合體之藍寶石晶圓側之表面及鉭酸鋰晶圓側之表面兩方，使用兩面膠帶各自固定外，與實施例19同樣實施，製作10片複合晶圓。製作後之複合晶圓之中，附氧化膜之矽晶圓上之全面可轉印鉭酸鋰薄膜的機率(%)作為良率，如表5所示。
<實施例44>
除了僅在接合體之鉭酸鋰晶圓側之表面具備保護晶圓外，與實施例43同樣實施。製作後之複合晶圓的良率如 表5所示。
<實施例45>
除了僅在接合體之附氧化膜之矽晶圓側之表面具備保護晶圓外，與實施例43同樣實施。製作後之複合晶圓的良率如表5所示。
<實施例46>
除了使用作為保護晶圓之直徑100mm、厚度0.35mm的藍寶石晶圓，在接合體之藍寶石晶圓側之表面及鉭酸鋰晶圓側之表面兩方，使用兩面膠帶各自固定外，與實施例22同樣實施，製作10片複合晶圓。製作後之複合晶圓之中，玻璃晶圓上之全面可轉印鉭酸鋰薄膜的機率(%)作為良率，如表5所示。
<實施例47>
除了僅在接合體之鉭酸鋰晶圓側之表面具備保護晶圓外，與實施例46同樣實施。製作後之複合晶圓的良率如表5所示。
<實施例48>
除了僅在接合體之玻璃晶圓側之表面具備保護晶圓外，與實施例46同樣實施。製作後之複合晶圓的良率如表5所示。
Figure 105117211-A0202-12-0041-5
如表5所示，相較於接合體之單側，在兩側具備有保護晶圓者，全面轉印之良率較佳。又，於接合體之單側具備有保護晶圓的情形，相較於支撐晶圓側，在鉭酸鋰晶圓側具備者，全面轉印之良率較佳。此乃是推測因鉭酸鋰為硬且脆的材料，故具備保護晶圓的效果變得顯著。又，僅在支撐晶圓側具備的情形，相較於無保護晶圓的情形，確認有良率大幅改善。使用作為氧化物單結晶晶圓之鈮酸鋰晶圓，進行與實施例37~48同樣的實驗，但是得到與表5相同結果。又，表面活性化處理以臭氧水處理、UV臭氧處理、電漿處理取代真空離子束處理的情形，結果完全相同。

Claims (5)

  1. 一種在支撐晶圓上具備氧化物單結晶薄膜之複合晶圓之製造方法，其係至少含有以下步驟：由鉭酸鋰晶圓或鈮酸鋰晶圓之氧化物單結晶晶圓的表面注入氫原子離子或氫分子離子，在前述氧化物單結晶晶圓之內部形成離子注入層的步驟，在前述氧化物單結晶晶圓之離子注入後的表面及欲與前述氧化物單結晶晶圓貼合之支撐晶圓之表面之至少一者，施予表面活性化處理的步驟，施予前述表面活性化處理後，貼合前述氧化物單結晶晶圓之離子注入後的表面與前述支撐晶圓的表面，得到接合體的步驟，在前述接合體之至少一者的表面，具備具有比前述氧化物單結晶晶圓小之熱膨脹係數之保護晶圓的步驟，將前述具備保護晶圓之接合體以80℃以上的溫度進行熱處理的步驟，且沿著前述離子注入層剝離，得到被轉印至前述支撐晶圓上之氧化物單結晶薄膜的步驟，前述氫原子離子之注入量為5.0×1016atom/cm2~2.75×1017atom/cm2，前述氫分子離子之注入量為2.5×1016atoms/cm2~1.37×1017atoms/cm2，前述支撐晶圓為藍寶石、矽、附氧化膜之矽及玻璃所成晶圓群中選擇的一種晶圓，前述80℃以上的溫度，在前述支撐晶圓為藍寶石晶圓時為80~150℃，在前述支撐晶圓為矽晶圓或附氧化膜 之矽晶圓時為80~125℃，在前述支撐晶圓為玻璃晶圓時為80~110℃。
  2. 如申請專利範圍第1項之複合晶圓之製造方法，其中前述保護晶圓被兩面膠帶或黏著劑固定。
  3. 如申請專利範圍第1項之複合晶圓之製造方法，其中前述表面活性化處理為選自臭氧水處理、UV臭氧處理、離子束處理及電漿處理。
  4. 如申請專利範圍第1~3項中任一項之複合晶圓之製造方法，其中前述保護晶圓為藍寶石、矽及玻璃所成晶圓群中選擇的一種晶圓。
  5. 一種複合晶圓，其係藉由如申請專利範圍第1~4項中任一項之複合晶圓之製造方法所得，具備支撐晶圓及前述支撐晶圓上之鉭酸鋰薄膜或鈮酸鋰薄膜的氧化物單結晶薄膜。
TW105117211A 2015-06-02 2016-06-01 具備氧化物單結晶薄膜之複合晶圓之製造方法 TWI684200B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-112334 2015-06-02
JP2015112334A JP6396854B2 (ja) 2015-06-02 2015-06-02 酸化物単結晶薄膜を備えた複合ウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201724173A TW201724173A (zh) 2017-07-01
TWI684200B true TWI684200B (zh) 2020-02-01

Family

ID=57442016

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105117211A TWI684200B (zh) 2015-06-02 2016-06-01 具備氧化物單結晶薄膜之複合晶圓之製造方法

Country Status (7)

Country Link
US (1) US10727396B2 (zh)
EP (1) EP3306645B1 (zh)
JP (1) JP6396854B2 (zh)
KR (1) KR102554057B1 (zh)
CN (1) CN107636802B (zh)
TW (1) TWI684200B (zh)
WO (1) WO2016194978A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110838463A (zh) * 2018-08-17 2020-02-25 胡兵 一种半导体衬底、将衬底层与其上功能层分离的方法
FR3068508B1 (fr) 2017-06-30 2019-07-26 Soitec Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents
WO2019244471A1 (ja) * 2018-06-22 2019-12-26 日本碍子株式会社 接合体および弾性波素子
KR101969679B1 (ko) * 2018-07-27 2019-04-16 한양대학교 산학협력단 Soi 웨이퍼와 열처리 공정을 이용한 박막 형성 및 전사 방법
CN109818590B (zh) * 2019-03-13 2021-12-03 电子科技大学 具有应力缓冲层的单晶薄膜制备方法、单晶薄膜及谐振器
CN111799215B (zh) * 2020-06-29 2021-05-11 中国科学院上海微系统与信息技术研究所 一种降低异质结构薄膜退火热应力的方法
CN113394338A (zh) * 2021-04-28 2021-09-14 上海新硅聚合半导体有限公司 一种异质单晶薄膜的制备方法及异质单晶薄膜
WO2023179898A1 (en) * 2022-03-23 2023-09-28 CZIGLER, Zoltan Method of forming a composite substrate
KR20240024555A (ko) 2022-08-17 2024-02-26 국방과학연구소 단결정 산화물 박막의 전사 방법 및 이의 응용
TWI818806B (zh) * 2022-11-18 2023-10-11 力晶積成電子製造股份有限公司 晶圓接合方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200705525A (en) * 2005-07-22 2007-02-01 Sino American Silicon Prod Inc Method of manufacturing composite wafer sructure
TW200908214A (en) * 2007-07-04 2009-02-16 Semiconductor Energy Lab Manufacturing method of SOI substrate and manufacturing method of semiconductor device
TW200943478A (en) * 2007-11-01 2009-10-16 Semiconductor Energy Lab Method for manufacturing SOI substrate and semiconductor device
TW201244197A (en) * 2010-12-10 2012-11-01 Commissariat Energie Atomique Process for fabricating an acoustic wave resonator comprising a suspended membrane
TW201515146A (zh) * 2007-04-20 2015-04-16 Semiconductor Energy Lab 用以生產ｓｏｉ基板及半導體裝置的方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604599B2 (ja) 1976-03-17 1985-02-05 株式会社東芝 タンタル酸リチウム単結晶の製造方法
US5668057A (en) 1991-03-13 1997-09-16 Matsushita Electric Industrial Co., Ltd. Methods of manufacture for electronic components having high-frequency elements
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
CA2133300C (en) 1993-11-01 1999-04-27 Hirotoshi Nagata Optical waveguide device
EP0742598B1 (en) 1995-05-08 2000-08-02 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a composite substrate and a piezoelectric device using the substrate
US6319430B1 (en) 1997-07-25 2001-11-20 Crystal Technology, Inc. Preconditioned crystals of lithium niobate and lithium tantalate and method of preparing the same
US6540827B1 (en) 1998-02-17 2003-04-01 Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
JP2000269779A (ja) 1999-03-18 2000-09-29 Shin Etsu Chem Co Ltd 弾性表面波又は疑似弾性表面波デバイス用圧電性単結晶ウェーハ及びその製造方法
JP4708577B2 (ja) 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002353082A (ja) 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2003095798A (ja) 2001-09-27 2003-04-03 Hoya Corp 単結晶基板の製造方法
US6803028B2 (en) 2002-04-08 2004-10-12 Corning Incorporated Method of making stoichiometric lithium niobate
WO2004079061A1 (ja) 2003-03-06 2004-09-16 Shin-Etsu Chemical Co., Ltd. タンタル酸リチウム結晶の製造方法
US7374612B2 (en) 2003-09-26 2008-05-20 Shin-Etsu Chemical Co., Ltd. Method of producing single-polarized lithium tantalate crystal and single-polarized lithium tantalate crystal
JP5064695B2 (ja) * 2006-02-16 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
WO2009081651A1 (ja) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. 複合圧電基板の製造方法
JP4743258B2 (ja) * 2008-10-31 2011-08-10 株式会社村田製作所 圧電デバイスの製造方法
JP5455595B2 (ja) 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP5643509B2 (ja) 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
FR2961719B1 (fr) * 2010-06-24 2013-09-27 Soitec Silicon On Insulator Procede de traitement d'une piece en un materiau compose
US20120247686A1 (en) 2011-03-28 2012-10-04 Memc Electronic Materials, Inc. Systems and Methods For Ultrasonically Cleaving A Bonded Wafer Pair
JP2013149853A (ja) 2012-01-20 2013-08-01 Shin Etsu Chem Co Ltd 薄膜付き基板の製造方法
EP2879176B1 (en) * 2012-07-25 2019-12-04 Shin-Etsu Chemical Co., Ltd. Method for producing hybrid substrates, and hybrid substrate
CN104078407B (zh) 2013-03-29 2018-12-04 济南晶正电子科技有限公司 薄膜和制造薄膜的方法
JP6049571B2 (ja) * 2013-08-28 2016-12-21 信越化学工業株式会社 窒化物半導体薄膜を備えた複合基板の製造方法
US10095057B2 (en) 2013-10-23 2018-10-09 Honeywell International Inc. Treatment and/or stabilizing gases in an optical gyro based on an inorganic waveguide

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200705525A (en) * 2005-07-22 2007-02-01 Sino American Silicon Prod Inc Method of manufacturing composite wafer sructure
TW201515146A (zh) * 2007-04-20 2015-04-16 Semiconductor Energy Lab 用以生產ｓｏｉ基板及半導體裝置的方法
TW200908214A (en) * 2007-07-04 2009-02-16 Semiconductor Energy Lab Manufacturing method of SOI substrate and manufacturing method of semiconductor device
TW200943478A (en) * 2007-11-01 2009-10-16 Semiconductor Energy Lab Method for manufacturing SOI substrate and semiconductor device
TW201244197A (en) * 2010-12-10 2012-11-01 Commissariat Energie Atomique Process for fabricating an acoustic wave resonator comprising a suspended membrane

Also Published As

Publication number Publication date
WO2016194978A1 (ja) 2016-12-08
EP3306645A4 (en) 2019-01-23
KR20180014702A (ko) 2018-02-09
CN107636802A (zh) 2018-01-26
JP6396854B2 (ja) 2018-09-26
CN107636802B (zh) 2021-07-06
US10727396B2 (en) 2020-07-28
KR102554057B1 (ko) 2023-07-10
JP2016225540A (ja) 2016-12-28
EP3306645A1 (en) 2018-04-11
TW201724173A (zh) 2017-07-01
US20180138395A1 (en) 2018-05-17
EP3306645B1 (en) 2020-01-08

Similar Documents

Publication Publication Date Title
TWI684200B (zh) 具備氧化物單結晶薄膜之複合晶圓之製造方法
TWI700729B (zh) 具備氧化物單結晶薄膜之複合晶圓之製造方法
TWI694497B (zh) 具備氧化物單結晶薄膜之複合晶圓之製造方法
KR102554056B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
WO2014017369A1 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
TW201804509A (zh) 具備氧化物單結晶薄膜的複合晶圓之製造方法
JP2010287817A (ja) Ｇｅ膜付きＳＯＩ基板の製造方法及びＧｅ膜付きＳＯＩ基板