CN107636802B - 具备氧化物单晶薄膜的复合晶片及其制造方法 - Google Patents

具备氧化物单晶薄膜的复合晶片及其制造方法 Download PDF

Info

Publication number
CN107636802B
CN107636802B CN201680033205.7A CN201680033205A CN107636802B CN 107636802 B CN107636802 B CN 107636802B CN 201680033205 A CN201680033205 A CN 201680033205A CN 107636802 B CN107636802 B CN 107636802B
Authority
CN
China
Prior art keywords
wafer
single crystal
oxide single
protective
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680033205.7A
Other languages
English (en)
Other versions
CN107636802A (zh
Inventor
秋山昌次
川合信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN107636802A publication Critical patent/CN107636802A/zh
Application granted granted Critical
Publication of CN107636802B publication Critical patent/CN107636802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种复合晶片及制造方法，复合晶片在支持晶片和氧化物单晶薄膜的贴合界面不易产生破裂或剥落，且在支持晶片上的整个面转印有作为钽酸锂或铌酸锂的氧化物单晶的薄膜。所述方法，其至少包括：在氧化物单晶晶片的内部形成离子注入层的工序；对氧化物单晶晶片的经离子注入的表面和支持晶片的表面中的至少一者实施表面活化处理的工序；将氧化物单晶晶片的经离子注入的表面和支持晶片的表面贴合而获得接合体的工序；在接合体的至少一个表面具备具有比氧化物单晶晶片小的热膨胀系数的保护晶片的工序；以及以80℃以上的温度对具备保护晶片的接合体进行热处理的工序，且沿着离子注入层剥离而获得被转印于支持晶片上的氧化物单晶薄膜的工序。

Description

具备氧化物单晶薄膜的复合晶片及其制造方法
技术领域
本发明涉及一种复合晶片的制造。更详细来说，涉及一种在支持晶片上具备氧化物单晶薄膜的复合晶片及其制造方法。
背景技术
近年来，在以智能手机为代表的小型通信设备的领域，通信量的急剧增大或多功能化正在进行。正对应通信量的增大来增加频带数，另一方面，要求小型通信设备不使其形状按比例扩大即实现多功能化。因此，小型通信设备中使用的各种零件必须进一步小型化、高性能化。
钽酸锂(Lithium Tantalate：LT)或铌酸锂(Lithium Niobate：LN)等氧化物单晶是一般的压电材料，被广泛用作表面声波(surface acoustic wave：SAW)元件的材料。在将氧化物单晶用于压电材料的情况下，由于表示电磁能转换为机械能的效率的机电耦合系数的值大，因此可实现宽频带化，但温度稳定性低，由于温度变化而导致可应对的频率发生偏移。对于温度的低稳定性是由氧化物单晶的热膨胀系数所引起。
作为提升将氧化物单晶用于压电材料的情况下的温度稳定性的方法，例如提出有：将具有比氧化物单晶小的热膨胀系数的材料、具体为蓝宝石晶片贴合于氧化物单晶晶片，并通过磨削等使氧化物单晶晶片侧薄化至数μm～数十μm，由此抑制氧化物单晶的热膨胀的影响(非专利文献1)。但是，此方法由于在贴合后对氧化物单晶晶片进行切削，因此导致将氧化物单晶晶片的大部分舍弃，材料的使用效率差。另外，由于用作氧化物单晶的钽酸锂或铌酸锂是昂贵的材料，因此也为了抑制生产成本，而期望在制品中的利用效率高且废弃的量少的方法。
绝缘体上硅(silicon on insulator，SOI)晶片的制造方法、例如智能剥离(Smart-Cut)法简单来说是如下方法：将支持晶片贴合于形成有氢离子层的硅晶片后，施加500℃左右的热处理，由此使离子注入层热剥离(专利文献1)。为了提高氧化物单晶晶片在制品中的利用效率，正尝试应用氧化物单晶晶片代替智能剥离法的硅晶片，在支持晶片上形成氧化物单晶的薄膜(非专利文献2、非专利文献3)。
非专利文献2报告有：在形成有离子注入层的钽酸锂晶片的表面形成厚度121nm的Cr的金属层，隔着金属层而与厚度数百nm的SiO2基板贴合，在200℃～500℃下进行热处理并在离子注入层使所述钽酸锂晶片剥离，隔着金属层将钽酸锂薄膜转印于SiO2基板上之后，将钽酸锂晶片贴合于SiO2基板的转印有钽酸锂薄膜的一面的相反侧，从而制作绝缘体上钽酸锂-金属(lithium-tantalate-metal-on-insulator，LTMOI)结构。另外，非专利文献3报告有：将硅晶片贴合于形成有离子注入层的钽酸锂晶片，在200℃下进行热处理并在离子注入层使所述钽酸锂晶片剥离，从而将钽酸锂薄膜热转印于硅晶片上。
现有技术文献
专利文献
专利文献1：日本专利第3048201号公报
非专利文献
非专利文献1：太阳诱电(TAIYO YUDEN)股份有限公司，“智能手机的射频(radiofrequency，RF)前端所使用的表面声波双工器(SAW-Duplexer)的温度补偿技术”，[在线(online)]，2012年11月8日，电波新闻高科技(Dempa Shimbun High-technology)，[2015年3月20日搜索]，互联网(统一资源定位器(Uniform Resource Locator，URL)：http：//www.yuden.co.jp/jp/product/tech/column/20121108.html)
非专利文献2：阿托兹(A Tauzin)等人，“利用智能剥离TM技术的金属电极上的3英寸单晶LiTaO3膜(3-inch single-crystal LiTaO3 films onto metallic electrodeusing Smart CutTM technology)”，电子快报(Electronics Letters)，2008年6月19日，第44卷，第13期，第822页
非专利文献3：刘威尔(Weill Liu)等人，“利用薄膜转移技术在硅基板上制作单晶LiTaO3膜(Fabrication of single-crystalline LiTaO3 film on silicon substrateusing thin film transfer technology)”，真空科学与技术杂志(J.Vac.Sci.Technol.)B26(1)，2008年1月/2月，第206页
发明内容
发明所要解决的问题
钽酸锂(LT)或铌酸锂(LN)等氧化物单晶硬且非常脆，另外，如图2所示，与硅、玻璃以及蓝宝石相比，热膨胀系数极其大。因此，氧化物单晶存在如下问题：若与硅、玻璃以及蓝宝石等不同种类的晶片贴合之后在高温下进行热处理，则由于两晶片的热膨胀系数之差而在所贴合的晶片之间发生剥落或破裂。例如，钽酸锂和一般被用作支持晶片的尤其是热膨胀系数大的蓝宝石之差如根据图2可确认那样，有7×10-6/K(＝7ppm/K)以上。
非专利文献2为如下报告：通过设为在钽酸锂的晶片和薄膜之间夹着金属层和SiO2基板的结构，可抑制在热处理时由热膨胀之差引起的晶片的剥落或破裂，从而实现钽酸锂薄膜的转印。但是，此方法中，由于将基底的基板设为与薄膜相同的钽酸锂，因此无法解决所述作为压电材料的课题即温度稳定性。另外，若不将热处理设为200℃以上，则无法转印薄膜。进而，由于是夹入金属层的结构，因此可应用的用途受到限制。另外，为了抑制晶片的破裂而必须超出需要地使用昂贵的钽酸锂，从而制造成本变高。
非专利文献3记载了在200℃～800℃下尝试热处理，但具体来说，作为使用智能剥离法将钽酸锂薄膜转印于硅晶片上的例子，仅为200℃，另外，所述例子中并未记载是否将钽酸锂薄膜转印到了硅晶片的整个面。本发明人等人使用与非专利文献3同样的方法，针对利用200℃下的热处理来剥离进行验证实验，结果，钽酸锂薄膜未被转印于硅晶片的整个面，而仅在极小的一部分确认到转印。尤其在硅晶片的外周部分，钽酸锂薄膜完全未被转印。关于所述情况，认为：在热处理过程中由于两晶片的热膨胀之差而产生贴合晶片的翘曲，在硅晶片的外周部分从与钽酸锂晶片的贴合界面剥落。另外，关于将热处理温度设为200℃以上的情况，如上所述，也推测为：无法抑制由两晶片的热膨胀之差引起的贴合晶片的翘曲，从而无法将钽酸锂薄膜稳定地转印于硅晶片的整个面。
解决问题的技术手段
本发明人等人进行了努力研究，结果，与预想相反，不同于将热膨胀系数接近的材料组合来抑制应力产生的现有的方法(approach)，反而通过选择热膨胀系数与氧化物单晶大不相同的(具体来说，热膨胀系数比氧化物单晶小7ppm/K以上的)材料作为支持晶片，且使用具有比氧化物单晶小的热膨胀系数的保护晶片，而发现了低成本且在贴合界面不易产生剥落或破裂的、在支持晶片上具备氧化物单晶薄膜的复合晶片的制造方法。具体来说，将使用规定的氢离子注入量而形成有离子注入层的氧化物单晶晶片、和热膨胀系数比氧化物单晶小的支持晶片在通过表面活化处理等对晶片之间赋予了键合力的状态下贴合，对于所获得的接合体，意外地利用将保护晶片配置于接合体的至少一个表面这一简便方法，能够使离子注入层脆化而使所述氧化物单晶晶片剥离。
即，本发明根据一方式，可提供一种复合晶片的制造方法，其为在支持晶片上具备氧化物单晶薄膜的复合晶片的制造方法，所述复合晶片的制造方法至少包括：
从作为钽酸锂晶片或铌酸锂晶片的氧化物单晶晶片的表面注入氢原子离子或氢分子离子，从而在所述氧化物单晶晶片的内部形成离子注入层的工序；
对所述氧化物单晶晶片的经离子注入的表面和要与所述氧化物单晶晶片贴合的支持晶片的表面中的至少一者实施表面活化处理的工序；
实施所述表面活化处理之后，将所述氧化物单晶晶片的经离子注入的表面和所述支持晶片的表面贴合而获得接合体的工序；
在所述接合体的至少一个表面具备具有比所述氧化物单晶晶片小的热膨胀系数的保护晶片的工序；以及
以80℃以上的温度对具备所述保护晶片的接合体进行热处理的工序，且沿着所述离子注入层剥离而获得被转印于所述支持晶片上的氧化物单晶薄膜的工序，且
所述氢原子离子的注入量为5.0×1016atom/cm2～2.75×1017atom/cm2，所述氢分子离子的注入量为2.5×1016atoms/cm2～1.37×1017atoms/cm2，
所述支持晶片是选自由蓝宝石、硅、带氧化膜的硅以及玻璃所组成的群组中的晶片，
所述80℃以上的温度在所述支持晶片为蓝宝石晶片时是80℃～150℃，在所述支持晶片为硅晶片或带氧化膜的硅晶片时是80℃～125℃，在所述支持晶片为玻璃晶片时是80℃～110℃。
发明的效果
根据本发明的制造方法，可获得一种如下复合晶片：在支持晶片和氧化物单晶薄膜的贴合界面处的密接性高，且不易产生剥落或破裂，在支持晶片上的整个面转印有厚度均匀的氧化物单晶薄膜。另外，可在复合晶片的制造中再次使用将氧化物单晶薄膜转印于支持晶片上而分离后的氧化物单晶晶片，从而能够实现低成本化。
附图说明
图1中的(a)～(e)是本发明的一方式的复合晶片的制造方法的示意图。
图2是对各种材料的热膨胀系数进行比较的图。
[符号的说明]
11：氧化物单晶晶片
11s：氧化物单晶晶片的表面
11a：氧化物单晶薄膜
11b：氧化物单晶晶片的一部分
12：氢离子
13：离子注入层
13b：脆化后的离子注入层
14：支持晶片
14s：支持晶片的表面
15：离子束
16：接合体
16s：接合体的氧化物单晶晶片侧的表面
18：复合晶片
20：保护晶片
具体实施方式
以下，详细地说明用以实施本发明的方式，但本发明的范围并不限定于所述方式。
本发明根据一方式，涉及一种在支持晶片上具备氧化物单晶薄膜的复合晶片的制造方法。
支持晶片例如也可为包含比所贴合的氧化物单晶晶片的热膨胀系数小7ppm/K以上的材料的晶片。支持晶片可列举：蓝宝石晶片、硅晶片、带氧化膜的硅晶片以及玻璃晶片等。支持晶片的大小并无特别限定，例如也可为直径75mm～150mm、厚度0.2mm～0.8mm的晶片。支持晶片也可以使用市售的晶片，并无特别限定。例如，带氧化膜的硅晶片是至少在贴合的表面具有氧化膜的硅晶片，也可以在大气环境下以700℃～1200℃对硅晶片进行热处理，由此在硅晶片的表面上制作氧化膜。带氧化膜的硅晶片的氧化膜的厚度并无特别限定，但优选10nm～500nm。
氧化物单晶是包含锂、及钽或铌等金属元素、以及氧的化合物，例如可列举钽酸锂(LiTaO3)或铌酸锂(LiNbO3)。氧化物单晶尤其在激光器件或压电器件、表面声波器件等用途中，优选钽酸锂单晶或铌酸锂单晶。氧化物单晶通常以晶片的形状来使用。氧化物单晶晶片的大小并无特别限定，例如也可为直径75mm～150mm、厚度0.2mm～0.8mm的晶片。氧化物单晶晶片可以使用市售的晶片，但也可以直接使用利用直拉(Czochralski)法等的已经报导的制造方法(例如日本专利特开2003-165795号、日本专利再公表2004-079061号)或者将这些专利中记载的工序加以组合来制作。
支持晶片及氧化物单晶晶片在所贴合的表面，表面粗糙度均方根(Root MeanSquare，RMS)优选为1.0nm以下。若表面粗糙度RMS大于1.0nm，则存在如下情况：在贴合界面产生空隙，而成为剥落的原因。因此，在表面粗糙度RMS大于1.0nm的情况下，也可以通过化学机械研磨(Chemical Mechanical Polishing：CMP)而成为所需的表面粗糙度。再者，表面粗糙度RMS例如可利用原子力显微镜(Atomic Force Microscope：AFM)来评价。
氧化物单晶晶片从其表面注入氢离子，从而在氧化物单晶晶片的内部形成离子注入层。离子注入层通过以从氧化物单晶晶片的表面起在所需的深度可形成离子注入层那样的注入能量注入规定剂量的氢原子离子(H+)或氢分子离子(H2 +)而形成。作为此时的条件，例如可将注入能量设为50KeV～200KeV。在氢原子离子(H+)的情况下，注入量为5.0×1016atom/cm2～2.75×1017atom/cm2。若不足5.0×1016atom/cm2，则在之后的工序中不会发生离子注入层的脆化。若超过2.75×1017atom/cm2，则当离子注入时在经离子注入的一面产生微腔，在晶片表面形成凹凸而无法获得所需的表面粗糙度。另外，在氢分子离子(H2 +)的情况下，注入量为2.5×1016atoms/cm2～1.37×1017atoms/cm2。若不足2.5×1016atoms/cm2，则在之后的工序中不会发生离子注入层的脆化。若超过1.37×1017atoms/cm2，则当离子注入时在经离子注入的一面产生微腔，在晶片表面形成凹凸而无法获得所需的表面粗糙度。氢原子离子的注入量也可为氢分子离子的注入量的两倍。
其次，对氧化物单晶晶片的经离子注入的表面和要与氧化物单晶晶片贴合的支持晶片的表面中的至少一者实施表面活化处理。实施表面活化处理的表面可以是氧化物单晶晶片的经离子注入的表面和要与氧化物单晶晶片贴合的支持晶片的表面两者，至少为一者。通过实施表面活化处理，在贴合之后可以不使用用以提高接合强度的高温下的热处理，即使在比较低的温度下也能获得所需的接合强度。特别是在使用钽酸锂或铌酸锂等硬且脆的氧化物单晶晶片、和与氧化物单晶晶片相比热膨胀系数非常小的支持晶片，如上所述实施表面活化处理并贴合的情况下，通过之后的经由保护晶片的较低温度下的热处理，由于氧化物单晶晶片和支持晶片的热膨胀系数之差而在与贴合界面并行的方向上产生的大的剪切应力能集中于离子注入层而非通过表面活化处理赋予了可足以对抗剪切应力的接合强度的贴合界面来促进破坏。
作为表面活化处理的方法，可列举：臭氧水处理、紫外线(ultraviolet，UV)臭氧处理、离子束处理及等离子体处理等。在利用臭氧进行处理的情况下，例如在纯水中导入臭氧气体而制成臭氧水，使晶片浸渍于臭氧水中，由此可利用活性的臭氧使表面活化。另外，在进行UV臭氧处理的情况下，例如将晶片保持于对大气或氧气照射短波长的UV光(例如波长195nm左右)而产生了活性的臭氧的环境中，由此可使表面活化。在进行离子束处理的情况下，例如可通过在高真空中(例如不足1×10-5Pa)将Ar等离子束照射于晶片表面，且使活性度高的悬挂键(dangling bond)露出来进行。在利用等离子体进行处理的情况下，例如将晶片载置于真空腔室中，在减压(例如0.2毫托(mTorr)～1.0mTorr)下使等离子体用气体暴露5秒～60秒左右，从而对表面进行等离子体处理。作为等离子体用气体，在使表面氧化的情况下可使用氧气，在不使表面氧化的情况下可使用氢气、氮气、氩气或者它们的混合气体。通过利用等离子体进行处理，晶片表面的有机物发生氧化而被去除，进而表面的OH基增加并活化。
其次，实施表面活化处理之后，将氧化物单晶晶片的经离子注入的表面和支持晶片的表面贴合而获得接合体。优选为在将氧化物单晶晶片和支持晶片贴合时的温度为室温附近(包括室温)的温度、例如10℃～50℃下进行。理想为作为最终制品的复合晶片大多在室温左右使用，且在贴合时也依据这一温度范围。再者，贴合时的温度也可为进行贴合的场所的温度，即周围或装置内的环境温度。贴合时的温度例如可通过对贴合装置内的环境温度进行设定来控制。再者，室温是不对对象物进行加热和冷却的周围温度，虽无特别限定，但例如为10℃～30℃，优选25℃左右。
其次，在接合体的至少一个表面具备保护晶片。作为保护晶片，只要是热膨胀系数比氧化物单晶晶片小的材料，则无特别限定，但优选为选自由蓝宝石、硅以及玻璃所组成的群组中的晶片。保护晶片可以使用市售的晶片，但并无特别限定。保护晶片优选具备于接合体的氧化物单晶晶片侧的表面、接合体的支持晶片侧的表面、或者所述两个表面，更优选具备于接合体的氧化物单晶晶片侧的表面。在接合体的两个表面具备保护晶片的情况下，保护晶片可分别使用相同的材料，也可以使用不同的材料。
保护晶片的大小并无特别限定，但优选与接合体的直径相等以上，例如也可为直径75mm～150mm、厚度0.2mm～1.0mm的晶片。保护晶片视情况也可以设为与接合体的厚度成规定比率的厚度。例如，当在将厚度0.2mm～0.6mm的氧化物单晶晶片和厚度0.2mm～0.8mm的支持晶片贴合所得的接合体上具备保护晶片时，仅在接合体的氧化物单晶晶片侧的表面具备保护晶片的情况下，优选使用厚度0.3mm～1.0mm的保护晶片；仅在接合体的支持晶片侧的表面具备保护晶片的情况下，优选使用厚度0.4mm～1.0mm的保护晶片；或者，在接合体的两个表面具备保护晶片的情况下，优选分别使用厚度0.3mm～0.65mm左右的保护晶片。另外，例如，当在接合体的氧化物单晶晶片侧的厚度为0.2mm～0.35mm、接合体的支持晶片侧的厚度为0.2mm～0.35mm的接合体上具备保护晶片时，仅在接合体的氧化物单晶晶片侧的表面具备保护晶片的情况下，优选使用厚度0.35mm～1.0mm的保护晶片；仅在接合体的支持晶片侧的表面具备保护晶片的情况下，优选使用厚度0.35mm～1.0mm的保护晶片；或者，在接合体的两个表面具备保护晶片的情况下，优选分别使用厚度0.3mm～0.65mm左右的保护晶片。
保护晶片可以使用双面胶带或粘合剂固定于接合体的表面。通过接合体具备保护晶片，而在之后的热处理工序中不仅能够防止接合体的翘曲，还能通过保护晶片来吸收利用热进行剥离时所产生的冲击，从而可使得在支持晶片和氧化物单晶晶片的贴合界面不易产生破裂。由此，在热处理时，由于氧化物单晶晶片和支持晶片的热膨胀系数之差而在与贴合界面并行的方向上产生的大的剪切应力能集中于离子注入层而非贴合界面来进一步促进破坏。
其次，以80℃以上的温度对具备保护晶片的接合体进行热处理，且沿着离子注入层剥离而获得被转印于支持晶片上的氧化物单晶薄膜。若不足80℃，则存在如下情况：在氧化物单晶晶片和支持晶片的贴合界面处的接合强度不充分，从而在贴合界面产生剥落。热处理的温度可配合所使用的支持晶片来变化。关于热处理的工序中的温度，例如在支持晶片为蓝宝石晶片的情况下优选80℃～150℃，在支持晶片为硅晶片或带氧化膜的硅晶片的情况下优选80℃～125℃，在支持晶片为玻璃晶片的情况下优选80℃～110℃。所述温度下的热处理的时间并无特别限定，可设为10分钟到125小时。例如，在热处理温度为80℃以上且不足110℃的情况下优选设为10分钟～125小时，在热处理温度为110℃以上且不足125℃的情况下优选设为10分钟～48小时，在热处理温度为125℃以上且不足150℃的情况下优选设为10分钟～36小时。作为热处理单元，例如可列举热处理炉或烘箱等，但无特别限定。再者，接合体的温度例如也可为使用热处理装置内附带的热电偶等对炉子或烘箱内的环境温度测定所得的温度。通过以80℃以上的低温对具备保护晶片的状态的接合体进行长时间热处理，能够提升在支持晶片和氧化物单晶晶片的贴合界面的接合力，另一方面，能使离子注入层脆化并剥离。
以所述方式获得的在支持晶片上具备氧化物单晶薄膜的复合晶片优选冷却至室温附近(包括室温)的温度，例如10℃～50℃。例如，也可以使复合晶片静置于已调节成25℃的房间而成为所需的温度。例如，将保护晶片固定于接合体的支持晶片侧的表面之后进行热处理而获得的复合晶片优选在冷却后将保护晶片去除。作为将保护晶片去除的方法，并无特别限定，可以物理去除或者化学去除。例如，在利用双面胶带将保护晶片固定的情况下，可以将切割机放入保护晶片与复合晶片之间，将保护晶片与双面胶带一起从复合晶片去除。另外，例如在利用粘合剂将保护晶片固定的情况下，可以使从保护晶片到复合晶片的具备保护晶片的一面为止的部分浸渍于甲苯等溶剂等中，将粘合剂溶解，由此将保护晶片从复合晶片去除。
通过使用以上方法，可获得具备支持晶片、以及支持晶片上的钽酸锂薄膜或铌酸锂薄膜即氧化物单晶薄膜的复合晶片。所获得的复合晶片的氧化物单晶薄膜的厚度对应于氢离子注入时的氢离子的注入深度，优选100nm～1000nm，视需要也可以对所述复合晶片的表面进行研磨。
本发明的复合晶片的制造工序并无特别限定，将其一方式示于图1中的(a)～(e)。从氧化物单晶晶片11的表面注入氢离子12，从而在氧化物单晶晶片11的内部形成离子注入层13(工序a)。对氧化物单晶晶片11的经离子注入的表面11s和与氧化物单晶晶片贴合的支持晶片14的表面14s两者照射离子束15来实施表面活化处理(工序b)。实施表面活化处理之后，将氧化物单晶晶片的经离子注入的表面11s和支持晶片的表面14s贴合而获得接合体16(工序c)。在所获得的接合体16的氧化物单晶晶片侧的表面16s具备保护晶片20(工序d)。以80℃以上的温度对具备保护晶片20的接合体16进行热处理以使离子注入层13脆化，沿着已脆化的离子注入层13b将氧化物单晶晶片的一部分11b剥离，而将氧化物单晶薄膜11a转印于支持晶片14上，由此可获得复合晶片18(工序e)。或者，虽未图示，但在工序d中，可以在接合体的支持晶片侧的表面具备保护晶片，也可以在接合体的氧化物单晶晶片侧的表面及支持晶片侧的表面这两个表面具备保护晶片。
[实施例]
<实施例1>
使用直径100mm、厚度0.35mm的蓝宝石晶片作为支持晶片。使用直径100mm、厚度0.35mm的钽酸锂晶片作为氧化物单晶晶片。蓝宝石晶片及钽酸锂晶片的用于彼此贴合的一面的表面粗糙度RMS为1.0nm以下。
首先，使用氢原子离子，在注入量8.0×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面在深度650nm处进行离子注入，从而在钽酸锂晶片的内部形成离子注入层。其次，在7×10-6Pa下使用真空离子束装置且以Ar为离子源对经离子注入的钽酸锂晶片的表面和要与钽酸锂晶片贴合的蓝宝石晶片的表面实施真空离子束处理，从而进行表面活化。其次，在室温(25℃)下将经表面活化的蓝宝石晶片及钽酸锂晶片的表面贴合而获得接合体。其次，使用直径100mm、厚度0.35mm的硅晶片作为保护晶片，并使用双面胶带将所述硅晶片分别固定于接合体的蓝宝石晶片侧的表面及钽酸锂晶片侧的表面两者。其次，将具备保护晶片的接合体分别加热至80℃、90℃、100℃、110℃、125℃或150℃，在各温度下进行48小时加热处理，并沿着离子注入层剥离，从而获得将钽酸锂薄膜转印于蓝宝石晶片上的复合晶片。再者，使用热处理烘箱作为加热单元，利用热电偶测定烘箱内的环境温度并作为接合体的温度。将所获得的复合晶片静置直至下降到室温，之后获得使用甲苯溶液去除了保护晶片的复合晶片。将所获得的复合晶片的外观检查的结果示于表1。再者，外观检查以目视进行，将在晶片整个面上实现了薄膜的转印者设为○，将薄膜的转印为局部不良者设为△，将未实现薄膜的转印者或者在薄膜中产生了破裂者设为×。
<比较例1>
在70℃下对接合体进行48小时加热处理，除此之外，以与实施例1同样的方式实施。将所获得的复合晶片的外观检查的结果示于表1。
<比较例2>
在175℃下对接合体进行48小时加热处理，除此之外，以与实施例1同样的方式实施。将所获得的复合晶片的外观检查的结果示于表1。
<实施例2>
使用直径100mm、厚度0.35mm的硅晶片作为支持晶片，将接合体分别加热至80℃、90℃、100℃、110℃或125℃，在各温度下进行48小时加热处理，除此之外，与实施例1同样地进行。再者，硅晶片及钽酸锂晶片的用于彼此贴合的一面的表面粗糙度RMS为1.0nm以下。将所获得的复合晶片的外观检查的结果示于表1。
<比较例3>
在70℃下对接合体进行48小时加热处理，除此之外，以与实施例2同样的方式实施。将所获得的复合晶片的外观检查的结果示于表1。
<比较例4>
在150℃下对接合体进行48小时加热处理，除此之外，以与实施例2同样的方式实施。将所获得的复合晶片的外观检查的结果示于表1。
<实施例3>
使用在直径100mm、厚度0.35mm的硅晶片上附有100nm的氧化膜的硅晶片作为支持晶片，将接合体分别加热至80℃、90℃、100℃、110℃或125℃，在各温度下进行48小时加热处理，除此之外，与实施例1同样地进行。再者，带氧化膜的硅晶片及钽酸锂晶片的用于彼此贴合的一面的表面粗糙度RMS为1.0nm以下。将所获得的复合晶片的外观检查的结果示于表1。再者，带氧化膜的硅晶片通过预先以1100℃对硅晶片加热一小时左右而制成使100nm的热氧化膜成长于硅晶片上的硅晶片。
<比较例5>
在70℃下对接合体进行48小时加热处理，除此之外，以与实施例3同样的方式实施。将所获得的复合晶片的外观检查的结果示于表1。
<比较例6>
在150℃下对接合体进行48小时加热处理，除此之外，以与实施例3同样的方式实施。将所获得的复合晶片的外观检查的结果示于表1。
<实施例4>
使用直径100mm、厚度0.35mm的玻璃晶片作为支持晶片，将接合体分别加热至80℃、90℃、100℃或110℃，在各温度下进行48小时加热处理，除此之外，与实施例1同样地进行。再者，玻璃晶片及钽酸锂晶片的用于彼此贴合的一面的表面粗糙度RMS为1.0nm以下。将所获得的复合晶片的外观检查的结果示于表1。
<比较例7>
在70℃下对接合体进行48小时加热处理，除此之外，以与实施例4同样的方式实施。将所获得的复合晶片的外观检查的结果示于表1。
<比较例8>
在125℃下对接合体进行48小时加热处理，除此之外，以与实施例4同样的方式实施。将所获得的复合晶片的外观检查的结果示于表1。
[表1]
Figure GDA0001497812210000131
如表1所示，对于将支持晶片设为蓝宝石且将热处理温度设为80℃～150℃的样品、将支持晶片设为硅且将热处理温度设为80℃～125℃的样品、将支持晶片设为带氧化膜的硅且将热处理温度设为80℃～125℃的样品、以及将支持晶片设为玻璃且将热处理温度设为80℃～110℃的样品，确认到钽酸锂薄膜被转印到了支持晶片上的整个面。在任一支持晶片上，在将热处理温度设为70℃的情况下，均未在离子注入层产生剥离，且均在贴合的两晶片的界面产生了剥落。另外，对于将支持晶片设为蓝宝石且将热处理温度设为175℃的样品、将支持晶片设为硅或者带氧化膜的硅且将热处理温度设为150℃的样品、以及将支持晶片设为玻璃且将热处理温度设为125℃的样品，在支持晶片和氧化物单晶晶片的贴合界面氧化物单晶晶片粉碎成粉末而未能转印。
另外，也使用铌酸锂晶片作为氧化物单晶晶片进行了与实施例1～实施例4同样的实验，但获得了与表1相同的结果。另外，即使在将表面活化处理设为臭氧水处理、UV臭氧处理、等离子体处理来代替真空离子束处理的情况下，结果也完全相同。另外，利用粘合剂将保护晶片固定时的结果也完全相同，认为保护晶片的固定方法并无特别影响。
<实施例5>
使用直径100mm、厚度0.35mm的玻璃晶片作为保护晶片，除此之外，与实施例1同样地进行。将所获得的复合晶片的外观检查的结果示于表2。
<比较例9>
在70℃下对接合体进行48小时加热处理，除此之外，以与实施例5同样的方式实施。将所获得的复合晶片的外观检查的结果示于表2。
<比较例10>
在175℃下对接合体进行48小时加热处理，除此之外，以与实施例5同样的方式实施。将所获得的复合晶片的外观检查的结果示于表2。
<实施例6>
使用直径100mm、厚度0.35mm的玻璃晶片作为保护晶片，除此之外，与实施例2同样地进行。将所获得的复合晶片的外观检查的结果示于表2。
<比较例11>
在70℃下对接合体进行48小时加热处理，除此之外，以与实施例6同样的方式实施。将所获得的复合晶片的外观检查的结果示于表2。
<比较例12>
在150℃下对接合体进行48小时加热处理，除此之外，以与实施例6同样的方式实施。将所获得的复合晶片的外观检查的结果示于表2。
<实施例7>
使用直径100mm、厚度0.35mm的玻璃晶片作为保护晶片，除此之外，与实施例3同样地进行。将所获得的复合晶片的外观检查的结果示于表2。
<比较例13>
在70℃下对接合体进行48小时加热处理，除此之外，以与实施例7同样的方式实施。将所获得的复合晶片的外观检查的结果示于表2。
<比较例14>
在150℃下对接合体进行48小时加热处理，除此之外，以与实施例7同样的方式实施。将所获得的复合晶片的外观检查的结果示于表2。
<实施例8>
使用直径100mm、厚度0.35mm的玻璃晶片作为保护晶片，除此之外，与实施例4同样地进行。将所获得的复合晶片的外观检查的结果示于表2。
<比较例15>
在70℃下对接合体进行48小时加热处理，除此之外，以与实施例8同样的方式实施。将所获得的复合晶片的外观检查的结果示于表2。
<比较例16>
在125℃下对接合体进行48小时加热处理，除此之外，以与实施例8同样的方式实施。将所获得的复合晶片的外观检查的结果示于表2。
[表2]
Figure GDA0001497812210000151
如表2所示，对于将支持晶片设为蓝宝石且将热处理温度设为80℃～150℃的样品、将支持晶片设为硅且将热处理温度设为80℃～125℃的样品、将支持晶片设为带氧化膜的硅且将热处理温度设为80℃～125℃的样品、以及将支持晶片设为玻璃且将热处理温度设为80℃～110℃的样品，确认到钽酸锂薄膜被转印到了支持晶片上的整个面。在任一支持晶片上，在将热处理温度设为70℃的情况下，均未在离子注入层产生剥离，且均在贴合的两晶片的界面产生了剥落。另外，对于将支持晶片设为蓝宝石且将热处理温度设为175℃的样品、将支持晶片设为硅或者带氧化膜的硅且将热处理温度设为150℃的样品、以及将支持晶片设为玻璃且将热处理温度设为125℃的样品，在支持晶片和氧化物单晶晶片的贴合界面氧化物单晶晶片粉碎成粉末而未能转印。
另外，也使用铌酸锂晶片作为氧化物单晶晶片进行了与实施例5～实施例8同样的实验，但获得了与表2相同的结果。另外，即使在将表面活化处理设为臭氧水处理、UV臭氧处理、等离子体处理来代替真空离子束处理的情况下，结果也完全相同。另外，利用粘合剂将保护晶片固定时的结果也完全相同，认为保护晶片的固定方法并无特别影响。
<实施例9>
使用氢原子离子，在注入量为5.0×1016atom/cm2、7.5×1016atom/cm2、10×1016atom/cm2、12.5×1016atom/cm2、15×1016atom/cm2、17.5×1016atom/cm2、20×1016atom/cm2、22.5×1016atom/cm2、25×1016atom/cm2或27.5×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面在深度650nm处分别进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，且在110℃下对具备保护晶片的接合体进行48小时加热处理，除此之外，与实施例1同样地实施。
<比较例17>
使用氢原子离子，在注入量为4.0×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，除此之外，与实施例9同样地实施。
<参考例1>
使用直径100mm、厚度0.35mm的钽酸锂晶片作为氧化物单晶晶片。钽酸锂晶片的用于贴合的一面的表面粗糙度RMS为1.0nm以下。使用氢原子离子，在注入量30×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面在深度650nm处进行离子注入，从而在钽酸锂晶片的内部形成离子注入层。结果，在贴合前的钽酸锂晶片的表面上观察到凹凸而未成为贴合时所需的表面粗糙度，因此未进行贴合。钽酸锂晶片的表面上的凹凸认为是由于所注入的氢未完全固溶并在内部起泡而产生的。
<实施例10>
使用氢原子离子，在注入量为5.0×1016atom/cm2、7.5×1016atom/cm2、10×1016atom/cm2、12.5×1016atom/cm2、15×1016atom/cm2、17.5×1016atom/cm2、20×1016atom/cm2、22.5×1016atom/cm2、25×1016atom/cm2或27.5×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面分别进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，且在110℃下对具备保护晶片的接合体进行48小时加热处理，除此之外，与实施例2同样地实施。
<比较例18>
使用氢原子离子，在注入量为4.0×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，除此之外，与实施例10同样地实施。
<实施例11>
使用氢原子离子，在注入量为5.0×1016atom/cm2、7.5×1016atom/cm2、10×1016atom/cm2、12.5×1016atom/cm2、15×1016atom/cm2、17.5×1016atom/cm2、20×1016atom/cm2、22.5×1016atom/cm2、25×1016atom/cm2或27.5×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面在深度650nm处分别进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，且在110℃下对具备保护晶片的接合体进行48小时加热处理，除此之外，与实施例3同样地实施。
<比较例19>
使用氢原子离子，在注入量为4.0×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，除此之外，与实施例11同样地实施。
<实施例12>
使用氢原子离子，在注入量为5.0×1016atom/cm2、7.5×1016atom/cm2、10×1016atom/cm2、12.5×1016atom/cm2、15×1016atom/cm2、17.5×1016atom/cm2、20×1016atom/cm2、22.5×1016atom/cm2、25×1016atom/cm2或27.5×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面在深度650nm处分别进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，且在110℃下对具备保护晶片的接合体进行48小时加热处理，除此之外，与实施例4同样地实施。
<比较例20>
使用氢原子离子，在注入量为4.0×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，除此之外，与实施例12同样地实施。
在将氢原子离子注入量设为5.0×1016atom/cm2～27.5×1016atom/cm2的实施例9～实施例12的情况下，即使在使用任一支持晶片的情况下，均确认到钽酸锂薄膜被转印到了支持晶片上的整个面。另一方面，在将氢原子离子注入量设为4.0×1016atom/cm2的比较例17～比较例20的情况下，即使在使用任一支持晶片的情况下，均未在钽酸锂晶片的离子注入层产生剥离。所述情况认为是由于离子注入量不充分，且在之后的工序中未达到脆化。
再者，在实施例9～实施例12中使用了氢原子离子，但即使使用氢分子离子且将其注入量设为氢原子离子的注入量的一半，也获得了同样的结果。另外，即使使用铌酸锂晶片作为氧化物单晶晶片，也获得了与实施例9～实施例12相同的结果。
<实施例13>
准备钽酸锂晶片和蓝宝石晶片各10片，使用氢原子离子，在注入量为9.0×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面在深度650nm处进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，且在110℃下对在接合体的蓝宝石晶片侧的表面及钽酸锂晶片侧的表面两者具备硅晶片的保护晶片的接合体进行48小时加热处理，除此之外，与实施例1同样地实施，从而制作10片复合晶片。将所制作的复合晶片中使钽酸锂薄膜转印到了蓝宝石晶片上的整个面的概率(％)设为成品率，并示于表3。
<实施例14>
仅在接合体的钽酸锂晶片侧的表面具备保护晶片，除此之外，与实施例13同样地实施。将所制作的复合晶片的成品率示于表3。
<实施例15>
仅在接合体的蓝宝石晶片侧的表面具备保护晶片，除此之外，与实施例13同样地实施。将所制作的复合晶片的成品率示于表3。
<比较例21>
不具备保护晶片而对接合体进行热处理，除此之外，与实施例13同样地实施。将所制作的复合晶片的成品率示于表3、表4及表5。
<实施例16>
准备钽酸锂晶片和硅晶片各10片，使用氢原子离子，在注入量为9.0×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面在深度650nm处进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，且在110℃下对在接合体的硅晶片侧的表面及钽酸锂晶片侧的表面两者具备硅晶片的保护晶片的接合体进行48小时加热处理，除此之外，与实施例2同样地实施，从而制作10片复合晶片。将所制作的复合晶片中使钽酸锂薄膜转印到了硅晶片上的整个面的概率(％)设为成品率，并示于表3。
<实施例17>
仅在接合体的钽酸锂晶片侧的表面具备保护晶片，除此之外，与实施例16同样地实施。将所制作的复合晶片的成品率示于表3。
<实施例18>
仅在接合体的硅晶片侧的表面具备保护晶片，除此之外，与实施例16同样地实施。将所制作的复合晶片的成品率示于表3。
<比较例22>
不具备保护晶片而对接合体进行热处理，除此之外，与实施例16同样地实施。将所制作的复合晶片的成品率示于表3、表4及表5。
<实施例19>
准备钽酸锂晶片和带氧化膜的硅晶片各10片，使用氢原子离子，在注入量为9.0×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面在深度650nm处进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，且在110℃下对在接合体的带氧化膜的硅晶片侧的表面及钽酸锂晶片侧的表面两者具备硅晶片的保护晶片的接合体进行48小时加热处理，除此之外，与实施例3同样地实施，从而制作10片复合晶片。将所制作的复合晶片中使钽酸锂薄膜转印到了带氧化膜的硅晶片上的整个面的概率(％)设为成品率，并示于表3。
<实施例20>
仅在接合体的钽酸锂晶片侧的表面具备保护晶片，除此之外，与实施例19同样地实施。将所制作的复合晶片的成品率示于表3。
<实施例21>
仅在接合体的带氧化膜的硅晶片侧的表面具备保护晶片，除此之外，与实施例19同样地实施。将所制作的复合晶片的成品率示于表3。
<比较例23>
不具备保护晶片而对接合体进行热处理，除此之外，与实施例19同样地实施。将所制作的复合晶片的成品率示于表3、表4及表5。
<实施例22>
准备钽酸锂晶片和玻璃晶片各10片，使用氢原子离子，在注入量为9.0×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面在深度650nm处进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，且在110℃下对在接合体的玻璃晶片侧的表面及钽酸锂晶片侧的表面两者具备硅晶片的保护晶片的接合体进行48小时加热处理，除此之外，与实施例4同样地实施，从而制作10片复合晶片。将所制作的复合晶片中使钽酸锂薄膜转印到了玻璃晶片上的整个面的概率(％)设为成品率，并示于表3。
<实施例23>
仅在接合体的钽酸锂晶片侧的表面具备保护晶片，除此之外，与实施例22同样地实施。将所制作的复合晶片的成品率示于表3。
<实施例24>
仅在接合体的玻璃晶片侧的表面具备保护晶片，除此之外，与实施例22同样地实施。将所制作的复合晶片的成品率示于表3。
<比较例24>
不具备保护晶片而对接合体进行热处理，除此之外，与实施例22同样地实施。将所制作的复合晶片的成品率示于表3、表4及表5。
[表3]
Figure GDA0001497812210000201
如表3所示，在接合体的两侧具备保护晶片与在接合体的单侧具备保护晶片相比，整面转印的成品率更好。另外，在接合体的单侧具备保护晶片的情况下，在钽酸锂晶片侧具备保护晶片与在支持晶片侧具备保护晶片相比，整面转印的成品率更好。关于所述情况，推断为：由于钽酸锂为硬且脆的材料，因此具备保护晶片的效果显著。另外，即使为仅在支持晶片侧具备保护晶片的情况，与无保护晶片的情况相比，也确认到成品率大幅改善。也使用铌酸锂晶片作为氧化物单晶晶片进行了与实施例13～实施例24同样的实验，但获得了与表3相同的结果。另外，即使在将表面活化处理设为臭氧水处理、UV臭氧处理、等离子体处理来代替真空离子束处理的情况下，结果也完全相同。
<实施例25>
准备钽酸锂晶片和蓝宝石晶片各10片，使用氢原子离子，在注入量为9.0×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面在深度650nm处进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，且在110℃下对在接合体的蓝宝石晶片侧的表面及钽酸锂晶片侧的表面两者具备玻璃晶片的保护晶片的接合体进行48小时加热处理，除此之外，与实施例5同样地实施，从而制作10片复合晶片。将所制作的复合晶片中使钽酸锂薄膜转印到了蓝宝石晶片上的整个面的概率(％)设为成品率，并示于表4。
<实施例26>
仅在接合体的钽酸锂晶片侧的表面具备保护晶片，除此之外，与实施例25同样地实施。将所制作的复合晶片的成品率示于表4。
<实施例27>
仅在接合体的蓝宝石晶片侧的表面具备保护晶片，除此之外，与实施例25同样地实施。将所制作的复合晶片的成品率示于表4。
<实施例28>
准备钽酸锂晶片和硅晶片各10片，使用氢原子离子，在注入量为9.0×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面在深度650nm处进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，且在110℃下对在接合体的硅晶片侧的表面及钽酸锂晶片侧的表面两者具备玻璃晶片的保护晶片的接合体进行48小时加热处理，除此之外，与实施例6同样地实施，从而制作10片复合晶片。将所制作的复合晶片中使钽酸锂薄膜转印到了硅晶片上的整个面的概率(％)设为成品率，并示于表4。
<实施例29>
仅在接合体的钽酸锂晶片侧的表面具备保护晶片，除此之外，与实施例28同样地实施。将所制作的复合晶片的成品率示于表4。
<实施例30>
仅在接合体的硅晶片侧的表面具备保护晶片，除此之外，与实施例28同样地实施。将所制作的复合晶片的成品率示于表4。
<实施例31>
准备钽酸锂晶片和带氧化膜的硅晶片各10片，使用氢原子离子，在注入量为9.0×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面在深度650nm处进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，且在110℃下对在接合体的带氧化膜的硅晶片侧的表面及钽酸锂晶片侧的表面两者具备玻璃晶片的保护晶片的接合体进行48小时加热处理，除此之外，与实施例7同样地实施，从而制作10片复合晶片。将所制作的复合晶片中使钽酸锂薄膜转印到了带氧化膜的硅晶片上的整个面的概率(％)设为成品率，并示于表4。
<实施例32>
仅在接合体的钽酸锂晶片侧的表面具备保护晶片，除此之外，与实施例31同样地实施。将所制作的复合晶片的成品率示于表4。
<实施例33>
仅在接合体的带氧化膜的硅晶片侧的表面具备保护晶片，除此之外，与实施例31同样地实施。将所制作的复合晶片的成品率示于表4。
<实施例34>
准备钽酸锂晶片和玻璃晶片各10片，使用氢原子离子，在注入量为9.0×1016atom/cm2、加速电压100KeV的条件下，从钽酸锂晶片的表面在深度650nm处进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，且在110℃下对在接合体的玻璃晶片侧的表面及钽酸锂晶片侧的表面两者具备玻璃晶片的保护晶片的接合体进行48小时加热处理，除此之外，与实施例8同样地实施，从而制作10片复合晶片。将所制作的复合晶片中使钽酸锂薄膜转印到了玻璃晶片上的整个面的概率(％)设为成品率，并示于表4。
<实施例35>
仅在接合体的钽酸锂晶片侧的表面具备保护晶片，除此之外，与实施例34同样地实施。将所制作的复合晶片的成品率示于表4。
<实施例36>
仅在接合体的玻璃晶片侧的表面具备保护晶片，除此之外，与实施例34同样地实施。将所制作的复合晶片的成品率示于表4。
[表4]
Figure GDA0001497812210000231
如表4所示，在接合体的两侧具备保护晶片与在接合体的单侧具备保护晶片相比，整面转印的成品率更好。另外，在接合体的单侧具备保护晶片的情况下，在钽酸锂晶片侧具备保护晶片与在支持晶片侧具备保护晶片相比，整面转印的成品率更好。关于所述情况，推断为：由于钽酸锂为硬且脆的材料，因此具备保护晶片的效果显著。另外，即使为仅在支持晶片侧具备保护晶片的情况，与无保护晶片的情况相比，也确认到成品率大幅改善。也使用铌酸锂晶片作为氧化物单晶晶片进行了与实施例25～实施例36同样的实验，但获得了与表4相同的结果。另外，即使在将表面活化处理设为臭氧水处理、UV臭氧处理、等离子体处理来代替真空离子束处理的情况下，结果也完全相同。
<实施例37>
使用直径100mm、厚度0.35mm的蓝宝石晶片作为保护晶片，并使用双面胶带将所述蓝宝石晶片分别固定于接合体的蓝宝石晶片侧的表面及钽酸锂晶片侧的表面两者，除此之外，与实施例13同样地实施，从而制作10片复合晶片。将所制作的复合晶片中使钽酸锂薄膜转印到了蓝宝石晶片上的整个面的概率(％)设为成品率，并示于表5。
<实施例38>
仅在接合体的钽酸锂晶片侧的表面具备保护晶片，除此之外，与实施例37同样地实施。将所制作的复合晶片的成品率示于表5。
<实施例39>
仅在接合体的蓝宝石晶片侧的表面具备保护晶片，除此之外，与实施例37同样地实施。将所制作的复合晶片的成品率示于表5。
<实施例40>
使用直径100mm、厚度0.35mm的蓝宝石晶片作为保护晶片，并使用双面胶带将所述蓝宝石晶片分别固定于接合体的硅晶片侧的表面及钽酸锂晶片侧的表面两者，除此之外，与实施例16同样地实施，从而制作10片复合晶片。将所制作的复合晶片中使钽酸锂薄膜转印到了硅晶片上的整个面的概率(％)设为成品率，并示于表5。
<实施例41>
仅在接合体的钽酸锂晶片侧的表面具备保护晶片，除此之外，与实施例40同样地实施。将所制作的复合晶片的成品率示于表5。
<实施例42>
仅在接合体的硅晶片侧的表面具备保护晶片，除此之外，与实施例40同样地实施。将所制作的复合晶片的成品率示于表5。
<实施例43>
使用直径100mm、厚度0.35mm的蓝宝石晶片作为保护晶片，并使用双面胶带将所述蓝宝石晶片分别固定于接合体的带氧化膜的硅晶片侧的表面及钽酸锂晶片侧的表面两者，除此之外，与实施例19同样地实施，从而制作10片复合晶片。将所制作的复合晶片中使钽酸锂薄膜转印到了带氧化膜的硅晶片上的整个面的概率(％)设为成品率，并示于表5。
<实施例44>
仅在接合体的钽酸锂晶片侧的表面具备保护晶片，除此之外，与实施例43同样地实施。将所制作的复合晶片的成品率示于表5。
<实施例45>
仅在接合体的带氧化膜的硅晶片侧的表面具备保护晶片，除此之外，与实施例43同样地实施。将所制作的复合晶片的成品率示于表5。
<实施例46>
使用直径100mm、厚度0.35mm的蓝宝石晶片作为保护晶片，并使用双面胶带将所述蓝宝石晶片分别固定于接合体的玻璃晶片侧的表面及钽酸锂晶片侧的表面两者，除此之外，与实施例22同样地实施，从而制作10片复合晶片。将所制作的复合晶片中使钽酸锂薄膜转印到了玻璃晶片上的整个面的概率(％)设为成品率，并示于表5。
<实施例47>
仅在接合体的钽酸锂晶片侧的表面具备保护晶片，除此之外，与实施例46同样地实施。将所制作的复合晶片的成品率示于表5。
<实施例48>
仅在接合体的玻璃晶片侧的表面具备保护晶片，除此之外，与实施例46同样地实施。将所制作的复合晶片的成品率示于表5。
[表5]
Figure GDA0001497812210000251
如表5所示，在接合体的两侧具备保护晶片与在接合体的单侧具备保护晶片相比，整面转印的成品率更好。另外，在接合体的单侧具备保护晶片的情况下，在钽酸锂晶片侧具备保护晶片与在支持晶片侧具备保护晶片相比，整面转印的成品率更好。关于所述情况，推断为：由于钽酸锂为硬且脆的材料，因此具备保护晶片的效果显著。另外，即使为仅在支持晶片侧具备保护晶片的情况，与无保护晶片的情况相比，也确认到成品率大幅改善。也使用铌酸锂晶片作为氧化物单晶晶片进行了与实施例37～实施例48同样的实验，但获得了与表5相同的结果。另外，即使在将表面活化处理设为臭氧水处理、UV臭氧处理、等离子体处理来代替真空离子束处理的情况下，结果也完全相同。

Claims (5)

1.一种复合晶片的制造方法，其为在支持晶片上具备氧化物单晶薄膜的复合晶片的制造方法，所述复合晶片的制造方法至少包括：
从作为钽酸锂晶片或铌酸锂晶片的氧化物单晶晶片的表面注入氢原子离子或氢分子离子，从而在所述氧化物单晶晶片的内部形成离子注入层的工序；
对所述氧化物单晶晶片的经离子注入的表面和要与所述氧化物单晶晶片贴合的支持晶片的表面中的至少一者实施表面活化处理的工序；
实施所述表面活化处理之后，将所述氧化物单晶晶片的经离子注入的表面和所述支持晶片的表面贴合而获得接合体的工序；
在所述接合体的至少一个表面具备具有比所述氧化物单晶晶片小的热膨胀系数的保护晶片的工序；
以80℃以上的温度对具备所述保护晶片的接合体进行热处理的工序；以及
沿着所述离子注入层剥离而获得被转印于所述支持晶片上的氧化物单晶薄膜的工序；且
所述氢原子离子的注入量为5.0×1016atom/cm2～2.75×1017atom/cm2，所述氢分子离子的注入量为2.5×1016atoms/cm2～1.37×1017atoms/cm2，
所述支持晶片是选自由蓝宝石、硅、带氧化膜的硅以及玻璃所组成的群组中的晶片，
所述80℃以上的温度在所述支持晶片为蓝宝石晶片时是80℃～150℃，在所述支持晶片为硅晶片或带氧化膜的硅晶片时是80℃～125℃，在所述支持晶片为玻璃晶片时是80℃～110℃。
2.根据权利要求1所述的复合晶片的制造方法，其中，所述保护晶片是利用双面胶带或粘合剂来固定。
3.根据权利要求1或2所述的复合晶片的制造方法，其中，所述表面活化处理选自臭氧水处理、紫外线臭氧处理、离子束处理及等离子体处理。
4.根据权利要求1或2所述的复合晶片的制造方法，其中，所述保护晶片是选自由蓝宝石、硅以及玻璃所组成的群组中的晶片。
5.一种复合晶片，其是利用根据权利要求1至4中任一项所述的复合晶片的制造方法而获得，且具备支持晶片、以及所述支持晶片上的氧化物单晶薄膜，所述氧化物单晶薄膜是钽酸锂薄膜或铌酸锂薄膜。
CN201680033205.7A 2015-06-02 2016-06-01 具备氧化物单晶薄膜的复合晶片及其制造方法 Active CN107636802B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-112334 2015-06-02
JP2015112334A JP6396854B2 (ja) 2015-06-02 2015-06-02 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
PCT/JP2016/066284 WO2016194978A1 (ja) 2015-06-02 2016-06-01 酸化物単結晶薄膜を備えた複合ウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN107636802A CN107636802A (zh) 2018-01-26
CN107636802B true CN107636802B (zh) 2021-07-06

Family

ID=57442016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680033205.7A Active CN107636802B (zh) 2015-06-02 2016-06-01 具备氧化物单晶薄膜的复合晶片及其制造方法

Country Status (7)

Country Link
US (1) US10727396B2 (zh)
EP (1) EP3306645B1 (zh)
JP (1) JP6396854B2 (zh)
KR (1) KR102554057B1 (zh)
CN (1) CN107636802B (zh)
TW (1) TWI684200B (zh)
WO (1) WO2016194978A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110838463A (zh) * 2018-08-17 2020-02-25 胡兵 一种半导体衬底、将衬底层与其上功能层分离的方法
FR3068508B1 (fr) 2017-06-30 2019-07-26 Soitec Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents
WO2019244471A1 (ja) * 2018-06-22 2019-12-26 日本碍子株式会社 接合体および弾性波素子
KR101969679B1 (ko) * 2018-07-27 2019-04-16 한양대학교 산학협력단 Soi 웨이퍼와 열처리 공정을 이용한 박막 형성 및 전사 방법
CN109818590B (zh) * 2019-03-13 2021-12-03 电子科技大学 具有应力缓冲层的单晶薄膜制备方法、单晶薄膜及谐振器
CN111799215B (zh) * 2020-06-29 2021-05-11 中国科学院上海微系统与信息技术研究所 一种降低异质结构薄膜退火热应力的方法
CN113394338A (zh) * 2021-04-28 2021-09-14 上海新硅聚合半导体有限公司 一种异质单晶薄膜的制备方法及异质单晶薄膜
WO2023179898A1 (en) * 2022-03-23 2023-09-28 CZIGLER, Zoltan Method of forming a composite substrate
KR20240024555A (ko) 2022-08-17 2024-02-26 국방과학연구소 단결정 산화물 박막의 전사 방법 및 이의 응용
TWI818806B (zh) * 2022-11-18 2023-10-11 力晶積成電子製造股份有限公司 晶圓接合方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689841A (zh) * 2007-12-25 2010-03-31 株式会社村田制作所 复合压电基板的制造方法
JP2015046486A (ja) * 2013-08-28 2015-03-12 信越化学工業株式会社 窒化物半導体薄膜を備えた複合基板の製造方法
CN104488080A (zh) * 2012-07-25 2015-04-01 信越化学工业株式会社 混合基板的制造方法和混合基板

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604599B2 (ja) 1976-03-17 1985-02-05 株式会社東芝 タンタル酸リチウム単結晶の製造方法
US5668057A (en) 1991-03-13 1997-09-16 Matsushita Electric Industrial Co., Ltd. Methods of manufacture for electronic components having high-frequency elements
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
CA2133300C (en) 1993-11-01 1999-04-27 Hirotoshi Nagata Optical waveguide device
EP0742598B1 (en) 1995-05-08 2000-08-02 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a composite substrate and a piezoelectric device using the substrate
US6319430B1 (en) 1997-07-25 2001-11-20 Crystal Technology, Inc. Preconditioned crystals of lithium niobate and lithium tantalate and method of preparing the same
US6540827B1 (en) 1998-02-17 2003-04-01 Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
JP2000269779A (ja) 1999-03-18 2000-09-29 Shin Etsu Chem Co Ltd 弾性表面波又は疑似弾性表面波デバイス用圧電性単結晶ウェーハ及びその製造方法
JP4708577B2 (ja) 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002353082A (ja) 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2003095798A (ja) 2001-09-27 2003-04-03 Hoya Corp 単結晶基板の製造方法
US6803028B2 (en) 2002-04-08 2004-10-12 Corning Incorporated Method of making stoichiometric lithium niobate
WO2004079061A1 (ja) 2003-03-06 2004-09-16 Shin-Etsu Chemical Co., Ltd. タンタル酸リチウム結晶の製造方法
US7374612B2 (en) 2003-09-26 2008-05-20 Shin-Etsu Chemical Co., Ltd. Method of producing single-polarized lithium tantalate crystal and single-polarized lithium tantalate crystal
TWI270928B (en) * 2005-07-22 2007-01-11 Sino American Silicon Products Method of manufacturing composite wafer sructure
JP5064695B2 (ja) * 2006-02-16 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
EP2140480A4 (en) * 2007-04-20 2015-04-22 Semiconductor Energy Lab METHOD FOR PRODUCING AN SOI SUBSTRATE AND SEMICONDUCTOR ARRANGEMENT
US7678668B2 (en) * 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP2009135448A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
JP4743258B2 (ja) * 2008-10-31 2011-08-10 株式会社村田製作所 圧電デバイスの製造方法
JP5455595B2 (ja) 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP5643509B2 (ja) 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
FR2961719B1 (fr) * 2010-06-24 2013-09-27 Soitec Silicon On Insulator Procede de traitement d'une piece en un materiau compose
FR2968861B1 (fr) * 2010-12-10 2013-09-27 Commissariat Energie Atomique Procédé de fabrication d'un résonateur a ondes acoustiques comprenant une membrane suspendue
US20120247686A1 (en) 2011-03-28 2012-10-04 Memc Electronic Materials, Inc. Systems and Methods For Ultrasonically Cleaving A Bonded Wafer Pair
JP2013149853A (ja) 2012-01-20 2013-08-01 Shin Etsu Chem Co Ltd 薄膜付き基板の製造方法
CN104078407B (zh) 2013-03-29 2018-12-04 济南晶正电子科技有限公司 薄膜和制造薄膜的方法
US10095057B2 (en) 2013-10-23 2018-10-09 Honeywell International Inc. Treatment and/or stabilizing gases in an optical gyro based on an inorganic waveguide

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689841A (zh) * 2007-12-25 2010-03-31 株式会社村田制作所 复合压电基板的制造方法
CN104488080A (zh) * 2012-07-25 2015-04-01 信越化学工业株式会社 混合基板的制造方法和混合基板
JP2015046486A (ja) * 2013-08-28 2015-03-12 信越化学工業株式会社 窒化物半導体薄膜を備えた複合基板の製造方法

Also Published As

Publication number Publication date
WO2016194978A1 (ja) 2016-12-08
EP3306645A4 (en) 2019-01-23
KR20180014702A (ko) 2018-02-09
CN107636802A (zh) 2018-01-26
JP6396854B2 (ja) 2018-09-26
TWI684200B (zh) 2020-02-01
US10727396B2 (en) 2020-07-28
KR102554057B1 (ko) 2023-07-10
JP2016225540A (ja) 2016-12-28
EP3306645A1 (en) 2018-04-11
TW201724173A (zh) 2017-07-01
US20180138395A1 (en) 2018-05-17
EP3306645B1 (en) 2020-01-08

Similar Documents

Publication Publication Date Title
CN107615449B (zh) 具备氧化物单晶薄膜的复合晶片的制造方法
CN107636802B (zh) 具备氧化物单晶薄膜的复合晶片及其制造方法
CN107615448B (zh) 具备氧化物单晶薄膜的复合晶片的制造方法
CN107636801B (zh) 具备氧化物单晶薄膜的复合晶片及其制造方法
KR102371887B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
CN115516760A (zh) 设置有压电单晶膜的复合基底的制造方法
KR20230007355A (ko) 압전체 복합 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant