KR102484156B1 - 전하를 트랩핑하기 위한 층을 포함하는 반도체 엘리먼트의 제조를 위한 프로세스 - Google Patents

전하를 트랩핑하기 위한 층을 포함하는 반도체 엘리먼트의 제조를 위한 프로세스 Download PDF

Info

Publication number
KR102484156B1
KR102484156B1 KR1020177036472A KR20177036472A KR102484156B1 KR 102484156 B1 KR102484156 B1 KR 102484156B1 KR 1020177036472 A KR1020177036472 A KR 1020177036472A KR 20177036472 A KR20177036472 A KR 20177036472A KR 102484156 B1 KR102484156 B1 KR 102484156B1
Authority
KR
South Korea
Prior art keywords
substrate
heat treatment
rapid
semiconductor element
layer
Prior art date
Application number
KR1020177036472A
Other languages
English (en)
Other versions
KR20180015159A (ko
Inventor
마르셀 브뢰카르트
루시아나 카펠로
이사벨 베르트랑
노르베르트 콜롬베트
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20180015159A publication Critical patent/KR20180015159A/ko
Application granted granted Critical
Publication of KR102484156B1 publication Critical patent/KR102484156B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 반도체 엘리먼트의 제조를 위한 프로세스에 관한 것으로, 프로세스는, 그 기판의 RF 특성을 손상시킬 수 있는, 전하-트랩핑 층을 포함하는 기판의 급속 열 처리의 스테이지를 포함한다. 본 발명에 따르면, 급속 열 처리 스테이지에, 적어도 15초의 시간 동안 700℃ 내지 1100℃에서 기판의 힐링 열 처리가 후속된다.

Description

전하를 트랩핑하기 위한 층을 포함하는 반도체 엘리먼트의 제조를 위한 프로세스
본 발명은, 전하를 트랩핑(trap)하기 위한 층을 포함하는 반도체 엘리먼트를 제조하기 위한 프로세스에 관한 것이다.
집적 디바이스는 일반적으로, 그의 제조 시에 주로 지지체로서 작용하는 웨이퍼의 형태로 기판 상에 준비된다. 그러나, 이 디바이스에 대해 기대되는 집적도 및 성능의 증가는, 디바이스의 성능과 디바이스가 형성되는 기판의 특성 간에 점점 더 중요한 커플링을 야기하고 있다. 이것은, 특히 원격통신 분야(예컨대, 텔레포니, Wi-Fi, Bluetooth 등)에 적용되는, 주파수가 대략적으로 3 kHz 내지 300 GHz인 신호를 프로세싱하는 라디오주파수(RF) 디바이스에 대한 경우에 특히 그러하다.
디바이스/기판 커플링의 예로서, 디바이스에서 전파되는 고주파수 신호에 기인하는 전자기장은, 기판의 깊이 내로 관통하여 그 내부에서 발견될 수 있는 전하 캐리어와 상호작용한다. 이것은, 삽입 손실에 의한 신호 에너지의 일부의 불필요한 소모 및 누화에 의한 컴포넌트 간의 가능한 영향을 초래한다.
라디오주파수 디바이스, 이를테면 스위치 및 에어리얼(aerial) 튜너, 및 전력 증폭기가 또한, 이러한 현상을 고려하고 그 성능을 개선하도록 특별히 개조된 기판 상에 준비될 수 있다.
따라서, 실리콘 온 인슐레이터(SOI; silicon on insulator) 기판이 알려져 있으며, 이는, 도 1에 표현된 바와 같이, 지지 기판(2), 지지 기판(3) 상에 위치되는 전하-트랩핑 층(3), 트랩핑 층(3) 상에 위치되는 절연 층(4), 및 절연 층 상에 위치되는 표면 실리콘 층(5)을 포함한다. 지지 기판(2)은 1 kohm.cm보다 큰 비저항(resistivity)을 나타낼 수 있다. 트랩핑 층(3)은 도핑되지 않은 다결정질 실리콘을 포함할 수 있다. 전하-트랩핑 층(3)은, 위에 언급된 디바이스/기판 커플링을 감소시키고 그에 따라 RF 디바이스에 대한 양호한 성능을 보장하는 것을 가능하게 한다. 이러한 타입의 기판의 제조는, 예컨대, FR 2 860 341, FR 2 933 233, FR 2 953 640 및 US 2015115480의 문헌에서 설명된다.
출원인의 회사는, 그러한 SOI 기판에 적용된 급속 열 처리의 적용이, 이러한 기판의 라디오주파수 속성이 영향을 받는 것을 초래할 수 있음을 관측했다. 사실상, 이러한 급속 열 처리는, 그 제조 동안 기판의 표면을 처리하는데 특히 유용하다. 이것은 또한, 예컨대 도펀트(dopant)를 활성화하기 위한 경우와 같이, CMOS 컴포넌트의 제조를 위한 일반적인 프로세스에서 필요한 스테이지이다.
더 구체적으로, 출원인의 회사는, "제2 고조파 왜곡" 특성화 측정이, 급속 열 처리를 겪은 기판의 경우에 급속 열 처리를 겪지 않은 기판의 경우보다 대략 25% 더 낮아지는 것을 입증함을 관측했다.
Soitec에 의해 2015년 1월 발행된 "White paper - RF SOI Characterisation"이라는 명칭의 문헌에서 상세한 설명이 발견되는 이러한 특성화 측정은, 특성화된 기판 상에 형성된 RF 디바이스의 예상 성능을 매우 잘 나타내므로 특히 적절하다.
그러나, 전하-트랩핑 층을 나타내고 급속 열 처리를 겪은 SOI 기판에 대해 이러한 측정을 하여 얻게 되는 레벨이, 요구되는 기준 하에서의 RF 디바이스의 동작을 보장할 만큼 충분히 높지는 않다.
본 발명의 하나의 목적은, 발견된 성능에서 손실을 나타내지 않는 급속 열 처리 스테이지를 포함하는 반도체 엘리먼트의 제조를 위한 프로세스를 제공하는 것이다.
이러한 목적을 달성하기 위해, 본 발명은, 가장 광범위하게 수용되는 바로서, 반도체 엘리먼트의 제조를 위한 프로세스를 제공하며, 프로세스는, 그 기판의 RF 특성을 손상시킬 수 있는, 전하-트랩핑 층을 포함하는 기판의 급속 열 처리의 스테이지를 포함한다.
이러한 프로세스는, 급속 열 처리 스테이지에, 적어도 15초의 시간 동안 700℃ 내지 1100℃에서 기판의 힐링(healing) 열 처리가 후속된다는 점에서 주목할 만하다.
놀랍게도, 출원인의 회사는, 이러한 힐링 열 처리의 결과로, 기판이 예상되는 라디오주파수 특성, 다시 말해서, 급속 열 처리에 의해 처리되지 않은 기판과 동일한 레벨을 나타낸다는 것을 증명하였다.
힐링 열 처리는 수행하기가 간단한데, 이는, 종래의 수직형 오븐(oven)에서 수행되는 중성 또는 환원성 대기(atmosphere)에서의 1시간에 걸친 950℃에서의 열 처리일 수 있다.
유리하게, 기판의 라디오주파수 특성은 제2 고조파 왜곡 측정에 의해 평가된다. 위에 나타낸 바와 같이, 이러한 측정은, 그 기판 상에 형성될 컴포넌트의 RF 성능을 매우 잘 나타낸다.
바람직하게, 급속 열 처리는 급속 열 어닐링(RTA; rapid thermal annealing) 디바이스 또는 플래시(flash) 어닐링 디바이스와 같은 급속 열 처리 디바이스에서 수행되며, 이는 반도체 컴포넌트 및 기판의 제조 분야에서 통상적으로 사용된다.
유리하게, 급속 열 처리는, 기판을, 1125 내지 1250℃의 플래토(plateau) 온도에서 최대 2분의 시간 동안 처리 대기에 노출시키는 것을 포함한다. 이러한 처리 조건은 특히, 기판 또는 컴포넌트의 제조에 대해 효과적이다. 엘리먼트의 예상되는 라디오주파수 성능을 결국에는 완전히 또는 부분적으로 복원하는 것을 가능하게 하는 힐링 열 처리는, 기판의 RF 특성에 대한 그 영향을 제한하는 것을 목표로 하는 약화된 급속 열 처리 조건을 선택하는 것으로 이루어지지 않는다.
반도체 엘리먼트는, 기판, 예컨대 서론에서 제시된 바와 같은 전하-트랩핑 층을 포함하는 실리콘 온 인슐레이터(SOI) 기판, 또는 이러한 기판 상에 제조된 반도체 디바이스일 수 있다. 이것은, 특히 유리하게, 본 발명에 따른 힐링 열 처리가, 특히 다용도로 쓰이고, 또한 기판의 제조 또는 이러한 기판 상의 컴포넌트의 제조 동안에 적용될 수 있기 때문이다.
바람직하게, 힐링 열 처리는, 급속 열 처리 디바이스에서 인 시튜(in situ)로 수행된다. 따라서, 부가적인 디바이스의 사용이 회피되고, 엘리먼트의 제조를 위한 프로세스가 간략화된다.
매우 유리하게, 힐링 열 처리는 초당 40℃ 미만으로 디바이스 온도의 급속한 하강을 제어함으로써 수행된다.
본 발명에 따른 힐링 열 처리는, 기판이 적어도 200 mm의 직경을 갖는 웨이퍼인 경우 특히 유용하다. 왜냐하면, 이러한 웨이퍼 사이즈의 경우, 기판의 제조를 위한 급속 열 처리 없이, 매우 엄격한 기판의 규격을 관리하는 것을 예상하기는 매우 어렵기 때문이다. 왜냐하면, 알려진 대안적인 수단(화학적-기계적 연마, 긴 어닐링)이 짧은 처리 시간 동안 그 표면 전체에 걸쳐 웨이퍼를 균일하게 처리하는 것을 가능하게 하지 않기 때문이다.
바람직하게, 전하-트랩핑 층은 폴리실리콘 층이다.
첨부된 도면을 참조하여, 본 발명의 비제한적인 실시예의 후속하는 설명을 고려할 때, 본 발명에 대한 더 양호한 이해가 획득될 것이다.
- 도 1은 최신 기술의 전하-트랩핑 층을 나타내는 기판을 표현한다.
- 도 2는 반도체 엘리먼트의 본 발명에 따른 제조를 위한 프로세스의 스테이지의 시퀀스를 표현한다.
- 도 3은 급속 열 어닐링 디바이스의 공지된 구성을 표현한다.
- 도 4는 급속 열 어닐링 디바이스에서의 급속 열 처리의 온도 프로파일을 재현한다.
- 도 5는 본 발명의 실시예에 따른 힐링 열 처리의 예를 표현한다.
도 2는 본 발명에 따른 반도체 엘리먼트의 제조를 위한 프로세스를 구성하는 스테이지의 시퀀스를 표현한다.
"반도체 엘리먼트"라는 용어는 특히 RF 분야에서의 적용에 대해 반도체 기판 또는 디바이스를 구별하지 않고 표시한다. 따라서, 본 발명은 이러한 엘리먼트 중 하나 또는 다른 엘리먼트의 제조에 적용가능하다.
제1 스테이지 동안, 전하-트랩핑 층(3)을 포함하는 기판(1)이 제공된다.
바람직하게, 이러한 기판(1)은, 표면 실리콘 층(5), 예컨대 실리콘 산화물로 제조된 절연 층(4), 및 지지체(2)를 나타내는 실리콘 온 인슐레이터(SOI) 기판이다. 전하-트랩핑 층(3)은 절연 층(4)과 지지체(2) 사이에 위치된다.
서론에 제시된 최신 기술을 형성하는 문서에 기재된 바와 같이, 기판(1)은 여러 방식으로 준비될 수 있다. 그러나, 바람직하게는, 후자는 Smart Cut™ 기술의 적용에 의해 제조되며, 이에 따르면, 기판(1)의 절연 층(4) 및 표면 실리콘 층(5)을 형성하도록 의도되는 실리콘 산화물 층이, 트랩핑 층(3)이 제공되는 지지체(2)에 전사된다. 이러한 전사 스테이지에는 관례적으로, 특히 그 표면 상태와 관련하여 그에 요구되는 속성을 부여하도록 기판(1)을 마감하는 시퀀스가 후속된다.
본 발명의 맥락에서, 지지체(2)는 바람직하게는, 1 kohm.cm보다 큰 높은 비저항 특성을 나타낸다. 이것은, 6 내지 10 ppm의 낮은 격자간(interstitial) 산소량("낮은 Oi"라는 표현으로 표시됨)을 나타내는 p타입의 실리콘 기판에 대응할 수 있다.
이것은 또한, 26 ppm보다 큰 높은 간극 산소량("높은 Oi"라는 표현으로 표시됨)을 나타내는 실리콘 기판일 수 있다.
특정 상황 하에서, 특히 트랩핑 층(3)이 30 미크론보다 크고 충분한 두께를 나타내는 경우, 지지체(2)는 1 kohm.cm 미만의 표준 비저항을 나타낼 수 있다.
관례적으로, 기판(1)은, 직경이 200, 300, 또는 실제로 심지어 450 mm일 수 있는 원형 웨이퍼의 형태로 제공될 수 있다.
트랩핑 층(3)은 최신 기술을 형성하는 문서에서 보고된 바와 같이, 고도로 다양한 속성을 가질 수 있다. 이것은 일반적으로, 전위(dislocations), 결정립계(grain boundaries), 비정질 영역(amorphous regions), 공극(interstices), 개재물(inclusions), 기공(pores) 등과 같은 구조적 결함을 나타내는 비결정질 층이다.
이러한 구조적 결함은, 예컨대 불완전 또는 펜던트(pendant) 화학 결합으로, 물질을 통해 이동하기 쉬운 전하에 대한 트랩을 형성한다. 따라서, 트랩핑 층에서의 전도가 방지되며, 이러한 층은 결과적으로 높은 비저항을 나타낸다.
유리하게, 그리고 사용의 단순화의 이유로 인해, 이러한 트랩핑 층(3)은 다결정질 실리콘 층으로 형성된다. 그 두께는, 특히 저항성 지지체 상에 형성되는 경우, 1 내지 3 ㎛일 수 있다. 그러나, 이러한 간격보다 더 작거나 더 큰 두께가 충분히 예상될 수 있다.
다결정질 실리콘으로 제조되는 트랩핑 층(3)은, 그 자체로 잘 알려져 있는 바와 같이, 디클로로실란 또는 트리클로로실란과 같은 가스형 실리콘 소스로부터 지지체(4) 상에 증착시킴으로써 형성될 수 있다. 기판(1)이 겪을 수 있는 열 처리 동안 이러한 층의 다결정질 품질을 유지하기 위해, 유리하게는, 예컨대 실리콘 이산화물로 제조되는 비결정질 층이, 전하-트랩핑 층(3)의 증착 전에 지지 기판(2) 상에 제공될 수 있다.
본 발명에 따른 프로세스의 후속 스테이지에서, 그리고 항상 도 2와 관련하여, 급속 열 처리가 기판(1)에 적용된다.
이러한 급속 열 처리 스테이지는, 그 제조 동안 기판(1)의 마감 시퀀스의 일부를 형성할 수 있다. 이것은 또한, 반도체 디바이스의 제조 스테이지, 예컨대 도펀트의 활성화 스테이지에 대응할 수 있다.
"급속 열 처리"라는 용어는, 그 스테이지 동안, 플래토 처리 온도에서 최대 2분의 지속기간 동안 기판(1)이 처리 대기에 노출되는 스테이지를 표시한다. 플래토 처리 온도는 통상적으로 1125 도 내지 1250 도이다. 플래토 온도의 상승 및 하강 페이즈는 60℃/s 초과의 높은 열 그레디언트(gradient)로 수행되며, 이는, 처리의 총 지속기간을 제한하는 것을 가능하게 한다.
처리 플래토의 지속기간은, 선택된 급속 열 처리 디바이스에 따라, 플래시 어닐링 디바이스에 대략 수 마이크로초로 매우 짧을 수 있거나, 급속 어닐링 오븐에서 15 내지 45초의 지속기간으로 연장될 수 있다.
처리 대기는 이러한 처리의 목적에 의존한다. 처리 대기는, 예컨대 중성, 환원성, 또는 산화성 대기일 수 있다.
이러한 급속 열 처리를 적용하기 위해, 예컨대 도 3에 도해하여 표현된 바와 같은, 처리될 기판을 수용하기 위한 석영 챔버(6)를 포함하는 급속 열 어닐링 디바이스가 알려져 있다. 처리는, 기판 아래 및 위에 위치된 가열 램프(7)를 사용하여 수행된다. 처리 동안, 기판은, 3개의 포인트(8)로 형성된 지지체 상에서, 챔버 내에서 수평으로 유지된다. 챔버의 대기는 그 내부로 선택된 가스를 유입시킴으로써 제어될 수 있으며, 이러한 가스는, 개방이 제어가능한 배기 시스템(9)을 통해 배출될 수 있다.
급속 열 처리는, 예컨대 1150℃ 내지 1250℃의 미리 결정된 온도까지 라디에이션(radiation)에 의해 기판을 가열하도록 램프(7)에 전력을 제공함으로써, 이러한 장치를 사용하여 적용된다. 기판의 온도 상승은 대략 초당 60℃ 또는 그 초과로 매우 급속한데, 그 결과, 플래토 온도에 도달하는 데 10초 내지 20초가 필요하다. 열 처리는, 이 플래토 온도로, 이 디바이스에서 30초 내지 2분에 도달할 수 있는 시간 동안 수행된다. 이러한 기간의 종료 시, 램프(7)에 제공되는 전력은 중단되고, 기판의 온도가 또한 대략 초당 60℃로 매우 급속하게 하강한다. 일반적으로, 기판의 냉각을 수행하고 그리고 기판이 챔버로부터 추출되게 하기 위해 20초 내지 30초가 필요하다. 이러한 디바이스에서 획득되는 통상적인 온도 프로파일은, 예컨대, 도 4에서 재현된다. 챔버(6)에 장착되고 온도 측정을 가능하게 하는 고온계는, 도 4의 플로팅의 절단된 형상을 설명하는, 대략적으로 600℃ 내지 700℃보다 큰 온도 값에 대해서만 활성이라는 것이 유의되어야 한다.
이러한 급속 열 처리의 결과로, 완전히 놀랍게도, 기판(1)의 특정 RF 특성이 악화된다는 것이 관측되었다. 이것은, 제2 고조파 왜곡 측정의 경우에 특히 그러하며, 이는 본 특허 출원의 도입부에서 언급되었다.
본 발명을, 수반될 수 있는 이러한 결과 및 현상에 관한 임의의 물리적 해석에 투입함이 없이, 트랩핑 층(3)은 특히 급속 열 처리에 민감하다는 것이 나타난다. 구조적 결함 또는 전기화학적 결합은 온도 및/또는 온도 그레디언트의 효과 하에서 재구성되는 것으로 나타난다. 부가적으로, 급속 열 처리의 특정 프로파일은 층(3)의 트랩핑 속성을 포화시키는 과도한 전하 캐리어의 생성을 선호할 수 있다.
그 원인이 무엇이든 간에, 기판(1)의 악화된 라디오주파수 특성의 관측은, 기판(1)에 대해 요구되는 기준 하에서의 반도체 디바이스의 동작을 보장하는 것을 가능하게 하지 않는다.
도 2를 다시 참조하면, 본 발명은, 성능에서의 측정된 손실을 적어도 부분적으로 복원하기 위해, 기판(1)의 힐링 열 처리가 후속되는 급속 열 처리 스테이지를 제공한다.
특히 놀랍게도, 15초의 시간 동안의 700 내지 1100℃의 힐링 열 처리는 적어도, 기판(1)이 개선된 라디오주파수 특성을 나타내기에 충분하다는 것을 나타낸다. 힐링 열 처리 대기는, 아르곤과 같은 중성 가스, 수소와 같은 환원성 가스, 또는 심지어 이러한 2개의 가스 타입의 혼합물로 이루어질 수 있다. 이것은 예컨대, 종종 "형성 가스"라는 명칭으로 표시되는, 대략적으로 95 퍼센트 질소로 구성되고 5 퍼센트 수소로 구성되는 수소-함유 질소일 수 있다.
처리는 종래의 수직형 오븐에서 수행될 수 있다. 이러한 경우에서, 그 후, 아르곤 하에서 또는 질소 하에서 대략적으로 1시간 동안 대략적으로 950℃에서의 처리가 적용된다. 이러한 처리에는, 어닐링 환경으로부터 기판(1)의 표면을 보호하기 위해, 산화 페이즈가 선행될 수 있거나 그러한 단계를 포함할 수 있다. 형성된 산화물 층은 이후, 간단한 화학적 에칭에 의해 힐링 열 처리 스테이지의 결과 상에서 제거될 수 있다.
특히 유리하게, 힐링 열 처리는, 급속 열 처리 디바이스에서 인 시튜로 수행된다.
온도 플래토의 결과 상에서 급속 열 어닐링 디바이스의 챔버(6)의 램프(7)에 제공되는 전기 에너지를 제어함으로써, 도 5에 표현된 바와 같이, 이러한 플래토에, 예컨대 15초 내지 2분의 시간 동안 950℃에서의 어닐링이 후속되게 하는 것이 가능하다.
대안적으로, 또는 950℃에서의 이러한 어닐링을 보충함에 있어서, 힐링 열 처리는, 급속 열 처리 플래토의 완료 시에, 초당 40℃보다 낮은 열 그레디언트에 따라 온도 하강을 제어함으로써 설정될 수 있다.
최신 기술의 급속 열 처리에 비해 둔화된 이러한 냉각은 또한, 이러한 냉각 페이즈 동안 램프(7)에 대한 전력 공급을 조정함으로써 간단히 획득될 수 있다.
선택된 힐링 열 처리의 실시예가 무엇이든 간에, 기판(1)의 RF 특성은, 후속하는 예에서 명백해지는 바와 같이, 특히 제2 고조파 왜곡의 RF 특성이 개선된다는 것이 관측된다.
트랩핑 층(3)을 나타내는 2개의 타입의 기판 A 및 B가 준비된다. 300 mm 직경을 갖는 기판의 2개의 타입 A 및 B는, 75 nm의 두께를 갖는 표면 실리콘 층(5) 및 200 nm의 두께를 갖는 실리콘 산화물 절연 층(4)으로 이루어진다. 트랩핑 층(3)은, 1.7 ㎛의 두께를 갖는 다결정질 실리콘의 층으로 이루어진다. 기판 A는 17 kohm.cm의 비저항을 나타내는 지지체(2)를 포함하고, 기판 B에 대해서는 5 kohm.cm이다.
이러한 기판 A 및 B는, 기판 A에 대해 -100 dBm 그리고 기판 B에 대해 -90 dBm의 제2 고조파 왜곡 값을 제공하도록 구조적으로 설계된다. 이러한 값은, 급속 열 처리를 수용하지 않은 유사한 기판에 대해 획득된다.
2개의 타입의 기판 A 및 B 각각에 다음의 처리가 적용되며, 제2 고조파 왜곡(HD2)이 그 각각에 대해 측정된다:
- RTA 단독: 급속 열 처리, 이의 프로파일은 도 4에 주어짐;
- RTA + TTH: 앞선 RTA 처리와 동일한 급속 열 처리 후, 보호용 산화 후 아르곤 하에서 1시간 동안 950℃로 열 처리.
- RTA+: 1200℃에서의 플래토에 후속하는 950℃에서의 힐링 처리를 포함하는 급속 열 처리, 이의 프로파일은 도 5에 주어짐.
Figure 112017126251302-pct00001
따라서, 앞선 표에서, 급속 열 처리가 기판(1)의 측정된 성능에 영향을 미치고, 이러한 성능은 본 발명에 따른 힐링 열 처리의 적용 후에 적어도 부분적으로 복원된다는 것이 명백하다.

Claims (12)

  1. 반도체 엘리먼트의 제조를 위한 프로세스로서,
    기판(1)의 급속 열 처리 스테이지를 포함하며,
    상기 기판(1)은,
    지지체(2), 상기 지지체(2) 상의 전하-트랩핑(trapping) 층(3), 상기 전하-트랩핑 층(3) 상의 절연 층(4), 상기 절연 층(4) 상의 표면 실리콘 층(5)을 포함하고,
    상기 급속 열 처리 스테이지는 기판(1)의 RF 특성을 손상시킬 수 있으며,
    상기 프로세스는, 상기 급속 열 처리 스테이지 이후, 적어도 15초의 시간 동안 700℃ 내지 1100℃에서 상기 기판을 힐링(healing) 열 처리하는 것이 후속되는 것을 특징으로 하는, 반도체 엘리먼트의 제조를 위한 프로세스.
  2. 제1항에 있어서,
    상기 힐링 열 처리는 중성 또는 환원성 대기(atmosphere)에서 수행되는, 반도체 엘리먼트의 제조를 위한 프로세스.
  3. 제1항 또는 제2항에 있어서,
    상기 힐링 열 처리는 1시간 동안의 950℃에서의 어닐링(annealing)으로 이루어지는, 반도체 엘리먼트의 제조를 위한 프로세스.
  4. 제1항 또는 제2항에 있어서,
    상기 급속 열 처리 스테이지는, 급속 어닐링 오븐(oven) 또는 플래시(flash) 어닐링 디바이스와 같은 급속 열 처리 디바이스에서 수행되는, 반도체 엘리먼트의 제조를 위한 프로세스.
  5. 제4항에 있어서,
    상기 힐링 열 처리는, 상기 급속 열 처리 디바이스에서 인 시튜(in situ)로 수행되는, 반도체 엘리먼트의 제조를 위한 프로세스.
  6. 제5항에 있어서,
    상기 힐링 열 처리는, 15초 내지 2분의 시간 동안의 950℃에서의 어닐링으로 이루어지는, 반도체 엘리먼트의 제조를 위한 프로세스.
  7. 제5항에 있어서,
    상기 힐링 열 처리는, 상기 급속 열 처리의 완료 시에 40℃/s 미만으로 온도의 하강을 제어함으로써 수행되는, 반도체 엘리먼트의 제조를 위한 프로세스.
  8. 제1항 또는 제2항에 있어서,
    상기 급속 열 처리는, 상기 기판(1)을, 1125℃ 내지 1250℃의 플래토(plateau) 온도에서 최대 2분의 시간 동안 처리 대기에 노출시키는 것을 포함하는, 반도체 엘리먼트의 제조를 위한 프로세스.
  9. 제1항 또는 제2항에 있어서,
    상기 반도체 엘리먼트는 RF 디바이스인, 반도체 엘리먼트의 제조를 위한 프로세스.
  10. 제1항 또는 제2항에 있어서,
    상기 반도체 엘리먼트는, 200 또는 300 mm의 직경을 나타내는 실리콘 온 인슐레이터(silicon on insulator) 웨이퍼인, 반도체 엘리먼트의 제조를 위한 프로세스.
  11. 제1항 또는 제2항에 있어서,
    상기 전하-트랩핑 층(3)은 다결정질 실리콘 층인, 반도체 엘리먼트의 제조를 위한 프로세스.
  12. 제1항 또는 제2항에 있어서,
    상기 기판(1)의 RF 특성은 제2 고조파 왜곡 측정에 의해 평가되는, 반도체 엘리먼트의 제조를 위한 프로세스.
KR1020177036472A 2015-06-09 2016-06-01 전하를 트랩핑하기 위한 층을 포함하는 반도체 엘리먼트의 제조를 위한 프로세스 KR102484156B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1555248A FR3037438B1 (fr) 2015-06-09 2015-06-09 Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
FR1555248 2015-06-09
PCT/EP2016/062334 WO2016198298A1 (en) 2015-06-09 2016-06-01 Process for the manufacture of a semiconductor element comprising a layer for trapping charges

Publications (2)

Publication Number Publication Date
KR20180015159A KR20180015159A (ko) 2018-02-12
KR102484156B1 true KR102484156B1 (ko) 2023-01-03

Family

ID=55345885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177036472A KR102484156B1 (ko) 2015-06-09 2016-06-01 전하를 트랩핑하기 위한 층을 포함하는 반도체 엘리먼트의 제조를 위한 프로세스

Country Status (8)

Country Link
US (1) US10297464B2 (ko)
EP (1) EP3308391B1 (ko)
JP (1) JP6799015B2 (ko)
KR (1) KR102484156B1 (ko)
CN (1) CN107690695B (ko)
FR (1) FR3037438B1 (ko)
TW (1) TWI683367B (ko)
WO (1) WO2016198298A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3037438B1 (fr) 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
FR3058561B1 (fr) * 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
FR3062238A1 (fr) * 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
JP6859964B2 (ja) * 2018-01-23 2021-04-14 信越半導体株式会社 高周波用ｓｏｉウェーハの製造方法
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297839A (ja) 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP2007507093A (ja) * 2003-09-26 2007-03-22 ユニべルシテ・カトリック・ドゥ・ルベン 抵抗損を低減させた積層型半導体構造の製造方法
JP2013513234A (ja) 2009-12-04 2013-04-18 ソイテック 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造
US20180033681A1 (en) 2015-03-06 2018-02-01 Shin-Etsu Handotai Co., Ltd. Bonded semiconductor wafer and method for manufacturing bonded semiconductor wafer

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
EP1087041B1 (en) 1999-03-16 2009-01-07 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and silicon wafer
FR2838865B1 (fr) 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
US6987056B2 (en) * 2003-07-08 2006-01-17 Hynix Semiconductor Inc. Method of forming gates in semiconductor devices
FR2860341B1 (fr) 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
DE102004041378B4 (de) * 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
JP2006278827A (ja) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7528028B2 (en) * 2005-06-17 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Super anneal for process induced strain modulation
KR101293567B1 (ko) * 2006-02-21 2013-08-06 삼성디스플레이 주식회사 표시장치의 제조방법
US7750345B2 (en) * 2007-05-18 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7820534B2 (en) 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
US7932138B2 (en) 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
FR2933233B1 (fr) 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
US7955940B2 (en) 2009-09-01 2011-06-07 International Business Machines Corporation Silicon-on-insulator substrate with built-in substrate junction
US8420981B2 (en) 2009-11-13 2013-04-16 Tel Nexx, Inc. Apparatus for thermal processing with micro-environment
WO2011068017A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
WO2012137000A1 (en) 2011-04-06 2012-10-11 Isis Innovation Limited Processing a wafer for an electronic circuit
US8963618B2 (en) 2013-05-14 2015-02-24 Ferfics Limited Radio frequency switch with improved switching time
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
FR3029682B1 (fr) 2014-12-04 2017-12-29 Soitec Silicon On Insulator Substrat semi-conducteur haute resistivite et son procede de fabrication
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
FR3037438B1 (fr) 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
FR3058561B1 (fr) 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297839A (ja) 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP2007507093A (ja) * 2003-09-26 2007-03-22 ユニべルシテ・カトリック・ドゥ・ルベン 抵抗損を低減させた積層型半導体構造の製造方法
JP2013513234A (ja) 2009-12-04 2013-04-18 ソイテック 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造
US20180033681A1 (en) 2015-03-06 2018-02-01 Shin-Etsu Handotai Co., Ltd. Bonded semiconductor wafer and method for manufacturing bonded semiconductor wafer

Also Published As

Publication number Publication date
WO2016198298A1 (en) 2016-12-15
TW201711105A (zh) 2017-03-16
KR20180015159A (ko) 2018-02-12
FR3037438A1 (fr) 2016-12-16
CN107690695A (zh) 2018-02-13
EP3308391A1 (en) 2018-04-18
EP3308391B1 (en) 2018-12-26
JP6799015B2 (ja) 2020-12-09
FR3037438B1 (fr) 2017-06-16
TWI683367B (zh) 2020-01-21
JP2018523300A (ja) 2018-08-16
US10297464B2 (en) 2019-05-21
CN107690695B (zh) 2021-05-11
US20180182640A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
KR102484156B1 (ko) 전하를 트랩핑하기 위한 층을 포함하는 반도체 엘리먼트의 제조를 위한 프로세스
KR101379409B1 (ko) 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조
US11373856B2 (en) Support for a semiconductor structure
US11251265B2 (en) Carrier for a semiconductor structure
US20220247374A1 (en) Method for manufacturing a structure comprising a thin layer transferred onto a support provided with a charge trapping layer
KR102652250B1 (ko) 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법
KR102408553B1 (ko) 고 저항성 기판을 포함하는 반도체 소자의 제조 방법
JP2018107428A5 (ko)
KR20230011264A (ko) 고주파 응용을 위한 반도체-온-절연체 기판을 제조하는 공정

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant