TW201711105A - 用於製造包含電荷捕捉層之半導體元件之製程 - Google Patents

用於製造包含電荷捕捉層之半導體元件之製程 Download PDF

Info

Publication number
TW201711105A
TW201711105A TW105117433A TW105117433A TW201711105A TW 201711105 A TW201711105 A TW 201711105A TW 105117433 A TW105117433 A TW 105117433A TW 105117433 A TW105117433 A TW 105117433A TW 201711105 A TW201711105 A TW 201711105A
Authority
TW
Taiwan
Prior art keywords
substrate
heat treatment
rapid thermal
thermal processing
temperature
Prior art date
Application number
TW105117433A
Other languages
English (en)
Other versions
TWI683367B (zh
Inventor
Marcel Broekaart
Luciana Capello
Isabelle Bertrand
Norbert Colombet
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW201711105A publication Critical patent/TW201711105A/zh
Application granted granted Critical
Publication of TWI683367B publication Critical patent/TWI683367B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明與一種用於製造半導體元件之製程有關，該製程包括對包含一電荷捕捉層之一底材進行快速熱處理之一階段，該快速熱處理能夠損壞該底材之射頻特性。依照本發明，該快速熱處理階段之後係接著使該底材在介於700℃與1100℃的溫度中進行為時至少15秒之修復熱處理。

Description

用於製造包含電荷捕捉層之半導體元件之製程
本發明與一種用於製造包含電荷捕捉層之半導體元件之製程有關。
集積裝置(integrated devices)通常製作在底材上，這些底材主要作為集積裝置製造時的支撐件。然而，因為集積程度以及對集積裝置效能水平期望的提高，使得集積裝置的效能與集積裝置製造時所用底材特性之間的耦合程度也日益提升。射頻裝置尤其如此，射頻裝置處理頻率介於大約3kHz與300GHz之間的訊號，此頻率範圍內的訊號多應用於電信通訊領域(通話系統、Wi-Fi、藍牙等等)。
裝置/底材耦合的一個例子是，在裝置中傳遞的高頻訊號所產生的電磁場穿透進入底材深處，並與存在於底材中的電荷載子互動。這會導致訊號的部分能量因插入損失(insertion loss)及因組件間串擾(crosstalk)可能產生的影響，而受到不必要的消耗。
射頻裝置，例如切換器、天線調諧器及功率放大器，可形成在將上述現象納入考量的專用底材上，以改善射頻裝置的效能。
因此，習知的絕緣體上矽(silicon on insulator，SOI)底材包括，如圖1所示，一支撐底材2、被設置在該支撐底材2上的一電荷捕捉層3、被設置在該電荷捕捉層3上的一絕緣層4，以及被設置在該絕緣層4上的一表面矽層5。該支撐底材2可表現出大於1kohm.cm的電阻率。該電荷捕捉層3可包括未經摻雜的多結晶矽。該電荷捕捉層3讓前述的裝置/底材耦合得以減少，從而確保射頻裝置的良好效能。此類底材的製作在諸如FR 2 860 341、FR 2 933 233、FR 2 953 640及US 2015115480等文件中有相關說明。
發明人觀察到，對此等絕緣體上矽底材實施快速熱處理，可使該底材的射頻特性受到影響。事實上，在底材製作期間處理底材表面時，快速熱處理是特別有用的。而在CMOS組件的正規製作過程中，快速熱處理亦是必要階段，例如用於摻雜物的活化。
詳言之，發明人觀察到，經過快速熱處理之底材，其「二次諧波失真(second harmonic distortion)」特性之量測值，被證明比未經過快速熱處理之底材低了大約25%。
此一特性量測(其詳細說明可參考Soitec公司在2015年一月發表的「White paper-RF SOI Characterisation」文件)尤其重要，因其對於形成在前述底材上的射頻裝置的預期效能(expected performance)非常具有代表性。
但就包含電荷捕捉層且經過快速熱處理的絕緣體上矽 底材而言，前述特性量測所達到的水準，並沒有好到足以保證射頻裝置能夠依所要求的規格運作。
本發明之一目標為提供一種用於製造半導體元件之製程，其包括一快速熱處理階段，該製程不會表現出前文所發現的效能損耗。
為達成上述目標，本發明在最廣泛接受的程度上提供一種用於製造半導體元件之製程，該製程包括對包含一電荷捕捉層之一底材進行快速熱處理之一階段，該快速熱處理能夠損壞該底材之射頻特性。
該製程值得注意之處為，在快速熱處理階段後，接著使該底材在介於700℃與1100℃的溫度中，進行為時至少15秒之修復熱處理(healing heat treatment)。
令人驚訝的是，申請人證明了，在實施修復熱處理後，該底材表現出所預期的射頻特性，亦即，該底材所表現出的射頻特性的水準，與未經快速熱處理底材的射頻特性水準相同。
前述的修復熱處理是易於實施的，其可以是在一常規直立爐內，於中性或還原大氣環境(neutral or reducing atmosphere)中，以950℃的溫度進行超過一小時的熱處理。
本發明有利之處為，該底材的射頻特性係以二次諧波失真量測法加以評估。如前文所指出，對於後續要形成在該底材上的組件的 射頻效能而言，該量測法非常具有代表性。
本發明的優點為，前述的快速熱處理是在一快速熱處理裝置中實施，例如一快速熱回火(rapid thermal annealing，RTA)裝置或一瞬間回火(flash annealing)裝置，這些裝置經常用於半導體組件及底材製造相關領域。
本發明所包含的快速熱處理有利地包括將底材曝露於一處理大氣環境(treatment atmosphere)，在介於1125℃與1250℃間之一平穩溫度下，為時最長2分鐘。這些處理條件對於底材或組件的製作尤其有效。本發明所包含的修復熱處理可在最後完全或部分恢復元件的預期射頻效能，但該修復熱處理並不在於選擇經過減弱的快速熱處理條件，修復熱處理的目標是限制這些快速熱處理條件對底材射頻特性的影響。
前述的半導體元件可以是一底材，例如一絕緣體上矽底材，其包含前言所述之一電荷捕捉層，或者製作在該底材上之一半導體裝置。這是因為，本發明尤其有利之處在於，本發明的修復熱處理是特別多用途的，且該修復熱處理可擇一應用在底材的製作期間，或底材上組件的製作期間。
本發明的優點為，修復熱處理是在前述的快速熱處理裝置中原地(in situ)實施。這樣可避免額外裝置的使用，並可簡化元件的製造過程。
本發明極為有利之處在於，修復熱處理係透過使前述熱 處理裝置的快速降溫速率控制在低於每秒40℃而實施。
當前述底材為直徑至少200mm的晶圓時，本發明的修復熱處理特別有用。因為對此類尺寸的晶圓而言，很難設想如何能不對其進行快速熱處理而製作底材，這些底材的規格是十分精確的。而且，已知的其他替代方式(化學機械研磨、長回火)並無法於短暫的處理時間內，在此類晶圓的整個表面上做到均勻一致的處理。
本發明的優點為，前述電荷捕捉層為一多晶矽層。
1‧‧‧絕緣體上矽底材
2‧‧‧支撐底材
3‧‧‧電荷捕捉層
4‧‧‧絕緣層
5‧‧‧表面矽層
6‧‧‧石英處理室
7‧‧‧加熱燈
8‧‧‧支撐件
9‧‧‧排氣系統
依照下文對於本發明非限制實施例的說明，並搭配所附圖式，將可對本發明內容有更清楚的了解，在所附圖式中：- 圖1描繪習知技術中設有電荷捕捉層之一底材；- 圖2描繪一種依照本發明製造半導體元件之製程階段之順序；- 圖3描繪一快速熱回火裝置的已知組構；- 圖4描繪在一快速熱回火裝置中一快速熱處理的溫度曲線；及- 圖5描繪依照本發明一實施例的修復熱處理示例。
圖2描繪依照本發明一種用於製造半導體元件之製程階段之順序。
在本說明書中，「半導體元件」一詞係無差別地表示一半導體底材或裝置，尤其是應用於射頻領域者。因此，本發明可應用在這些元件的製造。
在第一階段中，提供一底材1，其包含一電荷捕捉層3。
本發明的優點為，該底材1為絕緣體上矽底材，其設有一表面矽層5、一絕緣層4(例如氧化矽製成者)，以及一支撐底材2。該電荷捕捉層3被定置成介於該絕緣層4與該支撐底材2之間。
如前文述及之參考文件所載，有多種方式可用於準備該底材1。但較佳情況為，該底材1是以Smart CutTM技術製造，根據該技術，欲使其形成該表面矽層5之一氧化矽層，以及該底材1的絕緣層4，被移轉到帶有該電荷捕捉層3之一支撐底材2上。在此移轉階段後，通常接著進行該底材1的最後修整，以賦予該底材1所需之特性，特別是其表面狀態。
本發明的優點為，該支撐底材2表現出大於1kohm.cm的高電阻率特點。該支撐底材2可對應於表現出介於6ppm與10ppm間的低量間隙氧(interstitial oxygen)(以「低Oi」表示)之一P型矽底材。
該支撐底材2亦可為表現出大於26ppm的高量間隙氧(以「高Oi」表示)的矽底材。
在某些情況下，尤其是該電荷捕捉層3的厚度足夠且大於30微米時，該支撐底材2可表現出小於1kohm.cm的標準電阻率。
該底材1通常可以一圓形晶圓的形式提供，其直徑可為200mm、300mm，或甚至450mm。
該電荷捕捉層3可具有高度變化之性質，如前文述及之參考文件所載。一般而言，該電荷捕捉層3為表現出結構缺陷之一非結晶(noncrystalline)層，例如錯位、晶粒邊界、非結晶區、空隙、包含物、孔洞等結構缺陷。
對於容易從諸如不完全化學鍵或側邊化學鍵(pendant chemical bond)穿過材料的電荷來說，這些結構缺陷形成了陷阱。這樣便可防止該電荷捕捉層導電，從而使該電荷捕捉層表現出高電阻率。
本發明有利之處為，且為使用上簡易起見，該電荷捕捉層3係由一多結晶矽層形成。其厚度，尤其當形成在一有電阻的支撐底材上時，可為介1μm於與3μm之間。但小於或大於此一區間的其他厚度亦是完全可設想的。
由多結晶矽製成的該電荷捕捉層3可經由使一氣體矽來源，例如二氯矽烷或三氯矽烷(dichlorosilane or trichlorosilane)，在該支撐底材2上沉積而形成，此為眾所周知。本發明有利之處在於，為使該電荷捕捉層可在該底材1進行熱處理期間維持其多晶屬性，可在沉積該電荷捕捉層3之前，於該支撐底材2上提供諸如氧化矽製之一非晶形(amorphous) 層。
參考圖2，本發明製程接下來的階段，係對該底材1進行一快速熱處理。
該快速熱處理階段可構成該底材1製造期間最後修整過程的一部分。該快速熱處理階段亦可對應於一半導體裝置製造的一個階段，例如摻雜物活化階段。
在本說明書中，「快速熱處理」一詞表示使該底材1曝露於一處理大氣環境，在一平穩處理溫度(plateau treatment temperature)下持續時間最長2分鐘的一個階段。該平穩處理溫度通常介於1125與1250℃之間。該平穩溫度的升降步調，係以大於每秒60℃的高熱梯度(high heat gradient)進行，這樣的熱梯度可以限制處理的總持續時間。
該平穩溫度的持續時間可依照所選定的快速熱處理裝置而有不同，在瞬間回火裝置中，該持續時間可以很短，大約若干微秒，而在快速回火爐中，該持續時間可以延長為15至45秒。
前述處理大氣環境視處理之目的而定。舉例而言，該處理大氣環境可為一中性大氣環境、還原大氣環境或氧化大氣環境。
為實施該快速熱處理，可利用如圖3所概略描繪之一習知快速熱回火裝置，其包括用於接受待處理底材的一石英處理室6。熱處理係利用定置在底材上方及下方的加熱燈7實施。在處理期間，底材在處理室中保持水平，置於由三點所形成之一支撐件8上。處理室的大氣環境 可透過導入一選定氣體而控制，該氣體可經由一排氣系統9排放出去，該排氣系統的開啟是可受控制的。
快速熱處理係利用此一裝置，經由向加熱燈7提供電力以使底材受到輻射而加熱至一預定溫度而進行，該預定溫度可介於，舉例而言，1150℃與1250℃之間。底材溫度的上升是非常迅速的，速率為大約每秒60℃或更高，結果便是，只需10至20秒的時間，便可使底材溫度達到前述的平穩溫度。快速熱處理係在此平穩溫度下進行一段時間，在此一裝置中，該段時間可從30秒至2分鐘。當該段時間結束時，提供給加熱燈7的電力會被切斷，底材溫度也會以大約每秒60℃的速率快速下降。一般而言，需要20至30秒來進行底材的冷卻並使其能夠從處理室取出。在此一裝置中可獲得的典型溫度曲線，舉例而言，描繪於圖4。應注意的是，裝配在該處理室6用於測量溫度的高溫計，只有在溫度值高於大約600℃至700℃時才會作用，這解釋了圖4中曲線為何是被截去一段的形狀。
在快速熱處理的尾聲，發明人非常驚訝地觀察到，該底材1的某些射頻特性變差了。二次諧波失真量測尤其是如此，有關二次諧波失真量測的說明已在前文述及。
在不使本發明就這些結果及可能涉及的現象做任何實際解說下，該電荷捕捉層3看來尤其容易受到快速熱處理的影響。該電荷捕捉層3的結構缺陷或電化學鍵，看來在溫度及/或溫度梯度的效應下發生了重組。此外，前述快速熱處理的特定溫度曲線，可能有利於產生過量的電荷載子而使該電荷捕捉層3的捕捉特性達到飽和。
不論其根源為何，觀察到該底材1的射頻特性變差，並不因此就能保證該底材1上的半導體裝置可按所要求的規格運作。
再次參考圖2，在前述快速熱處理階段後，接著進行該底材1的修復熱處理，以至少局部恢復所量測到的效能損失。
尤其令人驚訝的是，以介於700℃與1100℃間的溫度進行為時15秒的修復熱處理，至少看起來就足以使該底材1表現出改善的射頻特性。該修復熱處理的大氣環境可由一中性氣體(例如氬)、一還原氣體(例如氫)，或甚至這兩類氣體的混合氣體所構成。舉例而言，前述混合氣體可為含氫氮氣，其由大約百分之95的氮及百分之5的氫構成，此類混合氣體通常稱為「形成氣體(forming gas)」。
該修復熱處理可在一傳統直立爐中進行。在此實施例中，該修復熱處理係在氬或氮的大氣環境中，以大約950℃的溫度，進行為時大約一小時的處理。在該修復熱處理之前可先進行一氧化步驟，或該修復熱處理可包括一氧化步驟，以保護該底材1的表面不受回火環境影響。氧化步驟所形成的氧化物層，可在該修復熱處理結束時，以簡單的化學蝕刻方式移除。
本發明尤其有利之處為，該修復熱處理係在前述快速熱處理裝置中原地進行。
經由在溫度平穩區結束時，控制供應給該快速熱回火裝置之處理室6之加熱燈7的電能，便可如圖5所示，以950℃的溫度進行， 舉例而言，介於15秒與2分鐘間的回火，以接著前述的溫度平穩狀態。
作為前述950℃回火的替代方式或補充，該修復熱處理可經由在快速熱處理的溫度平穩區結束時，以低於每秒40℃的熱梯度控制溫度下降而建立。
此一降溫方式，與習知的快速熱處理相較更為緩和，亦可單純地經由在此一降溫階段調整該些加熱燈7的電力供應而達成。
不論所選擇的修復熱處理實施方式為何，都可觀察到該底材1的射頻特性，尤其是二次諧波失真，有所改善，從以下示例便可清楚易見。
準備A、B兩類包含一電荷捕捉層3的底材。A類及B類底材皆具有300mm的直徑，且包括厚度為75nm之一表面矽層5，以及厚度為200nm之一氧化矽絕緣層4。該電荷捕捉層3由厚度為1.7μm的一層多結晶矽所構成。底材A包括一支撐底材，其表現出17kohm.cm的電阻率，底材B的支撐底材表現出5kohm.cm的電阻率。
底材A、B在結構上均經過設計，底材A具有-100dBm的二次諧波失真值，底材B具有-90dBm的二次諧波失真值。這些數值與自未接受快速熱處理的底材所獲得的數值相似。
接著，對底材A及底材B分別進行以下處理，並測量各底材經各別處理後的二次諧波失真(HD2)：
- 只進行RTA處理：快速熱處理，其溫度曲線如圖4所示。
- 進行RTA+TTH處理：在進行與前述RTA處理完全相同的快速熱處理，並進行保護性氧化步驟後，在氬氣環境中以950℃進行為時一小時的熱處理。
- 進行RTA+處理：快速熱處理，其溫度曲線如圖5所示，此快速熱處理包括在1200℃的溫度平穩區後，以950℃進行修復熱處理。
由上表明顯可見，快速熱處理影響了所測量的底材效能，且該受影響的效能在實施本發明的修復熱處理後，至少恢復了部分。

Claims (12)

  1. 一種用於製造半導體元件之製程，該方法包括對包含一電荷捕捉層(3)之一底材(1)進行一快速熱處理階段，該快速熱處理能.夠損壞該底材(1)之射頻特性，該製程之特徵在於，該快速熱處理階段之後係接著使該底材在介於700℃與1100℃的溫度中進行為時至少15秒之修復熱處理。
  2. 如申請專利範圍第1項之製程，其中所述修復熱處理係在一中性或還原大氣環境中進行。
  3. 如申請專利範圍第1或2項之製程，其中所述修復熱處理係由在950℃溫度中進行一小時回火所構成。
  4. 如申請專利範圍第1至3項中任一項之製程，其中所述快速熱處理係在一快速熱處理裝置中進行，例如一快速回火爐或一瞬間回火裝置。
  5. 如申請專利範圍第1至4項中任一項之製程，其中所述修復熱處理階段係在該快速熱處理裝置中原地進行。
  6. 如申請專利範圍第1至5項中任一項之製程，其中所述修復熱處理係由在950℃溫度中進行為時介於15秒與2分鐘間之回火所構成。
  7. 如申請專利範圍第5項之製程，其中其中所述修復熱處理係透過將所述快速熱處理完成時的溫度下降控制在低於每秒40℃而進行。
  8. 如申請專利範圍第1至7項中任一項之製程，其中所述快速熱處理包括將該底材(1)曝露於一處理大氣環境，在介於1125℃與1250℃間之一平穩溫度下，為時最長兩分鐘。
  9. 如申請專利範圍第1至8項中任一項之製程，其中所述半導體元件為一射頻裝置。
  10. 如申請專利範圍第1至9項中任一項之製程，其中所述半導體元件為一絕緣體上矽晶圓，其具有200mm或300mm之直徑。
  11. 如申請專利範圍第1至10項中任一項之製程，其中所述電荷捕捉層(3)為一多結晶矽層。
  12. 如申請專利範圍第1至11項中任一項之製程，其中所述底材(1)之射頻特性係以二次諧波失真量測法加以評估。
TW105117433A 2015-06-09 2016-06-02 用於製造包含電荷捕捉層之半導體元件之製程 TWI683367B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1555248A FR3037438B1 (fr) 2015-06-09 2015-06-09 Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
FR1555248 2015-06-09

Publications (2)

Publication Number Publication Date
TW201711105A true TW201711105A (zh) 2017-03-16
TWI683367B TWI683367B (zh) 2020-01-21

Family

ID=55345885

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105117433A TWI683367B (zh) 2015-06-09 2016-06-02 用於製造包含電荷捕捉層之半導體元件之製程

Country Status (8)

Country Link
US (1) US10297464B2 (zh)
EP (1) EP3308391B1 (zh)
JP (1) JP6799015B2 (zh)
KR (1) KR102484156B1 (zh)
CN (1) CN107690695B (zh)
FR (1) FR3037438B1 (zh)
TW (1) TWI683367B (zh)
WO (1) WO2016198298A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3037438B1 (fr) 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
FR3058561B1 (fr) * 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
FR3062238A1 (fr) * 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
JP6859964B2 (ja) * 2018-01-23 2021-04-14 信越半導体株式会社 高周波用ｓｏｉウェーハの製造方法
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
FR3116151A1 (fr) * 2020-11-10 2022-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’une structure de piegeage d’un substrat utile

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
EP2037009B1 (en) 1999-03-16 2013-07-31 Shin-Etsu Handotai Co., Ltd. Method for producing a bonded SOI wafer
JP2003297839A (ja) * 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
FR2838865B1 (fr) 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
US6987056B2 (en) * 2003-07-08 2006-01-17 Hynix Semiconductor Inc. Method of forming gates in semiconductor devices
KR20060118437A (ko) * 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
FR2860341B1 (fr) 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
DE102004041378B4 (de) * 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
JP2006278827A (ja) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7528028B2 (en) * 2005-06-17 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Super anneal for process induced strain modulation
KR101293567B1 (ko) * 2006-02-21 2013-08-06 삼성디스플레이 주식회사 표시장치의 제조방법
US7750345B2 (en) * 2007-05-18 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7820534B2 (en) 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
US7932138B2 (en) 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
FR2933233B1 (fr) 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
US7955940B2 (en) 2009-09-01 2011-06-07 International Business Machines Corporation Silicon-on-insulator substrate with built-in substrate junction
US8420981B2 (en) 2009-11-13 2013-04-16 Tel Nexx, Inc. Apparatus for thermal processing with micro-environment
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
KR102333270B1 (ko) * 2009-12-04 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012136999A1 (en) 2011-04-06 2012-10-11 Isis Innovation Limited Controlling impurities in a wafer for an electronic circuit
US8963618B2 (en) 2013-05-14 2015-02-24 Ferfics Limited Radio frequency switch with improved switching time
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
FR3029682B1 (fr) 2014-12-04 2017-12-29 Soitec Silicon On Insulator Substrat semi-conducteur haute resistivite et son procede de fabrication
JP6344271B2 (ja) * 2015-03-06 2018-06-20 信越半導体株式会社 貼り合わせ半導体ウェーハ及び貼り合わせ半導体ウェーハの製造方法
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
FR3037438B1 (fr) 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
FR3058561B1 (fr) 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif

Also Published As

Publication number Publication date
CN107690695B (zh) 2021-05-11
FR3037438B1 (fr) 2017-06-16
CN107690695A (zh) 2018-02-13
EP3308391B1 (en) 2018-12-26
TWI683367B (zh) 2020-01-21
WO2016198298A1 (en) 2016-12-15
US20180182640A1 (en) 2018-06-28
KR20180015159A (ko) 2018-02-12
JP6799015B2 (ja) 2020-12-09
JP2018523300A (ja) 2018-08-16
US10297464B2 (en) 2019-05-21
KR102484156B1 (ko) 2023-01-03
EP3308391A1 (en) 2018-04-18
FR3037438A1 (fr) 2016-12-16

Similar Documents

Publication Publication Date Title
TWI683367B (zh) 用於製造包含電荷捕捉層之半導體元件之製程
KR101379409B1 (ko) 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조
KR101200720B1 (ko) 핫 배플판이 구비된 플라즈마 반응기 및 이를 이용한 기판 처리 방법
TW564500B (en) Process for controlling denuded zone dept in an ideal oxygen precipitating silicon wafer
WO2010137588A1 (ja) 界面近傍における欠陥密度が低いｓｏｓ基板
KR20220032100A (ko) 전하 포획 층이 제공된 지지부 상에 전달된 얇은 층을 포함하는 구조체를 제조하기 위한 방법
KR20190101414A (ko) 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
WO2010137587A1 (ja) 表面欠陥密度が少ないｓｏｓ基板
TWI610336B (zh) 一種薄膜的製備方法
JP4832067B2 (ja) シリコン部材およびその製造方法
CN106062924A (zh) 贴合式晶圆的制造方法
TWI742183B (zh) 用於製作包含高電阻底材之半導體元件之方法
JP2018107428A5 (zh)
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP5859497B2 (ja) 界面近傍における欠陥密度が低いｓｏｓ基板の製造方法
JP5859496B2 (ja) 表面欠陥密度が少ないｓｏｓ基板の製造方法
TW202329362A (zh) 製造裝配有電荷捕捉層之載體基板之方法
KR20240101836A (ko) 전하-트래핑 층이 구비된 지지 기판을 제조하기 위한 프로세스