KR20220032100A - 전하 포획 층이 제공된 지지부 상에 전달된 얇은 층을 포함하는 구조체를 제조하기 위한 방법 - Google Patents
전하 포획 층이 제공된 지지부 상에 전달된 얇은 층을 포함하는 구조체를 제조하기 위한 방법 Download PDFInfo
- Publication number
- KR20220032100A KR20220032100A KR1020227004773A KR20227004773A KR20220032100A KR 20220032100 A KR20220032100 A KR 20220032100A KR 1020227004773 A KR1020227004773 A KR 1020227004773A KR 20227004773 A KR20227004773 A KR 20227004773A KR 20220032100 A KR20220032100 A KR 20220032100A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- dielectric layer
- hydrogen
- manufacturing
- capture
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000001257 hydrogen Substances 0.000 claims abstract description 114
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 95
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 claims abstract description 39
- 230000004888 barrier function Effects 0.000 claims abstract description 30
- 150000002431 hydrogen Chemical class 0.000 claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 40
- 238000000151 deposition Methods 0.000 claims description 33
- 238000000137 annealing Methods 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 230000008021 deposition Effects 0.000 claims description 26
- 229910052757 nitrogen Inorganic materials 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 229940110728 nitrogen / oxygen Drugs 0.000 claims description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 6
- 230000010287 polarization Effects 0.000 claims description 4
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 3
- 230000007935 neutral effect Effects 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 306
- 238000000280 densification Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000005259 measurement Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 238000005498 polishing Methods 0.000 description 5
- 238000001953 recrystallisation Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000007847 structural defect Effects 0.000 description 5
- 238000007669 thermal treatment Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000003472 neutralizing effect Effects 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000012512 characterization method Methods 0.000 description 3
- 238000010897 surface acoustic wave method Methods 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910003327 LiNbO3 Inorganic materials 0.000 description 2
- 229910012463 LiTaO3 Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000006386 neutralization reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910002971 CaTiO3 Inorganic materials 0.000 description 1
- 229910003334 KNbO3 Inorganic materials 0.000 description 1
- 229910010086 LiAlO3 Inorganic materials 0.000 description 1
- 229910003781 PbTiO3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 229910021523 barium zirconate Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 210000001520 comb Anatomy 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02543—Characteristics of substrate, e.g. cutting angles
- H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02818—Means for compensation or elimination of undesirable effects
- H03H9/02929—Means for compensation or elimination of undesirable effects of ageing changes of characteristics, e.g. electro-acousto-migration
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Acoustics & Sound (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Recrystallisation Techniques (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Light Receiving Elements (AREA)
Abstract
본 발명은 전하 포획 층(3)이 마련된 지지부(2) 상에 전달된 얇은 층(5)을 포함하는 구조체(1)의 제조 방법에 관한 것이고, 그 방법은, 지지부(2)를 준비하는 단계 ― 지지부(2)를 준비하는 단계는 베이스 기판(6) 상에 포획 층(3)을 형성하는 단계를 포함하고, 포획 층(3)은 10^18 at/cm^3 미만의 수소 농도를 가짐 ―; 10^20 at/cm^3 미만의 수소 농도를 갖거나, 또는 포획 층(3)을 향한 수소의 확산을 방지하는 배리어를 포함하거나, 또는 낮은 수소 확산도를 갖는 유전체 층(4)에 의해, 지지부(2)를 도너 기판에 접합하는 단계; 얇은 층(5)을 형성하기 위해 도너 기판의 일부를 제거하는 단계를 포함하고, 제조 방법은 1000 ℃의 최대 온도 미만의 온도에 구조체(1)를 노출시킨다. 본 발명은 또한, 이 방법의 종료 시에 획득되는 구조체에 관한 것이다.
Description
본 발명은 전하 포획 층(charge trapping layer)이 마련된 지지부(support) 상에 전달된 얇은 층을 포함하는 구조체를 제조하기 위한 방법에 관한 것이다.
일반적으로, 집적 디바이스들은 주로 집적 디바이스들의 제조를 위한 지지부로서 역할을 하는 웨이퍼들의 형태의 기판들 상에 설치된다. 그러나, 이러한 디바이스들로부터 예상되는 성능 레벨들 및 집적도의 상승은 이러한 디바이스들이 상부에 형성되는 기판의 특성들과 이러한 디바이스들의 성능 레벨들 사이에 점점 더 많은 연관성을 갖게 하였다. 특히, 이는 전기 통신(전화 통신, Wi-Fi, 블루투스 등)의 분야에 특히 적용가능한 대략 3 kHz 내지 300 GHz의 주파수를 갖는 신호들을 프로세싱하는 라디오 주파수(RF) 디바이스들에 해당된다.
디바이스/기판 커플링의 예를 사용하면, 디바이스들에서 전파되는 고 주파수 신호들로부터 유래하는 전자기장들이 기판의 깊이 내로 침투하여 기판에서 발견되는 전하들의 가능한 캐리어들과 상호작용한다. 이는 삽입 손실을 통한 신호의 에너지의 일부의 불필요한 소비 및 누화를 통한 컴포넌트들 사이의 가능한 영향들을 초래한다.
필터들, 스위치들 및 안테나 어댑터들뿐만 아니라 전력 증폭기들과 같은 라디오 주파수 디바이스들이 기판들에 설치될 수 있고, 이들은 특히, 이러한 현상들을 고려하고, 이들의 성능 레벨들을 개선하도록 적응된다.
따라서, 고-저항률 실리콘-온-인슐레이터(HR SOI) 기판들이 알려져 있고, 이는 1 kOhm.cm 초과의 저항률을 갖는 실리콘 지지 기판, 지지 기판 상의 유전체 층, 및 절연 층 상에 배치된 실리콘의 얇은 표면 층을 포함한다. 기판은 또한, 지지 기판과 유전체 층 사이에 배치된 전하 포획 층을 포함할 수 있다. 포획 층은 비-도핑된 다결정질 실리콘을 포함할 수 있다. 이러한 타입의 기판의 제조는, 예컨대, FR2860341, FR2933233, FR2953640, US2015/115480, US7268060, 또는 US6544656에서 설명된다. 일반적으로, 포획 층의 재결정화를 방지하기 위해 이러한 기판에 적용되는 열 처리의 지속기간 및/또는 온도를 제한하는 것이 의도되고, 그 재결정화는 이의 라디오 주파수 성능 레벨들을 저하시킬 것이다.
특정 반도체 구조체들이 이들의 제조 또는 사용 동안 높은 온도들, 예컨대 600 ℃ 또는 1000 ℃ 초과의 높은 온도들에 노출될 수 없는 다른 이유들이 존재한다. 이는 상이한 열 팽창 계수들을 갖는 2개의 기판들의 조립체로 형성되는 구조체들에 해당된다. 기판들 중 하나는 구조체에 대한 지지부를 형성하고, 그 지지부 상에 다른 기판으로부터 취해진 얇은 층이 전달(transfer)된다.
예컨대, 얇은 층이 강유전성 재료로 구성될 때, 얇은 층의 성질은 또한, 구조체의 처리 온도를 이의 퀴리 온도(Curie temperature)로 제한할 수 있고, 즉, 초과하는 경우 재료가 이의 영구 분극(permanent polarization)을 잃는 온도로 제한할 수 있다.
추가하여, 때때로, 얇은 층이 컴포넌트들을 포함할 때, 반도체 구조체의 노출 온도를 제한하려는 경우가 있다. 이러한 컴포넌트들은 구조체 상에(또는 내에) 직접적으로 형성되었을 수 있거나, 또는 지지부 상에 전달되어 그 구조체를 형성하였을 수 있다. 400 ℃ 또는 600 ℃의 노출 온도 초과의 온도에서, 컴포넌트들을 구성하는 도펀트들 또는 금속들의 확산은 그 컴포넌트들이 기능하지 않게 할 위험을 갖는다.
구조체의 엘리먼트들이 노출되는 온도를 의도적으로 제한하도록 선택하는 것이 또한 가능하다. 이는 특히, 전하 포획 층 또는 유전체 층이 LPCVD("low-pressure chemical vapor deposition") 또는 PECVD("plasma-enhanced chemical vapor deposition") 기법들에 의해 형성되는 경우에 해당된다. 이러한 저렴한 기법들은 복수의 기판들에 일괄적으로 적용가능하고, 대략 600도의 적당한 온도에서 수행된다.
그러나, 본 출원인은, 적당한 열 처리들만을 사용하는(즉, 1000 ℃ 초과의 온도들에 구조체를 노출시키지 않는) 제조 방법에 의한, 전하들을 포획하기 위한 층 및 유전체 층을 포함하는 구조체를 생성하는 것이 예상보다 훨씬 더 낮은 라디오 주파수(RF) 성능 레벨들을 갖는 구조체들을 초래한 것을 관찰하였다.
2015년 1월자로 SOITEC에 의해 발행된 발행물 "White paper - RF SOI Characterisation"에서 문서화된 바와 같이, 기판의 RF 성능은 제2 고조파 왜곡 측정(HD2)에 의해 특성화될 수 있다. 전하 포획 층을 포함하고 적당한 열 처리들만을 구현하는 반도체 구조체들의 경우, 본 출원인은 이 HD2 특성이 예상 값의 55% 내지 75%일 수 있다는 것을 관찰하였다.
본 발명은 이러한 문제를 적어도 부분적으로 해결하는 것을 목적으로 한다. 더 구체적으로, 본 발명은 전하들을 포획하기 위한 층이 마련된 지지부 상에 얇은 층을 전달하는 것을 포함하는 반도체 구조체를 제조하기 위한 방법을 제안하는 것을 목적으로 하고, 그 방법은 구조체를 높은 온도에 노출시키는 열 처리를 이용하지 않지만 그럼에도 불구하고 순응적 RF 성능 레벨들을 갖는 구조체를 생성한다.
이러한 목적을 달성하기 위해, 본 발명의 목적은 전하 포획 층이 마련된 지지부 상에 전달된 얇은 층을 포함하는 구조체의 제조 방법을 제안하는 것이고, 그 방법은:
- 지지부를 준비하는 단계 ― 지지부를 준비하는 단계는 베이스 기판 상에 포획 층을 형성하는 단계를 포함하고, 포획 층은 10^18 at/cm^3 미만의 수소 농도를 가짐 ―;
- 10^20 at/cm^3 미만의 수소 농도를 갖거나, 또는 포획 층을 향한 수소의 확산을 방지하는 배리어(barrier)를 포함하거나, 또는 낮은 수소 확산도를 갖는 유전체 층에 의해, 지지부를 도너 기판(donor substrate)에 접합하는 단계;
- 얇은 층을 형성하기 위해 도너 기판의 일부를 제거하는 단계
를 포함하고,
제조 방법은 1000 ℃의 최대 온도 미만의 온도에 구조체(1)를 노출시킨다.
지지부 준비 단계 동안 낮은 수소 농도를 갖는 포획 층을 형성하는 것은 이 층의 전하 트랩들을 과도하게 중화시키는 것을 방지한다. 또한 낮은 수소 농도를 갖거나 또는 이 수소의 확산을 방지하는 유전체 층을 형성하는 것은, 특히, 제조 방법 동안 및 접합 단계 후에 유전체 층이 노출되는 열 처리들 동안, 포획 층을 향한 수소의 확산을 방지 또는 제한한다. 대안적으로, 유전체 층으로부터 포획 층을 향한 수소의 확산을 방지하는 배리어가 유전체 층에 제공될 수 있다.
단독으로 또는 임의의 기술적으로 실현가능한 조합으로 취해지는 본 발명의 다른 유리하고 비-제한적인 특징들에 따르면:
● 포획 층은 600 ℃ 내지 950 ℃의 증착 온도에서 증착되고, 지지부를 준비하는 단계는 수소 고갈 분위기 및 증착 온도와 1000 ℃ 사이의 온도에서 포획 층을 어닐링하는 제1 스테이지를 포함한다;
● 포획 층의 증착은 LPCVD 기법을 구현한다;
● 포획 층은 950 ℃ 내지 1100 ℃의 온도에서 증착에 의해 형성된다;
● 포획 층의 증착은 에피택시 프레임에서 구현된다;
● 유전체 층은 10^20 at/cm^3 초과의 수소 농도를 갖는 재료를 증착한 후에 수소 고갈 분위기에서 제2 어닐링 스테이지를 적용함으로써 생성된다;
● 제2 어닐링 스테이지는 중성 분위기에서의 적어도 1시간 동안의 800 ℃ 내지 900 ℃이다;
● 유전체 층은 제1 어닐링 스테이지의 적용 전에 포획 층 상에 10^20 at/cm^3 초과의 수소 농도를 갖는 재료를 증착함으로써 생성된다;
● 유전체 층은 800 ℃ 내지 1000 ℃의 온도에서 포획 층의 열 산화에 의해 생성된다;
● 유전체 층은 배리어를 포함하고, 배리어는 포획 층과 직접적으로 접촉한다;
● 배리어는 SiN 또는 AlN 층으로 구성된다;
● 낮은 수소 확산도를 갖는 유전체 층은 0.01 또는 0.05 이상의 질소/산소 비율로 질소를 갖는 산화물을 포함한다;
● 낮은 수소 확산도를 갖는 유전체 층은 0.01 내지 0.25 또는 0.05 내지 0.1의 질소/산소 비율로 질소를 갖는 실리콘 산화물(silicon oxide)을 포함한다;
● 제조 방법은, 접합하는 단계 전에, 도너 기판에 취성 평면(embrittlement plane)을 형성하는 단계를 포함하고, 제거하는 단계는 취성 평면에서 도너 기판을 파단(fracturing)시킴으로써 수행된다;
● 얇은 층은 압전성 및/또는 강유전성 재료로 구성된다;
● 얇은 층은 리튬 탄탈레이트(lithium tantalate) 또는 리튬 나이오베이트(lithium niobate)로 제조된다.
다른 양태에 따르면, 본 발명은 구조체를 제안하고, 구조체는 높은 온도들, 예컨대 600 ℃ 또는 1000 ℃ 초과의 높은 온도들에 노출될 수 없고, 그 구조체는:
- 베이스 기판;
- 베이스 기판 상에 배치되고, 10^18 at/cm^3 미만의 수소 농도를 갖는 포획 층;
- 포획 층 상에 배치된 유전체 층 ― 유전체 층은 10^20 at/cm^3 미만의 수소 농도를 갖거나, 또는 포획 층을 향한 수소의 확산을 방지하는 배리어를 포함하거나, 또는 낮은 수소 확산도를 가짐 ―;
- 유전체 층 상에 배치된 얇은 층
을 포함한다.
단독으로 또는 임의의 기술적으로 실현가능한 조합으로 취해지는 본 발명의 이 양태의 다른 유리하고 비-제한적인 특징들에 따르면:
● 얇은 층은 영구 분극 및 600 ℃ 내지 1000 ℃의 퀴리 온도를 갖는 강유전성 재료로 구성된다;
● 유전체 층은 포획 층 및 얇은 층과 접촉한다;
● 낮은 수소 확산도를 갖는 유전체 층은 0.01 또는 0.05 이상의 질소/산소 비율로 질소를 갖는 산화물을 포함한다;
● 낮은 확산도를 갖는 유전체 층은 0.01 내지 0.25 또는 0.05 내지 0.1의 질소/산소 비율로 질소를 갖는 실리콘 산화물을 포함한다.
본 발명의 다른 특징들 및 이점들은 첨부 도면들을 참조하여 후속되는 본 발명의 상세한 설명으로부터 명백하게 될 것이다.
도 1은 구조체를 도시하고, 그 구조체의 제조 방법이 본 설명의 목적이다.
도 1은 구조체를 도시하고, 그 구조체의 제조 방법이 본 설명의 목적이다.
도 1은 구조체(1)를 도시하고, 구조체(1)의 제조 방법이 본 설명의 목적이다. 구조체(1)는 얇은 표면 층(5), 유전체 층(4), 및 지지부(2)를 갖고, 유전체 층(4)은, 예컨대, 실리콘 산화물과 같은 산화물을 포함한다. 지지부(2)에는 베이스 기판(6) 상에 배치된 전하 포획 층(3)이 마련된다. 포획 층(3)은 유전체 층(4)과 베이스 기판(6) 사이에 개재된다. 바람직하게, 유전체 층(4)은 포획 층(3) 및 얇은 층(5)과 접촉한다.
통상적으로, 기판(1)은 100, 200, 300, 또는 심지어 450 mm일 수 있는 직경을 갖는 원형 웨이퍼의 형태일 수 있다.
서문에서 제시된 종래 기술을 형성하는 문서들에서 설명되는 바와 같이, 구조체(1)는 다수의 방식들로 생성될 수 있다. 일반적으로, 구조체(1)는 제조 방법에 의해 생성될 수 있고, 그 제조 방법은 지지부(2)와 도너 기판을 접합하는 단계(이러한 2개의 엘리먼트 사이에 유전체 층이 개재됨) 후에, 얇은 층(5)을 형성하기 위해 도너 기판의 일부를 제거하는 단계를 포함한다. 도너 기판의 일부를 제거하는 단계는 이 기판의 화학적 기계적 박형화(mechanical thinning)에 의해 수행될 수 있다. 바람직하게, 구조체(1)는 Smart CutTM 기술을 적용하여 제조되고, 그에 따라, 얇은 층(5)을 형성하도록 의도된 층은 도너 기판 내로의 가벼운 종의 주입에 의해 형성되는 취성 평면에 의해 한정된다. 이어서, 이 층은 취성 평면에서의 파단에 의해 도너 기판으로부터 제거되고, 지지부(2)와 도너 기판 사이에 개재된 유전체 층(4)을 통해, 포획 층(3)이 마련된 지지부(2) 상에 전달된다.
전형적으로, 베이스 기판(6)은 두께가 수백 미크론이다. 바람직하게, 베이스 기판은 1000 ohm.cm 초과, 한층 더 바람직하게는 2000 ohm.cm 초과의 높은 저항률을 갖는다. 따라서, 이는 베이스 기판에서 이동할 가능성이 있는 전하들, 홀들, 또는 전자들의 밀도를 제한한다. 그러나, 본 발명은 그러한 저항률을 갖는 베이스 기판(6)으로 제한되지 않고, 본 발명은 베이스 기판이 대략 수백 ohm.cm, 예컨대 1000 ohm.cm 미만, 또는 500 ohm.cm 미만, 또는 심지어 10 ohm.cm 미만의 더 순응적인 저항률을 가질 때에도 RF 성능 이점들을 제공한다.
이용가능성 및 비용의 이유들로, 베이스 기판(3)은 단결정질 실리콘으로 제조되는 것이 바람직하다. 이는, 예컨대, 6 내지 10 ppm의 낮은 틈새 산소 함유량을 갖는 CZ 실리콘 기판, 또는 특히 자연적으로 매우 낮은 틈새 산소 함유량을 갖는 FZ 실리콘 기판일 수 있다. 이는 또한 26 ppm 초과의 많은 양의 틈새 산소("하이 Oi(High Oi)"라는 표현으로 지정됨)를 갖는 CZ 실리콘 기판일 수 있다. 대안적으로, 베이스 기판은 다른 재료로 형성될 수 있다: 이는, 예컨대, 사파이어, 유리, 석영, 실리콘 탄화물 등일 수 있다. 특정 상황들에서, 특히 포획 층(3)이 충분히 두꺼울 때, 예컨대 두께가 30 미크론 초과일 때, 베이스 기판(6)은 1 kohm.cm 미만의 표준 저항률을 가질 수 있다.
포획 층(3)은 종래 기술을 형성하는 문서들에서 기록된 바와 같이 본질적으로 매우 다양할 수 있다. 일반적으로 말하자면, 이는 전위들(dislocations), 결정 입계들(grain boundaries), 비정질 구역들(amorphous regions), 간극들(interstices), 개재물들(inclusions), 세공들(pores) 등과 같은 구조적 결함들을 갖는 비-결정질 층이다. 이러한 구조적 결함들은, 예컨대, 불완전한 또는 펜던트 화학 결합들에서, 재료에서 순환하기 쉬운 전하들에 대한 트랩들을 형성한다. 이는 포획 층에서 전도를 방지하고, 이는 결과적으로 높은 저항률을 갖는다.
유리하게, 구현의 단순성을 위해, 이 포획 층(3)은 다결정질 실리콘의 층으로 형성된다. 포획 층(3)의 두께는, 특히 포획 층(3)이 저항성 베이스 기판(6) 상에 형성될 때, 0.3 내지 3 μm의 범위일 수 있다. 그러나, 구조체(1)로부터 예상되는 RF 성능의 레벨에 따라, 이러한 범위 미만 또는 초과의 다른 두께들이 충분히 고려가능하다.
구조체(1)에 적용될 수 있는 열 처리들 동안 이 층의 다결정질 품질을 보존하기 위해, 전하 포획 층(3)의 증착 전에, 예컨대 실리콘 이산화물로 제조된 비정질 층이 베이스 기판(6) 상에 제공되는 것이 유리할 수 있다.
대안적으로, 포획 층(3)은 베이스 기판(6)의 표면 두께에 아르곤과 같은 비교적 무거운 종을 주입하여 그 위치에 전기 트랩들을 구성하는 구조적 결함들을 형성함으로써 형성될 수 있다. 이 층(3)은 또한, 베이스 기판(6)의 표면 두께의 다공성화(porosification), 또는 베이스 기판(6)의 표면 두께에 구조적 결함들을 형성할 수 있는 임의의 다른 방법에 의해 형성될 수 있는데, 이러한 구조적 결함들은 전하들을 포획할 수 있다.
얇은 표면 층(5)은 임의의 적합한 타입일 수 있다. 구조체(1)가 집적 반도체 컴포넌트들을 수용하도록 의도될 때, 그에 따라, 얇은 층(5)은 단결정질 실리콘, 또는 게르마늄, 실리콘 게르마늄, 실리콘 탄화물과 같은 임의의 다른 반도체 재료로 구성될 수 있다. 구조체(1)가 표면 탄성파 필터들을 수용하도록 의도될 때, 얇은 층(5)은 압전성 및/또는 강유전성 재료, 이를테면 리튬 탄탈레이트 또는 리튬 나이오베이트로 구성될 수 있다. 얇은 층(5)은 또한, 도너 기판 상에 형성되고 구조체(1)를 제조하는 단계 동안 지지부(2) 상에 전달되는 완성된 또는 반-완성된 집적 컴포넌트들을 포함할 수 있다. 일반적으로, 얇은 층은 두께가 10 nm 내지 10 미크론일 수 있다.
도 1에 도시된 것에 따른 구조체를 제조하기 위한 방법이 이제 설명될 것이다. 이 방법은 본 발명에 이르게 한 예비 실험을 구성한다. 이 실험 방법에 따르면, 다결정질 실리콘의 전하 포획 층(3)이 600 ℃ 내지 650 ℃에서 실시되는 LPCVD 기법을 사용하여 증착에 의해 실리콘 베이스 기판(6) 상에 형성되었다. 포획 층(3)은 두께가 대략 1 미크론이었다.
구조체(1)의 유전체 층(4)을 형성하는 300 nm 내지 1000 nm의 두께의 실리콘 산화물 층이 600 ℃의 온도에서 수행되는 PECVD 기법을 사용하여 포획 층(3) 상에 증착되었다. 이 증착에 이어서 대략 1시간 동안 중성 또는 산화 분위기에서 600 ℃로 수행되는 고밀화 어닐링이 후속되었다. 이어서, 층은 5*5 미크론의 필드 상에서 0.3 nm RMS 미만의 거칠기를 갖는 표면을 제공하기 위해 대략 200 내지 800 나노미터의 산화물의 제거로 이어지는 화학-기계적 폴리싱 단계(CMP)에 의해 폴리싱되었다.
리튬 탄탈레이트 강유전성 도너 기판은 매립 취성 평면을 형성하기 위해 그의 면들 중 제1 면을 통해 수소 이온들에 의해 주입되었다. 따라서, 이 취성 평면과 도너 기판의 제1 면 사이에 제1 층이 정의되었다. 도너 기판은 지지부(2) 상에 배치된 실리콘 산화물 층(4)에 접합되었고, 이어서, 도너 기판은 대략 400 ℃의 적당한 열 처리를 사용하여 취성 평면에서 파단되었다. 도너 기판의 제1 층은 이 층의 자유 면을 노출시키도록 릴리즈되었고(released), 그에 따라, 이는 결정 품질 및 표면 조건을 개선하기 위해 준비될 수 있었다. 이 준비는 화학-기계적 폴리싱에 의해 제1 층을 박형화하는 단계 및 1시간 동안 중성 분위기에서 500 ℃로 열 처리하는 단계를 포함하였다.
그렇게 생성된 구조체로부터 예상되는 RF 성능의 레벨은 US2015/0168326에서 교시되는 바와 같이 HQF(고조파 품질 계수) 값을 결정함으로써 추정되었다. 이 HQF 값은 포획 층(4) 및 베이스 기판(6)의 깊이 저항률 프로파일로부터 추정될 수 있다.
이어서, 그렇게 준비된 구조체(1)에 대해 "제2 고조파 왜곡"(HD2)으로 지칭되는 특성화 측정이 수행되었다. 이 측정은 900 MHz에서 수행되고, 도입부에서 제시된 "백서 - RF SOI 웨이퍼 특성화" 문서에서 문서화된다. 더 구체적으로, 리튬 탄탈레이트의 얇은 표면 층의 자유 면 상에 알루미늄 라인들을 증착함으로써 동일 평면 가이드들이 형성되었다. 이어서, 가이드들의 하나의 단부에 900 MHz의 주파수를 갖는 신호가 적용되고, 다른 단부에서 제2 고조파 신호(HD2)가 측정된다. 제2 고조파 신호가 더 약할수록 구조체의 성능 레벨이 더 높아진다.
HD2 측정 및 HQF 추정은 특히 구조체(1)의 관련 특성들인데, 그 이유는 이들이 이 구조체 상에 형성될 집적 RF 디바이스의 성능을 매우 잘 나타내기 때문이다.
예상외로, 방금 설명된 방법의 말기에서의 구조체(1)의 HD2 특성의 값은 HQF 추정에 의해 마련 예상 결과의 대략 50% 내지 75%에만 대응한다.
추가적인 연구들은 출원인으로 하여금 이러한 낮은 성능 레벨이 전하 포획 층(3) 및 유전체 층(4) 내의 과도한 수소의 존재와 연관되었다는 것을 인식할 수 있게 하였다. 유전체 층, 이 경우에는 SiO2는 10^20 at/cm^3 초과의 수소를 가졌고, 포획 층(3)은 10^18 at/cm^3 초과의 수소를 가졌다.
특히 수소가 풍부한 유전체 층(4)은 일종의 저장조를 형성하고, 이 층(4)에 유지되는 수소는 유전체 층(4) 및 포획 층(3) 내의 수소 농도의 차이가 과도할 때 구조체(1)에 적용된 열 처리들을 고려하여 포획 층(3)을 향해 확산될 수 있다. 결과적으로, 유전체 층(4)에 의해 포획 층에 수소가 공급된다. 이어서, 수소는, 특히 유전체 층(4)과 포획 층(3)의 계면에서, 포획 층(3)의 전기 트랩들을 중화시킬 수 있다. 1000 ℃를 초과하는 온도에 노출되는 종래의 구조체에서, 예컨대, 구조체를 마무리하는 최종 스테이지에서, 유전체 층(4) 또는 포획 층(3)에 포함된 수소는 열 처리 동안 확산에 의해 제거되고, HD2 측정과 HQF 추정 사이의 그러한 차이가 그렇게 크게 발생하지 않는다는 것을 유의해야 한다.
이어서, 출원인은 구조체를 높은 온도에 노출시키는 열 처리를 이용하지 않음에도 불구하고 순응적 RF 성능 레벨들을 갖는 구조체를 생성하는 제조 방법을 개발하기 위해 이러한 메커니즘들의 발견의 이점을 취하였다. "순응적"은 HD2 측정이 이의 HQF 추정으로부터 20% 초과만큼 벗어나지 않는 것을 의미한다.
일반적으로, 이 방법은 전하 트랩들을 과도하게 중화시키는 것을 방지하기 위해 비교적 낮은 수소 농도를 갖는 포획 층(3)을 형성하는 것을 목적으로 한다. 목적은 또한, 구조체에 적용되는 열 처리들을 고려하여, 이 수소가 포획 층 내로 이동하는 것을 방지 또는 제한하기 위해, 낮은 수소 농도를 갖는 유전체 층(4)을 형성하거나 또는 이 수소의 확산을 제한하는 것이다.
더 구체적으로, 이 방법은, 방금 설명된, 지지부(2)를 준비하는 단계, 이 지지부(2)를 도너 기판에 접합하는 단계, 도너 기판의 일부를 제거하는 단계를 반복한다. 본 출원에 대한 도입부에서 언급된 모든 이유들로 인해, 구조체(1)는 이의 제조 동안, 접합 단계 동안, 또는 이 단계 후에, 1000 ℃를 초과하는 온도에 노출될 수 없다. 그러나, 이 방법에서, 지지부를 준비하는 단계 동안, 이 층(3)의 트랩들을 과도하게 중화시키는 것을 방지하기 위해 10^18 at/cm^3 미만의 낮은 수소 농도를 갖는 포획 층(3)을 형성하는 것이 의도된다. 동시에, 수소 저장조를 형성하는 것을 방지하기 위해 이 수소의 확산을 제한하거나, 또는 또한 10^20 at/cm^3 미만의 낮은 수소 농도를 갖는 유전체 층(4)을 형성하는 것이 의도되고, 그러한 수소 저장조는 추후에 포획 층(3)을 향해 또는 이 층과의 계면에서 확산되는 것이 가능할 것이다. 대안적으로, 포획 층을 향한 수소의 확산을 방지하는 배리어가 유전체 층에 제공될 수 있다. 유리하게, 유전체 층이 배리어 층을 갖지 않거나 또는 유전체 층이 포함하는 수소를 포획하는 것이 가능하지 않을 때, 목적은 유전체 층 내의 수소의 농도를 10^19 at/cm^3 미만 또는 심지어 10^18 at/cm^3 미만으로 제한하는 것이다.
이러한 포획 층(3) 및 유전체 층(4)을 생성하기 위한 여러 개의 실시예들이 고려가능하다.
따라서, 포획 층(3)의 제1 실시예에 따르면, 이는 적당한 온도, 예컨대 엄격하게는 600 ℃ 내지 950 ℃에서의 증착에 의해 형성될 수 있다. 이는 증착 퍼니스(deposition furnace)에서 구현되는 LPCVD 기법에 의해 형성되는 다결정질 실리콘 층의 증착일 수 있다. 그러한 증착은 10^18 at/cm^3 초과 및 전형적으로는 이 값과 10^19 at/cm^3 사이의 수소 농도를 포함하는 포획 층(3)을 형성하는 것으로 발견되었다.
이 농도를 감소시키기 위해, 이 제1 실시예에 따르면, 증착 온도와 1000 ℃ 사이의 온도에서의 수소 고갈 분위기(즉, 5 ppm 미만) 내의 포획 층의 제1 어닐링 스테이지가 존재한다. 유리하게, 제1 어닐링 스테이지의 온도는 적어도 1시간 동안, 바람직하게는 몇 시간 동안 620 ℃ 초과, 바람직하게는 900 ℃ 미만이다. 포획 층(3)에 존재하는 수소는, 재결정화 효과에 의해 포획 층의 다결정질 성질을 손상시키지 않으면서, 10^18 at/cm^3의 임계치 미만으로 이의 농도를 감소시키기 위해, 이러한 바람직한 어닐링 조건들 하에서 효과적으로 방출(exodiffuse)된다.
제1 어닐링 스테이지는 포획 층(3)의 증착 직후에, 또는 유전체 층(4)의 형성 후에 유전체 층(4)이 포획 층(3) 상에 적어도 부분적으로 증착될 때 수행될 수 있고, 이는 본 설명의 나머지 부분에서 명시될 것이다.
포획 층(3)의 제2 실시예에 따르면, 이는 높은 온도, 예컨대 950 ℃ 내지 1100 ℃의 온도에서 베이스 기판(6) 상에 증착된다. 이는 에피택시 반응기에서 생성되는 다결정질 실리콘의 증착일 수 있다. 이러한 증착 조건들 하에서, 포획 층(3)은 LPCVD 기법에 의해 형성되는 층의 수소 농도보다 몇 배 더 낮은 수소 농도를 갖는다. 모든 경우들에서 이 농도가 10^18 at/cm^3 미만인 것을 보장하도록 주의해야 한다. 포획 층(3)이 낮은 수소 농도를 갖도록 포획 층(3)이 직접적으로 형성되는 이 제2 실시예에서, 수소를 방출하기 위해 이전 실시예에서 마련 제1 어닐링 스테이지는 필요하지 않다.
유전체 층(4)은 포획 층(3) 상의 증착에 의해 부분적으로 형성될 수 있다. 대안적으로 또는 추가하여, 이는 도너 기판의 제1 면 상의 증착에 의해 전체적으로 또는 부분적으로 형성될 수 있다. 유전체 층(4)을 비교적 높은 온도에 노출시키는 것이 가능한지 여부에 따라, 유전체 층(4)을 지지부 상에 형성하도록 또는 도너 기판 상에 형성하도록 선택하는 것이 가능하다.
따라서, 유전체 층(4)의 제1 실시예에 따르면, 이는 PECVD 기법을 사용하여 증착 퍼니스에서 실리콘 산화물을 증착함으로써 생성된다. 이 증착은 적당한 온도, 전형적으로는 600 ℃ 내지 800 ℃의 온도에서 수행된다. 이 경우, 유전체 층(4)은 10^20 at/cm^3 초과의 상당한 수소 농도를 갖는다.
이 농도를 감소시키기 위해, 위에서 설명된 제1 어닐링 스테이지와 유사한, "고밀화"로 지칭되는 제2 어닐링 스테이지가 적용된다. 따라서, 이는 수소 고갈 분위기(즉, 5 ppm 미만)에서의 어닐링 및 층(4)의 증착 온도보다 더 높은 온도에 대한 층(4)의 노출을 수반한다. 이는 중성 또는 산화 분위기일 수 있다. 바람직하게, 이 온도는 800 ℃ 초과, 전형적으로는 800 ℃ 내지 900 ℃이다. 어닐링은 적어도 1시간 동안, 바람직하게는 몇 시간 동안 계속되어, 최종적으로 유전체 층(4), 가능하게는 포획 층(3)으로부터 수소를 방출한다. 이러한 고밀화 어닐링의 종료 시에, 유전체 층(4)은 10^20 at/cm^3 미만의 수소 농도를 갖고, 포획 층(3)은 10^18 at/cm^3 미만의 수소 농도를 갖는다.
제2 고밀화 어닐링 스테이지는 유전체 층의 수소 농도 이외의 유전체 층의 특성들을 수정할 수 있다는 것에 유의해야 한다. 이는 특히 수소의 확산도, 즉, 이러한 종이 유전체 층을 구성하는 재료 내로 확산되는 능력을 감소시킬 수 있고, 그에 따라, 수소가 비교적 높은 농도(대략 10^20 at/cm^3)를 갖는 경우에도 포획 층(3)을 향해 확산될 가능성이 더 낮게 된다.
일반적으로, 유전체 층(4)을 도너 기판이 아니라 지지부(2) 상에 배치하는 것이 바람직하다. 실제로, 제1 및/또는 제2 어닐링 스테이지의 온도에서 이 지지부(2)를 열 처리하는 것이 일반적으로 가능하고, 이는 도너 기판의 경우에는 항상 적용되는 것이 아니다. 예컨대, 이 기판은 취성 평면을 가질 수 있거나, 또는 비교적 낮은 퀴리 온도를 갖는 강유전성 재료로 구성되거나 또는 컴포넌트들을 포함할 수 있고, 이는, 이러한 경우들 각각에서, 이 기판에 적용가능한 서멀 버짓(thermal budget)을 비교적 짧은 시간, 즉 1시간 미만의 시간 동안 수백 도로 제한한다. 그러나, 본 발명은, 여러 바람직한 경우들에서, 유전체 층(4)이 도너 기판 상에 적어도 부분적으로 형성될 수 있는 것을 배제하지 않는다.
유전체 층(4)이 포획 층(3) 상에 형성되고, 이러한 2개의 층들이 비교적 낮은 온도에서 증착될 때, 방금 설명된 바와 같이, 각각의 증착 후에, 제1 및 제2 어닐링 스테이지들을 각각 적용할 필요는 없다. 이미 간략하게 언급된 바와 같이, 낮은 온도에서 포획 층(3) 상에 유전체 층(4)을 형성한 후에, 제1 및 제2 어닐링 스테이지들과 유사한 조건들 하에서, 단일 어닐링 스테이지를 수행하는 것이 가능하다. 다시 말하면, 이 경우, 포획 층(3)의 특정 어닐링은 유전체 층(4)의 증착 전에 적용될 필요가 없다.
유전체 층(4)의 제2 실시예에 따르면, 이는 포획 층(3)의 열 산화에 의해 생성될 수 있다. 이러한 처리는 엄격하게는 800 ℃ 내지 1000 ℃의 온도 및 산소-풍부 분위기의 산화 퍼니스에 포획 층(3)이 마련된 지지부(2)를 노출시킴으로써 구현될 수 있다. 이는 건조 또는 습윤 분위기일 수 있다. 그 자체로 잘 알려져 있는 바와 같이, 이 노출의 지속기간은 유전체 층(4)의 원하는 두께에 따라 선택된다. 일반적으로, 포획 층(3)의 재결정화의 위험을 방지하기 위해, 산화 온도를 1000 ℃로 제한하는 것이 바람직하다. 더욱이, 이러한 유전체 층(3)은 위에서 설명된 이 층의 제2 실시예에 따라 높은 온도에서 형성된 포획 층(3)의 산화에 의해 생성되는 것이 바람직할 것이다. 실제로, 그러한 층은 재결정화의 위험에 대해 더 큰 온도 안정성을 갖는다.
포획 층(3)이 실리콘으로 제조될 때(이는 흔한 경우임) 실리콘 이산화물로 제조되는, 포획 층의 열 산화에 의해 형성되는 유전체 층(4)은, 종래의 측정 방법들의 검출 제한으로, 대략 수 10^17 at/cm^3의 특히 낮은 수소 농도를 갖는다. 선택적으로, 그렇게 산화된 포획 층(3)의 표면을 폴리싱하는 단계가 이를 후속 접합 단계와 양립가능하게 하기 위해 도입될 수 있다.
유전체 층(4)은 또한 제3 실시예에 따라 준비될 수 있고, 이는 유전체 층(4)을 비교적 높은 온도, 예컨대 800 ℃ 초과의 온도에 노출시키는 것이 가능하지 않을 때 특히 관심 대상이 된다. 이 경우, 유전체 층(4)은, 예컨대 이 층의 제1 실시예에 따라, 비교적 낮은 온도에서 형성될 수 있고, 포획 층 내로의 수소의 확산을 방지하는 배리어를 유전체 층(4)에 포함하도록 주의해야 한다.
따라서, 유전체 층(4)이 10^20 at/cm^3 초과의 수소 농도를 가질 수 있지만, 유전체 층(4)에 포함된 수소가 포획 층(3)을 향해 확산되는 것이 방지되고, 이 포획 층은 차례로 10^18 at/cm^3 미만의 농도를 갖는다. 따라서, 이는 이 층(3)의 전하 트랩들을 중화시키는 것을 방지한다. 변형에서, 유전체 층(4)은 유전체 층(4)이 내부에 포함할 수 있는 임의의 수소를 유지하는 배리어로 전체적으로 구성된다.
배리어는 두께가 10 나노미터 초과이고 전형적으로는 두께가 10 내지 100 나노미터인 실리콘 질화물 또는 알루미늄 질화물의 층으로 구성될 수 있거나 또는 이를 포함할 수 있다. 배리어는, 예컨대 실리콘 이산화물로 제조되고 수소가 풍부한 유전체 층(4)의 나머지 부분의 형성 전에, 예컨대 PECVD 기법에 의해, 포획 층(3) 상에 직접적으로 증착될 수 있다. 대안적으로, 이 배리어는 도너 기판 상에 형성될 수 있고, 이 경우, 도너와 지지부(2)를 접합하는 후속 단계 동안 배리어가 포획 층(3)과 접촉하게 될 수 있도록, 유전체 층(4)의 나머지 부분이 형성된 후에 형성될 수 있다.
다른 변형에서, 배리어 층은 대략 10^17 at/cm^3의 매우 낮은 수소 농도를 갖는 실리콘 산화물 층으로 형성된다. 이 경우, 배리어는 유전체 층으로부터 수소를 흡수하여 포획 층(3)을 향한 수소의 확산을 방지하는 버퍼를 형성한다. 이 경우, 배리어 층 내로의 이 수소의 확산 후에 배리어 층의 수소 농도가 10^20 at/cm^3를 초과하지 않도록, 유전체 층의 두께 및 유전체 층의 수소 농도를 고려하여, 배리어 층의 충분한 두께가 제공될 것이다. 이 변형은, 유전체 층이 도너 기판의 면 상의 증착에 의해 형성되고, 이 유전체 층(4)의 제2 실시예와 관련하여 설명된 바와 같이 포획 층(3)의 열 산화에 의해 배리어 층이 형성될 때, 구현될 수 있다.
또 다른 접근법에 따르면, 유전체 층(4)이 임의의 농도의 수소를 갖지만 이 층(4)이 이 수소의 낮은 확산도를 갖고, 그에 따라, 이 수소는 포획 층(3)을 향해 크게 확산되지 않도록 그 내부에 충분히 포획된 상태로 유지되는 것이 제공될 수 있다. 이 경우, 유전체 층(4)은 유전체 층(4)이 포함하는 수소의 확산을 방지하는 재료로 형성된 층으로 전체적으로 구성될 수 있다. 따라서, 이는 0.01 이상 또는 유리하게는 0.05 이상의 질소/산소 비율로 질소를 갖는 증착된 산화물, 예컨대 실리콘 산화물 SiON을 포함할 수 있다. 유전체 층(4)이 매우 일반적인 실리콘 산화물에 기초할 때, 이 재료의 특성들을 과도하게 수정하지 않고, 단순한 실리콘 산화물 SiO2의 거동과 동등하거나 또는 그 거동에 근접한 거동을 유지하도록, 0.1 또는 0.25를 초과하지 않는 질소/산소 비율을 초과하지 않도록 선택하는 것이 가능하다. 이러한 질소-풍부 산화물 층은, 예컨대, PECVD와 같은 증착 기법에 의해 쉽게 형성될 수 있고, 이의 캐리어 가스들 중 적어도 하나는 제어되는 방식으로 산화물 층에 포함될 수 있는 질소로 선택될 수 있다는 것을 유의해야 한다. 질소/산화물 비율은 EDX("에너지-분산 X선 분광법")로 알려져 있는 기법에 의해 측정될 수 있거나, 또는 산화물 층(4)에서의 SIMS(2차 이온 질량 분석) 측정들에 의해 결정된 질소 및 산소 측정들로부터 확립될 수 있다.
일반적으로, 유전체 층(4)은:
- 적어도 10^20 at/cm^3의 수소의 농도를 포함하고 이 층과 접촉하게 배치된 유전체 층,
- 초기에 10^18 at/cm^3 미만의 수소의 농도를 포함하는 농도를 갖는 1 미크론의 다결정질 실리콘의 포획 층
을 포함하는 구조체가 1시간 동안 500 ℃에서 어닐링을 거치고, 열 처리의 말기에 포획 층에서 10^18 at/cm^3 미만의 수소 농도의 측정이 이루어질 때, 유전체 층(4)이 포함하는 수소의 낮은 확산도를 갖는다고 말할 것이다.
유전체 층(4)은, 이의 전체 두께에 걸쳐, 낮은 확산도를 갖는 재료, 예컨대, 위에서 언급된 비율들로 질소를 포함하는 증착된 산화물로 구성될 수 있다. 대안적으로, 이전의 대안에서 제시된 구성에서, 포획 층(3)을 향한 수소의 확산을 방지하는 단 하나의 배리어 층이 낮은 확산도를 갖는 이 재료에 의해 형성되는 것이 제공될 수 있다.
접합 단계 전에, 접촉되는 면들, 특히, 증착된 포획 층 및/또는 유전체 층의 노출된 면들에 대응하는 면들의 적어도 일부의 폴리싱이 선행될 수 있다. 더욱이, 보여진 바와 같이, 이 접합 단계에 이어서, 얇은 층(5)을 형성하기 위한 도너 기판의 일부의 제거가 후속된다. 이러한 제거는 도너 기판의 박형화 또는 파단에 의해 달성될 수 있다. 얇은 층(5)의 특성들을 개선하기 위해, 전달되는 층을 준비하는 단계, 예컨대, 폴리싱 및/또는 열 어닐링 단계가 제공될 수 있다.
접합하는 단계, 도너 기판의 일부를 제거하는 단계, 및 전달되는 층을 준비하는 단계는 적당한 온도들에서 수행되어, 구조체(1)를 항상 1000 ℃ 미만, 바람직하게는 800 ℃ 또는 600 ℃ 미만의 온도들에 노출시킨다. 더 일반적으로, 제조 방법 동안 적어도 접합 단계 동안 및 그 후의 유전체 층(4)의 온도 노출을 제한하여, 이 층으로부터 포획 층(3)을 향한 수소의 확산을 제한하는 것이 의도된다. 일반적으로, 유전체 층 내의 농도가 (10^20 at/cm^3의 임계치 미만으로 유지되면서) 더 높을수록, 유전체 층(4) 및 구조체(1)가 노출되는 최대 온도가 더 제한될 것이다.
포획 층(3) 및 유전체 층(4)의 선택된 실시예들과 무관하게, 구조체(1)는 도 1에 도시된 바와 같이 방금 설명된 제조 방법의 종료 시에 이용가능하고, 구조체(1)는 다음의 것을 포함한다:
- 베이스 기판(6);
- 베이스 기판(6) 상에 배치되고, 10^18 at/cm^3 미만의 수소 농도를 갖는 포획 층(3);
- 포획 층(3) 상에 배치되고, 유리하게는 이 층과 접촉하는 유전체 층(4). 유전체 층(4)은 10^20 at/cm^3 미만의 수소 농도를 갖거나, 또는 포획 층(3)을 향한 수소의 확산을 방지하는 배리어를 포함하거나, 또는 임의의 수소 농도를 갖지만 매우 낮은 수소 확산도를 갖는다.
- 유전체 층(4) 상에 배치되고, 바람직하게는 이 층과 접촉하는 얇은 층(5). 이 얇은 층(5)은 실리콘과 같은 반도체 재료, 강유전성 재료와 같은 절연체, 또는 집적 반도체 컴포넌트들을 포함하는 층으로 구성될 수 있다.
유리하게, 유전체 층 내의 수소 농도는 10^19 at/cm^3 또는 심지어 10^18 at/cm^3 미만이다.
유전체 층은 0.01 또는 0.05 이상의 질소/산소 비율로 질소를 갖는 산화물을 포함할 수 있다. 이 경우, 수소 농도는 임의적일 수 있다. 이는 0.01 내지 0.25 또는 0.05 내지 0.1의 질소/산소 비율로 질소를 갖는 실리콘 산화물로 구성될 수 있거나 또는 이를 포함할 수 있다.
얇은 층이 1000 ℃ 미만, 전형적으로는 600 ℃ 내지 1000 ℃의 퀴리 온도를 갖는 강유전성 재료로 구성될 때, 이 퀴리 온도보다 더 높은 온도에 대한 이 얇은 층의 임의의 노출을 초과하지 않고 그에 따라 이의 영구 분극을 보존하면서 구조체를 제조하는 것이 가능하다.
예컨대, 3000 ohm.cm의 저항률을 갖는 실리콘 베이스 기판(6) 및 실리콘 베이스 기판(6) 상에 1 미크론의 두께를 갖고 LPCVD에 의해 형성된 다결정질 실리콘으로 제조된 포획 층(3)을 포함하는 복수의 지지부들(2)이 생성되었고, 두께가 300 나노미터이고 PECVD 기법에 의해 형성된 실리콘 산화물로 제조된 유전체 층이 후속하여 생성되었다.
산소가 풍부하고 5 ppm 미만의 수소를 갖는 분위기에서 1시간 동안 600 ℃의 온도로 그렇게 생성된 제1 배치의 지지부들에 스택의 고밀화 어닐링 스테이지가 적용되었다.
제2 및 제3 배치는 각각 적어도 1시간 동안 800 ℃ 및 900 ℃의 온도에서, 산소가 풍부하고 5 ppm 미만의 수소를 갖는, 본 발명에 따른 고밀화 어닐링 스테이지에 노출되었다.
고밀화 어닐링 스테이지 후에, 포획 층("H 포획 - 고밀화 후) 및 유전체 층("H 유전체")에서 수소 농도가 측정되었다.
Smart CutTM 방법을 사용하여 이러한 배치들 각각의 지지부들(2) 상에 리튬 탄탈레이트의 얇은 표면 층(5)이 전달되었다. 이 층은 궁극적으로 두께가 600 nm가 되도록 준비되었다. 구조체들을 제조하는 단계들은 600 ℃를 초과하지 않는 적당한 어닐링을 포함하였다. 이렇게 준비된 3개의 배치들의 구조체들에 대해, 포획 층(3)의 수소 농도("H 포획 - 구조체"), 제2 고조파("HD2" - 15 dBm의 신호가 적용된 경우), 및 품질 계수들("HQF")을 결정하기 위한 지지부들(2)의 저항률 프로파일의 측정들이 수행되었다. 이 HQF 값은 구조체의 RF 성능의 예상 순응적 값이 추정될 수 있게 한다는 것에 유의해야 한다.
제1, 제2, 및 제3 배치들 각각에 대한 평균 결과들이 아래의 표에 도시된다.
| 배치 | HD2 | HQF | HD2/HQF | H 포획 | H 유전체 |
| 1 | -60 dBm | -92 dBm | 65% | 고밀화 후: 1.5 10^18 at/cm^3 구조체: > 4.10^18 at/cm^3 |
10^21 at/cm^3 |
| 2 | -79.4 dBm | -95 dBm | 83% | 고밀화 후: 2 10^17 at/cm^3 구조체: 10^18 at/cm^3 |
10^20 at/cm^3 |
| 3 | -84.2 dBM | -83 dBm | 100% | 고밀화 후: 1.5 10^17 at/cm^3 구조체: 10^18 at/cm^3 |
6.10^19 |
종래 기술로부터의 처리들을 받은 제1 배치의 구조체들의 RF 성능 레벨들은 예상보다 훨씬 더 낮은 것을 볼 수 있다(HD2/HQF 비율이 65%임). 상이한 층들 내의 수소 농도, 특히, 고밀화 어닐링 스테이지 직후("고밀화 후")뿐만 아니라 최종 구조체("구조체")에서의 포획 층(3)의 수소 농도가 한계 값들을 초과한 것을 볼 수 있다.
대조적으로, 본 발명에 따른 처리들을 받은 제2 배치 및 제3 배치의 구조체들의 RF 성능 레벨들은 명확하게 예상 레벨에 있다(각각 83% 및 100%의 HD2/HQF 비율).
구조체의 완전한 제조 후에 측정된 포획 층(3) 내의 수소 농도는 고밀화 어닐링 스테이지 직후에 측정된 농도보다 더 큰 것을 볼 수 있다. 그러나, 이 농도는 10^18 at/cm^3의 임계치 이하로 유지되고, 이는 RF 성능이 순응적 상태로 유지될 수 있게 한다. 유전체 층에 존재하는 수소는, 구조체(1)의 제조 동안 열 처리된 후에도, 포획 층을 향해 많이 이동하지 않았다.
유전체 층(4) 아래에 포획 층(3)을 갖는 구조체(1)의 민감성은 포획 층이 더 얇을수록 이 층에 포함된 수소에 대해 더 민감하다는 것에 유의해야 한다. 실제로, 유전체 층(4)으로부터 포획 층(3)으로 확산되는 동일한 양의 수소에 대해, 이 포획 층 내의 수소의 농도는 비교적 두꺼운 포획 층보다 비교적 얇은 포획 층에서 더 크게 될 것이다. 따라서, 본 발명의 접근법은 포획 층의 두께가 1 미크론 또는 750 nm 미만, 또는 두께가 500 nm 이하일 때 특히 유리하다. 1 미크론 미만의 비교적 얇은 포획 층의 이러한 구성에서, 특히, 배리어 층 또는 SiON 층을 포획 층에 가능한 한 가까이 유전체 층(4) 내에 포함하도록 선택하는 것이 가능할 것이고, 그 배리어 층 또는 SiON 층은 수소의 확산을 제한하고, 이의 두께는 예컨대 20 내지 50 nm일 수 있다. 예컨대, 실리콘 산화물의 층이 포획 층 상에 형성될 수 있고, 이 층은, 도너 기판의 면 상에 배치된 유전체 층(4)의 다른 부분에 접합되기 전에, 질소를 표면적으로 포함하도록 질소 기반 플라즈마를 사용하여 준비될 수 있다. 따라서, 질소-풍부 SiO의 배리어 층이 산화물 층의 표면 두께에 걸쳐 형성되고, 이는 유전체 층(4)의 나머지 부분에 포함된 수소가 포획 층을 향해 확산되는 것을 방지한다.
다시 말하면, 구조체의 RF 성능은 이 구조체 상에 형성된 컴포넌트들의 품질 계수에 결정적인 영향을 미친다. 따라서, 본 출원인은, 추가적인 관찰들에서, 본 발명에 따른 방법을 사용하여 생성된 구조체 상에 형성된 공진기들의 반-공진 컨덕턴스가 구조체의 RF 성능에 직접적으로 연관된 것을 확인하였다. 이러한 공진기들은 위에서 설명된 배치들 1 또는 2의 것들과 동일한 또는 유사한 기판들 상에 형성된 맞물린 빗(interdigitated comb)들에 의해 형성될 수 있다. 이러한 공진기의 품질 계수는 일반적으로, 반-공진 주파수에서의 전기 저항과 이 저항의 중간의 대역폭 사이의 비율로서 결정된다. 이러한 품질 계수는, 본 발명에 따른 배치들 2 및 3의 구조체들 상에 생성된 공진기들에 대해, 배치 1의 구조체들 상에 생성된 공진기들의 품질 계수보다 훨씬 더 높은 것으로 평가되었다.
물론, 본 발명은 설명되는 실시예들로 제한되지 않고, 청구항들에 의해 정의되는 본 발명의 범위로부터 벗어나지 않으면서 변형들을 추가하는 것이 가능하다.
특히, 얇은 층(5)은 강유전성 재료, 예컨대, LiTaO3, LiNbO3, LiAlO3, BaTiO3, PbZrTiO3, KNbO3, BaZrO3, CaTiO3, PbTiO3, 또는 KTaO3를 포함할 수 있거나 또는 이에 의해 형성될 수 있다.
얇은 층(5)이 취해지는 도너 기판은, 예컨대, 직경이 150 mm 또는 200 mm인 표준화된 사이즈의 원형 웨이퍼의 형태를 취할 수 있다. 그러나, 본 발명은 결코 이러한 치수들 또는 이러한 형상으로 제한되지 않는다. 도너 기판은 강유전성 재료의 잉곳으로부터 제거되었을 수 있고, 이러한 제거는 도너 기판이 미리 결정된 결정 배향을 갖도록 수행되었거나, 또는 도너 기판이 기판 지지부에 접합된 강유전성 재료의 층을 포함할 수도 있다.
강유전성 재료의 얇은 층의 결정 배향은 의도된 애플리케이션에 따라 선택될 수 있다. 따라서, 특히, 표면 탄성파(SAW) 필터를 형성하기 위해 얇은 층의 특성들의 이점을 취하는 것이 의도되는 경우, LiTaO3 재료에 대해, 30° 내지 60° XY 또는 40° 내지 50° XY의 배향을 선택하는 것이 일반적인 관행이다. LiNbO3 재료와 관련하여, 대략 128° XY의 배향을 선택하는 것이 일반적인 관행이다. 그러나, 본 발명은 결코 특정 결정 배향으로 제한되지 않는다.
Claims (21)
- 전하 포획 층(3)이 마련된 지지부(2) 상에 전달된 얇은 층(5)을 포함하는 구조체(1)의 제조 방법으로서,
상기 지지부(2)를 준비하는 단계로서, 베이스 기판(6) 상에 상기 포획 층(3)을 형성하는 단계를 포함하고, 상기 포획 층(3)은 10^18 at/cm^3 미만의 수소 농도를 가지는, 단계;
유전체 층(4)에 의해, 상기 지지부(2)를 도너 기판에 접합하는 단계로서, 상기 유전체 층(4)은 10^20 at/cm^3 미만의 수소 농도를 갖거나, 또는 상기 포획 층(3)을 향한 수소의 확산을 방지하는 배리어를 포함하거나, 또는 낮은 수소 확산도를 가지는, 단계;
상기 얇은 층(5)을 형성하기 위해 상기 도너 기판의 일부를 제거하는 단계;
를 포함하고,
상기 제조 방법은 1000 ℃의 최대 온도 미만의 온도에 상기 구조체(1)를 노출시키는,
제조 방법. - 제1항에 있어서,
상기 포획 층(3)은 600 ℃ 내지 950 ℃의 증착 온도에서 증착되고,
상기 지지부(2)를 준비하는 단계는 수소 고갈 분위기, 및 상기 증착 온도와 1000 ℃ 사이의 온도에서 상기 포획 층(3)을 어닐링하는 제1 스테이지를 포함하는,
제조 방법. - 제2항에 있어서,
상기 포획 층의 증착은 LPCVD 기법을 구현하는,
제조 방법. - 제1항에 있어서,
상기 포획 층(3)은 950 ℃ 내지 1100 ℃의 온도에서 증착에 의해 형성되는,
제조 방법. - 제4항에 있어서,
상기 포획 층(3)의 증착은 에피택시 프레임에서 구현되는,
제조 방법. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 유전체 층(4)은 10^20 at/cm^3 초과의 수소 농도를 갖는 재료를 증착한 후에 수소 고갈 분위기에서 제2 어닐링 스테이지를 적용함으로써 생성되는,
제조 방법. - 제6항에 있어서,
상기 제2 어닐링 스테이지는 중성 분위기에서의 적어도 1시간 동안의 800 ℃ 내지 900 ℃인,
제조 방법. - 제2항 또는 제3항에 있어서,
상기 유전체 층(4)은 상기 제1 어닐링 스테이지의 적용 전에 상기 포획 층(3) 상에 10^20 at/cm^3 초과의 수소 농도를 갖는 재료를 증착함으로써 생성되는,
제조 방법. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 유전체 층(4)은 800 ℃ 내지 1000 ℃의 온도에서 상기 포획 층(3)의 열 산화에 의해 생성되는,
제조 방법. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 유전체 층(4)은 상기 배리어를 포함하고, 상기 배리어는 상기 포획 층(3)과 직접적으로 접촉하는,
제조 방법. - 제10항에 있어서,
상기 배리어는 SiN 또는 AlN의 층으로 구성되는,
제조 방법. - 제1항 내지 제5항 중 어느 한 항에 있어서,
낮은 수소 확산도를 갖는 상기 유전체 층(4)은 0.01 또는 0.05 이상의 질소/산소 비율로 질소를 갖는 산화물을 포함하는,
제조 방법. - 제1항 내지 제5항 중 어느 한 항에 있어서,
낮은 질소 확산도를 갖는 상기 유전체 층(4)은 0.01 내지 0.25 또는 0.05 내지 0.1의 질소/산소 비율로 질소를 갖는 실리콘 산화물을 포함하는,
제조 방법. - 제1항 내지 제13항 중 어느 한 항에 있어서,
상기 접합하는 단계 전에, 상기 도너 기판에 취성 평면(embrittlement plane)을 형성하는 단계를 포함하고,
상기 제거하는 단계는 상기 취성 평면에서 상기 도너 기판을 파단시킴으로써 수행되는,
제조 방법. - 제1항 내지 제14항 중 어느 한 항에 있어서,
상기 얇은 층(5)은 압전성 및/또는 강유전성 재료로 구성되는,
제조 방법. - 제15항에 있어서,
상기 얇은 층(5)은 리튬 탄탈레이트 또는 리튬 나이오베이트로 제조되는,
제조 방법. - 구조체(1)로서,
상기 구조체(1)는 높은 온도들, 예컨대 600 ℃ 또는 1000 ℃ 초과의 높은 온도들에 노출될 수 없고,
상기 구조체(1)는,
베이스 기판(6);
상기 베이스 기판(6) 상에 배치되고, 10^18 at/cm^3 미만의 수소 농도를 갖는 포획 층(3);
상기 포획 층(3) 상에 배치된 유전체 층(4);
상기 유전체 층(4) 상에 배치된 얇은 층(5);을 포함하며,
상기 유전체 층(4)은 10^20 at/cm^3 미만의 수소 농도를 갖거나, 또는 상기 포획 층(3)을 향한 수소의 확산을 방지하는 배리어를 포함하거나, 또는 낮은 수소 확산도를 가지는,
구조체. - 제17항에 있어서,
상기 얇은 층(5)은 영구 분극(permanent polarization) 및 600 ℃ 내지 1000 ℃의 퀴리 온도를 갖는 강유전성 재료로 구성되는,
구조체. - 제17항 또는 제18항에 있어서,
상기 유전체 층(4)은 상기 포획 층(3)과 접촉하고 상기 얇은 층(5)과 접촉하는,
구조체. - 제17항 내지 제19항 중 어느 한 항에 있어서,
낮은 수소 확산도를 갖는 상기 유전체 층(4)은 0.01 또는 0.05 이상의 질소/산소 비율로 질소를 갖는 산화물을 포함하는,
구조체. - 제17항 내지 제19항 중 어느 한 항에 있어서,
낮은 확산도를 갖는 상기 유전체 층(4)은 0.01 내지 0.25 또는 0.05 내지 0.1의 질소/산소 비율로 질소를 갖는 실리콘 산화물을 포함하는,
구조체.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1907859 | 2019-07-12 | ||
| FR1907859A FR3098642B1 (fr) | 2019-07-12 | 2019-07-12 | procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges |
| PCT/EP2020/058462 WO2021008742A1 (fr) | 2019-07-12 | 2020-03-26 | Procede de fabrication d'une structure comprenant une couche mince reportee sur un support muni d'une couche de piegeage de charges |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220032100A true KR20220032100A (ko) | 2022-03-15 |
Family
ID=68072792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227004773A KR20220032100A (ko) | 2019-07-12 | 2020-03-26 | 전하 포획 층이 제공된 지지부 상에 전달된 얇은 층을 포함하는 구조체를 제조하기 위한 방법 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US20220247374A1 (ko) |
| EP (2) | EP4060715A1 (ko) |
| JP (1) | JP2022540627A (ko) |
| KR (1) | KR20220032100A (ko) |
| CN (1) | CN114127893A (ko) |
| FI (1) | FI3997728T3 (ko) |
| FR (1) | FR3098642B1 (ko) |
| TW (1) | TWI830891B (ko) |
| WO (1) | WO2021008742A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3137493A1 (fr) | 2022-06-29 | 2024-01-05 | Soitec | Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques |
| FR3137490A1 (fr) | 2022-07-04 | 2024-01-05 | Soitec | Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques |
| FR3141590A1 (fr) * | 2022-10-26 | 2024-05-03 | Soitec | Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) |
| FR3141591A1 (fr) * | 2022-10-26 | 2024-05-03 | Soitec | Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) |
| FR3141592A1 (fr) * | 2022-10-26 | 2024-05-03 | Soitec | Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1087041B1 (en) | 1999-03-16 | 2009-01-07 | Shin-Etsu Handotai Co., Ltd | Production method for silicon wafer and silicon wafer |
| FR2838865B1 (fr) | 2002-04-23 | 2005-10-14 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee |
| FR2860341B1 (fr) | 2003-09-26 | 2005-12-30 | Soitec Silicon On Insulator | Procede de fabrication de structure multicouche a pertes diminuees |
| FR2933233B1 (fr) | 2008-06-30 | 2010-11-26 | Soitec Silicon On Insulator | Substrat de haute resistivite bon marche et procede de fabrication associe |
| FR2953640B1 (fr) | 2009-12-04 | 2012-02-10 | S O I Tec Silicon On Insulator Tech | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante |
| FR2985812B1 (fr) | 2012-01-16 | 2014-02-07 | Soitec Silicon On Insulator | Procede et dispositif de test de substrats semi-conducteurs pour applications radiofrequences |
| US9768056B2 (en) | 2013-10-31 | 2017-09-19 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition |
| US9899499B2 (en) * | 2014-09-04 | 2018-02-20 | Sunedison Semiconductor Limited (Uen201334164H) | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
| WO2016081367A1 (en) * | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION |
| FR3029682B1 (fr) * | 2014-12-04 | 2017-12-29 | Soitec Silicon On Insulator | Substrat semi-conducteur haute resistivite et son procede de fabrication |
| CN107533953B (zh) * | 2015-03-03 | 2021-05-11 | 环球晶圆股份有限公司 | 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法 |
| US10468294B2 (en) * | 2016-02-19 | 2019-11-05 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface |
| FR3053532B1 (fr) * | 2016-06-30 | 2018-11-16 | Soitec | Structure hybride pour dispositif a ondes acoustiques de surface |
| WO2018106535A1 (en) * | 2016-12-05 | 2018-06-14 | Sunedison Semiconductor Limited | High resistivity silicon-on-insulator structure and method of manufacture thereof |
-
2019
- 2019-07-12 FR FR1907859A patent/FR3098642B1/fr active Active
-
2020
- 2020-03-26 CN CN202080049468.3A patent/CN114127893A/zh active Pending
- 2020-03-26 EP EP22172838.9A patent/EP4060715A1/fr active Pending
- 2020-03-26 US US17/597,581 patent/US20220247374A1/en active Pending
- 2020-03-26 WO PCT/EP2020/058462 patent/WO2021008742A1/fr unknown
- 2020-03-26 KR KR1020227004773A patent/KR20220032100A/ko not_active Application Discontinuation
- 2020-03-26 EP EP20712993.3A patent/EP3997728B1/fr active Active
- 2020-03-26 TW TW109110269A patent/TWI830891B/zh active
- 2020-03-26 FI FIEP20712993.3T patent/FI3997728T3/fi active
- 2020-03-26 JP JP2022501248A patent/JP2022540627A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN114127893A (zh) | 2022-03-01 |
| WO2021008742A1 (fr) | 2021-01-21 |
| EP3997728B1 (fr) | 2023-02-22 |
| FR3098642B1 (fr) | 2021-06-11 |
| EP4060715A1 (fr) | 2022-09-21 |
| TWI830891B (zh) | 2024-02-01 |
| EP3997728A1 (fr) | 2022-05-18 |
| JP2022540627A (ja) | 2022-09-16 |
| TW202117801A (zh) | 2021-05-01 |
| US20220247374A1 (en) | 2022-08-04 |
| FR3098642A1 (fr) | 2021-01-15 |
| FI3997728T3 (fi) | 2023-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20220032100A (ko) | 전하 포획 층이 제공된 지지부 상에 전달된 얇은 층을 포함하는 구조체를 제조하기 위한 방법 | |
| US7449395B2 (en) | Method of fabricating a composite substrate with improved electrical properties | |
| US20220301847A1 (en) | Support for a semiconductor structure | |
| US7977747B2 (en) | Composite substrate and method of fabricating the same | |
| US11251265B2 (en) | Carrier for a semiconductor structure | |
| WO2016016532A1 (fr) | Structure pour applications radio-frequences | |
| JP2020513693A (ja) | 高抵抗シリコンオンインシュレータ構造及びその製造方法 | |
| KR20210144772A (ko) | 강유전성 재료의 얇은 층을 제조하기 위한 방법 | |
| KR102652250B1 (ko) | 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법 | |
| US10297464B2 (en) | Process for the manufacture of a semiconductor element comprising a layer for trapping charges | |
| CN115777139A (zh) | 将薄层转移到设有电荷俘获层的载体衬底的方法 | |
| TW202416352A (zh) | 用於製作具原子物種擴散阻隔層之結構之方法 | |
| TW202416344A (zh) | 用於製作具原子物種擴散阻隔層之結構之方法 | |
| TW202217915A (zh) | 用於ｓｏｉ結構之載體基板及相關製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |