JP2022540627A - 電荷トラッピング層を備えた支持体上に転送された薄層を含む構造物の製造方法 - Google Patents

電荷トラッピング層を備えた支持体上に転送された薄層を含む構造物の製造方法 Download PDF

Info

Publication number
JP2022540627A
JP2022540627A JP2022501248A JP2022501248A JP2022540627A JP 2022540627 A JP2022540627 A JP 2022540627A JP 2022501248 A JP2022501248 A JP 2022501248A JP 2022501248 A JP2022501248 A JP 2022501248A JP 2022540627 A JP2022540627 A JP 2022540627A
Authority
JP
Japan
Prior art keywords
layer
dielectric layer
trapping layer
hydrogen
trapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022501248A
Other languages
English (en)
Inventor
ベルトラン イザベル
ドルーアン アレクシス
フイエ イザベル
ビュトー エリック
ロジウ モーガン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2022540627A publication Critical patent/JP2022540627A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02929—Means for compensation or elimination of undesirable effects of ageing changes of characteristics, e.g. electro-acousto-migration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Acoustics & Sound (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Light Receiving Elements (AREA)

Abstract

Figure 2022540627000001
本発明は、電荷トラッピング層（３）を備えた支持体（２）上に転写された薄層（５）を含む構造（１）を製造する方法に関し、この方法は、ベース基板（６）上にトラッピング層（３）が形成された支持体（２）を調整すること、トラッピング層（３）は１０18ａｔ／ｃｍ3未満の水素濃度を有し、水素濃度が１０20ａｔ／ｃｍ3未満、またはトラッピング層に向かう拡散を防止するバリアを含む、または低い水素拡散率を含む誘電体層（４）を使用して支持体（２）をドナー基板に接合すること、ドナー基板の一部を除去して薄層（５）を形成することを含み、構造物（１）を最高温度１０００℃未満の温度にさらす製造方法である。本発明はまた、この方法の最後に得られる構造に関する。

Description

本発明は、電荷トラッピング層を備えた支持体上に転写された薄層を含む構造を製造するための方法に関する。
集積デバイスは通常、ウェハの形で基板上に確立され、主にそれらの製造のサポートとして機能する。しかしながら、これらのデバイスから期待される集積の程度及び性能レベルの上昇は、それらの性能レベルとそれらが形成される基板の特性との間のますます重要な関連をもたらした。これは特に、約３ｋＨｚから３００ＧＨｚの間の周波数の信号を処理する高周波（ＲＦ）デバイスの場合に当てはまり、特に、電気通信（電話、Ｗｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ等）の分野に特に当てはまる。
デバイス／基板の結合の例を使用すると、デバイス内を伝播する高周波信号から発生する電磁界が基板の深さまで浸透し、そこにある荷電可能な粒子と相互作用する。この結果、挿入損失によって信号のエネルギーの一部が不必要に消費され、クロストークによりコンポーネント間に影響が生じる可能性がある。
フィルタ、スイッチ、アンテナアダプタ等の無線周波数デバイス、及びパワーアンプは、これらの現象を考慮に入れてパフォーマンスレベルを向上させるように特別に適合された基板上に確立できる。
したがって、１ｋオーム・ｃｍを超える抵抗率を有するシリコン支持基板、支持基板上の誘電体層、及び絶縁層上に配置されたシリコンの表面薄層を含む高抵抗率シリコンオンインシュレータ（ＨＲ ＳＯＩ）基板が知られている。基板はまた、支持基板と誘電体層との間に配置された電荷トラッピング層を含むことができる。トラッピング層は、ドープされていない多結晶シリコンを含むことができる。このタイプの基板の製造は、例えば、ＦＲ２８６０３４１、ＦＲ２９３３２３３、ＦＲ２９５３６４０、ＵＳ２０１５／１１５４８０、ＵＳ７２６８０６０またはＵＳ６５４４６５６に記載されている。一般に、その意図は、その高周波性能レベルを低下させるトラッピング層の再結晶化を回避するために、そのような基板に適用される熱処理の温度及び／または期間を制限することである。
特定の半導体構造が、製造中または使用中に、例えば６００℃または１０００℃を超える高温にさらあうことができない理由は他にもある。これは、熱膨張係数が異なる２つの基板のアセンブリから形成された構造の場合である。基板の１つは、他の基板から取られた薄層が転写される構造の支持体を形成する。
薄層の性質は、例えば、強誘電体材料で構成されている場合、構造の処理温度を、そのキュリー温度、つまり、それを超えると材料が永久分極を失う温度に制限することもできる。
また、半導体構造体の薄層に成分が含まれる場合、露光温度を制限する誘因となることがある。これらのコンポーネントは、構造上（または構造内）に直接形成されているか、この構造を形成するために支持体に転写されている可能性がある。４００℃または６００℃以上の露光温度は、コンポーネントを構成するドーパントまたは金属の拡散により、コンポーネントが機能しなくなるリスクがある。
構造の要素がさらされる温度を意図的に制限することを選択することも可能である。これは、特に、電荷トラッピング層または誘電体層がＬＰＣＶＤ（「low-pressure chemical vapor deposition」）またはＰＥＣＶＤ（「plasma-enhanced chemical vapor deposition」）技術によって形成される場合である。これらの安価な技術は、複数の基板に合わせて適用可能であり、約６００度の中程度の温度で実行される。
しかし、出願人は、電荷トラッピング層と誘電体層とを含む構造体を、適度な熱処理しか行わない（すなわち、１０００℃以上の温度にさらさない）製造方法によって製造することが、予想よりもはるかに低い高周波（ＲＦ）性能レベルを有する構造体になることを観測した。
ソイテックによって発行された２０１５年１月付けの出版物「White paper - RF SOI Characterization」に記載されているように、基板のＲＦ性能は、２次高調波歪み測定ＨＤ２によって特徴づけられる。電荷トラッピング層を含み、適度な熱処理のみを実施する半導体構造の場合、出願人は、このＨＤ２特性が期待値の５５％から７５％の間である可能性があることを観測した。
本発明は、少なくとも部分的に、この問題に対処することを目的としている。より特別には、電荷をトラップするための層を備えた支持体上に薄層を転写することを含む半導体構造を製造する方法を提案することを目的とし、この方法は、構造を高温にさらす熱処理を使用せず、それにもかかわらず、ＲＦ性能レベルの規格を伴う構造になる。
この目的を達成するために、本発明の目的は、電荷トラッピング層を備えた支持体上に転写された薄層を含む構造を製造するための方法を提案する。この方法は、以下のステップを含む。
－ベース基板上に形成されたトラッピング層を含む支持体を調整し、トラッピング層は１０18ａｔ／ｃｍ3未満の水素濃度を有する、
－水素濃度が１０20ａｔ／ｃｍ3未満の誘電体層、またはトラッピング層への水素の拡散を防止するバリア、または水素拡散係数の低い誘電体層を使用して、支持体をドナー基板に接合する、
－ドナー基板の一部を除去して薄層を形成する。
－製造方法は、構造物（１）を最高温度１０００℃未満の温度にさらす。
支持体調製工程中に低水素濃度を有するトラッピング層を形成することは、この層の電荷トラップを過度に中和することを回避する。水素濃度も低い、またはこの水素の拡散を防ぐ誘電体層を形成することは、特に製造方法中及び接合ステップ後にこの誘電体層がさらされる熱処理中に、トラッピング層への拡散を回避または制限する。あるいは、誘電体層からトラッピング層への水素の拡散を防ぐバリアを誘電体層に設けることができる。
本発明の他の有利で非限定的な特徴によれば、以下が、単独でまたは技術的に実現可能な任意の組み合わせで、選択される。
・トラッピング層は、６００℃と９５０℃との間の堆積温度で堆積され、支持体を調整するステップは、水素が欠乏した雰囲気及び堆積温度と１０００℃との間の温度でトラッピング層をアニーリングする第１のステージを含む、
・トラッピング層の堆積は、ＬＰＣＶＤ法を実施する、
・トラッピング層は、９５０℃と１１００℃との温度での堆積によって形成される。
・トラッピング層の堆積は、エピタキシーフレームで実行される、
・誘電体層は、水素濃度が１０20ａｔ／ｃｍ3を超える材料を堆積させた後、水素が欠乏した雰囲気で第２のアニーリングステージを適用することによって生成される、
・第２のアニーリングステージは、中性雰囲気で少なくとも１時間８００℃と９００℃との間である、
・誘電体層は、第１のアニーリングステージを適用する前に、水素濃度が１０20ａｔ／ｃｍ3を超える材料をトラッピング層に堆積させることによって生成される、
誘電体層は、８００℃と１０００℃との間の温度でトラッピング層を熱酸化することによって生成される、
・誘電体層はバリアを構成し、バリアはトラッピング層と直接接触する、
バリアは、ＳｉＮまたはＡｌＮの層で構成される、
・低水素拡散率を有する誘電体層は、０．０１または０．０５以上の窒素／酸素比の窒素を有する酸化物を含む、
低水素拡散率を有する誘電体層は、０．０１と０．２５との間、または０．０５と０．１との間の窒素／酸素比の窒素を有するシリコン酸化物を含む、
・製造方法は、接合ステップの前に、ドナー基板内に脆化面を形成するステップを含み、除去ステップは、脆化面でドナー基板を破砕することによって実行される、
・薄層は、圧電性及び／または強誘電性材料で構成される、
・薄層は、タンタル酸リチウムまたはニオブ酸リチウムで作られる。
別の態様によれば、本発明は、高温、例えば、６００℃または１０００℃を超える高温にさらすことができない構造を提案し、その構造は、以下を含む。
－ベース基板、
－ベース基板上に配置され、水素濃度が１０18ａｔｍ／ｃｍ3未満のトラッピング層、
－トラッピング層上に配置された誘電体層、水素濃度が１０20ａｔｍ／ｃｍ3未満またはトラッピング層への水素の拡散を防止するバリアを備えているか、水素拡散率が低い誘電体層、
－誘電体層に配置された薄層。
本発明の他の有利で非限定的なこの態様の特徴によれば、以下が、単独でまたは技術的に実現可能な任意の組み合わせで選択される。
・薄層は、永久分極とキュリー温度が６００℃と１０００℃との間の強誘電体材料で構成される、
・誘電体層は、トラッピング層及び薄層と接触している、
・低水素拡散率を有する誘電体層は、０．０１または０．０５以上の窒素／酸素比の窒素を有する酸化物を含む、
・拡散性の低い誘電体層は、窒素／酸素比が０．０１と０．２５との間、または０．０５と０．１との間の窒素を有するシリコン酸化物を含む。
本発明の他の特徴及び利点は、以下の本発明の詳細な説明から明らかになり、その説明は添付の図面を参照して与えられる、
図１は、製造方法がこの説明の対象となる構造を示す図である。
図１は、その製造方法がこの説明の対象である構造１を示している。構造１は、薄い表面層５、誘電体層４、例えば、酸化シリコン等の酸化物及び支持体２を有する。支持体２は、ベース基板６上に配置された電荷トラッピング層３を備えている。トラッピング層３は、誘電体層４とベース基板６との間に挿入される。好ましくは、誘電体層４は、トラッピング層３及び薄層５と接触している。
通常、構造体１は、１００、２００、３００、あるいは４５０ｍｍとすることができる直径を有する円形ウェハの形状とすることができる。
プリアンブルに提示された先行技術を形成する文書に記載されているように、構造１は多くの方法で製造することができる。一般的な原則として、構造１は、支持体２とドナー基板とを接合し、誘電体層をこれら２つの要素の間に挿入し、続いてドナー基板の一部を除去して薄層５を形成するステップを含む製造方法によって製造することができる。ドナー基板の一部を除去するステップは、この基板を化学的機械的に薄くすることによって実行することができる。好ましくは、構造１は、スマートカット（商標）技術を適用することによって製造され、それによれば、薄層５を形成することを意図した層は、ドナー基板への光種の注入によって形成される脆化面によって区切られる。次に、この層は、脆化面で破砕することによってドナー基板から除去され、支持体２とドナー基板との間に挿入された誘電体層４を介して、トラッピング層３を備えた支持体２に転写される。
ベース基板６は、通常、数百μｍの厚さである。好ましくは、ベース基板は、１０００オーム・ｃｍよりも大きい、さらにより好ましくは２０００オーム・ｃｍよりも大きい高抵抗率を有する。したがって、これにより、ベース基板内を移動する可能性のある電荷、正孔、または電子の密度が制限される。しかしながら、本発明は、そのような抵抗率を有するベース基板６に限定されず、ベース基板が、例えば、約数百オーム・ｃｍ、１０００オーム・ｃｍ未満、または５００オーム・ｃｍ未満、さらには１０オーム・ｃｍ未満のより順応性のある抵抗率を有する場合、ＲＦ性能の利点も提供する。
入手可能性及びコスト上の理由から、ベース基板３は、好ましくは単結晶シリコンでできている。それは、例えば、６ｐｐｍと１０ｐｐｍとの間の低い侵入型酸素含有量を有するＣＺシリコン基板、または特に自然に非常に低い侵入型酸素含有量を有するＦＺシリコン基板であってもよい。また、２６ｐｐｍを超える大量の侵入型酸素（「Ｈｉｇｈ Ｏｉ」という表現で示される）を持つＣＺシリコン基板にすることもできる。あるいは、ベース基板は、例えば、サファイア、ガラス、石英、炭化ケイ素等の別の材料から形成することもできる。特定の状況において、特にトラッピング層３が十分に厚い場合、例えば、３０μｍを超える厚さである場合、ベース基板６は、１ｋオーム・ｃｍ未満の標準抵抗率を有するものであってもよい。
トラッピング層３は、先行技術を形成する文書に記録されているように、本質的に大きく変化する可能性がある。一般的に言えば、それは転位、粒界、アモルファス領域、隙間、介在物、細孔等のような構造的欠陥を有する非結晶層である。これらの構造上の欠陥は、例えば不完全な化学結合やペンダント化学結合等で、材料内を循環しやすい電荷のトラップを形成する。これにより、トラッピング層での伝導が防止され、その結果、抵抗率が高くなる。
有利なこと、及び実施を単純化するために、このトラッピング層３は、多結晶シリコンの層で形成されている。その厚さは、特に抵抗層ベース基板６上に形成された場合、０．３μｍと３μｍとの間の範囲とすることができる。しかしながら、構造１から期待されるＲＦ性能のレベルに応じて、この範囲より下または上の他の厚さも考えられる。
構造１に適用することができる熱処理中にこの層の多結晶品質を得ようとするため、例えば二酸化シリコンでできたアモルファス層を、電荷トラッピング層３の堆積前にベース基板６上に有利に提供することができる。
あるいは、トラッピング層３は、電気的な構造的欠陥をそこに形成するために、ベース基板６の表面厚さにアルゴン等の比較的重い種を注入することによって形成されてもよい。この層３は、また、ベース基板６の表面厚さの多孔化によって、またはベース基板６の表面厚さに構造欠陥を形成することができる任意の他の方法によって形成することができ、これらの構造欠陥は、電荷をトラップすることができる。
薄い表面層５は、任意の適切なタイプのものとすることができる。したがって、構造１が集積半導体部品を受け入れることを意図している場合、薄層５は、単結晶シリコン、またはゲルマニウム、シリコンゲルマニウム、炭化シリコン素等の他の任意の半導体材料で構成することができる。構造１が弾性表面波フィルタを受け取ることを意図している場合、薄層５は、タンタル酸リチウムまたはニオブ酸リチウム等の圧電性及び／または強誘電性材料から構成することができる。薄層５はまた、構造１を製造するステップの間にドナー基板上に形成され、支持体２上に転写された、完成または半完成の一体型構成要素を含むことができる。一般に、薄層は１０ｎｍと１０μｍとの間の厚さにすることができる。
次に、図１に示すような構造物の製造方法について説明する。この方法は、本発明に至った予備実験を構成する。この実験方法によれば、多結晶シリコンの電荷トラッピング層３は、６００℃と６５０℃のとの間で行われるＬＰＣＶＤ法を使用し、堆積によってシリコンベース基板６上に形成された。トラッピング層３は約１μｍの厚さであった。
構造１の誘電体層４を形成する３００ｎｍから１０００ｎｍの厚さのシリコン酸化層が、６００℃の温度で実行されるＰＥＣＶＤ法を使用して、トラッピング層３上に堆積された。この堆積に続いて、中性または酸化性雰囲気中で、６００℃、約１時間の緻密化アニーリングを行った。次に、この層を化学機械研磨（ＣＭＰ）ステップで研磨し、酸化物を約２００～８００ｎｍ除去して、５×５μｍのフィールドで０．３ｎｍＲＭＳ未満の粗さの表面を提供した。
タンタル酸リチウム強誘電体ドナー基板には、埋め込み脆化面を形成するために、その面の第１の面を通る水素イオンによって注入がされた。したがって、この脆化面とのドナー基板の第１の面との間に第１の層が定義された。ドナー基板は、支持体２上に配置されたシリコン酸化層４に接合され、次いで、ドナー基板は、約４００℃の中程度の熱処理を使用して、脆化面で破砕された。ドナー基板の第１の層は、この層の自由面を露出させるために解放され、したがって、結晶品質及び表面状態を改善するために調整された。この調整には、化学機械研磨によって第１の層を薄くするステップと、中性雰囲気中で５００℃、１時間熱処理するステップが含まれる。
このように生成された構造から期待されるＲＦ性能のレベルは、したがって、ＵＳ２０１５／０１６８３２６に教示されているようにＨＱＦ（高調波品質係数）の値を決定することによって推定された。このＨＱＦ値は、トラッピング層４とベース基板６の深さ抵抗率プロファイルから推定することができる。
次に、「第２高調波歪み」（ＨＤ２）と呼ばれる特性測定は、このように調整された構造１で実行される。この測定は９００ＭＨｚで実行され、イントロダクションで提供した文献「White paper - RF SOI wafer characterization」に記載されている。より具体的には、コプレーナガイドは、タンタル酸リチウムの薄い表面層の自由面にアルミニウム線を堆積させることによって形成された。次に、９００ＭＨｚの周波数の信号がガイドの一方の端に適用され、２次高調波信号ＨＤ２がもう一方の端で測定される。２次高調波信号が弱いほど、構造の性能レベルは高くなる。
ＨＤ２の測定とＨＱＦの推定は、構造１に特に関連する特性であり、これらは、この構造上に形成される統合ＲＦデバイスの性能をよく表しているためである。
予期せぬことに、今説明した方法の最後の構造１のＨＤ２特性の値は、ＨＱＦ推定によって提供される期待される結果の約５０％から７５％にしか対応していない。
追加の研究により、出願人は、この低い性能レベルが、電荷トラッピング層３及び誘電体層４における過剰な水素の存在に関連していることを理解することができた。誘電体層、この場合ＳｉＯ2は、誘電体層、この場合ＳｉＯ2には１０20ａｔ／ｃｍ3、トラッピング層３には１０18ａｔ／ｃｍ3を超える水素が含まれていた。
特に水素リッチの誘電体層４は、一種のリザーバーを形成し、誘電体層４とトラッピング層との水素濃度の差が過剰になると、構造１に適用される熱処理を考慮して、この層４に保持された水素は、トラッピング層３に向かって拡散することができる。その結果、トラッピング層には、誘電体層４によって水素が供給される。次に、水素は、特に誘電体層４との界面において、トラッピング層３の電気トラップを中和することができる。１０００℃を超える温度にさらされる従来の構造では、例えば、構造を仕上げる最終段階で、誘電体層４またはトラッピング層３に含まれる水素が、拡散中に除去されることに留意されたく、したがって、熱処理、及びＨＤ２測定値とＨＱＦ推定値のこのような差は、有意に生じない。
次に、出願人は、これらのメカニズムの発見を利用して、構造を高温にさらす熱処理を使用しないが、それにもかかわらず、ＲＦ性能レベルに準拠した構造をもたらす製造方法を開発した。「準拠」とは、ＨＤ２測定値がＨＱＦ推定値から２０％を超えて逸脱しないことを意味する。
一般に、この方法は、電荷トラップを過度に中和することを回避するために、比較的低い水素濃度を有するトラッピング層３を形成することを目的としている。目的はまた、構造に適用される熱処理を考慮に入れて、この水素のトラッピング層への移動を回避または制限するために、低水素濃度を有する誘電体層４を形成するか、またはこの水素の拡散を制限することである。
より具体的には、この方法は、支持体２を調整するステップ、この支持体２をドナー基板に接合するステップ、及び今説明されたドナー基板の一部を除去するステップを繰り返す。このアプリケーションのイントロダクションに記載されているすべての理由により、構造１は、製造中、接合ステップ中、またはこのステップの後に、１０００℃を超える温度にさらされることはできない。ただし、この方法は、支持体を準備する間に、この層３のトラップを過度に中和することを回避するために、１０18ａｔ／ｃｍ3未満の低水素濃度を持つトラッピング層３を形成することを目的とする。同時に、水素濃度が１０20ａｔ／ｃｍ3未満の低水素濃度の誘電体層４を形成するか、または、この水素の拡散を制限し、トラッピング層３に向かって、またはこの層との界面で拡散可能な水素リザーバーの形成を回避することを目的とする。あるいは、トラッピング層への水素の拡散を防ぐバリアを誘電体層中に設けることができる。有利なことに、誘電体層にバリア層がない場合、または誘電体層に含まれる水素のトラップが許容できない場合、目的は、誘電体層内の水素の濃度を１０19ａｔ／ｃｍ3未満、または１０18ａｔ／ｃｍ3未満にさえ制限することになる。
そのようなトラッピング３及び誘電体４層を生成するための、いくつかの実施形態が考えられる。
したがって、トラッピング層３の第１の実施形態によれば、それは、適度な温度、例えば厳密に６００℃と９５０℃との間での堆積によって形成することができる。これは、堆積炉で実施されたＬＰＣＶＤ法によって形成された多結晶シリコン層の堆積で実現できる。このような堆積は、１０18ａｔ／ｃｍ3を超え、通常はこの値と１０19ａｔ／ｃｍ3との間の濃度の水素を含むトラッピング層３の形成につながることが見いだされた。
この濃度を低減するために、この第１の実施形態によれば、堆積温度と１０００℃との間の温度で、水素が欠乏した雰囲気（すなわち５ｐｐｍ未満）におけるトラッピング層の第１のアニーリング段階が存在する。有利には、第１のアニーリング段階の温度は、少なくとも１時間、好ましくは数時間、６２０℃より高く、好ましくは９００℃未満である。トラッピング層３に存在する水素は、再結晶効果によって、トラッピング層の多結晶性を損なうことなく、その濃度を閾値１０18ａｔ／ｃｍ3未満に低減するために、これらの優先的アニーリング条件下で効果的に浸出される。
第１のアニーリング段階は、トラッピング層３の堆積の直後に実行、または、この説明の残りの部分で明示されるように、少なくとも部分的にトラッピング層３上に堆積される誘電体層４の形成後に実行することができる。
トラッピング層３の第２の実施形態によれば、それは、高温、例えば、９５０℃と１１００℃の間の温度で、ベース基板６上に堆積される。これは、エピタキシー反応器で生成された多結晶シリコンの堆積で可能になる。このような堆積条件下で、トラッピング層３は、しばしばＬＰＣＶＤ法によって形成された層の水素濃度よりも数倍低い水素濃度を有する。すべての場合において、この濃度が１０18ａｔ／ｃｍ3未満になるように注意する必要がある。トラッピング層３が低水素濃度を有するように直接形成されるこの第２の実施形態では、水素を流出させるために前の実施形態で提供された第１のアニーリング段階は必要ではない。
誘電体層４は、その一部について、トラッピング層３上に堆積することによって形成することができる。あるいは、またはさらに、それは、ドナー基板の第１の面への堆積によって全体的または部分的に形成することができる。それらを比較的高温にさらすことが可能であるかどうかに応じて、支持体またはドナー基板上に誘電体層４を形成することを選択することが可能である。
したがって、誘電体層４の第１の実施形態によれば、それは、ＰＥＣＶＤ法を使用して堆積炉内にシリコン酸化物を堆積することによって生成される。この堆積は、通常６００℃と８００℃との間の適度な温度で実行される。この場合、誘電体層４は、１０20ａｔ／ｃｍ3を超える有意な水素濃度を有する。
この濃度を減らすため、上記の第１のアニーリング段階と同様に、「緻密化」と呼ばれる第２のアニーリング段階が適用される。したがって、それは水素が欠乏した雰囲気（すなわち、５ｐｐｍ未満）でのアニーリングと、層４をその堆積温度よりも高い温度にさらすことを含む。これは、中性または酸化性雰囲気で実行できる。好ましくは、この温度は８００℃より高く、典型的には８００℃と９００℃との間である。アニーリングは、最終的に水素が誘電体層４から、あるいはトラッピング層３から浸出するように、少なくとも１時間、好ましくは数時間続けられる。この緻密化アニーリングの終わりに、誘電体層４の水素濃度は１０20ａｔ／ｃｍ3未満であり、トラッピング層３の水素濃度は１０18ａｔ／ｃｍ3未満である。
第２の緻密化アニーリング段階は、その水素濃度以外の誘電体層の特性を変更する可能性があることに留意されたい。これは、特に水素の拡散性の低下、つまり、この種が誘電体層を構成する材料に拡散する能力を低下に導き、そのため、比較的高濃度（約１０20ａｔ／ｃｍ3）の水素であってもトラッピング層３に向かって拡散する可能性を小さくすることができる。
一般に、誘電体層４をドナー基板上よりも支持体２上に配置することが好ましい。実際に、この支持体２を第１及び／または第２のアニーリング段階の温度で熱処理することは一般に可能であり、これはドナー基板の場合に常には当てはまらない。例えば、この基板は、脆化面を有するか、または比較的低いキュリー温度を有する強誘電性材料で構成されるか、またはこれらの場合のそれぞれにおいて、それに適用可能な熱収支を比較的短時間、すなわち１時間未満、数百度に制限する成分を含んでもよい。しかしながら、本発明は、いくつかの好ましい場合において、誘電体層４がドナー基板上に少なくとも部分的に形成され得ることを排除するものではない。
誘電体層４がトラッピング層３上に形成され、これらの２つの層が今説明したように比較的低温で堆積された場合、各堆積ステップの後にそれぞれ第１及び第２のアニーリング段階を適用する必要はない。すでに簡単に述べたように、低温でトラッピング層３上に誘電体層４が形成された後、第１及び第２のアニーリング段階と同様の条件下で、単一のアニーリング段階を実行することが可能である。言い換えれば、この場合、誘電体層４の堆積の前に、トラッピング層３の特定のアニーリングを適用する必要はない。
誘電体層４の第２の実施形態によれば、それは、トラッピング層３を熱酸化することによって生成することができる。そのような処理は、トラッピング層３を備えた支持体２を、厳密に８００℃と１０００℃との間の温度で酸素リッチな雰囲気酸化炉に曝すことによって実施することができる。これは、乾燥した雰囲気でも湿った雰囲気でも可能である。それ自体がよく知られているように、この曝露の持続時間は、誘電体層４の所望の厚さに応じて選択される。トラッピング層３の再結晶のリスクを回避するために、酸化温度を１０００℃に制限することが一般に好ましい。さらに、そのような誘電体層３は、上記のこの層の第２の実施形態に従って、高温で形成されたトラッピング層３の酸化によって生成されることが好ましいであろう。実際に、そのような層は、再結晶のリスクに関してより大きな温度安定性を持っている。
トラッピング層３がシリコンでできている場合（これはしばしばそうである）、シリコン酸化物でできているトラッピング層の熱酸化によって形成された誘電体層４は、水素濃度が特に低く、従来の測定方法の検出限界の約１０17ａｔ／ｃｍ3である。オプションにより、このように酸化されたトラッピング層３の表面を研磨するステップを導入して、後続の接合ステップと互換性を持たせることができる。
誘電体層４はまた、第３の実施形態に従って調整することができ、これは、誘電体層４を比較的高温、例えば８００℃よりも高い温度に曝すことができない場合に特に興味深い。この場合、誘電体層４は、例えば、この層の第１の実施形態に従って、比較的低温で形成することができ、誘電体層４にトラッピング層中の水素の拡散を防止する障壁を含めるように注意が払われる。
したがって、誘電体層４は１０20ａｔ／ｃｍ3を超える水素濃度を有することができるが、誘電体層４に含まれる水素のトラッピング層３への拡散が防止され、トラッピング層は次に１０18ａｔ／ｃｍ3未満の濃度に転化する。したがって、これは、この層３の電荷トラップを中和することを回避する。変形例では、誘電体層４は、全体的にバリアで構成され、その中に含まれ得る多少の水素を保持する。
バリアは、厚さが１０ｎｍを超え、通常は１０と１００ｎｍとの間の厚さの窒化シリコンまたは窒化アルミニウムの層で構成される、または含むことができる。バリアは、例えば二酸化シリコン及び水素リッチの誘電体層４の残りの部分が形成される前に、例えばＰＥＣＶＤ技術によってトラッピング層３上に直接堆積させることができる。あるいは、このバリアはドナー基板上に形成することができ、この場合、誘電体層４の残りが形成された後、ドナーを支持体２に接合する次のステップの間にバリアをトラッピング層３と接触させることができる。
別の変形例では、バリア層は、水素濃度が約１０17ａｔ／ｃｍ3と非常に低いシリコン酸化層から形成される。この場合、バリアは、誘電体層から水素を吸収するバッファを形成し、したがって、トラッピング層３への水素の拡散を防ぐ。この場合、誘電体層の厚さとその水素濃度を考慮して、バリア層の十分な厚さが提供され、この水素がバリア層に拡散した後、その水素濃度は１０20ａｔ／ｃｍ3を超えないようにする。この変形例は、誘電体層がドナー基板の側面への堆積によって形成され、バリア層が、この誘電体層４の第２の実施形態に関連して説明されたように、トラッピング層３の熱酸化によって形成される場合に実施することができる。
さらに別のアプローチによれば、任意の濃度の水素を有する誘電体層４の提供ができるが、この層４はこの水素の拡散性が低く、したがって、トラッッピング層３に向かって著しく拡散しないように十分にトラップされたままである。この場合、誘電体層４は、全体的に、それが含む水素の拡散を防ぐ材料から形成された層で構成することができる。したがって、それは、０．０１以上または有利には０．０５以上の窒素／酸素比の窒素を有する堆積酸化物、例えばシリコン酸化物ＳｉＯＮを含むことができる。誘電体層４が非常に一般的であるシリコン酸化物に基づく場合、この材料の特性を過度に変更せず、単純なシリコン酸化物ＳｉＯ2と同等またはそれに近い挙動を維持するために、０．１または０．２５を超えない窒素／酸素比を超えないことを選択することができる。そのような窒素リッチな酸化物層は、堆積技術、例えば、ＰＥＣＶＤによって容易に形成することができ、そのキャリアガスの少なくとも１つに窒素を選択することができ、制御された方式で酸化膜中に取り込まれることに留意されたい。窒素／酸化物比は、ＥＤＸ（「energy-dispersive X-ray spectroscopy」を表す）として知られる手法で測定するか、酸化物層４でのＳＩＭＳ（secondary ion mass spectrometry）測定によって決定された窒素及び酸素測定から確立できる。
一般に、誘電体層４は、以下を含む構造の場合、それが含む水素の拡散性が低いと言われ、
－少なくとも１０20ａｔ／ｃｍ3の水素濃度を含み、この層と接触して配置された誘電体層、
－１０18ａｔ／ｃｍ3以下の水素濃度を含み、１μｍの多結晶シリコンのトラッピング層、
５００℃で１時間の熱処理を行い、熱処理終了時においてトラッピング層で１０18ａｔ／ｃｍ3未満の水素濃度の測定に導く。
誘電体層４は、その厚さ全体にわたって、拡散性の低い材料、例えば、上記の比率で窒素を含む堆積酸化物で構成することができる。あるいは、前の代替案で提示された構成において、低拡散性でこの材料によって形成されるトラッピング層３への水素の拡散を防止する１つのバリア層のみを備えてもよい。
接合ステップの前に、接触させる面の少なくともいくつか、特に堆積したトラッピング層及び／または誘電体層の露出面に対応する面を研磨してもよい。さらに、これまで見てきたように、この接合ステップの後に、薄層層５を形成するためにドナー基板の一部を除去する。この除去は、ドナー基板を薄くするか、または破砕することによって達成することができる。薄層５の特性を改善するために、転写された層を調整するステップ、例えば、研磨及び／または熱アニーリングステップが提供されてもよい。
接合、ドナー基板の一部の除去、及び転写層の準備のステップは、適度な温度で実行され、構造１を常に１０００℃未満、好ましくは８００℃または６００℃未満の温度にさらす。より一般的には、製造方法中の少なくとも接合ステップの間及びその後に、誘電体層４の露出温度を制限し、それによってこの層からトラッピング層３への水素の拡散を制限することを目的としている。原則として、誘電体層の濃度が高いほど（１０20ａｔｃｍ3のしきい値を下回っている間）、誘電体層４と構造１が晒される最高温度が制限される。
選択された実施形態のトラッピング層３及び誘電体層４に関係なく、構造１は、図１に示されるように、今説明された製造方法の最後に利用可能であり、以下を含む、
－ベース基板６、
－ベース基板６上に配置され、水素濃度が１０18ａｔｍ／ｃｍ3未満のトラッピング層３、
－トラッピング層３上に配置され、有利にはこの層と接触している誘電体層４。誘電体層４は、水素濃度が１０20ａｔ／ｃｍ3未満であるか、またはトラッピング層３への水素の拡散を防止するバリアを含むか、または任意の水素濃度を有するが、水素拡散係数は非常に低い。
－薄層５は、誘電体層４上に配置され、好ましくはこの層と接触している。この薄層５は、シリコンのような半導体材料、強誘電体材料等の絶縁体、または統合された半導体部品を含む層から構成されることができる。
有利なことに、誘電体層の水素濃度は、１０19ａｔ／ｃｍ3未満、または１０18ａｔ／ｃｍ3でさえある。
誘電体層は、０．０１または０．０５以上の窒素／酸素比の窒素を有する酸化物を含むことができる。この場合、その水素濃度は任意である。それは、０．０１と０．２５との間または０．０５と０．１との間の窒素／酸素比の窒素を有するシリコン酸化物からなるか、またはそれを含むことができる。
キュリー温度が１０００℃未満、通常は６００℃と１０００℃との間の強誘電体材料で薄層が構成されている場合、この薄層をこのキュリー温度よりも高い温度にさらすことなく構造を製造することができ、したがって、その永久分極が維持される
例えば、複数の支持体２は、３０００オーム・ｃｍの抵抗率を有するシリコンベース基板６の上に、厚さが１μｍでＬＰＣＶＤ法により形成された多結晶シリコンからなるトラッピング層３と、厚さが３００ｎｍでＰＥＣＶＤ法により形成されたシリコン酸化物からなる誘電体層とを順次設けて製造された。
スタックの緻密化アニーリング段階は、このようにして製造された支持体の第１のバッチに、酸素リッチで水素が５ｐｐｍ未満の雰囲気中、６００℃の温度で１時間適用される。
第２及び第３のバッチは、本発明による緻密化アニーリング段階に曝され、これは酸素リッチで水素が５ｐｐｍ未満であり、少なくとも１時間、それぞれ８００℃及び９００℃の温度であった。
緻密化アニーリング段階の後、トラッピング層（「Ｈトラップ－Post dense」）と誘電体層（「Ｈ dielectric」）の水素濃度が測定された。
タンタル酸リチウムの薄層５は、ＳｍａｒｔＣｕｔ（商標）法を使用して、これらの各バッチの支持体２に転写された。この層は、最終的に６００ｎｍの厚さになるように調整された。構造の製造のこのステップは、６００℃を超えない適度なアニールを含む。このようにして調整した３つのバッチの構造について、品質係数（ＨＱＦ）を決定するために、トラッピング層３の水素濃度（「Ｈトラッピング－Structure」）、第２高調波（「ＨＤ２」－印加信号１５ｄＢｍの場合）及び支持体２の抵抗プロファイルの測定が行われた。このＨＱＦ値により、構造のＲＦ性能の期待される準拠値を推定できることに留意されたい。
第１、第２及び第３の各々の平均の結果が以下の表に示される。
Figure 2022540627000002
従来技術からの処理を受けた第１のバッチの構造のＲＦ性能レベルは、予想をはるかに下回っていると見ることができる（ＨＤ２／ＨＱＦ比は６５％である）。異なる層の水素濃度は、限界値、特に緻密化アニーリング段階直後（「Post dense」）のトラッピング層３の水素濃度、及び最終構造（「Structure」）を超えていると見ることができる。
対照的に、本発明に従って処理を受けた第２のバッチ及び第３のバッチの構造のＲＦ性能レベルは、明らかに期待されるレベルである（それぞれ、８３％及び１００％のＨＤ２／ＨＱＦ比）。
構造の完全な製造後に測定されたトラッピング層３の水素濃度は、緻密化アニーリング段階の直後に測定された濃度よりも高いことが見てとれる。ただし、この濃度は１０18ａｔ／ｃｍ3のしきい値以下のままであるため、ＲＦ性能は規格のままである。誘電体層に存在する水素は、製造中の構造１が熱処理された後でもトラッピング層に向かって大幅に移動しなかった。
誘電体層４の下にトラッピング層３を有する構造１の磁化率は、トラッピング層が薄いほど、この層に含まれる水素に対してより敏感であることに留意されたい。実際に、誘電体層４からトラッピング層３に拡散された同じ量の水素について、このトラッピング層中の水素の濃度は、比較的厚いトラッピング層よりも比較的薄いトラッピング層の方が高くなるであろう。このように、本発明のアプローチは、トラッピング層が１μｍ、または７５０ｎｍ未満の厚さであるか、または５００ｎｍ以下の厚さである場合に特に有利である。１μｍ未満の比較的薄いトラッピング層のそのような構成は、水素の拡散を制限するトラッピング層、バリア層、またはＳｉＯＮ層に可能な限り近い誘電体層４中に統合することが可能であり、その厚さは、例えば２０から５０ｎｍとすることができる。例えば、トラッピング層上にシリコン酸化層を形成することができ、この層は、ドナー基板の側に配置された誘電体層４の別の部分に接合する前に、窒素ベースのプラズマを使用してこの窒素を表面的に取り込むように調製することができる。したがって、窒素リッチＳｉＯのバリア層が酸化層厚の表面上に形成され、これは、誘電体層４の残りの部分に含まれる水素がトラッピング層に向かって拡散するのを防ぐ。
因みに、構造のＲＦ性能は、この構造上に形成される構成の品質係数に決定的な影響を及ぼす。したがって、出願人は、追加の観察において、本発明による方法を使用して製造された構造上に形成された共振器の反共振コンダクタンスが、構造のＲＦ性能に直接関連していることを確認した。そのような共振器は、上記のバッチ１または２のものと同一または類似の基板上に形成された交互嵌合コームによって形成することができる。このような共振器の品質係数は、一般に、反共振周波数での電気抵抗と、この抵抗の中間の帯域幅との比率として決定される。この品質係数は、本発明に従ってバッチ２及び３の構造で製造された共振器について、バッチ１の構造で製造された共振器の品質係数よりもはるかに高いと評価された。
もちろん、本発明は、記載された実施形態に限定されず、特許請求の範囲によって定義される本発明の範囲から逸脱することなく、変形を追加することが可能である。
特に、薄層５は、強誘電性材料、例えば、ＬｉＴａＯ3、ＬｉＮｂＯ3、ＬｉＡｌＯ3、ＢａＴｉＯ3、ＰｂＺｒＴｉＯ3、ＫＮｂＯ3、ＢａＺｒＯ3、ＣａＴｉＯ3、ＰｂＴｉＯ3またはＫＴａＯ3を含むか、またはそれによって形成することができる。
薄層５が取り出されるドナー基板は、標準化されたサイズ、例えば、直径１５０ｍｍまたは２００ｍｍの円形ウェハの形態をとることができる。しかしながら、本発明は、決してこれらの寸法またはこの形状に限定されない。ドナー基板は、強誘電体材料のインゴットから切り出されてもよく、この切り出しは、ドナー基板が所定の結晶配向を有するように行われるか、またはドナー基板は、基板支持体に接合された強誘電体材料の層を含んでもよい。
強誘電体材料の薄層の結晶配向は、実際の用途に応じて選択してもよい。したがって、ＬｉＴａＯ3材料に関しては、特に薄膜の特性の優位性をとって表面弾性波（SAW）フィルタを形成することを意図する場合には、３０°と６０°ＸＹとの間、または４０°と５０°ＸＹとの間の方向を選択することが一般的である。ＬｉＮｂＯ３材料に関しては、約１２８°ＸＹの配向を選択するのが一般的な方法である。しかしながら、本発明は決して特定の結晶配向に限定されない。

Claims (21)

  1. 電荷トラッピング層（３）を備えた支持体（２）上に転写された薄層（５）を含む構造（１）を製造するための方法であって、
    ベース基板（６）上に形成されたトラッピング層（３）を含む支持体（２）を調整するステップであって、前記トラッピング層（３）の水素濃度が１０18ａｔ／ｃｍ3未満であるステップと、
    前記支持体（２）を、水素濃度が１０20ａｔ／ｃｍ3未満であるか、前記トラッピング層（３）への水素の拡散を防止するバリアを含むか、または低い水素拡散率を有する誘電体層（４）によって、ドナー基板に接合するステップと、
    前記ドナー基板の一部を除去して薄層（５）を形成するステップと、を含み、
    構造（１）を最高温度１０００℃未満の温度にさらす製造方法。
  2. 前記トラッピング層（３）は、６００℃と９５０℃との間で堆積され、支持体（２）を調整するステップは、水素が欠乏した雰囲気中、堆積温度と１０００℃との間で前記トラッピング層（３）をアニールする第１の段階を含む、請求項１に記載の製造方法。
  3. 前記トラッピング層の堆積は、ＬＰＣＶＤ法で実施する、請求項２に記載の製造方法。
  4. 前記トラッピング層（３）は、９５０℃と１１００℃との間の温度で堆積することによって形成される、請求項１に記載の製造方法。
  5. 前記トラッピング層（３）の堆積は、エピタキシーフレーム内で実施される、請求項４に記載の製造方法。
  6. 前記誘電体層（４）は、１０20ａｔ／ｃｍ3を超える水素濃度を有する材料を堆積させ、続いて、水素が欠乏した雰囲気中での第２のアニール段階を適用することによって生成される、請求項１から５のいずれか一項に記載の製造方法。
  7. 前記第２のアニーリング段階は、中性雰囲気中で少なくとも１時間、８００℃と９００℃との間である、請求項６に記載の製造方法。
  8. 前記誘電体層（４）は、前記第１のアニールの適用前に、１０20ａｔ／ｃｍ3を超える水素濃度を有する材料を前記トラッピング層（３）上に堆積させることによって製造される、請求項２または３に記載の製造方法。
  9. 前記誘電体層（４）は、８００℃と１０００℃との間の温度でのトラッピング層（３）の熱酸化によって生成される、請求項１から５のいずれか一項に記載の製造方法。
  10. 前記誘電体層（４）が前記バリアを含み、前記バリアが前記トラッピング層（３）と直接接触する、請求項１から５のいずれか一項に記載の製造方法。
  11. 前記バリアは、ＳｉＮまたはＡｌＮの層で構成される、請求項１０に記載の製造方法。
  12. 低水素拡散率を有する前記誘電体層（４）は、０．０１または０．０５以上の窒素／酸素比の窒素を有する酸化物を含む、請求項１から５のいずれか一項に記載の製造方法。
  13. 低窒素拡散率を有する前記誘電体層（４）は、０．０１と０．２５との間、または０．０５と０．１との間の窒素／酸素比の窒素を有するシリコン酸化物を含む、請求項１から５のいずれか一項に記載の製造方法。
  14. 前記接合するステップの以前に、前記ドナー基板内に脆化面を形成するステップを含み、前記除去するステップが、前記ドナー基板を前記脆化面において破砕することによって実施される、請求項１から１３のいずれか一項に記載の製造方法。
  15. 前記薄層（５）は、圧電性及び／または強誘電性材料で構成される、請求項１４に記載の製造方法。
  16. 前記薄層（５）は、タンタル酸リチウムまたはニオブ酸リチウムでできている、請求項１５に記載の製造方法。
  17. 高温、例えば６００℃または１０００℃を超える温度にさらすことができない構造（１）であって、
    ベース基板（６）、
    前記ベース基板（６）上に配置され、水素濃度が１０18ａｔ／ｃｍ3未満のトラッピング層（３）と、
    前記トラッピング層（３）上に配置された誘電体層（４）であって、水素濃度が１０20ａｔ／ｃｍ3未満であるか、またはトラッピング層への水素の拡散を防止するバリアを含むか、または低い水素拡散率を有する前記誘電体層（４）と、
    前記誘電体層（４）上に配置された薄層（５）と、
    を含む、構造（１）。
  18. 前記薄層（５）は、永久分極を有する強誘電体材料で構成され、キュリー温度が６００℃と１０００℃との間である、請求項１７に記載の構造（１）。
  19. 前記誘電体層（４）は、前記トラッピング層（３）及び前記薄層（５）と接触する、請求項１７または１８に記載の構造（１）。
  20. 前記誘電体層（４）は、低い水素拡散率を有し、窒素／酸素比が０．０１以上または０．０５以上の窒素を有する酸化物を含む、請求項１７から１９のいずれか一項に記載の構造（１）。
  21. 前記誘電体層（４）は、低い水素拡散率を有し、窒素／酸素比が０．０１と０．２５との間、または０．０５と０．１との間の窒素を有するシリコン酸化物を含む、請求項１７から１９のいずれか一項に記載の構造（１）。
JP2022501248A 2019-07-12 2020-03-26 電荷トラッピング層を備えた支持体上に転送された薄層を含む構造物の製造方法 Pending JP2022540627A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1907859 2019-07-12
FR1907859A FR3098642B1 (fr) 2019-07-12 2019-07-12 procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
PCT/EP2020/058462 WO2021008742A1 (fr) 2019-07-12 2020-03-26 Procede de fabrication d'une structure comprenant une couche mince reportee sur un support muni d'une couche de piegeage de charges

Publications (1)

Publication Number Publication Date
JP2022540627A true JP2022540627A (ja) 2022-09-16

Family

ID=68072792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022501248A Pending JP2022540627A (ja) 2019-07-12 2020-03-26 電荷トラッピング層を備えた支持体上に転送された薄層を含む構造物の製造方法

Country Status (9)

Country Link
US (1) US20220247374A1 (ja)
EP (2) EP4060715A1 (ja)
JP (1) JP2022540627A (ja)
KR (1) KR20220032100A (ja)
CN (1) CN114127893A (ja)
FI (1) FI3997728T3 (ja)
FR (1) FR3098642B1 (ja)
TW (1) TWI830891B (ja)
WO (1) WO2021008742A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3137493A1 (fr) 2022-06-29 2024-01-05 Soitec Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques
FR3137490A1 (fr) 2022-07-04 2024-01-05 Soitec Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques
FR3141590A1 (fr) * 2022-10-26 2024-05-03 Soitec Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI)
FR3141591A1 (fr) * 2022-10-26 2024-05-03 Soitec Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI)
FR3141592A1 (fr) * 2022-10-26 2024-05-03 Soitec Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1087041B1 (en) 1999-03-16 2009-01-07 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and silicon wafer
FR2838865B1 (fr) 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
FR2860341B1 (fr) 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
FR2933233B1 (fr) 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
FR2985812B1 (fr) 2012-01-16 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de test de substrats semi-conducteurs pour applications radiofrequences
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
US9899499B2 (en) * 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
WO2016081367A1 (en) * 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
FR3029682B1 (fr) * 2014-12-04 2017-12-29 Soitec Silicon On Insulator Substrat semi-conducteur haute resistivite et son procede de fabrication
CN107533953B (zh) * 2015-03-03 2021-05-11 环球晶圆股份有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
US10468294B2 (en) * 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
FR3053532B1 (fr) * 2016-06-30 2018-11-16 Soitec Structure hybride pour dispositif a ondes acoustiques de surface
WO2018106535A1 (en) * 2016-12-05 2018-06-14 Sunedison Semiconductor Limited High resistivity silicon-on-insulator structure and method of manufacture thereof

Also Published As

Publication number Publication date
CN114127893A (zh) 2022-03-01
WO2021008742A1 (fr) 2021-01-21
EP3997728B1 (fr) 2023-02-22
FR3098642B1 (fr) 2021-06-11
EP4060715A1 (fr) 2022-09-21
TWI830891B (zh) 2024-02-01
EP3997728A1 (fr) 2022-05-18
KR20220032100A (ko) 2022-03-15
TW202117801A (zh) 2021-05-01
US20220247374A1 (en) 2022-08-04
FR3098642A1 (fr) 2021-01-15
FI3997728T3 (fi) 2023-04-27

Similar Documents

Publication Publication Date Title
JP2022540627A (ja) 電荷トラッピング層を備えた支持体上に転送された薄層を含む構造物の製造方法
US7449395B2 (en) Method of fabricating a composite substrate with improved electrical properties
TWI758133B (zh) 製備多層結構的方法
US20220301847A1 (en) Support for a semiconductor structure
US7977747B2 (en) Composite substrate and method of fabricating the same
US11251265B2 (en) Carrier for a semiconductor structure
WO2016016532A1 (fr) Structure pour applications radio-frequences
CN113544869A (zh) 制备薄铁电材料层的方法
CN112236853A (zh) 用于集成射频器件的衬底及其制造方法
KR102484156B1 (ko) 전하를 트랩핑하기 위한 층을 포함하는 반도체 엘리먼트의 제조를 위한 프로세스
JP2002184960A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
KR20220163388A (ko) 복합 기판 및 그 제조 방법
TW202416352A (zh) 用於製作具原子物種擴散阻隔層之結構之方法
TW202416344A (zh) 用於製作具原子物種擴散阻隔層之結構之方法
TW202217915A (zh) 用於ｓｏｉ結構之載體基板及相關製造方法
CN116783683A (zh) 适用于射频应用的由硅制成的支撑衬底及相关制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507