TW202416344A - 用於製作具原子物種擴散阻隔層之結構之方法 - Google Patents

用於製作具原子物種擴散阻隔層之結構之方法 Download PDF

Info

Publication number
TW202416344A
TW202416344A TW112120726A TW112120726A TW202416344A TW 202416344 A TW202416344 A TW 202416344A TW 112120726 A TW112120726 A TW 112120726A TW 112120726 A TW112120726 A TW 112120726A TW 202416344 A TW202416344 A TW 202416344A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric
dielectric layer
charge trapping
support
Prior art date
Application number
TW112120726A
Other languages
English (en)
Inventor
伊莎貝 于耶
路西安娜 卡佩羅
歐迪樂 慕瑞
史伯斯登 科迪爾
紹茲格 呂佛司提爾
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202416344A publication Critical patent/TW202416344A/zh

Links

Images

Abstract

本發明係有關一種結構(1),其包括由一電荷捕捉層(2b)設置在一基底底材(2a)表面上而構成之一支撐件(2),且包括由一鋰基材料形成且被移轉到支撐件(2)上之一薄層(4)。結構(1)包括設置在支撐件(2)及薄層(4)之間並與二者接觸之一介電中間層(3)。介電中間層(3)包括設置在電荷捕捉層(2b)上並與其接觸之一第一介電層(31)、設置在第一介電層(31)上並與其接觸之氮化矽製之一阻隔層(5)、設置在阻隔層(5)上並與其接觸之一第二介電層(32)。

Description

用於製作具原子物種擴散阻隔層之結構之方法
本發明係有關一種用於製作一結構之方法,該結構包括被移轉到一支撐件上之一薄層,該支撐件設有一電荷捕捉層。本發明特別適用於微電子學、微系統、光子學等領域。
文件WO2021008742提到在由透過介電層移轉到支撐件之薄層形成之結構中,該支撐件設置用於捕捉電荷的層(下文簡稱「電荷捕捉層」)通常是有利的。該類型結構之製作描述於例如文件FR2860341、FR2933233、FR2953640、US2015115480、US7268060或US6544656中。特別地,其可用於形成射頻(RF)訊號領域中之電子或電聲元件。文件US20180114720A1及US20180158721A1亦提出了包括電荷捕捉層之「絕緣體上半導體(semiconductor on insulator)」類型的結構。
薄層(常為單晶)可為半導體性質(例如矽,以形成SOI (絕緣體上矽)結構)或絕緣性質(例如壓電材料,諸如鉭酸鋰或鈮酸鋰,以形成POI (絕緣體上壓電) (piezolectric on insulator)結構)。
上述文件亦揭示了該類型結構對氫特別敏感,氫原子有可能擴散並被固定在電荷捕捉層中,從而鈍化捕捉層所含的電氣缺陷,進而使該結構的RF效能下降。如SOITEC公司於2015年1月公開的出版品「白皮書 – RF SOI Characterisation」中記載的,底材之RF效能可由二次諧波失真(harmonic distortion)測量來表現。
該文件亦觀察到,當薄層包括鋰時,該原子物種亦能夠在其製作步驟期間擴散到結構中,以便固定在電荷捕捉層中並使其被摻雜。如同氫一般,電荷捕捉層中鋰的存在容易使結構的RF效能下降。
為了防止在含有電荷捕捉層之結構中因原子物種(尤其是氫)擴散而引起的RF效能下降,文件WO2021008742及WO2022023630提出了利用介電中間層(dielectric interlayer)以便提供阻隔效應。
構成一結構之不同層的性質及尺寸並非自由選擇的。它們通常取決於預期用途,以及要使用該結構製作之元件的特徵。
因此,舉例而言,POI結構之介電層性質及厚度,取決於壓電薄層上形成之表面彈性波濾波器的預期效能。電荷捕捉層之厚度亦可能影響彈性波在薄層表面上的傳播,該厚度亦可被限制,以保證元件的合規操作。
然而,在某些結構配置中,文件WO2021008742及WO2022023630提出之介電層的阻隔效果可能不足。當該結構具有相對較薄之電荷捕捉層(例如具有小於0.5微米的厚度)時便是如此。在此情況中,結構之RF效能對遷移到電荷捕捉層的物種非常敏感。事實上該層中之電荷陷阱相對較少,且這些陷阱有很大比例可能被少量捕捉的物種鈍化了。
當介電中間層相對較薄(例如小於200 nm)時,其擴散阻隔效應自然效果較差,尤其是在鋰擴散到結構中時。
在其他組構中,賦予在介電層上之阻隔效應可能對製作造成限制。因此,當介電中間層相對較厚(例如大於20 nm)時,該層可能將應力導入結構中,該應力易使結構變形。過度變形之結構不再能以微電子學領域的常規設備來操作及處理,這使得其製作變得極爲複雜,甚至無法製作。
因此,文件WO2021008742及WO2022023630提出之防止原子物種擴散的解決方案,無法容易地應用於構成該結構之不同尺寸及性質的各層。
本發明之一目的在於改進該習知技術,本發明提出一種包含一電荷捕捉層之結構,其納入了針對某些原子物種(尤其是氫及/或鋰)擴散的阻隔。更特別地,本發明之一目的在於提出一種具有擴散阻隔效應之介電中間層,該介電中間層可使用於形成該結構之不同尺寸的各種元件。
為此目的,本發明之標的提出了一種用於製作一結構之方法,該結構包括一薄層,該薄層以鋰基材料形成且經由一介電中間層而移轉到一支撐件上,該介電中間層包括一第一介電層,氮化矽製之一阻隔層及一第二介電層,該支撐件包括表面處之一電荷捕捉層,該電荷捕捉層在該薄層那側被設置在一基底底材上。依照本發明,該方法包含下列步驟: 在設置於該支撐件之主要面的電荷捕捉層上形成該第一介電層; 在該第一介電層上形成氮化矽製之該阻隔層,該阻隔層與該第一介電層接觸並具有至少等於20 nm的厚度,其爲該介電中間層厚度的20%到30%之間; 在該阻隔層上形成該第二介電層,該第二介電層與該阻隔層接觸; 接合該支撐件之主要面及一供體底材之主要面,以形成一中間結構; 從該中間結構移除該供體底材之一部分,以在該支撐件上界定出該薄層(4)。
依照本發明之其他有利且非限制之特徵,採取單獨或任何技術上可行之組合,其中: 該供體底材包括一單晶壓電材料; 該供體底材在被接合到該支撐件之前,該供體底材在其主要面上設有一表面介電層; 該第一介電層及該第二介電層由氧化矽或氧氮化矽構成; 該第一介電層或該第二介電層由含氮的氧氮化矽構成,其氮/氧比例小於0.5; 該電荷捕捉層爲多晶矽製; 形成該第一介電層包括氧化該電荷捕捉層; 該第一介電層及該第二介電層由含氮的氧氮化矽構成,其氮/氧比例是可變的,且往該阻隔層的方向增加; 由該第一介電層、該阻隔層及該第二介電層形成的堆疊,係經由在一腔室中的原位(in situ)沉積及依照一LPCVD技術,製作在該支撐件上。
依照另一面向,本發明之標的提出一種結構,其包括由一電荷捕捉層設置在一基底底材表面上而構成之一支撐件,且包括由一鋰基材料形成且被移轉到該支撐件上之一薄層,該結構包括設置在該支撐件及該薄層之間並與二者接觸之一介電中間層。
依照本發明,該結構之特徵在於該介電中間層包括: a. 設置在該電荷捕捉層上並與其接觸之一第一介電層; b. 設置在該第一介電層上並與其接觸之氮化矽製之一阻隔層,該阻隔層具有至少等於20 nm的厚度,其爲該介電中間層厚度的20%到30%之間; c. 設置在該阻隔層上並與其接觸之一第二介電層。
依照本發明之其他有利且非限制之特徵,採取單獨或任何技術上可行之組合,其中: 該基底底材為單晶矽底材; 該電荷捕捉層爲多晶矽製; 該電荷捕捉層的厚度小於 0.5微米; 該薄層由一單晶壓電材料構成; 該第一介電層及該第二介電層由氧化矽或氧氮化矽構成; 該第一介電層及該第二介電層由含氮的氧氮化矽構成,其氮/氧比例是可變的,且往該阻隔層的方向增加; 該結構爲一圓形晶圓形式,具有小於或等於200毫米的直徑,及小於100微米的翹曲; 該介電中間層的厚度大於200 nm; 該阻隔層由一非整比(non-stoichiometric)氮化矽構成。
一般而言,參照圖1及2,以下概要說明一種結構1及一種用於製作該結構1之方法。結構1依序包括單晶薄層4、介電中間層3及支撐件2。支撐件2本身包括基底底材2a,其設有電荷捕捉層2b。在圖示之實施例中,介電中間層3與電荷捕捉層2b和薄層4接觸。如前文所述的習知技術所揭示,此種結構1特別適於在薄層4上面或當中容納射頻(RF)元件。
常規而言,結構1可為圓形晶圓形式,其直徑可為100、150、200、300或甚至450毫米。
其上設有電荷捕捉層2b的支撐件2之基底底材2a通常具有數百微米的厚度。基底底材2a最好具有高電阻率,其高於1000 ohm.centimetres,更好的是高於2000ohm.centimetres。這樣,易於在基底底材中移動的電荷(即電洞或電子)密度從而受限制。然而,本發明不限於具有此種電阻率之基底底材2a,且當基底底材具有幾百ohm.centimetres等級,例如低於1000ohm.centimetres,或低於500ohm.centimetres,或低於10ohm.centimetres之更典型電阻率時,本發明亦能提供RF效能方面的優點。
出於可取得性及成本原因,基底底材2a優選爲單晶矽製。舉例而言,其可為具有6到10 ppm之間的低間隙氧含量的CZ矽底材,或特別是具有自然非常低的間隙氧含量(低於通常設定為10 16cm -3的偵測極限)的FZ矽底材。基底底材亦可為具有大於26 ppm之高量間隙氧(以「高Oi」表示)的CZ矽底材。作爲替代方案,基底底材2a可由其他材料形成:例如藍寶石、玻璃、石英、碳化矽等。在某些情況下,且特別是當電荷捕捉層2b具有足夠厚度時,例如大於30微米,基底底材2a可具有小於1 kohm.cm的標準電阻率。
電荷捕捉層2b可具有非常不同的性質,這在習知技術文件已有報導。通常,其為具有諸如差排(dislocation)、晶界(grain boundary)、非晶質區(amorphous zone)、間隙、夾雜物、孔隙等結構缺陷的非單晶層。此等結構缺陷爲可能流過材料之電荷形成陷阱,例如在不完整或懸垂化學鍵的位點處。因此,電荷捕捉層中之導電被阻止,從而表現出高電阻率。
電荷捕捉層的厚度,特別是當其形成在電阻基底底材2a上時,可為0.1 μm到3 μm之間。但低於或高於該範圍之其他厚度亦有可能,這取決於結構1之RF效能的預期水準。
有利地,且出於易於實施的原因,電荷捕捉層2b由多晶矽層形成。其亦可包括矽與碳之合金層,或完全由矽與碳之合金形成。包含多晶矽之電荷捕捉層可藉由沉積而在基底底材2a上形成。
為了尋求在結構1可能經歷之熱處理期間保持此層之多晶品質,有利的是,在沉積電荷捕捉層2b之前在基底底材2a上提供例如由二氧化矽形成的非晶層。
作爲替代方案,電荷捕捉層2b可藉由在基底底材2a之表面厚度中植入相對較重之物種(諸如氬)而形成,以在其中形成構成電荷陷阱的結構缺陷。亦可藉由基底底材2a之表面厚度的多孔化(porosification)或藉由能夠在基底底材2a之表面厚度中形成結構缺陷的任何其他方法而形成,此等結構缺陷能夠捕捉電荷。
結構1之薄層4可具有任何適用之性質,尤其是單晶材料。當結構1用於接受半導體積體元件時,薄層4可由單晶矽或任何其他單晶半導體材料(諸如鍺、矽-鍺或碳化矽)構成。當結構1用於接受表面彈性波濾波器時,薄層4可由單晶壓電及/或鐵電材料(諸如鉭酸鋰或鈮酸鋰)構成。薄層4亦可包括成品或半成品的積體元件,其最初在供體底材上形成,且在結構1之製作步驟期間被移轉到支撐件2。通常,薄層可具有10奈米到10微米之間的厚度,其取決於結構1之設想用途及元件之預期效能。
介電中間層3本身可具有50奈米到幾微米之間的厚度,例如5微米或以上。
為了防止某些原子物種擴散到電荷捕捉層2b,結構1包括設置在介電中間層3中之氮化矽製阻隔層5。「氮化矽」一詞表示氮化物,其通式為Si xN y,由氮與矽以一定比例構成,該比例可為整比(Si 3N 4)或非整比(non-stoichiometric)。
更具體地,形成及設置在支撐件2上之介電中間層3 包括:設置在電荷捕捉層2b上並與其接觸之第一介電層31;設置在第一介電層上並與其接觸之氮化矽製之阻隔層5;設置在阻隔層5上並與其接觸之第二介電層32。
出於閱讀本說明之其餘部分將變得顯而易見的原因,且如圖2所示,介電中間層3亦可包括設置在第二介電層32及薄層4之間的表面介電層41。此表面介電層41有利地與薄層4和第二介電層32接觸,但此特徵並非必需,此外,介電中間層3可被提供成包括設置在第二介電層32及薄層4之間的表面介電層41以外的層。
易於擴散到電荷捕捉層2b之原子物種尤其可能源自薄層4。在此情況下,當該薄層4由鉭酸鋰或鈮酸鋰(或更常為任何鋰基材料)構成時,此等原子物種可為例如鋰。藉由在薄層4及電荷捕捉層2b之間提供氮化矽製之能夠阻擋尤其是鋰擴散的阻隔層5,可防止結構1之RF效能的下降。為了使阻隔效應生效,尤其是針對諸如鋰的輕質元素,較佳為氮化矽阻隔層5具有至少等於20 nm的厚度。通常,無須提供大於70 nm的厚度以使阻隔效應充分(針對諸如鋰或氫等輕質元素之擴散),但若預期有其他益處或若結構1對此等物種之遷移特別敏感,則仍有可能形成厚度大於70 nm的阻隔層5,如下文所述。
第二介電層32及表面介電層41(若存在)被提供,以促進該結構之接合。因此,這些層有利地爲基於氧化矽,因這些材料的黏合性質衆所周知且其接合製備(清潔、活化處理等)為已知。此等層32、41要在結構製作期間發揮黏合作用並不需要太厚,其厚度有利地分別在5 nm到30 nm之間。
最後,第一介電層31在第二介電層32、阻隔層5及設置在第二介電層32上視需要的其他介電層提供了額外的介電厚度,以獲得選定厚度的介電中間層3。應記得的是,介電中間層3可具有50 nm到幾微米之間的厚度,因此第一介電層31可具有20 nm到幾微米之間的厚度。為了易於實施,此第一介電層31有利地以氧化矽爲基礎。
易於遷移到電荷捕捉層2b之原子物種亦可源自介電中間層3本身,或源自存在於第二介電層32上的接合介面。當介電中間層3至少部分地藉由使用低於 650°C之中等熱處理的沉積技術產生時,情況尤其如此。此等處理無法使某些物種(諸如氫)從沉積層向外擴散,從而此等物種在結構1之其他製作步驟期間仍易於擴散到電荷捕捉層2b。
為了防止從介電中間層3(尤其是設置在阻隔層5下方、最靠近電荷捕捉層2b的第一介電層31)脫附之物種擴散,可能有利的是選定用於形成第一及第二介電層31、32 (以及在較小程度上,視需要地存在於第二介電層32及薄層4之間的層)的材料及技術,使其幾乎不含氫或使其限制氫的擴散性。當介電中間層3相對較厚、具有大於或等於200 nm的厚度、導致第一介電層31具有通常大於100 nm的厚度時,尤其如此。當電荷捕捉層2b相對較薄(小於500 nm)時,情況亦如此。在這兩種情況中,結構1之RF效能對氫向電荷捕捉層2b擴散特別敏感,如前文引言所述。
為了形成含少量氫之介電層,可依照LPCVD(低壓化學氣相沉積)技術在650℃到850℃之間(優選地700℃到800°C之間)的溫度範圍內,藉由沉積而形成此等層。至於直接設置在電荷捕捉層2b上之第一介電層31,如果電荷捕捉層由矽構成時,可選擇藉由熱氧化該層而形成第一介電層31。為了形成限制氫擴散的介電層,可規定在介電層中摻入氮(以形成SiON層)。該層中之氮比例可通過測量其折射率而表現,該折射率範圍(在633 nm的波長下)從SiO 2的1.45到Si 3N 4的2.02(亦即整比的氮化矽)。
可非常自由地且依照預期擴散性之限制選擇SiON層中之氮比例,應當理解,氮比例越高,則該擴散性越低。若不想過度地調整這些層相對於氧化矽製層的聲學性質(其可能對形成在結構1上之某些元件(諸如彈性波元件)的效能產生影響),可優選地限制氮比例,例如使得氮/氧比例保持在0.01到0.5之間,或0.05到0.1之間。
第一介電層31及第二介電層32中之氮比例可彼此相同或不同。該比例在層內部可能是固定的或可變的。在一實施例中,第一介電層31及第二介電層32之氮/氧比例是可變的,其往阻隔層5之方向上增加。
應當注意,某些介電質可在其所形成之底材上提供壓縮機械應力(compressive mechanical stress)。氧化矽便是如此。其他介電質可提供拉伸應力,氮化矽便是如此。這些應力可能導致底材變形(翹曲)。
因此,當由介電材料(例如基於氧化矽)形成之第一層31及第二層32提供機械壓縮應力時,可調節氮化矽阻隔層5之厚度以補償該應力。當然,該厚度將保持在大於20 nm的閾值,從而使該層具有阻隔效果。
因此,本發明可有利地選擇氮化矽阻隔層5之厚度,使其厚度爲介電中間層厚度的20%到30%之間。當中間層之剩餘部分由氮/氧比例小於0.5的氧化矽或氧氮化矽形成時,及/或當該中間層3的厚度大於100 nm時,情況尤其如此。有了這樣的選擇,便有可能將圓形晶圓形式且直徑大於或等於150毫米之結構1的翹曲限制在小於60微米。針對直徑等於200毫米之圓形晶圓形式的結構1,翹曲可限制在小於100微米。
應當注意,當介電中間層3相對較厚(大於200 nm)時,此種調節阻隔層5厚度以限制結構1翹曲之方式特別有利。在此種情況中,結構1中產生的應力可能相對較大,本發明可有利地補償該等應力以防止結構過度翹曲。亦應當注意,當結構採用圓形晶圓形式時,結構的尺寸(例如晶圓直徑)越大,則翹曲越大。
在另一情況中,尤其是當介電中間層3相對較薄(例如小於200 nm)時,可能需要限制由氮化矽阻隔層5提供的拉伸應力。為此目的,可規定以非整比氮化物(其相對於整比氮化矽富含矽)形成該阻隔層5,以便降低其張力。該類型之氮化物在633 nm波長下的折射率超過2.02,趨向於2.1、2.2或甚至2.3。
一般而言,參照圖3,結構1可藉由一種製作方法生產,該方法包括:提供支撐件2,其包括設置於表面之電荷捕捉層2b;在支撐件2之主要面上形成第一介電層31;在第一介電層31上形成氮化矽阻隔層5,該氮化矽阻隔層5與該第一介電層31接觸;在阻隔層5上形成第二介電層32,該第二介電層32與該阻隔層5接觸;接合支撐件之主要面及供體底材之主要面,以形成中間結構;從中間結構移除供體底材之一部分,以在支撐件2上界定出薄層4。
因此,第一介電層31、阻隔層5、第二介電層32依次地製作在支撐件2上。如前文所指,可調節阻隔層5之厚度及/或整比,以便在支撐件2接受堆疊之後,限制支撐件2的翹曲。這樣有利於接合步驟,因爲供體底材及支撐件之主要面是平坦的,有利於其緊密接觸。
「供體底材」一詞表示由薄層4之材料構成或包括該材料之表面厚度的底材。因此,供體底材舉例而言,可由塊狀單晶矽底材、塊狀鉭酸鋰或鈮酸鋰底材、或複合底材形成,該複合底材由第一底材上放置一定厚度(至少等於薄層4的厚度)的鉭酸鋰或鈮酸鋰或其他鋰基材料而形成。
形成介電中間層3的介電層可藉由沉積而製作,例如依照LPCVD(低壓化學氣相沉積)技術或PECVD(電漿加強化學氣相沉積)技術。如已提及的,LPCVD技術可能較佳,因相較於PECVD技術,LPCVD技術趨向於在形成的層中摻入較低量的氫。
第一介電層31及/或第二介電層32可由氧化矽或氧氮化矽構成。
當藉由沉積氧化矽或氧氮化矽而製作時,該層堆疊可在相同沉積設備中原位(in situ)製作,且無需從設備中移除支撐件,從生產率觀點而言,這是一個有利的選項。
當第一介電層31及第二介電層32由含氮的氧氮化矽構成時,使用此種「原位」方法特別有利,其氮/氧比例是可變的,且往氮化矽阻隔層5的方向增加。可控制設備中氮的摻入,以便在堆疊之各層的製作過程中改變其濃度。
當電荷捕捉層2b由矽形成時,可另外藉由氧化電荷捕捉層2b而獲得由氧化矽形成之第一介電層31。此種處理可藉由在氧化爐中將設有電荷捕捉層2b之支撐件2暴露於嚴格地700℃到1000℃之間的溫度下且在富含氧之氣氛中進行。其可為乾燥或潮濕氣氛。衆所周知,該暴露的持續時間係依照第一介電層之期望厚度而選定。通常較佳為將氧化溫度限制在900℃,以防止電荷捕捉層2b之再結晶風險。在本發明之方法中,氧化之後最好接着進行拋光氧化面的步驟,以促成供體底材及支撐底材2的後續接合。
供體底材可在其主要面上,且在其被接合到支撐件2之前,設有表面介電層41。如已提及的,該表面介電層之存在可促進後續之供體底材及存在於支撐件2上之第二介電層32之間的接合步驟。
接合步驟有利地藉由分子黏附進行。衆所周知,在分子黏附過程期間,支撐件2(第二介電層)及供體底材(視需要地由表面介電層形成)之暴露面(其係完全乾淨、平坦及光滑)彼此緊密接觸,以有利於諸如凡得瓦(van der Waals)或共價類型等分子鍵的形成。因此,無需使用黏合劑即可達到兩個本體的接合。此等鍵可藉由對中間結構施加熱處理而加強。
移除供體底材之一部分的步驟,可藉由該底材之化學機械薄化而進行。優選地,結構1藉由應用Smart Cut TM技術而製造,依照該技術,用於形成薄層4的層,係經由在供體底材中植入輕質元素(通常爲氫及/或氦)而形成的弱化平面來界定。在接合步驟之後,藉由在弱化平面處的割裂(splitting),將該層從供體底材上移除,從而移轉到支撐件2上。
不論供體底材一部分厚度的移除係藉由薄化或藉由分割而進行,可對由此形成的結構1施加任何類型的精整處理(finishing treatment),以使薄層4適合於厚度、厚度均勻性或粗糙度之規格,或任何其他類型的規格。
當然,本發明不限於此處所述實施方式,吾人可對這些實施方式進行修改而不脫離由申請專利範圍所定義之本發明範疇。
1:結構 2:支撐件 2a:基底底材 2b:電荷捕捉層 3:介電中間層 4:薄層 5:阻隔層 31:第一介電層 32:第二介電層 41:表面介電層
本發明之其他特徵及優點將從以下參考附圖提供的詳細說明中而變得顯而易見,其中:圖1繪示依照本發明之一結構;圖2繪示依照本發明之另一結構;圖3繪示依照本發明一種用於製作一結構之方法。
1:結構
2:支撐件
2a:基底底材
2b:電荷捕捉層
3:介電中間層
4:薄層
5:阻隔層
31:第一介電層
32:第二介電層

Claims (17)

  1. 一種用於製作一結構(1)之方法,該結構包括一薄層(4),該薄層(4)以鋰基材料形成且經由一介電中間層(3)而移轉到一支撐件(2)上,該介電中間層(3)包括一第一介電層(31),氮化矽製之一阻隔層(5)及一第二介電層(32),該支撐件(2)包括表面處之一電荷捕捉層(2b),該電荷捕捉層(2b)在該薄層(4)那側被設置在一基底底材(2a)上,該方法包括以下步驟: 在設置於該支撐件之主要面的電荷捕捉層(2b)上形成該第一介電層(31); 在該第一介電層(31)上形成氮化矽製之該阻隔層(5),該阻隔層(5)與該第一介電層(31)接觸並具有至少等於20 nm的厚度,其爲該介電中間層(3)厚度的20%到30%之間; 在該阻隔層(5)上形成該第二介電層(32),該第二介電層(32)與該阻隔層(5)接觸; 接合該支撐件(2)之主要面及一供體底材之主要面,以形成一中間結構; 從該中間結構移除該供體底材之一部分,以在該支撐件(2)上界定出該薄層(4)。
  2. 如請求項1之方法,其中該供體底材包括一單晶壓電材料。
  3. 如請求項1或2之方法,其中該電荷捕捉層(2b)爲多晶矽製。
  4. 如請求項1至3任一項之方法,其中該供體底材在被接合至該支撐件(2)之前,該供體底材在其主要面上設有一表面介電層(41)。
  5. 如請求項1至4任一項之方法,其中該第一介電層(31)及該第二介電層(32)由氧化矽或氧氮化矽構成。
  6. 如請求項5之方法,其中該第一介電層(31)及該第二介電層(32)由含氮的氧氮化矽構成,其氮/氧比例是可變的,且往該阻隔層(5)的方向增加。
  7. 如請求項5或6之方法,其中由該第一介電層(31)、該阻隔層(5)及該第二介電層(32)形成的堆疊,係經由在一腔室中的原位沉積及依照一LPCVD技術,製作在該支撐件(2)上。
  8. 如請求項1至6任一項之方法,其中形成該第一介電層(31)包括氧化該電荷捕捉層(2b)。
  9. 一種結構(1),其包括由一電荷捕捉層(2b)設置在一基底底材(2a)表面上而構成之一支撐件(2),且包括由一鋰基材料形成且被移轉到該支撐件(2)上之一薄層(4),該結構(1)包括設置在該支撐件(2)及該薄層(4)之間並與二者接觸之一介電中間層(3),該結構(1)之特徵在於該介電中間層(3)包括: a. 設置在該電荷捕捉層(2b)上並與其接觸之一第一介電層(31); b. 設置在該第一介電層(31)上並與其接觸之氮化矽製之一阻隔層(5),該阻隔層(5)具有至少等於20 nm的厚度,其爲該介電中間層(3)厚度的20%到30%之間; c. 設置在該阻隔層(5)上並與其接觸之一第二介電層(32)。
  10. 如請求項9之結構(1),其中該電荷捕捉層(2b)爲多晶矽製。
  11. 如請求項9或10之結構(1),其中該電荷捕捉層(2b)的厚度小於0.5微米。
  12. 如請求項9至11任一項之結構(1),其中該薄層(4)由一單晶壓電材料構成。
  13. 如請求項9至12任一項之結構(1),其中該第一介電層(31)及該第二介電層(32)由氧化矽或氧氮化矽構成。
  14. 如請求項9至13任一項之結構(1),其中該第一介電層(31)及該第二介電層(32)由含氮的氧氮化矽構成,其氮/氧比例是可變的,且往該阻隔層(5)的方向增加。
  15. 如請求項9至14任一項之結構(1),其爲一圓形晶圓形式,具有小於或等於200毫米的直徑,及小於100微米的翹曲。
  16. 如請求項9至15任一項之結構(1),其中該介電中間層(3)的厚度大於200 nm。
  17. 如請求項9至16任一項之結構(1),其中該阻隔層(5)由一非整比氮化矽構成。
TW112120726A 2022-06-29 2023-06-02 用於製作具原子物種擴散阻隔層之結構之方法 TW202416344A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FRFR2206501 2022-06-29

Publications (1)

Publication Number Publication Date
TW202416344A true TW202416344A (zh) 2024-04-16

Family

ID=

Similar Documents

Publication Publication Date Title
EP3997728B1 (fr) Procede de fabrication d'une structure comprenant une couche mince reportee sur un support muni d'une couche de piegeage de charges
JP2019512870A (ja) 半導体構造用の支持体
TW201841341A (zh) 半導體結構用支撐件
JP7230297B2 (ja) 集積された高周波デバイスのための基板及びそれを製造するための方法
JP2023535319A (ja) 電荷トラップ層が設けられたキャリア基板に薄層を転写するプロセス
JPH098124A (ja) 絶縁分離基板及びその製造方法
KR20220163388A (ko) 복합 기판 및 그 제조 방법
TW202416344A (zh) 用於製作具原子物種擴散阻隔層之結構之方法
TW202338916A (zh) 用於製備鐵電材料薄膜之方法
WO2024002608A1 (fr) Procede de fabrication d'une structure comportant une couche barriere a la diffusion d'especes atomiques
TW202416352A (zh) 用於製作具原子物種擴散阻隔層之結構之方法
JP7500701B2 (ja) 電荷トラッピング層を備えた支持体上に転送された薄層を含む構造物の製造方法
KR20230007355A (ko) 압전체 복합 기판 및 그 제조 방법
WO2024115410A1 (fr) Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes.
US5770511A (en) Silicon-on-insulator substrate and a method for fabricating the same
WO2024115411A1 (fr) Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes
WO2024115414A1 (fr) Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes
JP7085000B2 (ja) 複合基板、圧電素子および複合基板の製造方法
JPS6185815A (ja) 多結晶シリコン膜の形成方法
WO2024008441A1 (fr) Procede de fabrication d'une structure comportant une couche barriere a la diffusion d'especes atomiques
CN114496733B (zh) 一种高电阻率复合衬底、制备方法及电子元器件
EP4189734B1 (fr) Procede de report d'une couche mince sur un substrat support muni d'une couche de piegeage de charges
TW202217915A (zh) 用於soi結構之載體基板及相關製造方法
JPH01199457A (ja) 半導体ウエハの製造方法