FR3037438A1 - Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges - Google Patents

Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges Download PDF

Info

Publication number
FR3037438A1
FR3037438A1 FR1555248A FR1555248A FR3037438A1 FR 3037438 A1 FR3037438 A1 FR 3037438A1 FR 1555248 A FR1555248 A FR 1555248A FR 1555248 A FR1555248 A FR 1555248A FR 3037438 A1 FR3037438 A1 FR 3037438A1
Authority
FR
France
Prior art keywords
heat treatment
substrate
manufacturing
healing
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1555248A
Other languages
English (en)
Other versions
FR3037438B1 (fr
Inventor
Marcel Broekaart
Luciana Capello
Isabelle Bertrand
Norbert Colombet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR1555248A priority Critical patent/FR3037438B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to PCT/EP2016/062334 priority patent/WO2016198298A1/fr
Priority to CN201680033209.5A priority patent/CN107690695B/zh
Priority to EP16727436.4A priority patent/EP3308391B1/fr
Priority to US15/577,133 priority patent/US10297464B2/en
Priority to JP2017564055A priority patent/JP6799015B2/ja
Priority to KR1020177036472A priority patent/KR102484156B1/ko
Priority to TW105117433A priority patent/TWI683367B/zh
Publication of FR3037438A1 publication Critical patent/FR3037438A1/fr
Application granted granted Critical
Publication of FR3037438B1 publication Critical patent/FR3037438B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Memories (AREA)

Abstract

L'invention concerne procédé de fabrication d'un élément semi-conducteur, le procédé comportant une étape de traitement thermique rapide d'un substrat comportant une couche de piégeage de charges et susceptible de détériorer une caractéristique RF du substrat. Selon l'invention, l'étape de traitement thermique rapide est suivie d'un traitement thermique de guérison du substrat entre 700°C et 1100°C, pendant une durée d'au moins 15 secondes.

Description

1 PROCEDE DE FABRICATION D'UN ELEMENT SEMI-CONDUCTEUR COMPRENANT UNE COUCHE DE PIEGEAGE DE CHARGES DOMAINE DE L'INVENTION L'invention concerne un procédé de fabrication d'un élément semi-conducteur comprenant une couche de piégeage de charges.
ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION Les dispositifs intégrés sont usuellement élaborés sur des substrats en forme de plaquettes, qui servent principalement de support à leur fabrication. Toutefois, l'accroissement du degré d'intégration et des performances attendues de ces dispositifs entrainent un couplage de plus en plus important entre leurs performances et les caractéristiques du substrat sur lequel ils sont formés. C'est particulièrement le cas des dispositifs radiofréquences (RF), traitant des signaux dont la fréquence est comprise entre environ 3kHz et 300GHz, qui trouvent notamment leur application dans le domaine des télécommunications (téléphonie, Wi-Fi, Bluetooth.").
A titre d'exemple de couplage dispositif/substrat, les champs électromagnétiques, issus des signaux hautes fréquences se propageant dans les dispositifs, pénètrent dans la profondeur du substrat et interagissent avec les éventuels porteurs de charge qui s'y trouvent. Il s'en suit une consommation inutile d'une partie de l'énergie du signal par perte d'insertion et des influences possibles entre composants par diaphonie (« crosstalk » selon la terminologie anglo-saxonne).
Les dispositifs radiofréquences, tels que des commutateurs et syntoniseurs d'antennes ainsi que des amplificateurs de puissance, peuvent être élaborés sur des 3037438 2 substrats spécifiquement adaptés pour prendre en compte ces phénomènes et pour en améliorer les performances. On connaît ainsi les substrats de silicium sur isolant 5 (SOI, pour « Silicon On Insulator » selon la terminologie anglo-saxonne) comprenant, comme cela est représenté sur la figure 1 un substrat support 2, une couche de piégeage de charge 3 disposée sur le substrat support 3, une couche isolante 4 disposée sur la couche de piégeage 3, et une couche 10 superficielle de silicium 5 disposée sur la couche isolante. Le substrat support 2 peut présenter une résistivité supérieure à 1 kOhm.cm. La couche de piégeage 3 peut comprendre du silicium polycristallin non dopé. La couche de piégeage de charge 3 permet de réduire le couplage 15 dispositif/substrat cité précédemment, et ainsi d'assurer de bonnes performances des dispositifs RF. La fabrication de ce type de substrat est par exemple décrite dans les documents FR2860341, FR2933233, FR2953640, US2015115480.
20 La demanderesse a observé que l'application d'un traitement thermique rapide appliqué à un tel substrat SOI pouvait conduire à affecter les propriétés radiofréquences de ce substrat. Or ces traitements thermiques rapides sont particulièrement utiles pour traiter la surface d'un substrat 25 au cours de sa fabrication. C'est également une étape nécessaire dans les procédés de fabrication usuels des composants CMOS, par exemple pour l'activation des dopants. Plus précisément, la demanderesse a observé que la 30 mesure de caractérisation dite de distorsion de seconde harmonique se révèle être de l'ordre de 25% plus faible dans le cas d'un substrat ayant subi un traitement thermique rapide que dans le cas d'un substrat n'en ayant pas subi.
35 Cette mesure de caractérisation, dont on trouvera une description détaillée dans le document intitulé « White paper - RF SOI Characterisation » de janvier 2015 et publié par la société SOITEC, est particulièrement pertinente, car elle est 3037438 3 très représentative de la performance attendue d'un dispositif RF formé sur le substrat caractérisé. Et le niveau atteint par cette mesure sur les substrats 5 SOI présentant une couche de piégeage de charge, et ayant subi un traitement thermique rapide, n'est pas suffisamment élevé pour garantir le fonctionnement du dispositif RF dans les spécifications requises.
10 OBJET DE L'INVENTION Un but de l'invention est de proposer un procédé de fabrication d'un élément semi-conducteur comportant une étape 15 de traitement thermique rapide, qui ne présente pas les pertes de performances constatées. BREVE DESCRIPTION DE L'INVENTION 20 En vue de la réalisation de ce but, l'invention propose, dans son acceptation la plus large, un procédé de fabrication d'un élément semi-conducteur, le procédé comprenant une étape de traitement thermique rapide d'un 25 substrat comprenant une couche de piégeage de charge, et susceptible de détériorer une caractéristique RF de ce substrat. Ce procédé est remarquable en ce que l'étape de 30 traitement thermique rapide est suivi d'un traitement thermique de guérison du substrat entre 700° et 1100 °C pendant une durée d'au moins 15 secondes. De manière surprenante, la demanderesse a démontré qu'à 35 la suite de ce traitement thermique de guérison, le substrat présente la caractéristique radiofréquence attendue, c'est-à-dire au même niveau qu'un substrat qui n'aurait pas été traité par un traitement de thermique rapide.
3037438 4 Le traitement thermique de guérison est simple à mettre en oeuvre, il peut s'agir d'un traitement thermique à 950°C pendant une heure dans une atmosphère neutre ou réductrice 5 réalisé dans un four vertical conventionnel. Avantageusement, la caractéristique radiofréquence du substrat est évaluée par une mesure de distorsion de seconde harmonique. Comme on l'a indiqué précédemment, cette mesure 10 est très représentative de la performance RF d'un composant qui sera formé sur ce substrat. Préférentiellement, le traitement thermique rapide est réalisé dans un équipement de traitement thermique rapide tel 15 qu'un équipement du recuit thermique rapide (RIA selon les initiales de l'expression anglo-saxonne « Rapid Thermal Annealing) ou dans un équipement de recuit flash, qui sont communément utilisés dans les domaines de la fabrication des substrats et des composants semi-conducteurs.
20 Avantageusement, le traitement thermique rapide comprend l'exposition du substrat à une atmosphère de traitement pendant une durée maximale deux minutes à une température plateau comprise entre 1125 et 1250 °C. Ces 25 conditions de traitement sont particulièrement efficaces pour la fabrication d'un substrat ou d'un composant. Le traitement thermique de guérison, permettant au final de retrouver complètement ou partiellement la performance radiofréquence attendue de l'élément, ne consiste pas à choisir des 30 conditions de traitement thermique rapide dégradées qui viseraient à limiter leur impact sur la caractéristique RF du substrat. L'élément semi-conducteur peut être un substrat, par 35 exemple un substrat de silicium sur isolant (SOI) comportant une couche de piégeage de charge comme cela a été présenté en préambule, ou un dispositif à semi-conducteurs fabriqué sur ce substrat. En effet, de manière particulièrement intéressante, 3037438 5 le traitement thermique de guérison selon l'invention est particulièrement polyvalent et peut s'appliquer soit au cours de la fabrication d'un substrat, soit au cours de la fabrication d'un composant sur ce substrat.
5 De manière préférée, le traitement thermique de guérison est réalisé in situ dans l'équipement de traitement thermique rapide. On évite ainsi d'utiliser un équipement additionnel et on simplifie le procédé de fabrication de 10 l'élément. Très avantageusement, le traitement thermique de guérison est réalisé en contrôlant la baisse rapide de température de l'équipement à moins de 40 °C par seconde.
15 Le traitement thermique de guérison selon l'invention est particulièrement utile lorsque le substrat est une plaquette de 200mm au moins de diamètre. Pour ces tailles de plaquettes, il est en effet difficilement envisageable de se 20 passer d'un traitement thermique rapide pour la fabrication des substrats dont les spécifications sont exigeantes. Les moyens connus alternatifs (polissage mécano chimique, recuit long) ne permettent en effet pas de traiter uniformément la plaquette sur toute sa surface pendant une durée de traitement 25 courte. Préférentiellement, la couche de piégeage des charges est une couche de poly silicium.
30 BREVE DESCRIPTION DES DESSINS L'invention sera mieux comprise à la lumière de la description qui suit des modes de réalisation non limitatifs 35 de l'invention en référence aux figures ci-jointes parmi lesquelles : - la figure 1 représente un substrat présentant un couche de piégeage de charges de l'état de la technique; 3037438 6 - la figure 2 représente la séquence d'étapes d'un procédé de fabrication conforme à l'invention d'un élément semiconducteur ; - la figure 3 représente une configuration connue d'un 5 équipement de recuit thermique rapide ; - la figure 4 reproduit le profile de température d'un traitement thermique rapide dans un équipement de recuit thermique rapide. - la figure 5 représente un exemple de traitement 10 thermique de guérison selon un mode de mise en oeuvre de l'invention. DESCRIPTION DETAILLEE DE L'INVENTION 15 La figure 2 représente la séquence d'étapes composant un procédé de fabrication d'un élément semi-conducteur conforme à l'invention Par « éléments semi-conducteurs » on désigne indifféremment un substrat ou un dispositif à semi-conducteur, 20 notamment pour des applications dans le domaine de la RF. L'invention est donc applicable à la fabrication de l'un ou l'autre de ces éléments. Au cours d'une première étape, on fournit un substrat 1 25 comportant une couche de piégeage de charges 3. Préférentiellement, ce substrat 1 est un substrat de silicium sur isolant (SOI) présentant une couche de silicium superficiel 5, une couche isolante 4, par exemple en oxyde de 30 silicium, et un support 2. La couche de piégeage de charges 3 est positionnée entre la couche isolante 4 et le support 2. Ainsi que cela est documenté dans les documents formant l'état de la technique présenté en préambule, le substrat 1 35 peut être réalisé de multiples manières. Mais préférentiellement, celui-ci est fabriqué par application de 3037438 7 la technologie Smart CutTM, selon laquelle une couche de silicium oxydé destinée à former la couche superficielle de silicium 5 et la couche isolante 4 du substrat 1 est reportée sur un support 2 muni de la couche de piégeage 3. Cette étape 5 de report est traditionnellement suivie d'une séquence de finition du substrat 1 pour lui conférer les propriétés requises, en particulier pour ce qui concerne son état de surface.
10 Dans le cadre de la présente invention, le support 2 présente préférentiellement des caractéristiques de haute résistivité, supérieure à 1 k.ohm.cm. Il peut correspondre à un substrat de silicium de type P présentant une faible quantité d'oxygène interstitiel (désigné par l'expression 15 « Low Oi »)) comprise entre 6 et 10 ppm. Il peut également s'agir d'un substrat de silicium présentant une quantité élevée d'oxygène interstitiel (désigné par l'expression « High Oi ») supérieure à 26 ppm. Dans certaines circonstances, et notamment lorsque la 20 couche de piégeage 3 présente une épaisseur suffisante et supérieure à 30 microns, le support 2 peut présenter une résistivité standard, inférieure à 1 k.ohm.cm. De manière conventionnelle, le substrat 1 peut se 25 présenter sous la forme d'une plaquette circulaire dont le diamètre peut être de 200,300 voire même 450mm. La couche de piégeage 3 peut être de nature très variée, ainsi que cela est reporté dans les documents formant l'état 30 de la technique. D'une manière générale, il s'agit d'une couche non cristalline présentant des défauts structurels tels que des dislocations, des joints de grains, des zones amorphes, des interstices, des inclusions, des pores_ 35 Ces défauts structurels forment des pièges pour les charges susceptibles de circuler dans le matériau, par exemple 3037438 8 au niveau de liaisons chimiques non complètes ou pendantes. On prévient ainsi la conduction dans la couche de piégeage qui présente en conséquence une résistivité élevée.
5 De manière avantageuse, et pour des raisons de simplicité de mise en oeuvre, cette couche de piégeage 3 est formée d'une couche de silicium polycristalline. Son épaisseur, notamment lorsqu'elle est formée sur un support résistif, peut être comprise entre 1 à 3 pm. Mais d'autres épaisseurs inférieures 10 ou supérieures à cet intervalle sont tout à fait envisageables. La couche de piégeage 3 en silicium polycristallin peut être formée par dépôt sur le support 4, à partir d'une source 15 gazeuse de silicium, telle que du dichlorosilane ou du trichlorosilane, comme cela est bien connu en soi. Afin de maintenir la qualité polycristalline de cette couche au cours des traitements thermiques que peut subir le substrat 1, on peut avantageusement prévoir une couche amorphe, en dioxyde de 20 silicium par exemple, sur le substrat support 2 avant le dépôt de la couche de piégeage de charges 3. Dans une étape suivante d'un procédé conforme à l'invention, et toujours en relation avec la figure 2, on 25 applique un traitement thermique rapide au substrat 1. Cette étape de traitement thermique rapide peut faire partie de la séquence de finition du substrat 1 au cours de sa fabrication. Elle peut également correspondre à une étape de 30 fabrication d'un dispositif à semi-conducteurs, par exemple une étape d'activation de dopants. Par « traitement thermique rapide, » on désigne une étape au cours de laquelle on expose le substrat 1 à une atmosphère 35 de traitement pendant une durée maximale de deux minutes à une température plateau de traitement. La température plateau du 3037438 9 traitement est typiquement comprise entre 1125 et 1250 degrés. Les phases de montée et de descente à la température plateau sont effectuées à fort gradient thermique de plus de 60°C/s, ce qui permet de limiter la durée totale du traitement.
5 La durée du plateau de traitement, selon l'équipement de traitement thermique rapide choisi, peut être très courte, de lors de quelques microsecondes dans un équipement du recuit flash, ou s'étendre à une durée de 15 à 45 secondes dans un 10 four de recuit rapide. L'atmosphère de traitement dépend de la finalité de ce traitement. Il peut s'agir par exemple d'une atmosphère neutre, réductrice, ou oxydante.
15 Pour appliquer ce traitement thermique rapide, on connaît par exemple, et comme cela est représenté schématiquement sur la figure 3, un équipement de recuit thermique rapide, comprenant une chambre en quartz 6 pour recevoir un substrat à 20 traiter. Le traitement est réalisé à l'aide de lampes de chauffage 7 disposées au-dessous et au-dessus du substrat. Lors du traitement, le substrat est maintenu horizontal dans la chambre sur un support formé de trois pointes 8. L'atmosphère de la chambre peut être contrôlée en y 25 introduisant un gaz choisi, qui peut être évacué par l'intermédiaire d'un échappement 9 dont l'ouverture est commandable. Le traitement thermique rapide est appliqué à l'aide de 30 cet équipement en fournissant la puissance électrique aux lampes 7 afin d'échauffer le substrat par rayonnement jusqu'à une température prédéterminée par exemple comprise entre 1150°C et 1250°C. La montée en température du substrat est très rapide, de l'ordre de 60°C par seconde ou plus, si bien 35 qu'il faut compter de 10 à 20 secondes pour atteindre la température plateau. Le traitement thermique est réalisé à cette température plateau pendant une durée de temps qui peut 3037438 10 atteindre dans cet équipement 30 secondes à deux minutes. A l'issue de cette durée, la puissance électrique fournie aux lampes 7 est interrompue et la température du substrat chute de manière très rapide, de l'ordre également de 60°C par 5 seconde. Il faut généralement compter 20 à 30 secondes pour réaliser le refroidissement du substrat et permettre son extraction de la chambre. Un profil de température typique obtenu dans cet équipement est par exemple reproduit sur la figure 4. On notera que le pyromètre équipant la chambre 6 et 10 permettant la mesure de température, n'est actif que pour des valeurs de température supérieures à environ 600°C à 700°C, ce qui explique la forme tronquée du relevé de la figure 4. A l'issue de ce traitement thermique rapide, il a été 15 observé, de manière tout à fait surprenante, que certaines caractéristiques RF du substrat 1 étaient détériorées. C'est notamment le cas de la mesure de distorsion de seconde harmonique, dont on n'a fait mention en introduction de la présente demande.
20 Sans lier la présente invention à une quelconque interprétation physique de ces résultats et des phénomènes qui pourraient entrer en jeu, il apparaît que la couche de piégeage 3 est particulièrement sensible au traitement 25 thermique rapide. Les défauts structurels ou les liaisons électrochimiques semblent se réorganiser sous l'effet de la température et/ou des rampes de température. Additionnellement, le profil particulier du traitement thermique rapide peut favoriser la génération en excès de 30 porteurs de charges saturant les propriétés de piégeage de la couche 3. Quelle qu'en soit l'origine, l'observation d'une caractéristique radiofréquence détériorée du substrat 1 ne 35 permet pas de garantir le fonctionnement d'un dispositif à semi-conducteur dans les spécifications requises sur le substrat 1.
3037438 11 En faisant référence à nouveau à la figure 2, l'invention prévoit de faire suivre l'étape de traitement thermique rapide par un traitement thermique de guérison du substrat 1 pour retrouver au moins partiellement les pertes mesurées de 5 performances. De manière particulièrement étonnante, un traitement thermique de guérison compris entre 700 et 1100°C pendant une durée de 15 secondes au moins semble suffisant pour que le 10 substrat 1 présent une caractéristique radiofréquence améliorée. L'atmosphère de traitement thermique de guérison peut être constituée d'un gaz neutre, tel que de l'argon, d'un gaz réducteur comme de l'hydrogène, ou même d'un mélange de ces deux types de gaz. Il peut s'agir par exemple d'azote 15 hydrogéné composé environ à 95 pour cent d'azote et à 5 pour cent d'hydrogène, et souvent désigné par la dénomination anglo-saxonne « forming gas ». Le traitement peut être effectué dans un four vertical 20 traditionnel. On applique alors dans ce cas un traitement à 950 °C environ pendant une heure environ sous argon ou sous azote. Ce traitement peut être précédé ou comprendre une phase d'oxydation afin de protéger la surface du substrat 1 de l'environnement de recuit. La couche d'oxyde formée peut alors 25 être éliminée à l'issue de l'étape de traitement thermique de guérison par une simple gravure chimique. De manière particulièrement avantageuse, le traitement thermique de guérison est réalisé in situ dans l'équipement de 30 traitement thermique rapide. En contrôlant l'énergie électrique fournie aux lampes 7 de la chambre 6 de l'équipement de recuit thermique rapide à l'issue du plateau de température, on peut, comme cela est 35 représenté sur la figure 5, faire suivre ce plateau d'un recuit à 950°C pendant une durée comprise, par exemple, entre 15 secondes et deux minutes.
3037438 12 Alternativement, ou en complément à ce recuit à 950°C, le traitement thermique de guérison peut être établi en contrôlant la baisse de température, au terme du plateau du 5 traitement thermique rapide, selon un gradient thermique moindre que 40°C par seconde. Ce refroidissement ralenti par rapport au traitement thermique rapide de l'état de la technique peut également être 10 simplement obtenu en ajustant la puissance électrique fournie aux lampes 7 au cours de cette phase de refroidissement. Quel que soit le mode de réalisation du traitement thermique de guérison choisi, on observe que la 15 caractéristique RF du substrat 1 est améliorée notamment celle de distorsion de seconde harmonique ainsi que cela et rendu apparent dans l'exemple qui suit. Deux types de substrats A et B présentant une couche de 20 piégeage 5 ont été préparés. Les deux types A et B de substrats de 300 mm de diamètre consistent en une couche superficielle de silicium 5 de 75 nm d'épaisseur et d'une couche isolante 4 d'oxyde de silicium de 200 nm d'épaisseur. La couche de piégeage 3 est constituée d'une couche de 25 silicium polycristallin de 1,7 pm d'épaisseur. Le substrat A comporte un support 4 présentant une résistivité de 17 k.ohms.cm et le substrat B de 5 k.ohm.cm. Ces substrats A et B sont structurellement conçus pour fournir une valeur de distorsion de seconde harmonique de 30 -100 dBm pour le substrat A et de -90 dBm pour le substrat B. Ces valeurs sont obtenues pour des substrats similaires n'ayant pas reçu de traitement thermique rapide. On applique à chacun de ces deux types de substrats A et B 35 les traitements suivants, et on procède à la mesure de la distorsion de seconde harmonique (HD2) pour chacun d'eux : 3037438 13 RIA seul : traitement thermique rapide dont le profil est donné sur la figure 3; RIA + TTH : traitement thermique à 950 °C pendant une heure sous argon après oxydation de protection, 5 après un traitement thermique rapide identique au traitement RIA précédent. RTA+ : traitement rapide thermique dont le profil est donné à la figure 5, comprenant à la suite du plateau à 1200°C, un traitement de guérison à 10 950°C. HD2 HD2 après HD2 après HD2 après attendu RIA seul RTA+TTH RTA+ Substrat A -100dBm -70dBm -101dBm -107dBm Substrat B -90dBm -70dBm -92dBm -97dBm Il est ainsi apparent sur le tableau précédent que le traitement thermique rapide affecte la performance mesurée du 15 substrat 1, et que celle-ci est au moins partiellement recouvrée après l'application d'un traitement thermique de guérison conforme à l'invention.

Claims (12)

  1. REVENDICATIONS1. Procédé de fabrication d'un élément semi-conducteur, le procédé comportant une étape de traitement thermique rapide d'un substrat (1) comportant une couche de piégeage de charges (3) et susceptible de détériorer une caractéristique RF du substrat (1), le procédé étant caractérisé en ce que l'étape de traitement thermique rapide est suivi d'un traitement thermique de guérison du substrat entre 700°C et 1100°C, pendant une durée d'au moins 15 secondes.
  2. 2. Procédé de fabrication selon la revendication précédente - dans lequel le traitement thermique de guérison est réalisé dans une atmosphère neutre ou réductrice.
  3. 3. Procédé de fabrication selon l'une des revendications précédentes dans lequel le traitement thermique de guérison consiste en un recuit à 950°C pendant une heure.
  4. 4. Procédé de fabrication selon la revendication 1 ou 2 dans lequel l'étape de traitement thermique rapide est réalisée dans un équipement de traitement thermique rapide, tel qu'un four de recuit rapide ou un dispositif de recuit flash.
  5. 5. Procédé de fabrication selon la revendication précédente dans lequel le traitement thermique de guérison est réalisé in-situ dans l'équipement de traitement thermique rapide.
  6. 6. Procédé de fabrication selon la revendication précédente dans lequel le traitement thermique de guérison consiste en un recuit à 950°C pendant une durée comprise entre 15 secondes et 2 minutes.
  7. 7. Procédé de fabrication selon la revendication 5 dans lequel 35 le traitement thermique de guérison est réalisé en contrôlant la baisse de température au terme du traitement thermique rapide à moins de 40°C/s. 3037438 15
  8. 8. Procédé de fabrication selon l'une des revendications précédentes dans lequel le traitement thermique rapide comprend l'exposition du substrat (1) à une atmosphère -de traitement pendant une durée maximale de 2 minutes à une 5 température plateau comprise entre 1125°C et 1250°C.
  9. 9. Procédé de fabrication selon l'une des revendications précédentes dans lequel l'élément semi-conducteur est un dispositif RF. 10
  10. 10. Procédé de fabrication selon l'une des revendications précédentes dans lequel l'élément semi-conducteur est une plaquette de silicium sur isolant présentant un diamètre de 200 ou 300mm. 15
  11. 11. Procédé de fabrication selon l'une des revendications précédentes dans lequel la couche de piégeage de charge (3) est une couche de silicium polycristallin. 20
  12. 12. Procédé de fabrication selon l'une des revendications précédentes dans lequel la caractéristique RF du substrat (1) est évaluée par une mesure de distorsion de seconde harmonique.
FR1555248A 2015-06-09 2015-06-09 Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges Active FR3037438B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR1555248A FR3037438B1 (fr) 2015-06-09 2015-06-09 Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
CN201680033209.5A CN107690695B (zh) 2015-06-09 2016-06-01 半导体元件的制造方法
EP16727436.4A EP3308391B1 (fr) 2015-06-09 2016-06-01 Procédé de fabrication d'un élément à semi-conducteur comprenant une couche de piégeage de charges
US15/577,133 US10297464B2 (en) 2015-06-09 2016-06-01 Process for the manufacture of a semiconductor element comprising a layer for trapping charges
PCT/EP2016/062334 WO2016198298A1 (fr) 2015-06-09 2016-06-01 Procédé de fabrication d'un élément à semi-conducteur comprenant une couche de piégeage de charges
JP2017564055A JP6799015B2 (ja) 2015-06-09 2016-06-01 電荷をトラップするための層を含む半導体素子の製造方法
KR1020177036472A KR102484156B1 (ko) 2015-06-09 2016-06-01 전하를 트랩핑하기 위한 층을 포함하는 반도체 엘리먼트의 제조를 위한 프로세스
TW105117433A TWI683367B (zh) 2015-06-09 2016-06-02 用於製造包含電荷捕捉層之半導體元件之製程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1555248A FR3037438B1 (fr) 2015-06-09 2015-06-09 Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges

Publications (2)

Publication Number Publication Date
FR3037438A1 true FR3037438A1 (fr) 2016-12-16
FR3037438B1 FR3037438B1 (fr) 2017-06-16

Family

ID=55345885

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1555248A Active FR3037438B1 (fr) 2015-06-09 2015-06-09 Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges

Country Status (8)

Country Link
US (1) US10297464B2 (fr)
EP (1) EP3308391B1 (fr)
JP (1) JP6799015B2 (fr)
KR (1) KR102484156B1 (fr)
CN (1) CN107690695B (fr)
FR (1) FR3037438B1 (fr)
TW (1) TWI683367B (fr)
WO (1) WO2016198298A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3319113A1 (fr) * 2016-11-04 2018-05-09 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
US10297464B2 (en) 2015-06-09 2019-05-21 Soitec Process for the manufacture of a semiconductor element comprising a layer for trapping charges

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3062238A1 (fr) * 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
JP6859964B2 (ja) * 2018-01-23 2021-04-14 信越半導体株式会社 高周波用ｓｏｉウェーハの製造方法
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
FR3116151A1 (fr) * 2020-11-10 2022-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’une structure de piegeage d’un substrat utile

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
FR2953640A1 (fr) * 2009-12-04 2011-06-10 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2037009B1 (fr) 1999-03-16 2013-07-31 Shin-Etsu Handotai Co., Ltd. Procédé de production d'une plaquette SOI fixée
JP2003297839A (ja) * 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
FR2838865B1 (fr) 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
US6987056B2 (en) * 2003-07-08 2006-01-17 Hynix Semiconductor Inc. Method of forming gates in semiconductor devices
KR20060118437A (ko) * 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
FR2860341B1 (fr) 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
DE102004041378B4 (de) * 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
JP2006278827A (ja) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7528028B2 (en) * 2005-06-17 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Super anneal for process induced strain modulation
KR101293567B1 (ko) * 2006-02-21 2013-08-06 삼성디스플레이 주식회사 표시장치의 제조방법
US7750345B2 (en) * 2007-05-18 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7820534B2 (en) 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
US7932138B2 (en) 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
FR2933233B1 (fr) 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
US7955940B2 (en) 2009-09-01 2011-06-07 International Business Machines Corporation Silicon-on-insulator substrate with built-in substrate junction
US8420981B2 (en) 2009-11-13 2013-04-16 Tel Nexx, Inc. Apparatus for thermal processing with micro-environment
KR102333270B1 (ko) * 2009-12-04 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012136999A1 (fr) 2011-04-06 2012-10-11 Isis Innovation Limited Distribution contrôlée des impuretés dans une tranche pour circuit électronique
US8963618B2 (en) 2013-05-14 2015-02-24 Ferfics Limited Radio frequency switch with improved switching time
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
FR3029682B1 (fr) 2014-12-04 2017-12-29 Soitec Silicon On Insulator Substrat semi-conducteur haute resistivite et son procede de fabrication
JP6344271B2 (ja) * 2015-03-06 2018-06-20 信越半導体株式会社 貼り合わせ半導体ウェーハ及び貼り合わせ半導体ウェーハの製造方法
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
FR3037438B1 (fr) 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
FR3058561B1 (fr) 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
FR2953640A1 (fr) * 2009-12-04 2011-06-10 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297464B2 (en) 2015-06-09 2019-05-21 Soitec Process for the manufacture of a semiconductor element comprising a layer for trapping charges
EP3319113A1 (fr) * 2016-11-04 2018-05-09 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
FR3058561A1 (fr) * 2016-11-04 2018-05-11 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
US10510531B2 (en) 2016-11-04 2019-12-17 Soitec Method of fabrication of a semiconductor element comprising a highly resistive substrate

Also Published As

Publication number Publication date
CN107690695B (zh) 2021-05-11
FR3037438B1 (fr) 2017-06-16
CN107690695A (zh) 2018-02-13
TW201711105A (zh) 2017-03-16
EP3308391B1 (fr) 2018-12-26
TWI683367B (zh) 2020-01-21
WO2016198298A1 (fr) 2016-12-15
US20180182640A1 (en) 2018-06-28
KR20180015159A (ko) 2018-02-12
JP6799015B2 (ja) 2020-12-09
JP2018523300A (ja) 2018-08-16
US10297464B2 (en) 2019-05-21
KR102484156B1 (ko) 2023-01-03
EP3308391A1 (fr) 2018-04-18

Similar Documents

Publication Publication Date Title
FR3037438A1 (fr) Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
EP3997728B1 (fr) Procede de fabrication d'une structure comprenant une couche mince reportee sur un support muni d'une couche de piegeage de charges
EP3420583B1 (fr) Support pour une structure semi-conductrice
FR3062238A1 (fr) Support pour une structure semi-conductrice
FR2797714A1 (fr) Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2973159A1 (fr) Procede de fabrication d'un substrat de base pour un substrat de type semi-conducteur sur isolant
FR3104318A1 (fr) Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite
EP3531444B1 (fr) Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication
EP3818561A1 (fr) Substrat pour un dispositif integre radioafrequence et son procede de fabrication
FR3058561A1 (fr) Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
WO2024175311A1 (fr) Support comprenant une couche de piégeage de charges, substrat composite comprenant un tel support et procédé de fabrication associés
EP4176463B1 (fr) Substrat support pour structure soi et procede de fabrication associe
FR3110282A1 (fr) Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences
WO2021234277A1 (fr) Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences
WO2024115411A1 (fr) Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes
WO2024115410A1 (fr) Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes.
WO2024115414A1 (fr) Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes
EP4430653A1 (fr) Procede de preparation d'un substrat support muni d'une couche de piegeage de charges
EP4430652A1 (fr) Procede de preparation d'un substrat support muni d'une couche de piegeage de charges
FR3132384A1 (fr) Procede de transfert d’une couche mince sur un substrat support
FR3113184A1 (fr) Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support
EP1628332A2 (fr) Elément en couches minces et procédé de fabrication associé

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20161216

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9