JP2018523300A - 電荷をトラップするための層を含む半導体素子の製造方法 - Google Patents

電荷をトラップするための層を含む半導体素子の製造方法 Download PDF

Info

Publication number
JP2018523300A
JP2018523300A JP2017564055A JP2017564055A JP2018523300A JP 2018523300 A JP2018523300 A JP 2018523300A JP 2017564055 A JP2017564055 A JP 2017564055A JP 2017564055 A JP2017564055 A JP 2017564055A JP 2018523300 A JP2018523300 A JP 2018523300A
Authority
JP
Japan
Prior art keywords
substrate
heat treatment
manufacturing
rapid
rapid thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017564055A
Other languages
English (en)
Other versions
JP6799015B2 (ja
Inventor
ブローカールト，マルセル
カペッロ，ルチアーナ
ベルトラン，イザベル
コロンベット，ノルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2018523300A publication Critical patent/JP2018523300A/ja
Application granted granted Critical
Publication of JP6799015B2 publication Critical patent/JP6799015B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Memories (AREA)

Abstract

本発明は、半導体素子の製造方法に関する。方法は、電荷トラップ層を含む基板に対する、基板のＲＦ特性を損なうことが可能な急速熱処理工程を含む。本発明によれば、急速熱処理工程に追随して、７００℃〜１１００℃で少なくとも１５秒間の基板の回復熱処理を行う。
【選択図】図５

Description

本発明は、電荷をトラップするための層を含む半導体素子の製造方法に関する。
集積装置は、通常、それらの製造における支持体として主に機能するウェハ形状の基板上に準備される。しかし、集積度及びこれらの装置に期待される性能の向上によって、それらの性能と装置が形成される基板の特性との結び付きがますます重要になっている。このことは、約３ｋＨｚ〜３００ＧＨｚの周波数の信号を処理し、具体的には、電気通信（電話通信、Ｗｉ−Ｆｉ、ブルートゥースなど）の分野に適用される無線周波数（ＲＦ）装置に特に当てはまる。
装置／基板の結び付きの一例では、装置内で伝搬する高周波信号に起因する電磁場が、基板の深部に入り込み、そこにありうる電荷キャリアと相互作用する。これにより、挿入損失による、信号のエネルギーの一部の不必要な消費、及び、クロストークによる、構成要素間で生じる可能性のある影響がもたらされる。
スイッチ、アンテナ・チューナー、さらに電力増幅器などの無線周波数装置は、これらの現象に配慮するため、及び、それらの性能を改善するために、特異的に適合された基板上に準備され得る。
そのため、シリコン・オン・インシュレータ（ＳＯＩ）の基板は、図１に示されるように、支持基板２、支持基板３上に配置された電荷トラップ層３、トラップ層３上に配置された絶縁層４、及び、絶縁層上に配置されたシリコン表面層５を含むことが知られている。支持基板２は、１ｋｏｈｍ．ｃｍよりも大きい抵抗率を有し得る。トラップ層３は、ドープされていない多結晶シリコンを含み得る。電荷トラップ層３は、上述した装置／基板の結び付きを減少させ、これにより、ＲＦ装置の良好な性能を確保することを可能にする。このタイプの基板の製造は、例えば、仏国特許出願公開第２８６０３４１号明細書、仏国特許出願公開第２９３３２３３号明細書、仏国特許出願公開第２９５３６４０号明細書及び米国特許出願公開第２０１５１１５４８０号明細書に記載されている。
出願人企業は、上記のＳＯＩ基板に適用される急速熱処理の適用が、この基板の無線周波数の性質に影響をもたらし得ることを観測した。実際、これらの急速熱処理は、基板の製造の間に、その表面処理に特に用いられる。これは、ＣＭＯＳの構成要素の通常の製造方法、例えば、ドーパントの活性化に必要な工程でもある。
より具体的には、出願人企業は、「第二高調波歪み」特性測定が、急速熱処理が施された基板について、処理が施されていない基板よりも２５％程度低い数値を示すことを観測した。
Soitecによって２０１５年１月に発行された「White paper - RF SOI Characterisation」の表題が付けられた文献から詳細な記載が見出される、この特性測定は、特徴付けられた基板上に形成されたＲＦ装置に期待される性能をよく表しているという理由で特に関連している。
仏国特許出願公開第２８６０３４１号明細書 仏国特許出願公開第２９３３２３３号明細書 仏国特許出願公開第２９５３６４０号明細書 米国特許出願公開第２０１５１１５４８０号明細書
しかし、電荷トラップ層を有し、急速熱処理が施されたＳＯＩ基板において、この測定によって得られるレベルは、要求される仕様の下でのＲＦ装置の動作を保証するほど十分に高くはない。
本発明の目的の１つは、急速熱処理工程を含み、見出された性能を低下させない、半導体素子の製造方法を提供することである。
この目的を達成するために、本発明は、最も広く受け入れられているとおり、半導体素子の製造方法を提供する。方法は、電荷トラップ層を含む基板に対する、この基板のＲＦ特性を損なうことが可能な急速熱処理工程を含む。
この方法は、急速熱処理工程に追随して、７００℃〜１１００℃で少なくとも１５秒間の基板の回復熱処理を行う点で注目に値する。
驚くことに、出願人企業は、この回復熱処理の後に、基板が、期待される無線周波数特性、すなわち、急速熱処理によって処理されていない基板と同じレベルの特性を示すことを確認した。
回復熱処理は、容易に実施される。回復熱処理は、従来の縦型オーブンで実施される、中性又は還元性雰囲気下での９５０℃で１時間にわたる熱処理であり得る。
有利には、基板の無線周波数特性は、第二高調波歪み測定によって評価される。上述したとおり、この測定は、この基板上に形成される構成要素のＲＦ性能をよく表している。
好ましくは、急速熱処理は、半導体の構成要素及び基板の製造の分野で一般に用いられる急速熱アニーリング（ＲＴＡ）装置又はフラッシュアニーリング装置などの急速熱処理装置で実施される。
有利には、急速熱処理は、１１２５〜１２５０℃の定常温度で、最大２分間、基板を処理雰囲気に露出することを含む。これらの処理条件は、基板又は構成要素の製造に特に効果的である。素子に期待される無線周波数性能を、最終的には、完全に又は部分的に取り戻すことを可能にする回復熱処理は、基板のＲＦ特性への影響を制限することを狙って、弱めた急速熱処理条件を選択することからなるものではない。
半導体素子は、例えば、前述したような電荷トラップ層を含むシリコン・オン・インシュレータ（ＳＯＩ）基板であり、また、例えば、この基板上に製造された半導体装置であり得る。なぜなら、本発明による回復熱処理は、特に有利には、特に多用途であり、基板を製造する間又はこの基板上に構成要素を製造する間のいずれにも適用され得るためである。
好ましくは、回復熱処理は、急速熱処理装置でそのまま実施される。そのため、追加の装置の使用が避けられ、素子の製造方法が簡略化される。
非常に有利には、回復熱処理は、装置の急速な温度低下を１秒当たり４０℃未満に制御して実施される。
本発明による回復熱処理は、基板が少なくとも２００ｍｍの直径を有するウェハである場合に特に用いられる。なぜなら、これらのウェハの大きさでは、急速熱処理をせずに、非常に厳格な仕様の基板の製造の管理を想定することが困難であるためである。なぜなら、既知の代替手段（化学機械研磨、長時間のアニーリング）では、短い処理時間の間に、ウェハの表面全体にわたってウェハを均一に処理できないためである。
好ましくは、電荷トラップ層は、ポリシリコン層である。
添付の図を参照するとともに、本発明の非限定的な実施形態に従う記載に照らして、本発明がより理解され得る。
図１は、最新技術の電荷トラップ層を有する基板を示す。 図２は、本発明に従った半導体素子の製造方法の一連の工程を示す。 図３は、急速熱アニーリング装置の既知の構成を示す。 図４は、急速熱アニーリング装置での急速熱処理の温度プロファイルを再現する。 図５は、本発明の実施形態による回復熱処理の一例を示す。
図２は、本発明に従った半導体素子の製造方法を構成する一連の工程を示す。
「半導体素子」の語は、半導体の基板又は装置を区別なく意味し、具体的には、ＲＦ磁場に適用するためのものを意味する。そのため、本発明は、これらの素子のうちのいずれかの製造に適用できる。
第１工程の間に、電荷トラップ層３を含む基板１が供給される。
好ましくは、この基板１は、シリコン表面層５、例えば、酸化シリコンでできた絶縁層４、及び、支持体２を有するシリコン・オン・インシュレータ（ＳＯＩ）基板である。電荷トラップ層３は、絶縁層４と支持体２との間に配置される。
前述した最新技術を構成する文献に文書化されているとおり、基板１は、種々の方法で準備され得る。しかし、好ましくは、後者は、スマートカットTM技術を適用することによって製造される。この技術によれば、基板１のシリコン表面層５及び絶縁層４を形成するための酸化シリコン層は、トラップ層３が設けられた支持体２に移動する。要求される性質、具体的には、表面状態に関する性質を基板に付与するために、慣例的には、この移動工程に追随して、基板１の一連の仕上げを行う。
本発明との関連では、支持体２は、好ましくは、１ｋｏｈｍ．ｃｍよりも大きい、高い抵抗率の特性を示す。これは、６〜１０ｐｐｍであり、（“Low Oi”の表現で示される）少量の格子間酸素を有するｐ型のシリコン基板に相当し得る。
これは、２６ｐｐｍより大きく、（“High Oi”の表現で示される）大量の格子間酸素を有するシリコン基板でもあり得る。
特定の状況下、具体的には、トラップ層３が３０ミクロンよりも大きく、十分な厚さを有する場合、支持体２は、１ｋｏｈｍ．ｃｍよりも低い、標準の抵抗率を有し得る。
慣例的には、基板１は、直径が２００、３００又は、実際には４５０ｍｍでもあり得る円形のウェハの形状で供給され得る。
トラップ層３は、最新技術を構成する文献で報告されているとおり、非常に多様な特質を有し得る。一般的には、トラップ層は、例えば、転位、粒界、非晶質領域、隙間、含有物、孔などの構造上の欠陥を有する非結晶層である。
これらの構造上の欠陥は、例えば、不完全な化学結合又はペンダントの化学結合において、材料中を移動する傾向にある電荷のトラップを形成する。そのため、トラップ層における導通が阻害され、その結果、層は、高い抵抗率を有する。
有利には、使用しやすさの理由から、このトラップ層３は、多結晶シリコン層で形成される。その厚さは、具体的には、抵抗性の支持体上に形成される場合に、１〜３μｍであり得る。しかし、この範囲よりも小さい又は大きい他の厚さが十分に想定され得る。
多結晶シリコンでできたトラップ層３は、それ自体がよく知られているジクロロシラン又はトリクロロシランなどのガス状のシリコン源を支持体４上に堆積することによって形成され得る。基板１に施され得る熱処理の間、この層の多結晶の質を維持するため、有利には、例えば、二酸化シリコンでできた非晶質層が、電荷トラップ層３の堆積の前に支持基板２上に供給され得る。
本発明に従った、図２に常に関連する方法の次の工程において、急速熱処理が基板１に適用される。
この急速熱処理工程は、基板１の製造における一連の仕上げの一部を構成し得る。この工程は、半導体装置の製造工程、例えば、ドーパントの活性化工程にも相当し得る。
「急速熱処理」の語は、基板１が、定常の処理温度で、最大２分間、処理雰囲気に露出している間の工程を意味する。定常の処理温度は、典型的には、１１２５〜１２５０度である。定常温度への昇温及び降温の過程は、６０℃／ｓより大きい、高い熱勾配で実施される。この熱勾配によって、処理の合計の時間を制限することが可能になる。
選択する急速熱処理装置によれば、定常処理の時間は非常に短く、フラッシュアニーリング装置では数マイクロ秒程度であり得る。また、急速アニーリングオーブンでは１５〜４５秒間にまで及び得る。
処理雰囲気は、この処理の目的による。処理雰囲気は、例えば、中性、還元性又は酸化性雰囲気であり得る。
この急速熱処理を適用するために、例えば、図３に図示されるとおり、処理されるべき基板を受け入れるための石英のチャンバ６を含む急速熱アニーリング装置が知られている。処理は、基板の下及び上に配置された加熱ランプ７を用いて実施される。処理の間、基板は、チャンバにおいて、３つの突部８が形成された支持体上で水平に保たれる。チャンバの雰囲気は、選択されたガスをそこへ導入することによって制御され得る。ガスは、開口が制御可能な排気システム９を通じて排出され得る。
例えば、１１５０℃〜１２５０℃の間の所定の温度まで、放射によって基板を加熱するために、ランプ７に電力が供給されることによって、この装置を用いて、急速熱処理が適用される。基板の温度の上昇は、非常に速く、１秒当たり約６０℃以上であり、その結果、定常温度に到達するのに１０〜２０秒を要する。熱処理は、この装置では、３０秒〜２分に達し得る時間、この定常温度で実施される。この時間の終わりにおいて、ランプ７に供給される電力が遮断され、基板の温度が１秒当たり約６０℃で急速に低下する。一般的には、基板の冷却を実施し、チャンバから基板を抜き出せるようにするために、２０〜３０秒を要する。この装置で得られる典型的な温度プロファイルは、例えば、図４に再現されている。チャンバ６があり、温度測定を可能にするパイロメータは、約６００℃〜７００℃より大きい値の温度のみに機能することに留意すべきである。これにより、図４の省略されたプロット形状が説明される。
この急速熱処理の結果、全く驚くことに、基板１の特定のＲＦ特性が劣化することが観測された。このことは、本特許出願の導入部で言及された第二高調波歪み測定に、特に当てはまる。
これらの結果及び関連し得る現象のいずれかの物理的解釈に本発明を委ねずとも、トラップ層３は、急速熱処理に特に影響されやすいようである。構造上の欠陥又は電気化学的な結合は、温度及び／又は温度勾配の影響下で再構成するようである。加えて、急速熱処理の特定のプロファイルは、層３のトラップの性質を飽和させる、過剰量の電荷キャリアの生成を促すことがある。
その原因が何であっても、基板１の悪化した無線周波数特性の観測によって、基板１に要求される仕様内での半導体装置の動作を保証することはできない。
図２に再度言及すると、本発明は、測定された性能の低下を少なくとも部分的に取り戻すために、急速熱処理工程に追随して行われるべき、基板１の回復熱処理を提供する。
特に驚くことに、７００〜１１００℃で、少なくとも１５秒間の回復熱処理は、基板１が改善された無線周波数特性を示すのに十分なようである。回復熱処理の雰囲気は、アルゴンなどの中性ガス、水素などの還元性ガス、又は、これらの２つのガスのタイプの混合物からなり得る。それは、例えば、約９５パーセントの窒素及び５パーセントの水素から構成され、しばしば「フォーミングガス」の名称で示される水素含有窒素であり得る。
処理は、従来の縦型オーブンで実施され得る。この場合、約９５０℃で、約１時間、アルゴン下又は窒素下での処理が適用される。アニーリング環境から基板１の表面を保護するために、酸化過程がこの処理に先行し得る、又は、この処理が酸化過程を含み得る。形成された酸化層は、回復熱処理工程の終了後に、簡易な化学エッチングによって取り除かれ得る。
特に有利には、回復熱処理は、急速熱処理装置でそのまま実施される。
定常温度が終了してから、急速熱アニーリング装置のチャンバ６のランプ７に供給される電力を制御することによって、図５に示されるように、この定常処理に追随して、９５０℃で、例えば、１５秒〜２分間のアニーリングを行うことが可能である。
９５０℃での、このアニーリングの代替又は補完として、定常の急速熱処理が完了してから、１秒当たり４０℃よりも低い温度勾配により温度低下を制御することによって、回復熱処理が行われ得る。
最新技術の急速熱処理と比較して速度が遅い、この冷却は、この冷却過程の間にランプ７に供給される電力を単に調節することによっても得ることができる。
選択する回復熱処理の実施形態が何であっても、基板１のＲＦ特性、特に、以下の実施例から明らかなように、第二高調波歪みが改善されることが観測される。
トラップ層３を有する２つのタイプの基板Ａ及びＢが準備された。直径３００ｍｍの基板の２つのタイプＡ及びＢは、７５ｎｍの厚さのシリコン表面層５、及び、２００ｎｍの厚さの酸化シリコンの絶縁層４からなる。トラップ層３は、１．７μｍの厚さの多結晶シリコン層からなる。基板Ａは、１７ｋｏｈｍ．ｃｍの抵抗率を有する支持体２を含み、基板Ｂでは、５ｋｏｈｍ．ｃｍである。
基板Ａに−１００ｄＢｍ、基板Ｂに−９０ｄＢｍの第二高調波歪みの値を与えるように、これらの基板Ａ及びＢが構造的に設計されている。これらの値は、急速熱処理が施されていない類似の基板から得られる。
これらの２つのタイプの基板Ａ及びＢのそれぞれに以下の処理が適用され、それらのそれぞれについて第二高調波歪み（ＨＤ２）が測定される。
・ＲＴＡ単独：図４にプロファイルが示された急速熱処理
・ＲＴＡ＋ＴＴＨ：前述のＲＴＡ処理と同じ急速熱処理の後における保護酸化後のアルゴン下での９５０℃で１時間の熱処理
・ＲＴＡ＋：１２００℃での定常処理後の９５０℃での回復処理を含む、図５にプロファイルが示された急速熱処理
Figure 2018523300
このように、急速熱処理が、基板１の測定された性能に影響を与えること、及び、この性能が、本発明に従った回復熱処理の適用後に少なくとも部分的に取り戻されることが上記の表から明らかである。

Claims (12)

  1. 半導体素子の製造方法であって、
    前記方法は、電荷トラップ層（３）を含む基板（１）に対する、前記基板（１）のＲＦ特性を損なうことが可能な急速熱処理工程を含み、
    前記急速熱処理工程に追随して、７００℃〜１１００℃で少なくとも１５秒間の前記基板の回復熱処理を行うことを特徴とする、方法。
  2. 中性又は還元性雰囲気下で前記回復熱処理を実施する、先行する請求項に記載の製造方法。
  3. 前記回復熱処理は、９５０℃で１時間のアニーリングからなる、先行する請求項のいずれかに記載の製造方法。
  4. 急速アニーリングオーブン又はフラッシュアニーリング装置などの急速熱処理装置で前記急速熱処理工程を実施する、先行する請求項のうちの１項に記載の製造方法。
  5. 前記急速熱処理装置でそのまま前記回復熱処理を実施する、先行する請求項に記載の製造方法。
  6. 前記回復熱処理は、９５０℃で１５秒〜２分間のアニーリングからなる、先行する請求項に記載の製造方法。
  7. 前記急速熱処理が完了してから、温度低下を４０℃／ｓ未満に制御することによって、前記回復熱処理を実施する、請求項５に記載の製造方法。
  8. 前記急速熱処理は、１１２５℃〜１２５０℃の間の定常温度で、最大２分間、前記基板（１）を処理雰囲気に露出することを含む、先行する請求項のうちの１項に記載の製造方法。
  9. 前記半導体素子がＲＦ装置である、先行する請求項のうちの１項に記載の製造方法。
  10. 前記半導体素子は、２００又は３００ｍｍの直径を有するシリコン・オン・インシュレータウェハである、先行する請求項のうちの１項に記載の製造方法。
  11. 前記電荷トラップ層（３）が多結晶シリコン層である、先行する請求項のうちの１項に記載の製造方法。
  12. 前記基板（１）の前記ＲＦ特性を第二高調波歪み測定によって評価する、先行する請求項のうちの１項に記載の製造方法。
JP2017564055A 2015-06-09 2016-06-01 電荷をトラップするための層を含む半導体素子の製造方法 Active JP6799015B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1555248A FR3037438B1 (fr) 2015-06-09 2015-06-09 Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
FR1555248 2015-06-09
PCT/EP2016/062334 WO2016198298A1 (en) 2015-06-09 2016-06-01 Process for the manufacture of a semiconductor element comprising a layer for trapping charges

Publications (2)

Publication Number Publication Date
JP2018523300A true JP2018523300A (ja) 2018-08-16
JP6799015B2 JP6799015B2 (ja) 2020-12-09

Family

ID=55345885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017564055A Active JP6799015B2 (ja) 2015-06-09 2016-06-01 電荷をトラップするための層を含む半導体素子の製造方法

Country Status (8)

Country Link
US (1) US10297464B2 (ja)
EP (1) EP3308391B1 (ja)
JP (1) JP6799015B2 (ja)
KR (1) KR102484156B1 (ja)
CN (1) CN107690695B (ja)
FR (1) FR3037438B1 (ja)
TW (1) TWI683367B (ja)
WO (1) WO2016198298A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021531645A (ja) * 2018-07-13 2021-11-18 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co., Ltd. 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3037438B1 (fr) 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
FR3058561B1 (fr) * 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
FR3062238A1 (fr) * 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
JP6859964B2 (ja) * 2018-01-23 2021-04-14 信越半導体株式会社 高周波用ｓｏｉウェーハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297839A (ja) * 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP2006066913A (ja) * 2004-08-26 2006-03-09 Siltronic Ag 低いＷａｒｐ及びＢｏｗを示す層構造を有する半導体ウェハ並びにその製造方法
JP2007507093A (ja) * 2003-09-26 2007-03-22 ユニべルシテ・カトリック・ドゥ・ルベン 抵抗損を低減させた積層型半導体構造の製造方法
JP2013513234A (ja) * 2009-12-04 2013-04-18 ソイテック 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
WO2000055397A1 (fr) 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
FR2838865B1 (fr) 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
US6987056B2 (en) * 2003-07-08 2006-01-17 Hynix Semiconductor Inc. Method of forming gates in semiconductor devices
FR2860341B1 (fr) 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
JP2006278827A (ja) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7528028B2 (en) * 2005-06-17 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Super anneal for process induced strain modulation
KR101293567B1 (ko) * 2006-02-21 2013-08-06 삼성디스플레이 주식회사 표시장치의 제조방법
KR20080101654A (ko) * 2007-05-18 2008-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7820534B2 (en) 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
US7932138B2 (en) 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
FR2933233B1 (fr) 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
US7955940B2 (en) 2009-09-01 2011-06-07 International Business Machines Corporation Silicon-on-insulator substrate with built-in substrate junction
US8420981B2 (en) 2009-11-13 2013-04-16 Tel Nexx, Inc. Apparatus for thermal processing with micro-environment
WO2011068017A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
EP2695184B1 (en) 2011-04-06 2018-02-14 Oxford University Innovation Limited Processing a wafer for an electronic circuit
US8963618B2 (en) 2013-05-14 2015-02-24 Ferfics Limited Radio frequency switch with improved switching time
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
FR3029682B1 (fr) 2014-12-04 2017-12-29 Soitec Silicon On Insulator Substrat semi-conducteur haute resistivite et son procede de fabrication
JP6344271B2 (ja) * 2015-03-06 2018-06-20 信越半導体株式会社 貼り合わせ半導体ウェーハ及び貼り合わせ半導体ウェーハの製造方法
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
FR3037438B1 (fr) 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
FR3058561B1 (fr) 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297839A (ja) * 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP2007507093A (ja) * 2003-09-26 2007-03-22 ユニべルシテ・カトリック・ドゥ・ルベン 抵抗損を低減させた積層型半導体構造の製造方法
JP2006066913A (ja) * 2004-08-26 2006-03-09 Siltronic Ag 低いＷａｒｐ及びＢｏｗを示す層構造を有する半導体ウェハ並びにその製造方法
JP2013513234A (ja) * 2009-12-04 2013-04-18 ソイテック 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021531645A (ja) * 2018-07-13 2021-11-18 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co., Ltd. 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
JP2021532570A (ja) * 2018-07-13 2021-11-25 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co., Ltd. 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ構造
JP7248711B2 (ja) 2018-07-13 2023-03-29 グローバルウェーハズ カンパニー リミテッド 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ構造
JP7275172B2 (ja) 2018-07-13 2023-05-17 グローバルウェーハズ カンパニー リミテッド 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
JP7470233B2 (ja) 2018-07-13 2024-04-17 グローバルウェーハズ カンパニー リミテッド 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム

Also Published As

Publication number Publication date
TWI683367B (zh) 2020-01-21
CN107690695A (zh) 2018-02-13
EP3308391A1 (en) 2018-04-18
US20180182640A1 (en) 2018-06-28
FR3037438A1 (fr) 2016-12-16
JP6799015B2 (ja) 2020-12-09
WO2016198298A1 (en) 2016-12-15
KR20180015159A (ko) 2018-02-12
CN107690695B (zh) 2021-05-11
KR102484156B1 (ko) 2023-01-03
FR3037438B1 (fr) 2017-06-16
EP3308391B1 (en) 2018-12-26
US10297464B2 (en) 2019-05-21
TW201711105A (zh) 2017-03-16

Similar Documents

Publication Publication Date Title
JP6799015B2 (ja) 電荷をトラップするための層を含む半導体素子の製造方法
KR101379409B1 (ko) 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조
KR101423367B1 (ko) 실리콘 웨이퍼의 제조방법
US20220247374A1 (en) Method for manufacturing a structure comprising a thin layer transferred onto a support provided with a charge trapping layer
US20200020520A1 (en) Support for a semiconductor structure
KR102652250B1 (ko) 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
KR20190101414A (ko) 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
JP7088663B2 (ja) 高抵抗基板を含む半導体素子の作製方法
JP2018107428A5 (ja)
US10600677B2 (en) Method for manufacturing bonded SOI wafer
WO2006009148A1 (ja) Ｓｉｍｏｘ基板の製造方法
US8232114B2 (en) RTP spike annealing for semiconductor substrate dopant activation
JP2020504439A (ja) セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス
JP5584959B2 (ja) シリコンウェーハの製造方法
CN118355472A (zh) 用于制备设置有电荷俘获层的载体基板的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201119

R150 Certificate of patent or registration of utility model

Ref document number: 6799015

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250