TWI770209B - 用於準備半導體結構用支撐件之方法 - Google Patents

用於準備半導體結構用支撐件之方法 Download PDF

Info

Publication number
TWI770209B
TWI770209B TW107122218A TW107122218A TWI770209B TW I770209 B TWI770209 B TW I770209B TW 107122218 A TW107122218 A TW 107122218A TW 107122218 A TW107122218 A TW 107122218A TW I770209 B TWI770209 B TW I770209B
Authority
TW
Taiwan
Prior art keywords
layer
support
substrate
silicon
carbon
Prior art date
Application number
TW107122218A
Other languages
English (en)
Other versions
TW201905963A (zh
Inventor
金永辟
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW201905963A publication Critical patent/TW201905963A/zh
Application granted granted Critical
Publication of TWI770209B publication Critical patent/TWI770209B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明係關於用於準備支撐件(1)之方法，其包含將一底材(3)放置於一沉積系統之一腔室中一承托件上，該承托件具有未被該底材覆蓋之一曝露表面；使一含碳前驅氣體在沉積溫度下流入該腔室，以在該底材的曝露面上形成至少一層(2a, 2b)，並同時在該承托件的所述曝露表面上沉積碳及矽之物種。該方法也包含將該底材(3)從該腔室移除後，直接進行第一蝕刻步驟，其方式為使一蝕刻氣體在不高於所述沉積溫度之第一蝕刻溫度下流入該腔室，以去除沉積於該承托件上至少部分之碳及矽物種。

Description

用於準備半導體結構用支撐件之方法
本發明係關於用於準備支撐件之方法。該支撐件可用於形成射頻特性有所提升之半導體結構。
集成元件通常形成於底材上，該底材的主要作用為製作過程之支撐。然而，隨著集成元件的集成度和預期效能提升，使集成元件之效能和在其上成形之底材效能之耦合越來越緊密。這類情況尤其常見於處理訊號頻率在約3kHz和300GHz之間的射頻設備中，該頻率尤其常用於電信領域（電話，Wi-Fi，藍牙等）。
以元件／底材之耦合為例，由通過集成元件的高頻率訊號所產生的電磁場會穿透至底材深處，並與可能存在該處的電荷載子進行交互作用。這會導致部分之訊號能量因耦合損耗而造成非必要之消耗，也可能因串擾（crosstalk）而對構件之間造成影響。
根據第二耦合示例，底材之電荷載子可能產生不需要的諧波，該諧波可能會干擾在集成元件中傳播的訊號並降低其品質。
當使用的底材在支撐件與一薄層（集成元件在其中和其上形成）間包含一埋置絕緣層時，尤其能夠觀察到這些現象。受困於絕緣層中的電荷，使具有異極之電荷在該絕緣層下累積，進而在支撐件中形成一導電平面。在該導電平面中，移動電荷能夠與薄層之構件所產生的電磁場產生強烈交互作用。
為了預先防止或限制此效應，目前已知可在埋置絕緣層和支撐件之間，於絕緣層正下方，插入一電荷捕捉層，例如1至5微米的多晶矽層。形成多晶之晶粒邊界會形成電荷載子之陷阱，該些電荷載子可能來自捕捉層本身或來自其下之支撐件。這樣便可防止絕緣層下形成導電平面。
元件／底材之耦合將取決於電磁場與支撐件中的移動電荷兩者間的相互作用強度。這些電荷的密度及／或遷移率取決於支撐件的電阻率。
當底材之電阻率相對高（電荷密度從而相對低），高於1000 ohm.cm時，厚度1至5微米之一捕捉層可適於限制元件／底材之耦合。訊號的完整性，以及集成至薄層中的元件之射頻效能，因此得以保留。
另一方面，當底材之電阻率較低，低於1000 ohm.cm，或當集成元件之期望效能很高時，理想情況是能夠形成非常厚的捕捉層，厚度大於5微米，或甚至10或15微米，以將電荷會進行遷移之區域移轉至底材更深處。與這些穿透至深處的電磁場之間的交互作用因此得以避免，而集成至薄層的元件之效能也能進一步提升。
然而，已經觀察到若捕捉層之厚度大於5微米，則不會使效能如預期提升。
美國專利文件第20150115480號揭示了一底材，其包含一半導體結構用支撐件，該支撐件具有一捕捉層，其由多晶或非晶矽層、矽鍺層、碳化矽層及／或鍺層之堆疊形成。該些層係經過鈍化處理，換言之其界面由一層超薄絕緣體組成，例如矽的氧化物或矽的氮化物。根據此專利文件，該鈍化處理係透過在製作過程中將該些層之自由表面曝露於富含氧或氮的環境中而成。
根據此文件，該捕捉層之多層結構宣稱能夠在底材曝露於高溫時，例如在捕捉層製作期間或在該底材上製作集成元件期間，防止該多晶捕捉層產生再結晶之現象。當捕捉層再結晶時，就算只是部分再結晶，底材及即將形成於該底材上之集成元件之射頻效能皆會受到影響，而這影響顯然是不需要的。
然而，該文件所揭示之支撐件並不完全令人滿意。
首先，該文件所設想製作之絕緣體之超薄鈍化層通常在高溫中不安定，當該絕緣體為二氧化矽時尤其如此。當該支撐件曝露於高溫時，會導致多晶層中的氧化物溶解，進而導致該些鈍化層消失。若繼續在高溫中處理該支撐件，捕捉層就容易再結晶。
若該些絕緣鈍化層形成之厚度足以在高溫中保持安定，就會形成阻障，使存在的電荷無法擴散至支撐件及堆疊之層中。當堆疊層中某一層的陷阱充滿電荷載子時，該些電荷載子將被局限在該層中並於其中累積，且無法被導向堆疊層中的其他層的其他可用陷阱。底材之射頻效能將因此降低。
此外，被困在相對厚絕緣鈍化層中的電荷將導致其表面下方形成導電平面，因而使前述於SOI結構之埋置氧化物層中觀察到的現象再次出現。該捕捉層之多晶結構只能部分彌補此數量之額外電荷。底材之射頻效能亦將因此降低。
此外，揭示於上述文件之支撐件之製作過程必須經過完美控制以免產生顆粒（particles）。支撐件表面出現顆粒可能會導致支撐件無法有效鍵合至施體底材上，而為了形成包含埋置絕緣體之半導體結構，該鍵合步驟不可或缺。顆粒也會導致無法在該半導體結構上形成正常運作之半導體元件。
沉積系統中形成層的過程，例如化學氣相沉積法（CVD）工具，已知是顆粒產生的可能來源，因此必須特別注意定期清潔設備的腔室以避免或限制該些顆粒生成。在某些情況下，可使蝕刻氣體在高溫下流入腔室，以去除可能已形成於腔室壁上及承托件表面上之沉積物。在諸如文件US9410265、US6589868或US7479187中，皆描述了上述方法。「承托件（susceptor）」一詞意指在沉積腔室中被提供成用於接受底材的材料的任何給定部分，沉積步驟將在該底材上進行。
然而，本申請案的發明人已觀察到，當支撐件是透過沉積包含矽物種和碳物種之層的方式準備時，避免產生顆粒的習知的方法並沒有效果。
本發明之目的為克服上述全部或部分缺點。
本發明之標的係提供一種用於準備支撐件之方法，該方法包含以下步驟： - 將一底材放置於一沉積系統之一腔室中一承托件上，該承托件具有未被該底材覆蓋之一曝露表面； - 使一含碳前驅氣體及一含矽前驅氣體在沉積溫度下流入該腔室，以在該底材的曝露面上形成至少一層，並同時在該承托件的所述曝露表面上形成碳沉積及矽沉積；以及 - 將該底材從該腔室移除後，直接進行第一蝕刻步驟，其方式為使一蝕刻氣體在不高於所述沉積溫度之第一蝕刻溫度下流入該腔室，以去除沉積於該承托件上至少部分之碳及矽物種。
根據本發明之其他有利與非限制性的特徵，可以單獨實施或以任何技術上可行的組合來實施： - 該含碳前驅氣體包含丙烷、丁烷或矽、碳及氫之一氣態化合物，例如甲基矽烷（methylsilane）； - 該含矽前驅氣體包含矽烷（silane）、二矽烷（disilane）、三氯矽烷（trichlorosilane）或二氯矽烷（dichlorosilane）； - 該承托件為碳化矽製或石墨製； - 該沉積溫度在800℃及1100℃間之範圍內； - 沉積在該承托件上之物種包含少於50％之碳物種，以及所述第一蝕刻溫度在700℃至1050℃範圍內； - 沉積在該承托件上之物種包含多於10％之碳物種，以及所述第一蝕刻溫度低於900℃； - 該方法更包括在第一蝕刻步驟後進行第二蝕刻步驟，其方式為使一蝕刻氣體在高於所述沉積溫度之第二蝕刻溫度下流入該腔室； - 該第二蝕刻溫度在1100℃至1150℃範圍內； - 該第一蝕刻步驟實施時間在5秒至15分鐘範圍內； - 該方法更包括在該腔室中沒有底材的情況下進行一被覆步驟，該步驟包括使一含矽前驅氣體流入該腔室，以在該承托件上形成一多晶矽保護層； - 該蝕刻氣體包含一氯化物。
圖1概要繪示可根據本發明之第一實施例形成之一半導體結構用支撐件。該支撐件1可以是一標準尺寸圓形晶圓，例如直徑200公釐、300公釐或甚至450公釐。然而，本發明不限於這些尺寸或此形狀。
因此，若所述半導體結構為集成元件的成品或半成品，該支撐件1即會是長方或立方縱截面的塊狀材料，其尺寸可從數公釐至數公分，對應於集成元件的尺寸。
該支撐件1包含一基底底材3，其厚度通常為數百微米。基底底材以具有高電阻率者為佳，尤其是支撐件1預計用於接受高預期射頻效能之半導體結構時，基底底材電阻率較佳者為高於1000 ohm.cm，更佳者甚至高於3000 ohm.cm。這樣，能夠在基底底材中移動之電荷（電洞或電子）之密度便可受到限制。然而，本發明不限於具有前述電阻率之基底底材，當基底底材具有更常見的大約數百ohm.cm或更低的電阻率時，例如低於1000 ohm.cm、低於500 ohm.cm或甚至低於10 ohm.cm時，本發明也能提供射頻效能方面之益處。
出於可取得性與成本因素，基底底材較佳者為矽所製成。舉例而言，其可為包含少量間隙氧（interstitial oxygen）之柴氏底材（substrate CZ），眾所周知這類底材可具有高於1000 ohm.cm之電阻率。該基底底材也可由其他材料形成：例如藍寶石、碳化矽等。
支撐件1亦包含一捕捉層2，其與基底底材3直接接觸。如前文所詳述，該捕捉層之功能係捕捉可能存在於支撐件1中的電荷載子並限制其遷移率。當支撐件1設有之半導體結構發出穿透該支撐件之電磁場，因而容易與這些電荷產生交互作用時，該捕捉層之功能尤其重要。
該捕捉層2包含一主要多晶層2a。
基於與上述相同之可取得性與成本因素，該主要層2a較佳者為由多晶矽製成。然而，該主要層2a也可由其他半導體及多晶材料製成，或包含由其他半導體及多晶材料製成之部分（例如圖1所繪示之捕捉層2之一區段2a）。所述材料可為，舉例而言，鍺、矽鍺等。
在任何情況下，該主要層2皆具有高於3000 ohm.cm之高電阻率。為了達到此目的，該主要層2並未刻意經過摻雜，即其具有之摻雜濃度低於每立方公分10 E14個原子。該主要層可富含氮或碳，以提升其電阻率。
捕捉層2亦包括至少一多晶中間層，其被插入主要層2a內或主要層2a及基底底材3間，且由矽碳合金或由碳組成，並具有高於1000 ohm.cm的電阻率。這些材料在高溫下非常安定，換言之即使曝露在高於通常用於製造半導體結構之高溫（500℃至1300℃）下，這些材料仍能保留其微觀和宏觀結構。如以下將詳述，形成中間層的矽碳合金或碳，可透過沉積矽和碳或透過表面碳化（surface carbonization）形成。其性質通常為多晶，但若其為透過碳化一結晶底材3而形成時，其可具有結晶或部分結晶之性質。
捕捉層2由主要層2a和至少一中間層2b組成。在此特定實施例中，目標是不要結合其他層，尤其是可改變所提供之捕捉層之有利特性之電絕緣層。
透過在主要多晶層2a中插入至少一中間層2b，即可形成能在高溫中維持安定之堆疊，其可防止主要多晶層2a在支撐件1可能經歷之熱處理步驟期間發生再結晶。
使用絕緣材料可能產生不同的缺點。此外，電阻率和多晶之性質有助於在層2中捕捉電荷，類似於在主要層2a中發生的情況。
當支撐件1包含數個中間層2b時，該些中間層可具有相同或相異之特性，但其仍為選自上述所列材料之特性。
因此，在基底底材上由主要層2a和至少一中間層2b構成的捕捉層2將形成能在高溫中維持安定之半導體結構用支撐件，換言之其不容易再結晶且能有效捕捉電荷載子。所述支撐件具有高密度之陷阱能捕捉電荷。
此外，已觀察到，讓人意外的是，若透過此方式將至少一層2b插入主要層2a中，即可形成厚度大於2微米之捕捉層2，從而使支撐件之射頻效能特性有所提升。
補充研究已顯示，形成主要多晶層2a之晶粒之尺寸較佳者為在100奈米（若低於100奈米，其熱安定性即無法保持，因此有隨著溫度而再結晶的風險）與1000奈米（若大於1000奈米，支撐件之射頻效能即會受影響）之間。
由矽碳合金構成之中間層（或複數個中間層）2b在晶格參數方面與主要層的多晶矽展現出顯著差異（中間層的晶格參數小於主要層的晶格參數）。這樣可產生非常高密度之晶體缺陷，且多晶矽層與中間層間的磊晶（epitaxial）關係將隨著兩者的生長而失去。中間層下方的主要層之特定多晶排列會消失，且不會在該中間層上方的主要層中再現。
這些觀察結果使本發明之捕捉層2有利特點得以確立。
因此，捕捉層可有利地包含1至10個中間層。這樣，不用形成過度複雜且昂貴之堆疊，就算是非常厚的捕捉層2，其晶粒尺寸也可控制在大於5微米，甚至大於10微米。
較佳者為，由矽碳合金或碳形成之每一中間層2b具有之晶格參數，小於形成主要層2a之材料之晶格參數。
包含在兩個連續插入層2b之間的主要層2a部分之厚度較有利者可在0.2微米和2.5微米間的範圍內。晶粒可因此避免在此部分之上部變得過大。
捕捉層2可具有大於2或甚至10微米之厚度。無論厚度大於或小於此限制，主要層2a可由尺寸範圍在100奈米至1000奈米間的晶粒組成。如此可獲得支撐件1，其射頻效能相對於根據習知技術可獲得之支撐件具有顯著提升。
形成中間層之矽碳合金或碳，表現出之熱膨脹係數可與形成主要層2a之材料非常不同。在此情況下，較有利者為限制其厚度，例如低於10奈米或5奈米。透過此方式，可避免支撐件1在受到高溫時於其中產生應變。
矽碳合金可對應於碳化矽，或對應於碳摻雜矽（carbon-doped silicon）。碳摻雜矽較佳者為具有高於5％的碳。
最後，如圖1所繪示，支撐件可具有直接設於捕捉層2上之絕緣體層4。該絕緣體層4，其可視需要選擇設置與否，有利於支撐件1與半導體結構之組裝。
圖3概要繪示可根據本發明之另一實施例形成之一支撐件1。
該支撐件包含一基底底材3，其與第一實施例所述基底底材相同。為了簡化說明，其特性將不在此贅述。
支撐件1亦包含由二氧化矽製成之第一絕緣層2c，其在基底底材3上面並與基底底材3直接接觸。該第一絕緣層2c具有大於20奈米之厚度，例如20奈米至20微米間之厚度。該第一絕緣層2c可透過使基底底材3氧化，或在該基底底材3上進行沈積而獲得。基於成本理由，其厚度可在100奈米至200奈米間之範圍內，例如145奈米。若厚度大於20奈米，該第一絕緣層2c即可在高溫中保持安定，就算曝露在密集熱處理步驟下亦然。因此，該第一絕緣層2c可曝露在等於或高於1200℃的溫度中好幾個小時，而不會因為諸如溶解而受損或劣化。
該支撐件1亦包含一捕捉層2，其設置在該第一絕緣層上並與其直接接觸。該捕捉層2具有高於1000 ohm.cm之電阻率，較佳者為高於10 kohm.cm之電阻率。
一般而言，捕捉層2可由具有結構缺陷之非單晶半導體層形成，所述結構缺陷例如錯位、晶界、非晶區、空隙、內含物、孔洞等。這些結構缺陷形成可在該材料中流動之電荷之陷阱，例如透過不完整或未完成之化學鍵合。捕捉層中的傳導因而受到遏止，進而具有高電阻率。由於該捕捉層2並未直接接觸該支撐件，但直接接觸該第一非晶絕緣層2c，因此就算該支撐件經歷非常高溫之熱處理，該捕捉層之捕捉性質也依舊得以保存。這些結構缺陷不會發生再結晶。
基於與上述相同之可取得性與成本因素，該捕捉層2較佳者為多晶矽製。然而，其也可以由另一多晶半導體材料形成或包含另一多晶半導體材料。作為變化例，該捕捉層2可由非晶矽或多孔矽組成，或包含非晶矽或多孔矽。
如圖3所繪示，捕捉層2亦包括至少一中間層2b，其被插入於捕捉層2中且由，舉例而言，一層碳或一層矽碳合金組成。中間層也可另外包含氧化矽或氮化矽之中間層2b。在此情況下，該捕捉層2由交替的多晶矽層（或另一材料層，或非晶或多孔材料層）及帶有不同性質的中間層（二氧化矽或氮化矽、碳等）形成。
在任何情況下，該捕捉層2皆具有高於1000 ohm.cm之高電阻率。為了達到此目的，該捕捉層2並未刻意經過摻雜，即其具有之摻雜電荷濃度低於每立方公分10 E14個原子。捕捉層可富含氮或碳，以提升其電阻率特性。
最後，如圖3所繪示，支撐件也可直接在捕捉層2上設有表面絕緣體層4，此與第一實施例完全相同。
根據本發明實施例製作支撐件1之過程十分簡單，且透過產業之標準設備即可做到。
基底底材3被提供與放置在常規的沉積系統中。基底底材3可包含一層原生氧化物，以形成如第一實施例所述之支撐件1。將基底底材3放置於沉積腔室中的承托件上後，可在其沉積之前進行準備，例如從其表面除去一層原生氧化物。此步驟並非必要，且該氧化物可保留。該層原生氧化物的厚度，從1至2奈米，事實上薄到不足以有絕緣效果（因隧道效應通過該層而傳導），且即使是隨後進行的熱處理步驟也不會使其因溶解而完全消失。
作為變化，該基底底材可包含一第一絕緣層2c，以形成如第二實施例所述之支撐件，並置於沉積設備的腔室中的承托件上。
在多晶矽的情況下，使含矽前驅氣體，例如SiH4 ，在約1000℃的溫度下流經腔室，以形成主要層2a。含矽前驅氣體亦可包含矽烷（silane）之混合氣體，例如矽烷與二矽烷（disilane），或氯矽烷（chlorosilanes）之混合氣體，例如三氯矽烷（trichlorosilane）與二氯矽烷（dichlorosilane）。
在該沉積過程期間的給定時刻，可將前驅氣體引入腔室一段給定時間，以形成含碳的中間層2b。前驅氣體可包含，舉例而言，甲烷（CH4）、乙烷（C2H6）、丙烷（C3H8）、乙炔（C2H2）、乙烯（C2H4）、丁烷（butane）或矽、碳及氫之一氣態化合物，例如甲基矽烷（methylsilane）等，或由該些物質組成。
該含矽前驅氣體之氣流可在這段時間內中斷，以形成富含碳或由碳組成之中間層2b。
作為替代方案，該含矽前驅氣體之氣流可在這段時間內保持流動，以形成矽碳合金之中間層2b。此合金中的碳與矽之比例可透過調節各前驅氣體的流量進行操控。
此程序可重複數次，以形成目標之捕捉層2，各氣體的流動時間決定了分隔連續層2a、2b之厚度。
當需要在主要層2a下方沉積一碳中間層2b並與基底底材3接觸時，根據第一實施例的教示，最好去除可能覆蓋該底材之原生氧化物層。因此，可在沒有含矽前驅氣體的情況下，在約1000℃的溫度下將基底底材直接曝露於含碳C3 H8 前驅氣體中，以形成碳中間層2b。若基底底材3本身具有晶體性質時，碳中間層的性質可為結晶或部分結晶。
為了形成富含碳的主要層區段2a，亦可由多晶矽形成該層之區段，並在富含碳，如CH3 H8 ，的氣氛中對該層進行回火。此回火步驟可在沉積設備中原地進行，方式為將富含碳的氣體引入腔室然後接著沉積主要層之區段2a。
無論所選擇的沉積步驟順序為何，根據本發明準備支撐件1的方法包括使含碳前驅氣體和含矽前驅氣體在沉積溫度下流入沉積腔室中及流經基底底材3上。該沉積溫度可在800℃至1100℃間之範圍內。
這將在基底底材之曝露表面3上形成至少一層。這也將使碳和矽物種沉積在承托件的曝露表面上，即承托件未被基底底材3覆蓋的部分。
在基底底材3上形成所需的捕捉層2後，將基底底材從腔室中移除。接著準備腔室，以在另一基底底材上沉積另一捕捉層。
所述準備可包括使一蝕刻氣體在高於所述沉積溫度之高溫下流入該腔室。然而，本申請案的發明人已觀察到，此步驟在去除承托件上之碳沉積及矽沉積方面尤其缺乏效率。發明人在進行詳細研究後已觀察到，在高溫下進行之蝕刻處理，將使矽和碳之沉積物沉澱（precipitation）成一碳矽化合物。該化合物因可以剝離方式從承托件上去除而以薄片形式出現，從而構成顆粒之來源，而且會在額外的沉積步驟中污染底材表面。
另外的研究進一步表明，這種沉澱可能是在高溫下進行通常的蝕刻步驟期間達到的高溫所引起。已觀察到的是，確切的沉澱溫度取決於沉積在承托件上的物種中的碳比例，碳比例越高沉澱溫度就越低。
為了避免沉澱，本申請案發明人的想法是，將底材從該沉積腔室移除後（換言之在進行任何可能造成沉澱之熱處理前），直接進行一第一蝕刻步驟，其方式為使一蝕刻氣體在不高於所述沉積溫度之第一蝕刻溫度下流入該腔室。已證實這樣的步驟能有效去除承托件上至少部分之碳沉積與矽沉積。
藉由降低蝕刻溫度使其低於或等於沉積溫度，可防止碳和矽的完全沉澱，而蝕刻氣體可除去未沉澱之沉積物，尤其當沉積物中的碳物種濃度低於50％時。
舉例而言，當沉積溫度在800℃至1100℃間之範圍內時，第一蝕刻溫度可在700℃至1050℃間之範圍內。
該第一蝕刻步驟實施時間通常在5秒至15分鐘的範圍內。蝕刻氣體可包括蝕刻劑，例如鹽酸或任何含有氯化物的物種，並結合惰性氣體或還原性氣體，例如氫氣。兩種氣體之比例可加以調整以使蝕刻效率最佳化。腔室內的氣體流量可在5至150 slm間之範圍。
若沉積在該承托件上之物種包含多於10％之碳物種，則較佳者為將蝕刻溫度降至低於900℃。在較低的溫度範圍內，例如低於950℃，進行第一蝕刻步驟，可能會降低去除的效率。與在1000℃的蝕刻溫度下使用的有效條件相較，此降低之效率可透過增加此蝕刻步驟的持續時間、增加蝕刻氣體的流量，或增加蝕刻氣體中的蝕刻劑比例來補償。
在第一蝕刻步驟後，可進行額外步驟以準備腔室。該額外步驟可包含在第二蝕刻溫度下進行一第二蝕刻步驟。該第二蝕刻溫度可高於沉積溫度。該第二蝕刻步驟可有利於移除矽與碳以外之物種，甚至在此步驟過程中可除去矽與碳物種的剩餘痕跡。
接下來的步驟亦可包含為承托件被覆保護層之步驟，該步驟可附加於或取代第二蝕刻步驟。該被覆步驟可在沒有底材的情況下進行，其方式為使一前驅氣體以用於在承托件上形成保護層所定義之溫度條件下流入腔室。該前驅氣體可為含矽前驅氣體，以在承托件上形成一多晶矽保護層。
在沉積之後，根據本發明的教示準備腔室；另一基底底材3可放置在腔室中以形成另一捕捉層2，以便提供另一支撐件1。不需要在準備每一支撐件1後進行第一蝕刻步驟。舉例而言，可在每沉積二次或十次捕捉層2後，進行一次第一蝕刻步驟。
根據本發明之支撐件1可在此沉積階段完成後獲得。支撐件1可視需要在捕捉層2上進行研磨步驟，以提供平滑表面有利於其與半導體結構之組裝。
支撐件可設有一絕緣體層4，例如以常規方式沉積之矽的氧化物或氮化物。該絕緣體層4可接著進行研磨。
如上所述，支撐件1的目標為在與捕捉層2相同的一側接受半導體結構。
該結構可在支撐件1上以多種方式形成，但較有利者為形成方式中包括將一薄層5移轉到支撐件上之步驟。
眾所皆知，這種移轉通常透過將一施體底材的表面結合至支撐件1而實現。支撐件1可設置或不設置絕緣體層4。同樣地，施體底材也可預先被覆一絕緣層6，其可與絕緣體層4具有相同或不同性質。其可以是，舉例而言，氧化矽或氮化矽。
組裝步驟後，施體底材被減少厚度以形成薄層5。此減厚步驟可以是機械薄化步驟或化學薄化步驟。該步驟也可以是在預先引入施體底材之脆弱區所進行之斷裂，例如依照Smart CutTM 技術原則進行之斷裂。
在所述減厚步驟後，可進行替有用層5進行處理加工之一系列步驟，例如一研磨步驟、在還原或中性氣氛下進行之一熱處理步驟，以及一犧牲氧化步驟。
當施體底材為簡單底材，即不包含任何集成元件時，一絕緣體上半導體（SOI）類型之半導體結構包含如圖2或4所繪示之支撐件，其中該薄層5為未經處理的半導體層（virgin layer）。該底材接著可用於製作集成元件。
當施體底材已先經過處理而在其表面形成集成元件時，包含這些元件之薄層5即可在此製程結束後獲得。
「半導體結構」一詞在本說明書中指任何集成元件，無論其是否由半導體原料所形成。舉例而言，半導體結構可以是一表面聲波元件或體聲波（bulk acoustic wave）元件，其通常製作在壓電材料（例如鉭酸鋰）所製成的層上面和當中。
「半導體結構」一詞在本說明書中亦指一層未經處理的元件材料，無論是否包含半導體材料，集成元件可製作在此材料層中。
雖然本發明的方法是與製作具改進射頻特性之半導體結構用支撐件一同提出，但該方法亦可用於任何需要在沉積腔室的承托件上形成矽沉積和碳沉積之情況。該方法也可用於沉積矽和碳以外的其他物質並使其沉澱為化合物，所述化合物在曝露於高溫時能夠抵抗蝕刻製程。
1‧‧‧支撐件2‧‧‧捕捉層2a‧‧‧主要層2b‧‧‧中間層2c‧‧‧第一絕緣層3‧‧‧基底底材4‧‧‧絕緣體層5‧‧‧有用層6‧‧‧絕緣層
下文之實施方式，將更清楚說明本發明其他特徵和優點，實施方式係參照所附圖式提供，其中： - 圖1概要繪示根據第一實施例之一半導體結構用支撐件； - 圖2繪示包含根據第一實施例之一支撐件之一絕緣體上半導體底材； - 圖3概要繪示根據另一實施例之一半導體結構用支撐件； - 圖4繪示包含根據又另一實施例之一支撐件之一絕緣體上半導體底材。
1‧‧‧支撐件
2‧‧‧捕捉層
2a‧‧‧主要層
2b‧‧‧中間層
3‧‧‧基底底材
4‧‧‧絕緣體層

Claims (11)

  1. 一種用於在一底材(3)上提供一捕捉層(2)之方法，該捕捉層(2)包括多晶矽之一主要層(2a)及由矽碳合金或碳組成之至少一中間層(2b)，該至少一中間層(2b)係被插入該主要層(2a)內或該主要層(2a)與該底材(3)之間，該方法包括以下步驟：- 將該底材(3)放置於一沉積系統之一腔室中一承托件上，該承托件具有未被該底材覆蓋之一曝露表面；- 使一含碳前驅氣體及一含矽前驅氣體在範圍800℃至1100℃間之沉積溫度下流入該腔室，以在該底材的曝露面上形成該捕捉層(2)，並同時在該承托件的所述曝露表面上形成碳沉積及矽沉積；以及- 將該底材(3)從該腔室移除後直接進行第一蝕刻步驟，其方式為使一蝕刻氣體在不高於所述沉積溫度之第一蝕刻溫度下流入該腔室，以去除該承托件上至少部分之碳沉積及矽沉積。
  2. 如申請專利範圍第1項之方法，其中該含碳前驅氣體包含丙烷、丁烷或矽、碳及氫之一氣態化合物，例如甲基矽烷(methylsilane)。
  3. 如申請專利範圍第1或2項之方法，其中該含矽前驅氣體包含矽烷(silane)、二矽烷(disilane)、三氯矽烷(trichlorosilane)或二氯矽烷(dichlorosilane)。
  4. 如申請專利範圍第1項之方法，其中該承托件為碳化矽製或石墨製。
  5. 如申請專利範圍第1項之方法，其中沉積在該承托件上之物種包含少於50%之碳物種，以及所述第一蝕刻溫度在700℃至1050℃範圍內。
  6. 如申請專利範圍第5項之方法，其中沉積在該承托件上之物種包含多於10%之碳物種，以及所述第一蝕刻溫度低於900℃。
  7. 如申請專利範圍第1項之方法，其更包括在第一蝕刻步驟後進行第二蝕刻步驟，其方式為使一蝕刻氣體在高於所述沉積溫度之第二蝕刻溫度下流入該腔室。
  8. 如申請專利範圍第7項之方法，其中所述第二蝕刻溫度在1100℃至1150℃範圍內。
  9. 如申請專利範圍第1項之方法，其中第一蝕刻步驟實施時間在5秒至15分鐘範圍內。
  10. 如申請專利範圍第1項之方法，其更包括在該腔室中沒有底材的情況下進行一被覆步驟，該步驟在於使一含矽前驅氣體流入該腔室，以在該承托件上形成一多晶矽保護層。
  11. 如申請專利範圍第1項之方法，所述蝕刻氣體包含一氯化物。
TW107122218A 2017-06-30 2018-06-28 用於準備半導體結構用支撐件之方法 TWI770209B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1756092 2017-06-30
FR1756092A FR3068506B1 (fr) 2017-06-30 2017-06-30 Procede pour preparer un support pour une structure semi-conductrice
??1756092 2017-06-30

Publications (2)

Publication Number Publication Date
TW201905963A TW201905963A (zh) 2019-02-01
TWI770209B true TWI770209B (zh) 2022-07-11

Family

ID=60923548

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122218A TWI770209B (zh) 2017-06-30 2018-06-28 用於準備半導體結構用支撐件之方法

Country Status (9)

Country Link
US (2) US11508578B2 (zh)
EP (1) EP3646367B1 (zh)
JP (1) JP7187742B2 (zh)
KR (1) KR102612754B1 (zh)
CN (1) CN110612597B (zh)
FR (1) FR3068506B1 (zh)
SG (1) SG11201909910SA (zh)
TW (1) TWI770209B (zh)
WO (1) WO2019002376A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3104318B1 (fr) 2019-12-05 2023-03-03 Soitec Silicon On Insulator Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite
FR3116151A1 (fr) * 2020-11-10 2022-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’une structure de piegeage d’un substrat utile

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016103924A1 (ja) * 2014-12-22 2016-06-30 昭和電工株式会社 炭化珪素堆積物のクリーニング方法
TW201716647A (zh) * 2015-07-23 2017-05-16 英國華威克大學 在單晶矽上生長三Ｃ結構碳化矽（３Ｃ－ＳｉＣ）磊晶

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770144B2 (en) * 2000-07-25 2004-08-03 International Business Machines Corporation Multideposition SACVD reactor
US6589868B2 (en) 2001-02-08 2003-07-08 Applied Materials, Inc. Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput
US6537733B2 (en) * 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
JP3885692B2 (ja) 2002-08-28 2007-02-21 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US6991959B2 (en) * 2002-10-10 2006-01-31 Asm Japan K.K. Method of manufacturing silicon carbide film
US7687383B2 (en) * 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
DE102010006725B4 (de) 2010-02-03 2016-03-03 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht
JP5750339B2 (ja) * 2011-08-31 2015-07-22 株式会社ニューフレアテクノロジー 気相成長方法及び気相成長装置
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
JP6342670B2 (ja) * 2014-02-17 2018-06-13 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
EP2942326A1 (en) * 2014-05-05 2015-11-11 Basf Se Substrate pre-treatment for consistent graphene growth by chemical deposition
EP3144958B1 (en) * 2015-09-17 2021-03-17 Soitec Structure for radiofrequency applications and process for manufacturing such a structure
JP6523119B2 (ja) * 2015-09-28 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
FR3048306B1 (fr) * 2016-02-26 2018-03-16 Soitec Support pour une structure semi-conductrice

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016103924A1 (ja) * 2014-12-22 2016-06-30 昭和電工株式会社 炭化珪素堆積物のクリーニング方法
TW201716647A (zh) * 2015-07-23 2017-05-16 英國華威克大學 在單晶矽上生長三Ｃ結構碳化矽（３Ｃ－ＳｉＣ）磊晶

Also Published As

Publication number Publication date
KR20200026829A (ko) 2020-03-11
KR102612754B1 (ko) 2023-12-12
CN110612597B (zh) 2023-07-14
US12009209B2 (en) 2024-06-11
TW201905963A (zh) 2019-02-01
CN110612597A (zh) 2019-12-24
JP7187742B2 (ja) 2022-12-13
FR3068506A1 (fr) 2019-01-04
US11508578B2 (en) 2022-11-22
SG11201909910SA (en) 2019-11-28
US20230033356A1 (en) 2023-02-02
JP2020526006A (ja) 2020-08-27
US20200152459A1 (en) 2020-05-14
EP3646367A1 (en) 2020-05-06
FR3068506B1 (fr) 2020-02-21
EP3646367B1 (en) 2022-09-28
WO2019002376A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
JP6796162B2 (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
TWI787172B (zh) 用於半導體結構的支撐件
US20060046488A1 (en) Germanium-on-insulator fabrication utilizing wafer bonding
JP5726796B2 (ja) 絶縁体上の半導体タイプの基板のためのベース基板を製造する方法
EP4070368B1 (en) Method for forming a high resistivity handle support for a composite substrate
US12009209B2 (en) Process for preparing a support for a semiconductor structure
JP2022037175A (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
TW201543538A (zh) 貼合式soi晶圓的製造方法及貼合式soi晶圓
JP2021532567A (ja) 集積された高周波デバイスのための基板及びそれを製造するための方法
KR20180015634A (ko) 접합 soi 웨이퍼의 제조방법
JP2023504594A (ja) Ｒｆ用途を目的とした複合構造のためのハンドル基板を形成するためのプロセス
JP7322371B2 (ja) 炭化珪素多結晶基板の製造方法
TWI751352B (zh) 集成射頻元件用底材及其製作方法