CN110612597A - 制备用于半导体结构的支撑件的方法 - Google Patents

制备用于半导体结构的支撑件的方法 Download PDF

Info

Publication number
CN110612597A
CN110612597A CN201880030608.5A CN201880030608A CN110612597A CN 110612597 A CN110612597 A CN 110612597A CN 201880030608 A CN201880030608 A CN 201880030608A CN 110612597 A CN110612597 A CN 110612597A
Authority
CN
China
Prior art keywords
support
layer
silicon
carbon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880030608.5A
Other languages
English (en)
Other versions
CN110612597B (zh
Inventor
金勇必
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sotec Corp
Original Assignee
Sotec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sotec Corp filed Critical Sotec Corp
Publication of CN110612597A publication Critical patent/CN110612597A/zh
Application granted granted Critical
Publication of CN110612597B publication Critical patent/CN110612597B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种用于制备支撑件(1)的方法，该方法包括：将衬底(3)放置在沉积系统的腔室中的承托件上，承托件具有不被衬底覆盖的暴露表面；使包含碳的前体在沉积温度下流入腔室，以便在衬底的暴露面上形成至少一层(2a、2b)，而同时在承托件的暴露表面上沉积碳和硅的物种。该方法紧接在从腔室中移除衬底(3)之后还包括第一蚀刻步骤，所述第一蚀刻步骤包括：使蚀刻气体在不高于沉积温度的第一蚀刻温度下流入腔室，以便去除在承托件上沉积的碳和硅的物种中的至少一些。

Description

制备用于半导体结构的支撑件的方法
技术领域
本发明涉及一种用于制备支撑件的方法。该支撑件可以用于形成具有改善的射频特性的半导体结构。
背景技术
集成器件通常形成在主要用作其制造的支撑件的衬底上。然而，集成程度和这些器件期望的性能特性的增长正导致器件的性能特性与在上面形成器件的衬底的特性之间越来越紧密的联接。对于处理频率范围在大约3kHz至300GHz之间的信号的RF装置特别是这种情况，该频率尤其应用于电信领域(电话学、Wi-Fi、蓝牙等)中。
以器件/衬底联接的示例的方式，来自在集成器件中传播的高频信号的电磁场穿透到衬底的深处并且与存在于衬底内的潜在电荷载流子相互作用。这由于联接损耗而导致一部分信号能量的不必要消耗以及经由“串扰”产生的部件之间的潜在影响。
根据第二联接示例，衬底的电荷载流子可能导致生成不期望的谐波，该谐波可能干扰在集成器件内传播的信号并使信号质量劣化。
这些现象在所采用的衬底包括在支撑件与在上面和内部形成集成器件的薄层之间的埋设绝缘体层时尤其显著。在绝缘体中俘获的电荷导致在该绝缘体层下面在支撑件内累积互补符号的电荷，这形成导电平面。在该导电平面中，移动电荷能够与由薄层的部件生成的电磁场强烈地相互作用。
为了预先制止或限制该现象，已知解决方案是在埋设绝缘体与支撑件之间、在绝缘体正下方插入电荷俘获层，例如，1微米至5微米的多晶硅层。形成多晶体的晶粒边界然后形成用于电荷载流子的阱，其中，电荷载流子可以来自俘获层本身或来自下面的支撑件。这样，防止在绝缘体下方形成导电平面。
器件/衬底联接然后取决于电磁场与支撑件的移动电荷之间的相互作用的强度。这些电荷的密度和/或移动性取决于支撑件的电阻率。
在衬底的电阻率相对高(并且因此电荷密度相对低)、高于1000欧姆.厘米时，1至5微米厚的俘获层可以适于限制器件/衬底联接。由此，保留信号的完整性，并且因此保留集成到薄层中的器件的射频性能。
另一方面，当衬底的电阻率更低、低于1000欧姆.厘米时或者当集成器件的预期性能高时，将期望能够形成比5微米甚至10或15微米厚的非常厚的俘获层，以便将电荷移动的区域更深入地转移到衬底中。由此，可以防止与非常深入传播的电磁场的相互作用，并且进一步提高集成到薄层中的器件的性能。
然而，已经观察到，大于5微米的俘获层的厚度不会引起预期的性能提高。
文献US 20150115480公开了一种衬底，该衬底包括用于半导体结构的支撑件，该支撑件装配有俘获层，该俘获层由硅、硅锗、碳化硅和/或锗的多晶或无定形层的堆形成。这些层被钝化，换言之，它们的界面由超薄绝缘体层(诸如，硅的氧化物或硅的氮化物)组成。这种钝化根据该文献通过在这些层的制造期间将这些层的自由表面暴露到富氧或富氮的环境来获得。
根据该文献，要求俘获层的多层结构在衬底暴露到非常高的温度时(例如，在其制造或集成器件在该衬底上的制造期间)防止多晶俘获层的再结晶现象。在俘获层再结晶(即使部分再结晶)时，影响衬底以及将在上面形成的集成器件的RF性能特性，这当然是不期望的。
然而，该文献所提供的支撑件并不完全令人满意。
首先，该文献设想形成的超薄绝缘体钝化层通常在温度上不稳定，尤其是在该绝缘体为二氧化硅的时候。将支撑件暴露到高温可能导致多晶层中的氧化物分解以及钝化层消失。俘获层然后可能在支撑件在高温下的处理继续时再结晶。
如果这些绝缘钝化层形成有足够的厚度来确保它们在温度上的稳定性，那么它们形成对存在的电荷扩散到支撑件中和堆层中的阻碍。在堆层的阱全部充满电荷载流子时，所述电荷载流子保持限定在层内并且在该层内累积，并且无法朝向在堆的其他层中可用的其他阱驱逐(drive)。因此，使衬底的RF性能特性劣化。
此外，在相对厚绝缘钝化层中俘获的电荷导致在它们的表面下方形成导电平面，这再现了在SOI结构的埋设氧化物层下方观察到的先前已经描述的现象。俘获层的多晶结构仅可以部分补偿该数量的额外电荷。再次，衬底的RF性能特性因此劣化。
此外，必须完美地控制前面提及的文献所公开的制造支撑件的方法，以便避免生成颗粒。在支撑件表面上存在这种颗粒可能阻止支撑件表面有效接合到供体衬底上，这是为了形成包括埋设绝缘体的半导体结构所需要的。颗粒还可能阻止在这种半导体结构上形成功能半导体器件。
已知沉积系统(诸如，化学气相沉积(CVD)工具)中的层形成是潜在的颗粒源，并且特别注意定期清洁设备的腔室，以便避免或限制这种颗粒的生成。在某些情况下，使得蚀刻气体在高温下流入腔室，以便移除可能已经形成在腔室壁和承托件表面上的沉积物。在例如文献US 9410265、US 6589868或US 7479187中描述了这种方法。术语“承托件(susceptor)”参考在沉积腔室中提供用于接纳在上面将发生沉积的衬底的材料的任何给定部分。
然而，本发明的发明人已经观察到，当通过沉积包含硅和碳物种的层制备支撑件时，避免产生颗粒的已知方法是无效的。
本发明的目的
本发明的目的在于克服前面提及的缺点中的所有或一部分。
发明内容
本发明的主题是提供一种用于制备支撑件的方法，该方法包括以下步骤：
将衬底放置在沉积系统的腔室中的承托件上，承托件具有不被衬底覆盖的暴露表面；
使得包含碳的前体和包含硅的前体在沉积温度下流入腔室，以便在衬底的暴露面上形成至少一层(2a、2b)，而同时在承托件的暴露表面上形成碳和硅的沉积物；
以及紧接在从腔室中移除衬底之后，通过使得蚀刻气体在不高于沉积温度的第一蚀刻温度下流入腔室来应用第一蚀刻步骤，以便去除在承托件上沉积的碳和硅的物种中的至少一些。
根据本发明的其他有利和非限制特征，单独地或根据任何技术上可行的组合来进行：
·包含碳的前体包括丙烷、丁烷、或硅的、碳的以及氢的气体化合物(诸如，甲基硅烷(methylsilane))；
·包含硅的前体包括硅烷(silane)、乙硅烷(disilane)、三氯硅烷(trichlorosilane)或二氯硅烷(dichlorosilane)；
·承托件由碳化硅或石墨制成；
·沉积温度在800℃至1100℃的范围内；
·在承托件上沉积的物种包括少于50％的碳物种，并且第一蚀刻温度在700℃至1050℃的范围内；
·在承托件上沉积的物种包括多于10％的碳物种，并且第一蚀刻温度低于900℃；
·该方法还包括：在第一蚀刻步骤之后，通过使蚀刻气体在比沉积温度高的第二温度下流入腔室中来应用第二蚀刻步骤；
·第二蚀刻温度在1100℃至1150℃的范围内；
·应用第一蚀刻步骤5秒至15分钟；
·在腔室中没有衬底时，该方法还包括涂布步骤，涂布步骤包括使包含硅的前体流入腔室中，以便在承托件上形成多晶硅的保护层；
·蚀刻气体包括氯离子。
附图说明
本发明的其他特征和优点将从遵循附图的本发明的详细描述变得显而易见，附图中：
图1示意性地示出了根据第一实施方式的用于半导体结构的支撑件；
图2示出了包括根据第一实施方式的支撑件的绝缘体上半导体类型的衬底；
图3示意性地示出了根据另一个实施方式的用于半导体结构的支撑件；以及
图4示出了包括根据另一个实施方式的支撑件的绝缘体上半导体类型的衬底。
具体实施方式
图1示意性地示出了可以在本公开的特定实施方式中形成的用于半导体结构的支撑件。支撑件1可以采取标准尺寸(例如，直径为200mm或300mm甚至450mm)的圆形晶圆的形式。然而，本发明并不限于这些尺寸或该形状。
由此，在半导体结构是成品集成器件或半成品集成器件的情况下，支撑件1将可以采取具有矩形或正方形纵截面的材料块的形式，该纵截面的尺寸(从几毫米到几厘米)与集成器件的尺寸对应。
支撑件1包括基础衬底3，该基础衬底的厚度通常为几百微米。优选地且尤其是在支撑件1旨在接纳预期RF性能特性高的半导体结构时，基础衬底具有高于1000欧姆.厘米并且甚至更优选地高于3000欧姆.厘米的高电阻率。这样，限制能够在基础衬底内行进的电荷、空穴或电子的密度。然而，本发明不限于展示这种电阻率的基础衬底，并且它还在基础衬底展示在几百欧姆.厘米或更少(例如，少于1000欧姆.厘米或少于500欧姆.厘米，或甚少于10欧姆.厘米)的量级的更普通电阻率时提供RF性能的优点。
出于可用性和成本的原因，基础衬底优选地由硅制成。它例如可以为具有低间隙氧含量(interstitial oxygen content)的衬底CZ，众所周知，该衬底具有可以高于1000欧姆.厘米的电阻率。基础衬底另选地可以由另一种材料形成：所述另一种材料例如可以是蓝宝石、碳化硅等。
支撑件1还包括俘获层2，该俘获层与基础衬底3直接接触。如在本申请的介绍中详细讨论的，俘获层具有俘获可能存在于支撑件1中的电荷载流子并限制它们的移动性的作用。在支撑件1装配有发射穿透到支撑件中并且因此可能与这些电荷相互作用的电磁场的半导体结构时，尤其是这种情况。
俘获层2包括主多晶层2a。
出于已经提及的可用性和成本的相同原因，主层2a优选地由多晶硅制成。然而，它可以由另一种半导体和多晶材料形成，或者包括由另一种半导体和多晶材料制成的一部分(例如，图1中的层2的部分2a)。该材料例如可以是锗、硅锗等。
在任何情况下，主层2a具有大于3000欧姆.厘米的高电阻率。为此，主层2a不特意掺杂，换言之，它具有小于10E14个原子每立方厘米的掺杂浓度。为了增强主层的电阻率，主层可以富氮或富碳。
俘获层2还包括插在主层2a内或主层2a与基础衬底3之间的至少一个多晶中间层，所述至少一个多晶中间层由硅和碳的合金或碳组成，展示具有高于1000欧姆.厘米的电阻率。这些是在温度上非常稳定的材料，换言之，即使在被暴露到超过常用于制造半导体结构的温度的非常高的温度(500°至1300°)时，这些材料也保留它们的微观结构和宏观结构。如将在下文中更详细描述的，形成中间层的硅和碳的合金或碳可以通过沉积硅和碳或由表面碳化来形成。其性质通常为多晶的，但当它通过碳化晶体衬底3来形成时，它可以具有晶体或部分晶体性质。
由此，俘获层2由主层2a和至少一个中间层2b组成。在该特定实施方式中，思想不是并入可能修改所提供的俘获层的有利特性的其他层，尤其是电绝缘层。
通过在主多晶层2a内插入至少一个这种中间层2b，形成堆，该堆在温度上稳定，这阻止主多晶层2a在支撑件1可能经受的热处理步骤期间再结晶。
绝缘材料的使用可能产生不同的缺点。另外，与在主层2a中发生的情况类似，绝缘材料的电阻率和多晶特性有助于在层2内俘获电荷。
当支撑件1包括多个中间层2b时，所述中间层2b可以具有相同性质或不同性质，该性质仍然选自前面提及的材料的列表。
因此，在基础衬底上由主层2a和至少一个中间层2b组成的俘获层2形成用于半导体结构的支撑件，该支撑件在温度上稳定(换言之，不容易再结晶)且对于俘获电荷载流子高效。实际上，所述支撑件具有可得到电荷的非常高密度的阱。
此外，通过这样将至少一层2b插入主层2a内，已经出人意料地观察到可以形成厚度大于2微米的俘获层2，这允许提高支撑件的RF性能特性。
补充研究已经表明，形成主多晶层2a的晶粒优选地具有在100nm(在100nm以下，不再确保它们的热稳定性，在这种情况下，存在它们将在温度下再结晶的风险)至1000nm(超过1000nm，影响支撑件的RF性能)的范围内的尺寸。
结果是由硅和碳的合金组成的中间层2b展示出与主层的多晶硅显著不同的晶格参数(中间层的晶格参数小于主层的晶格参数)。这样，产生非常高密度的晶体缺陷，并且多晶硅层与中间层之间的外延关系随着它们生长而丢失。在中间层下面的主层的特定多晶结构丢失，并且不在该中间层上方的主层的部分内再现。
这些观察允许根据本发明创建俘获层2的有利特性。
由此，俘获层可以有利地包括1至10个中间层。这样且在不形成过度复杂且昂贵的堆的情况下，即使对于显著厚的俘获层2，也可以将俘获层2a的晶粒尺寸控制为大于5微米甚至大于10微米。
优选地，由硅和碳的合金形成或由碳形成的各中间层2b具有比形成主层2a的材料的晶格参数小的晶格参数。
有利地，主层2a被包括在两个连续插入层2b之间的部分的厚度的范围可以在0.2至2.5微米之间。由此，防止晶粒在该部分的上部中变得太大。
俘获层2可以具有大于2微米或甚大于10微米的厚度。不管其厚度是大于还是小于这些限制，主层2a都可以由尺寸在100至1000纳米的范围内的晶粒组成。然后获得支撑件1，该支撑件1展示出相对于可以用根据现有技术的支撑件获得的性能特性大幅提高的RF性能特性。
形成中间层的硅和碳的合金或碳可以展示出与形成主层2a的材料非常不同的热膨胀系数。在这种情况下，优选的是例如将它们的厚度限于小于10或5nm。这样，当支撑件1经受高温时，避免在该支撑件中产生应力。
硅和碳的合金可以与碳化硅或掺杂碳的硅对应。优选地，掺杂碳的硅具有多于5％的碳。
最后并且如图1所示，支撑件可以具有直接在俘获层2上的绝缘体层4。可选的该绝缘体层4可以促进支撑件1与半导体结构的组装。
图3示意性地示出了可以根据本描述的另一个实施方式形成的支撑件1。
该支撑件包括基础衬底3，该基础衬底与已经关于第一实施方式的基础衬底描述的内容类似。为了简洁起见，这里不重复其特性。
支撑件1还包括二氧化硅的第一绝缘层2c，该第一绝缘层2c在基础衬底3上并与基础衬底3直接接触。第一绝缘层2c具有大于20nm(例如，在20nm至20微米的范围内)的厚度。第一绝缘层2c可以通过使基础衬底3氧化或通过在该基础衬底3上进行沉积来获得。出于成本原因，第一绝缘层的厚度可以在100nm至200nm的范围内，例如，145nm。超过20nm，第一绝缘层2c是稳定的，即使在该第一绝缘层2c暴露到密集的热处理步骤时。因此，该第一绝缘层2c可以暴露到等于或高于1200℃的温度许多小时而不会因例如分解而损坏或劣化。
支撑件1还包括俘获层2，该俘获层2在第一绝缘层上并与第一绝缘层直接接触。俘获层2具有高于1000欧姆.厘米(优选地高于10千欧姆.厘米)的电阻率。
俘获层2通常可以由非单晶半导体层构成，该非单晶半导体层具有诸如位错、晶界、无定形区、间隙、夹杂物、孔隙等的结构缺陷。这些结构缺陷例如经由未完成或在进行中的化学键形成用于电荷的阱，这些电荷可以在材料内流动。由此，在俘获层中防止导电，该俘获层因此具有高电阻率。因为俘获层2不与支撑件直接接触，而是与第一无定形绝缘层2c直接接触，所以即使在支撑件经受非常显著的热处理时，也可以保留该层的俘获特性。结构缺陷不经受再结晶。
出于已经提及的可用性和成本的相同原因，俘获层2优选地由多晶硅制成。然而，俘获层2可以由另一种多晶和半导体材料组成或者可以包括另一种多晶和半导体材料。作为变型例，俘获层2可以由无定形或多孔硅组成或者可以包括该无定形或多孔硅。
如图3所示，俘获层2还包括插入俘获层2内的至少一个中间层2b(例如，碳层或由硅-碳的合金组成的层)。此外，中间层还可以包括例如氧化硅或氮化硅的中间层2b。在这种情况下，随后通过交替多晶硅的层(或另一种材料或无定形或多孔材料)以及各种性质的中间层(二氧化硅或氮化硅、碳等)来形成俘获层2。
在任何情况下，俘获层2具有高于1000欧姆.厘米的高电阻率。为此，俘获层不特意掺杂，换言之，俘获层具有小于10E14个原子每立方厘米的承载电荷的掺杂剂浓度。为了增强俘获层的电阻率特性，俘获层可以富氮或富碳。
最后并且如图3所示，支撑件还可以与第一实施方式中确切相同地直接在俘获层2上装配有表面绝缘体层4。
根据所提供的各种实施方式的支撑件1的制造是特别简单的且可用行业的标准沉积工具来实现。
基础衬底3被提供并被放置在通常的沉积系统中。基础衬底3可以包括原生氧化物层，以便形成如在第一实施方式中描述的支撑件1。在已经将基础衬底3放置在沉积腔室中的承托件上之后，可以在其沉积之前进行制备，例如以便从其表面去除原生氧化物层。该步骤不是必须的，并且可以保留该氧化物。该原生氧化物层实际上足够薄(从1到2nm)，以即使将到来的热处理步骤将不使得该氧化物由于分解而完全消失，也不具有绝缘效应(因隧道效应通过该层而传导)。
作为变型例，基础衬底可以包括第一绝缘层2c，以便形成如在第二实施方式中描述的支撑件，并且基础衬底可以被放置在沉积设备的腔室中的承托件上。
在多晶硅的情况下，使包含硅的前体(例如，SiH4)，在1000℃的量级的温度下流过腔室，以便形成主层2a。包含硅的前体还可以包括硅烷(诸如，硅烷和乙硅烷)或氯硅烷(诸如，三氯硅烷和二氯硅烷)的气体混合物。
在该沉积过程期间的给定时刻b，将前驱气体引入到腔室中达给定持续时间，以形成包括碳的中间层2。前驱气体可以包括例如甲醇(CH4)、乙烷(C2H6)、丙烷(C3H8)、乙炔(C2H2)、乙烯(C2H4)、丁烷、或硅的、碳的以及氢的气体化合物(诸如，甲基硅烷等)或由这些物质组成。
在该时间间隔期间，可以中断包含硅的前体的流动，以便形成富碳或由碳构成组成的中间层2b。
另选地，在该时间间隔期间，可以保持包含硅的前体的流动，以便形成由硅和碳的合金构成的中间层2b。该合金中碳和硅的比例可以通过调节相应前体的流动来控制。
可以重复该顺序，以便形成目标的俘获层2，各种气体的流动的持续时间确定分隔连续层2a、2b的厚度。
当期望根据第一实施方式的示教将碳的中间层2b沉积在主层2a下面并与基础衬底3接触时，可以优选去除可以覆盖该衬底的原生氧化物层。因此，可以在近似1000℃的温度下在没有包含硅的前驱气体的情况下将基础衬底直接暴露到包含碳的前驱气体C3H8中，以便形成碳的中间层2b。如果基础衬底3本身具有晶体性质，则其性质可以为晶体或部分晶体的。
为了形成富碳的主层的部分2a，还可以由多晶硅形成该层部分，并且在富碳气氛(诸如，CH3H8)中对该层进行退火。该退火步骤可以通过将富碳的气氛引入到腔室中来在沉积设备中原位进行，该操作之后是沉积主层的部分2a。
不管所选沉积步骤的顺序如何，根据本描述制备支撑件1的方法包括使包含碳的前体和包含硅的前体在沉积腔室中且在基础衬底3上在沉积温度下流动。该温度可以在800℃至1100℃的范围内。
这导致在暴露的基础衬底表面3上形成至少一层。这还导致在承托件的暴露表面(换言之，承托件未被基础衬底3覆盖的部分)上沉积碳和硅物种。
在俘获层2在基础衬底3上的期望形成之后，从腔室中移除基础衬底。随后准备腔室，以便在另一个基础衬底上沉积另一个俘获层。
该准备可以包括使蚀刻气体在高于沉积温度的高温下流入腔室。然而，本发明的发明人已经观察到，该步骤对于去除承托件上的碳和硅的沉积物特别低效。在已经引导详细研究之后，他们已经观察到，高温下的蚀刻处理使得硅和碳的沉积物沉淀(precipitation)为碳和硅的化合物。该化合物可以通过从承托件剥落来移除而以碎片(flake)的形式出现，从而构成颗粒源，能够在另外的沉积步骤期间污染衬底表面。
此外，另外的研究已经表明，该沉淀可能由在高温下的通常蚀刻步骤期间达到的高温所引起。已经观察到，沉淀的确切温度取决于在承托件上沉积的物种中的碳的比例，碳比例越高，沉淀的温度就越低。
为了避免沉淀，本发明的发明人的思想是紧接在从沉积腔室中移除衬底之后(换言之，在可以引起沉淀的任何热处理之前)，应用第一蚀刻步骤，该第一蚀刻步骤包括使蚀刻气体在不高于沉积温度的第一蚀刻温度下流入腔室。已经证明这种步骤对于去除承托件上的碳和硅的沉积物中的至少一些是有效的。
通过降低蚀刻温度，使得蚀刻温度低于或等于沉积温度，防止碳和硅的完全沉淀，并且蚀刻气体可以去除非沉淀的沉积物，尤其是在沉积物中的碳物种的浓度小于50％时。
例如，当沉积温度在800℃至1100℃的范围被时，第一蚀刻温度可以在700℃至1050℃的范围内。
第一蚀刻步骤的典型持续时间在5秒至15分钟的范围内。蚀刻气体可以包括蚀刻剂(诸如，HC1或包含氯离子的任何物种)结合惰性气体或还原性气体(诸如，氢气)。为了优化蚀刻效率，可以调节两种气体的比。腔室中的气体流动可以以5至150slm的范围内的流量应用。
在到承托件上的沉积物包括多于10％的碳物种的情况下，优选将蚀刻温度降低为小于900℃。在更低温度范围(例如，小于950℃)内应用第一蚀刻步骤可能降低移除效率。与在1000℃的蚀刻温度下使用的高效条件相比较，这可以通过增加该蚀刻步骤的持续时间或通过增加蚀刻气体的流动或通过增大蚀刻气体中的蚀刻剂的比例来补偿。
在第一蚀刻步骤之后，可以通过应用另外的步骤来准备腔室。另外的步骤可以包括第二蚀刻温度下的第二蚀刻步骤。该第二蚀刻温度可以高于沉积温度。第二蚀刻步骤对于移除除了硅和碳之外的物种可以是有用的，即使当在该步骤期间可以移除剩余的微量的这种物种的时候。
除了第二蚀刻步骤之外或作为该步骤的代替，以下步骤还可以包括用保护层涂布承托件的步骤。涂布步骤在没有衬底时可以通过使前驱气体在为在承托件上形成保护层而定义的温度条件下流入腔室来进行。前体可以是包含硅的前体，以便形成多晶硅的保护层。
在沉积之后，根据本公开中的示教准备腔室；可以将另一个基础衬底3放置在腔室中以形成另一个俘获层2，以便提供另一个支撑件1。不必在制备各支撑件1之后应用第一蚀刻步骤。该步骤例如可以对于俘获层2的每2或10次沉积应用一次。
根据本公开的支撑件1在该沉积阶段结束时获得。它可以在俘获层2上经受可选的抛光，以便提供促进其与半导体结构的组装的光滑表面。
支撑件可以具有以通常方式沉积的绝缘层4(例如，硅的氧化物或硅的氮化物)。然后可以对该绝缘体4进行抛光。
如已经提及的，支撑件1的目的是在与俘获层2相同的侧上接纳半导体结构。
该结构可以以许多方式形成在支撑件1上，但有利地，该形成包括将薄层5转移到支撑件上的步骤。
众所周知，该转移通常通过将供体衬底的面组装到支撑件1来进行。支撑件可以具有或不具有绝缘体层4。同样地，供体衬底可以已经具有绝缘层6的事先涂层，该绝缘层6具有与绝缘体层4相同或不同的性质。这例如可以为氧化硅或氮化硅。
在该组装步骤之后，减小供体衬底的厚度，以便形成薄层5。该减小步骤可以通过机械或化学减薄进行。该减小步骤还可以是引入到供体衬底中的易碎区域内的例如先前根据Smart CutTM技术的原理进行的破裂。
可以将用于精加工有用层5的步骤(诸如，抛光步骤、还原或惰性气氛下的热处理、牺牲氧化)附加到厚度减小步骤。
当供体衬底简单地是衬底时，换言之，当它不包括任何集成器件时，薄层5是原始状态的半导体层的绝缘体上半导体类型的半导体结构包括如图2或图4所示的支撑件。然后可以将该衬底用于形成集成器件。
当先前为了在供体衬底的表面上形成集成器件而已经处理了该供体衬底时，该过程得到包括这些器件的薄层5。
术语“半导体结构”指定任何给定集成器件，而不管后者是否由半导体材料形成。例如，半导体结构可以为通常在由诸如钽酸锂的压电材料制成的层上和中形成的表面声波型器件或体声波型器件。
术语“半导体结构”还指代由半导体材料或不由半导体材料构成并且可以形成集成器件的原始状态器件材料层。
虽然已经关于形成具有提高的RF特性的、用于半导体结构的支撑件提出了该方法，但该方法在硅和碳的沉积物被形成在沉积腔室的承托件上的任何情形下可以是可用的。该方法对于沉积除了硅和碳之外的性质的沉积物也可以是可用的，这些沉积物可以被沉淀成在暴露到高温时耐蚀刻过程的化合物。

Claims (11)

1.一种用于制备支撑件(1)的方法，该方法包括以下步骤：
将衬底(3)放置在沉积系统的腔室中的承托件上，所述承托件具有不被所述衬底覆盖的暴露表面；
使包含碳的前体和包含硅的前体在范围为800℃至1100℃之间的沉积温度下流入所述腔室，以便在所述衬底的暴露面上形成至少一层(2a、2b)，而同时在所述承托件的所述暴露表面上形成碳和硅的沉积物；以及
紧接在从所述腔室中移除所述衬底(3)之后，通过使蚀刻气体在不高于所述沉积温度的第一蚀刻温度下流入所述腔室来应用第一蚀刻步骤，以便去除在所述承托件上的所述碳和硅的沉积物中的至少一些。
2.根据权利要求1所述的方法，其中，包含碳的所述前体包括丙烷、丁烷、或硅的、碳的以及氢的气体化合物，诸如甲基硅烷。
3.根据权利要求1至2中任一项所述的方法，其中，包含硅的所述前体包括硅烷、乙硅烷、三氯硅烷或二氯硅烷。
4.根据权利要求1至3中任一项所述的方法，其中，所述承托件由碳化硅或石墨制成。
5.根据权利要求1至4中任一项所述的方法，其中，在所述承托件上沉积的物种包括少于50％的碳物种，并且所述第一蚀刻温度在700℃至1050℃的范围内。
6.根据权利要求1至5中任一项所述的方法，其中，在所述承托件上沉积的物种包括多于10％的碳物种，并且所述第一蚀刻温度小于900℃。
7.根据权利要求1至6中任一项所述的方法，所述方法还包括：在所述第一蚀刻步骤之后，通过使蚀刻气体在高于所述沉积温度的第二温度下流入所述腔室中来应用第二蚀刻步骤。
8.根据权利要求7所述的方法，其中，所述第二蚀刻温度在1100℃至1150℃的范围内。
9.根据权利要求1至8中任一项所述的方法，其中，应用所述第一蚀刻步骤5秒至15分钟。
10.根据权利要求1至9中任一项所述的方法，在所述腔室中没有衬底的情况下，所述方法还包括涂布步骤，所述涂布步骤包括使包含硅的前体流入所述腔室中，以便在所述承托件上形成多晶硅的保护层。
11.根据权利要求1至10中任一项所述的方法，所述蚀刻气体包括氯离子。
CN201880030608.5A 2017-06-30 2018-06-27 制备用于半导体结构的支撑件的方法 Active CN110612597B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1756092A FR3068506B1 (fr) 2017-06-30 2017-06-30 Procede pour preparer un support pour une structure semi-conductrice
FR1756092 2017-06-30
PCT/EP2018/067262 WO2019002376A1 (en) 2017-06-30 2018-06-27 METHOD FOR PREPARING A SUPPORT FOR A SEMICONDUCTOR STRUCTURE

Publications (2)

Publication Number Publication Date
CN110612597A true CN110612597A (zh) 2019-12-24
CN110612597B CN110612597B (zh) 2023-07-14

Family

ID=60923548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880030608.5A Active CN110612597B (zh) 2017-06-30 2018-06-27 制备用于半导体结构的支撑件的方法

Country Status (9)

Country Link
US (2) US11508578B2 (zh)
EP (1) EP3646367B1 (zh)
JP (1) JP7187742B2 (zh)
KR (1) KR102612754B1 (zh)
CN (1) CN110612597B (zh)
FR (1) FR3068506B1 (zh)
SG (1) SG11201909910SA (zh)
TW (1) TWI770209B (zh)
WO (1) WO2019002376A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3104318B1 (fr) 2019-12-05 2023-03-03 Soitec Silicon On Insulator Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite
FR3116151A1 (fr) * 2020-11-10 2022-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’une structure de piegeage d’un substrat utile

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020173164A1 (en) * 2000-07-25 2002-11-21 International Business Machines Corporation Multideposition SACVD reactor
US20170087606A1 (en) * 2015-09-28 2017-03-30 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6589868B2 (en) 2001-02-08 2003-07-08 Applied Materials, Inc. Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput
US6537733B2 (en) * 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
JP3885692B2 (ja) 2002-08-28 2007-02-21 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US6991959B2 (en) * 2002-10-10 2006-01-31 Asm Japan K.K. Method of manufacturing silicon carbide film
US7816236B2 (en) * 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
DE102010006725B4 (de) 2010-02-03 2016-03-03 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht
JP5750339B2 (ja) * 2011-08-31 2015-07-22 株式会社ニューフレアテクノロジー 気相成長方法及び気相成長装置
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
JP6342670B2 (ja) * 2014-02-17 2018-06-13 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
EP2942326A1 (en) * 2014-05-05 2015-11-11 Basf Se Substrate pre-treatment for consistent graphene growth by chemical deposition
JP6639022B2 (ja) * 2014-12-22 2020-02-05 昭和電工株式会社 炭化珪素堆積物のクリーニング方法
JP2018522412A (ja) 2015-07-23 2018-08-09 ザ ユニヴァーシティ オブ ウォーリック 単結晶シリコン上でのエピタキシャル３Ｃ−ＳｉＣの成長
EP3144958B1 (en) * 2015-09-17 2021-03-17 Soitec Structure for radiofrequency applications and process for manufacturing such a structure
FR3048306B1 (fr) * 2016-02-26 2018-03-16 Soitec Support pour une structure semi-conductrice

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020173164A1 (en) * 2000-07-25 2002-11-21 International Business Machines Corporation Multideposition SACVD reactor
US20170087606A1 (en) * 2015-09-28 2017-03-30 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2017069230A (ja) * 2015-09-28 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
KR102612754B1 (ko) 2023-12-12
US11508578B2 (en) 2022-11-22
TWI770209B (zh) 2022-07-11
FR3068506B1 (fr) 2020-02-21
JP7187742B2 (ja) 2022-12-13
US20230033356A1 (en) 2023-02-02
KR20200026829A (ko) 2020-03-11
SG11201909910SA (en) 2019-11-28
TW201905963A (zh) 2019-02-01
FR3068506A1 (fr) 2019-01-04
US20200152459A1 (en) 2020-05-14
WO2019002376A1 (en) 2019-01-03
EP3646367B1 (en) 2022-09-28
CN110612597B (zh) 2023-07-14
JP2020526006A (ja) 2020-08-27
EP3646367A1 (en) 2020-05-06
US12009209B2 (en) 2024-06-11

Similar Documents

Publication Publication Date Title
JP6796162B2 (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
CN109155276B (zh) 用于半导体结构的支撑件
EP4070368B1 (en) Method for forming a high resistivity handle support for a composite substrate
US12009209B2 (en) Process for preparing a support for a semiconductor structure
TWI794525B (zh) 絕緣層上半導體之結構
JP2022037175A (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
TW201543538A (zh) 貼合式soi晶圓的製造方法及貼合式soi晶圓
KR102652250B1 (ko) 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법
KR20180015634A (ko) 접합 soi 웨이퍼의 제조방법
KR20220113445A (ko) Rf 응용을 대상으로 하는 복합 구조체용 핸들 기판을 형성하는 프로세스
JP7322371B2 (ja) 炭化珪素多結晶基板の製造方法
TWI847877B (zh) 絕緣層上半導體之結構之製備方法
US20200105575A1 (en) Method of forming an rf silicon on insulator device
KR20240088776A (ko) 헤테로에피택셜막의 제작방법
CN118056038A (zh) 多晶碳化硅基板的制造方法
TW202006896A (zh) 集成射頻元件用底材及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant