JP2020080385A - 貼り合わせｓｏｉウェーハの製造方法 - Google Patents

貼り合わせｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
JP2020080385A
JP2020080385A JP2018213278A JP2018213278A JP2020080385A JP 2020080385 A JP2020080385 A JP 2020080385A JP 2018213278 A JP2018213278 A JP 2018213278A JP 2018213278 A JP2018213278 A JP 2018213278A JP 2020080385 A JP2020080385 A JP 2020080385A
Authority
JP
Japan
Prior art keywords
wafer
heat treatment
base wafer
base
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018213278A
Other languages
English (en)
Other versions
JP7345245B2 (ja
Inventor
徹 石塚
Toru Ishizuka
徹 石塚
節哉 濱
Setsuya HAMA
節哉 濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2018213278A priority Critical patent/JP7345245B2/ja
Priority to US16/599,545 priority patent/US11244852B2/en
Priority to CN201911075806.6A priority patent/CN111180317A/zh
Publication of JP2020080385A publication Critical patent/JP2020080385A/ja
Application granted granted Critical
Publication of JP7345245B2 publication Critical patent/JP7345245B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】スリップ転位の発生を抑制しつつ、ベースウェーハの酸素析出物の形成を抑制する、ベース酸化法による貼り合わせＳＯＩウェーハの製造方法を提供する。【解決手段】ベースウェーハとして、初期格子間酸素濃度が１５ｐｐｍａ（’７９ＡＳＴＭ）以上であるシリコン単結晶ウェーハを準備する工程と、前記ベースウェーハに酸化性雰囲気下で熱処理を施すことにより、前記ベースウェーハの表面にシリコン酸化膜を形成する際に、前記熱処理を行う熱処理炉への前記ベースウェーハの投入温度を８００℃以上とし、該投入温度以上の温度で前記ベースウェーハの前記熱処理を行うシリコン酸化膜を形成する工程と、前記シリコン酸化膜を介して前記ベースウェーハとボンドウェーハを貼り合わせる工程と、貼り合わせた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程とを有することを特徴とする貼り合わせＳＯＩウェーハの製造方法。【選択図】図１

Description

本発明は、貼り合わせＳＯＩウェーハの製造方法に関し、特に、ＳＯＩ層の支持基板であるベースウェーハにシリコン酸化膜を形成して貼り合わせを行う貼り合わせＳＯＩウェーハの製造方法に関する。
ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）は高性能ＣＰＵとしての用途の他、ＲＦ素子やＳｉ Ｐｈｏｔｏｎｉｃｓ（シリコンフォトニクス）の分野で用いられている。従来ディスクリート素子の組み合わせで構成されていた機能を、Ｓｉチップにインテグレーションする技術が開発されてきており、その機能は飛躍的に向上している。
貼り合わせＳＯＩの用途が広がるにつれ、要求されるＳＯＩ層厚／ＢＯＸ層（埋め込み酸化膜層）厚が、従来よりも、薄い場合、あるいは厚い場合、共に要求されるヴァリエーションが広くなってきている。
Ｓｉ Ｐｈｏｔｏｎｉｃｓは、ＳＯＩ層を光導波路として用い、ＢＯＸ層および周囲を取り囲むＳｉＯ２層が反射層の役割をするが、使用する波長に応じた高い反射率を確保するために、ＢＯＸ層に要求される厚さが厚くなっており、それに伴い、ＢＯＸ層を形成するために行うＢＯＸ酸化熱処理の時間も長くなっている。
イオン注入層による剥離を行う薄膜貼り合わせＳＯＩウェーハの製造方法では、ＳＯＩ層を形成するボンドウェーハ側に厚いＢＯＸ層を形成した場合には、剥離層を形成するイオンを深く注入する必要があり、その深さはイオン注入機の加速電圧の上限によって制約を受ける。そこで、ある程度以上ＢＯＸ層の厚いＳＯＩウェーハを作製するには、イオン注入を行うボンドウェーハ側ではない、ベースウェーハ側にＢＯＸ層を形成して貼り合わせを行ってＳＯＩウェーハを製造する方法が採用される。これをベース酸化ＳＯＩ法（以下、ベース酸化法ともいう）と称する。
ベース酸化法でＢＯＸ層の形成を行う場合には、剥離後の結合力の強化のための、更に表面粗さや膜厚を調整するためのＳＯＩ工程での熱処理の前に、ベースウェーハ側にＢＯＸ酸化熱処理工程が行われる為、この分の熱処理熱履歴がベースウェーハに追加されることになる。特に、ＢＯＸ層の厚いＳＯＩウェーハの製造においては、ＢＯＸ酸化熱処理が極めて長時間になる場合がある。
特開２０１７−６９２４０号公報 特開２００６−８０４６１号公報
ＳＯＩウェーハのベースウェーハにエッチングを施して縦穴や溝などの構造を形成する場合において、ベースウェーハの酸素析出物がエッチングを阻害して構造形成の邪魔になることがある。したがって、その目的においてはベースウェーハの酸素析出物の密度や大きさは、可能なかぎり小さくしておくことが望ましい。しかし、厚いＢＯＸ層を形成するためにベースウェーハに長いＢＯＸ酸化熱処理を行うと、ベースウェーハの酸素析出物の密度や大きさも成長して大きくなってしまう。このように、ベース酸化法を用いるＳＯＩウェーハにおいてベースウェーハの酸素析出を抑制し低減することは、大きな課題となっていた。
一方、長いＢＯＸ酸化熱処理を行った場合に形成される酸素析出物の密度や大きさを抑制するための一つの方法としては、低酸素濃度（例えば１５ｐｐｍａ（’７９ＡＳＴＭ）未満）のシリコン単結晶ウェーハをベースウェーハとして用いることが考えられる。例えば、特許文献１には、厚いＢＯＸのＳＯＩウェーハをベース酸化法で作製する技術が記載されており、Ｏｉ（初期格子間酸素濃度）≦１０ｐｐｍａ（’７９ＡＳＴＭ）のベースウェーハに、７００℃〜１０００℃の温度で５時間以上の酸化を行うことが記載されている。しかしながら、このような低酸素濃度のウェーハは、熱処理によってスリップ転位が発生してしまうという問題があった。また、特許文献１には、酸化時の投入温度やＢＭＤに関する記載はない。
さらに、特許文献２の（請求項８）には、結合熱処理に先立って行われる核キラー熱処理として、ＲＴＯを行うことが記載されている。しかしながら、特許文献２は、ボンドウェーハ側にＢＯＸ層を形成する貼り合わせＳＯＩウェーハの製造方法に関するものである。
本発明は、上記問題を解決するためになされたものであり、スリップ転位の発生を抑制しつつ、ベースウェーハの酸素析出物の形成を抑制する、ベース酸化法による貼り合わせＳＯＩウェーハの製造方法を提供することを目的とする。
上記課題を達成するために、本発明では、いずれもシリコン単結晶からなるボンドウェーハとベースウェーハとをシリコン酸化膜を介して貼り合わせて貼り合わせＳＯＩウェーハを製造する方法であって、
前記ベースウェーハとして、初期格子間酸素濃度が１５ｐｐｍａ（’７９ＡＳＴＭ）以上であるシリコン単結晶ウェーハを準備する工程と、
前記ベースウェーハに酸化性雰囲気下で熱処理を施すことにより、前記ベースウェーハの表面にシリコン酸化膜を形成する際に、前記熱処理を行う熱処理炉への前記ベースウェーハの投入温度を８００℃以上とし、該投入温度以上の温度で前記ベースウェーハの前記熱処理を行うシリコン酸化膜を形成する工程と、
前記シリコン酸化膜を介して前記ベースウェーハと前記ボンドウェーハを貼り合わせる工程と、
貼り合わせた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程とを有することを特徴とする貼り合わせＳＯＩウェーハの製造方法を提供する。
このように、投入温度を８００℃以上とすることで、酸素析出核を減少、もしくは成長を抑制することができる。また、初期格子間酸素濃度が適度に高いウェーハをベースウェーハとして用いることで、スリップ転位の発生が抑制される。
このとき、前記ベースウェーハの直径を２００ｍｍ以上とすることができる。
ベースウェーハの直径がこのように大きくとも、本発明によればスリップ転位の発生を抑制できる。
またこのとき、前記熱処理の前に、前記ベースウェーハに８００℃以上の温度でＲＴＡ熱処理を行うことが好ましい。
これにより、酸素析出核を減少、もしくは成長を抑制することができて、結果として酸素析出物の密度や大きさを小さくすることができる。
さらに、前記シリコン酸化膜を形成する工程において、
前記ベースウェーハ表面に形成する前記シリコン酸化膜の厚さを１μｍ以上とすることができる。
このように、本発明によれば、スリップ転位や酸素析出物の形成を抑制しつつ、ＢＯＸ層（シリコン酸化膜）を厚く形成することができる。
以上のように、本発明の貼り合わせＳＯＩウェーハの製造方法であれば、ベース酸化法によって、スリップ転位の発生を抑制しつつ、酸素析出核を減少、もしくは成長を抑制することができて、結果として酸素析出物の密度や大きさを小さくすることができる。また、所望の厚さのＢＯＸ層を有する貼り合わせＳＯＩウェーハを効率よく製造することができる。
本発明の貼り合わせＳＯＩウェーハの製造方法の工程の一例を示す説明図である。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、貼り合わせＳＯＩウェーハのＢＯＸ層に要求される厚さが厚くなっている。しかし、そのためにＢＯＸ酸化熱処理は長時間行われ、ベースウェーハにおける酸素析出物も成長してその密度や大きさが大きくなってしまう。このため、ベースウェーハの酸素析出物の形成を抑制する、貼り合わせＳＯＩウェーハの製造方法の開発が求められている。
剥離後の表面粗さや膜厚を調整するためのＳＯＩウェーハ製造工程における熱処理でも酸素析出物の密度や大きさは変化し、条件を選べば酸素析出物の密度を低減することも可能であるが、ベース酸化法のＳＯＩ、特にＢＯＸ層が厚く長時間のＢＯＸ酸化熱処理（酸化性雰囲気下での熱処理）を経たベースウェーハにおいては、剥離後のＳＯＩウェーハ製造工程の熱処理による酸素析出物への影響は相対的に小さくなり、初期のＢＯＸ酸化熱処理時に形成される酸素析出物が支配的であることがわかった。そして、初期のＢＯＸ酸化熱処理の時点で出来る限り酸素析出物の形成を抑制することが重要となることを本発明者らは見出した。
その手法として、初期のＢＯＸ酸化熱処理時に、可能な限り高い温度から熱処理を開始することで、低温での酸素析出核の形成を抑制して析出物の密度や大きさを抑制する。こうして、その後の熱処理を経たとしても酸素析出物の密度や大きさを抑制することができるようになる。より具体的には、ベースウェーハに対するＢＯＸ酸化熱処理に用いる熱処理炉への投入温度を８００℃以上の高い温度とし、さらに好ましくは、この熱処理炉での処理の前に、ベースウェーハに８００℃以上の高い温度でのＲＴＡ熱処理を行う。このことで、酸素析出核を減少、もしくは成長を抑制することができて、結果として酸素析出物の密度や大きさを小さくすることができることを見出し、本発明を完成させた。
ただし、ベースウェーハの初期格子間酸素濃度が１５ｐｐｍａ（’７９ＡＳＴＭ）未満の場合、投入温度を８００℃以上とすることによって、スリップ転位が発生しやすくなるという問題が生じる。このスリップ転位は、ウェーハの直径が大きいほど発生しやすく、２００ｍｍ以上の直径を有するウェーハ、特には、３００ｍｍ以上の直径を有するウェーハを熱処理する場合に発生しやすい。なお、このような大直径のウェーハを熱処理する場合、熱処理炉への投入温度を５００℃〜７００℃程度の低温にすることでスリップ転位の発生を回避することが一般的には行われている。
これに対して本発明は、投入温度を８００℃以上とすることでスリップ転位の発生が抑制しにくくなる分、ウェーハ中の酸素濃度が適度に高いウェーハを用いることによって、スリップ転位の発生を抑制するものである。
即ち、本発明は、いずれもシリコン単結晶からなるボンドウェーハとベースウェーハとをシリコン酸化膜を介して貼り合わせて貼り合わせＳＯＩウェーハを製造する方法であって、
前記ベースウェーハとして、初期格子間酸素濃度が１５ｐｐｍａ（’７９ＡＳＴＭ）以上であるシリコン単結晶ウェーハを準備する工程と、
前記ベースウェーハに酸化性雰囲気下で熱処理を施すことにより、前記ベースウェーハの表面にシリコン酸化膜を形成する際に、前記熱処理を行う熱処理炉への前記ベースウェーハの投入温度を８００℃以上とし、該投入温度以上の温度で前記ベースウェーハの前記熱処理を行うシリコン酸化膜を形成する工程と、
前記シリコン酸化膜を介して前記ベースウェーハと前記ボンドウェーハを貼り合わせる工程と、
貼り合わせた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程とを有することを特徴とする貼り合わせＳＯＩウェーハの製造方法である。
以下、上記のような本発明の貼り合わせＳＯＩウェーハの製造方法について図面を参照しながら説明するが、本発明はこれに限定されるものではない。
図１に示すように、まず、ベースウェーハ１として、初期格子間酸素濃度が１５ｐｐｍａ（’７９ＡＳＴＭ）以上であるシリコン単結晶ウェーハを準備する（図１、ＳＰ１）。
また、ボンドウェーハ３として、シリコン単結晶ウェーハを準備する。ボンドウェーハ３の酸素濃度は特に限定されない。
Ｓｉ Ｐｈｏｔｏｎｉｃｓのベースウェーハとしては、一般に標準的に使用される通常抵抗率（１〜２０Ω・ｃｍ）で酸素濃度が１５ｐｐｍａ（’７９ＡＳＴＭ）以上のウェーハが選択できる。酸素濃度の上限は限定されないが、２５ｐｐｍａもあれば十分である。このような酸素濃度のうち、ＲＦ特性向上の観点から高抵抗ウェーハが選択されることがあり、この場合には酸素ドナーによる抵抗率低下を抑制する目的で低酸素濃度が選択される。但し、厚いＢＯＸ層を形成する場合にはＢＯＸ酸化熱処理中のスリップの発生を抑制する為に、ある程度の高さの酸素濃度のウェーハを選択することが望ましい。しかし、酸素濃度が高くなれば、熱処理によって形成される酸素析出物の密度や大きさも大きくなることが予想される。
ベースウェーハ１の初期格子間酸素濃度が１５ｐｐｍａ（’７９ＡＳＴＭ）未満の場合、後述する熱処理炉への投入温度を８００℃以上とすることによって、スリップ転位が発生しやすくなる。他方、ベースウェーハ１の初期格子間酸素濃度が１５ｐｐｍａ（’７９ＡＳＴＭ）以上であれば、このようなスリップ転位の発生を抑制できる。
ベースウェーハ１の直径としては、２００ｍｍ以上とすることができる。前述したように、ウェーハの直径が大きいほどスリップ転位は発生しやすくなるが、本発明では１５ｐｐｍａ（’７９ＡＳＴＭ）以上の高い初期格子間酸素濃度を有するベースウェーハを用いることでこのようなスリップ転位を抑制する。
次に、ベースウェーハ１に酸化性雰囲気下で熱処理を施すことにより（ＢＯＸ酸化熱処理）、ベースウェーハ１の表面にシリコン酸化膜２を形成する（図１、ＳＰ２）。
シリコン酸化膜２を形成する際に、酸化熱処理温度が高く、処置時間が長くなると、その分酸素析出物の密度や大きさも大きくなる傾向にあるが、それは酸化熱処理温度に到達する前に、低温の熱履歴を経る間に形成される酸素析出核の密度に大きく依存する。そこで、低温の熱履歴を少なくするために、本発明では炉への投入温度（バッチ式縦型炉の場合には、ボートを炉内に入れる際の温度）を高くする。
通常では、５００℃や６００℃でスタンバイしてベースウェーハを炉に投入するところを、本発明では、８００℃、又は、８００℃より高い温度に設定する。このように高い温度で上記熱処理を開始することにより、酸素析出核を減少、もしくは成長を抑制することができる。投入温度が８００℃未満では、このような効果は得られない。投入温度の上限は、スリップ転位が抑制できれば特に限定されないが、１０５０℃以下が好ましく、１０００℃以下がより好ましい。
シリコン酸化膜２を形成するＢＯＸ酸化熱処理は、投入温度以上の温度で行われる。
ＢＯＸ酸化熱処理には、バッチ式縦型炉が一般的に使用される。酸化膜成長速度を高くするために、水蒸気酸化が選択される場合が多く、また酸化熱処理温度も高い側に設定されることが多い。
更には、バッチ式縦型炉での熱処理の前に、ベースウェーハ１に８００℃以上の温度でＲＴＡ熱処理を行うことが好ましい。
より具体的には、枚葉式のランプ加熱式ＲＴＡ装置を使用して、８００℃、又は８００℃より高い温度、たとえば酸化性雰囲気下、１０００℃で、前熱処理（ＲＴＯ熱処理）を行うことができる。この場合には、酸素析出核の生成を抑制し、更には酸素析出核を消滅させて密度を低減することができる。その後、バッチ式縦型炉で熱処理等を行っても、前熱処理（ＲＴＯ熱処理）を実施していれば、密度が増大することはない。
また、酸化性雰囲気とすることによって、ウェーハ表面の面荒れを抑制することができる。
シリコン酸化膜２を形成する工程において（ＳＰ２）、ベースウェーハ１の表面に形成するシリコン酸化膜２の厚さを１μｍ以上とすることができる。このように、本発明によって、スリップ転位や酸素析出物の形成を抑制しつつ、所望の厚さのシリコン酸化膜２（ＢＯＸ層）を形成することができる。
一方、準備した貼り合わせるボンドウェーハ３にイオン注入を行って剥離用のイオン注入層４を形成し、貼り合せ前洗浄をすることができる。イオン注入のイオン種としては水素イオンやヘリウムイオンがある。ドーズ量や加速電圧といったイオン注入の条件は要求される最終ＳＯＩ層の厚さ、ＳＯＩ製造工程中のＳＯＩ層厚加工取代厚さ、などによって適宜決定することができる。
ベースウェーハ１に酸化熱処理を施しベースウェーハ１の表面にシリコン酸化膜２を形成した後は、シリコン酸化膜２を介してベースウェーハ１とボンドウェーハ３を貼り合わせる（図１、ＳＰ３）。
次に、貼り合わせたボンドウェーハ３を薄膜化してＳＯＩ層５を形成する（図１、ＳＰ４）。
より具体的には、貼り合わせたウェーハ１、３に剥離熱処理を行ってイオン注入層４で剥離すると、ベースウェーハ１上にシリコン酸化膜２とＳＯＩ層５が形成された薄膜貼り合わせＳＯＩウェーハ７となる。なお、このときに、剥離ウェーハ６が派生するが、新品のボンドウェーハ３として再利用することが可能である。
この後、ＳＯＩ層５とベースウェーハ１との間の結合力を高める結合熱処理や、表面粗さやＳＯＩ層厚を整える熱処理を施してよい。これらの熱処理は、初期のＢＯＸ酸化熱処理と比較して、温度は高い場合もあるものの、熱処理時間はＢＯＸ酸化熱処理ほどには長くはない。
上記のような本発明に係る貼り合わせＳＯＩウェーハの製造方法であれば、スリップ転位の発生を抑制しつつ、ベースウェーハ１の酸素析出物の形成を抑制することができる。また、所望の厚さのＢＯＸ層を有する貼り合わせＳＯＩウェーハ７を効率的に製造することができる。
なお、上記ではボンドウェーハ３の薄膜化を、イオン注入層４の形成と、イオン注入層４での剥離により行うことを例示したが、本発明はこれに限定されない。例えば、ボンドウェーハ３の薄膜化を、研削、研磨、エッチング等を組み合わせて行うこともできる。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
本発明の貼り合わせＳＯＩウェーハの製造方法により、図１に示す説明図に沿って、以下の材料及び条件で貼り合わせＳＯＩウェーハ７を製造した。
（実施例１）
ベースウェーハ１として、直径３００ｍｍ、結晶方位＜１００＞、初期格子間酸素濃度が２１ｐｐｍａ（’７９ＡＳＴＭ）のシリコン単結晶ウェーハを準備した。このベースウェーハ１に対して、バッチ式縦型酸化炉を使用して、酸化性雰囲気下、１０００℃で酸化熱処理を施すことにより、ベースウェーハ１の表面に２μｍのシリコン酸化膜（ＢＯＸ層）２を形成した。その際、縦型炉への投入温度は８００℃とした。
２μｍのシリコン酸化膜２を介してベースウェーハ１を、イオン注入を行ったボンドウェーハ３（直径３００ｍｍ、結晶方位＜１００＞のシリコン単結晶ウェーハ）と貼り合わせ、剥離熱処理を行い剥離してＳＯＩ構造の貼り合わせＳＯＩウェーハ７を形成した。剥離の後、結合力を高めるための酸化熱処理を行い、また表面粗さを整える為のＲＴＡ熱処理を行った。最終膜厚に調整した貼り合わせＳＯＩウェーハ７に対して、ＬＳＴ（Ｌａｓｅｒ Ｓｃａｔｔｅｒｉｎｇ Ｔｏｍｏｇｒａｐｈｙ）を使用してベースウェーハ１の酸素析出物密度を測定したところ、１×１０８ｐｃｓ／ｃｃとなった。
また、作製された貼り合わせＳＯＩウェーハ７のベースウェーハ１の裏面を集光灯下で観察したところ、スリップ転位の発生は見られなかった。
（実施例２）
ベースウェーハ１として、直径３００ｍｍ、結晶方位＜１００＞、初期格子間酸素濃度が２１ｐｐｍａ（’７９ＡＳＴＭ）のシリコン単結晶ウェーハを準備した。このベースウェーハ１に対して、酸素雰囲気の枚葉型ランプ加熱式のＲＴＡ装置を使用して、１０００℃で６０秒の熱処理を行った。その後、バッチ式縦型酸化炉を使用して、酸化性雰囲気下、１０００℃で酸化熱処理を施すことにより、ベースウェーハ１の表面に２μｍのシリコン酸化膜２を形成した。その際、縦型炉への投入温度は８００℃とした。
２μｍのシリコン酸化膜２を介してベースウェーハ１を、イオン注入を行ったボンドウェーハ３（直径３００ｍｍ、結晶方位＜１００＞のシリコン単結晶ウェーハ）と貼り合わせ、剥離熱処理を行い剥離してＳＯＩ構造の貼り合わせＳＯＩウェーハ７を形成した。剥離の後、結合力を高めるための酸化熱処理を行い、また表面粗さを整える為のＲＴＡ熱処理を行った。最終膜厚に調整した貼り合わせＳＯＩウェーハ７に対して、ＬＳＴを使用してベースウェーハ１の酸素析出物密度を測定したところ、１×１０７ｐｃｓ／ｃｃとなった。
また、作製された貼り合わせＳＯＩウェーハ７のベースウェーハ１の裏面を集光灯下で観察したところ、スリップ転位の発生は見られなかった。
（比較例１）
ベースウェーハ１として、直径３００ｍｍ、結晶方位＜１００＞、初期格子間酸素濃度が２１ｐｐｍａ（’７９ＡＳＴＭ）のシリコン単結晶ウェーハを準備した。このベースウェーハ１に対して、バッチ式縦型酸化炉を使用して、酸化性雰囲気下、１０００℃で酸化熱処理を施すことにより、ベースウェーハ１の表面に２μｍのシリコン酸化膜２を形成した。その際、縦型炉への投入温度は６００℃とした。
２μｍのシリコン酸化膜２を介してベースウェーハ１を、イオン注入を行ったボンドウェーハ３（直径３００ｍｍ、結晶方位＜１００＞のシリコン単結晶ウェーハ）と貼り合わせ、剥離熱処理を行い剥離してＳＯＩ構造の貼り合わせＳＯＩウェーハ７を形成した。剥離の後、結合力を高めるための酸化熱処理を行い、また表面粗さを整える為のＲＴＡ熱処理を行った。最終膜厚に調整した貼り合わせＳＯＩウェーハ７に対して、ＬＳＴを使用してベースウェーハ１の酸素析出物密度を測定したところ、７×１０８ｐｃｓ／ｃｃとなった。
また、作製された貼り合わせＳＯＩウェーハ７のベースウェーハ１の裏面を集光灯下で観察したところ、スリップ転位の発生は見られなかった。
（比較例２）
ベースウェーハ１として、直径３００ｍｍ、結晶方位＜１００＞、初期格子間酸素濃度が１２ｐｐｍａ（’７９ＡＳＴＭ）のシリコン単結晶ウェーハを準備した。このベースウェーハ１に対して、バッチ式縦型酸化炉を使用して、酸化性雰囲気下、１０００℃で酸化熱処理を施すことにより、ベースウェーハ１の表面に２μｍのシリコン酸化膜２を形成した。その際、縦型炉への投入温度は８００℃とした。
２μｍのシリコン酸化膜２を介してベースウェーハ１を、イオン注入を行ったボンドウェーハ３（直径３００ｍｍ、結晶方位＜１００＞のシリコン単結晶ウェーハ）と貼り合わせ、剥離熱処理を行い剥離してＳＯＩ構造の貼り合わせＳＯＩウェーハ７を形成した。剥離の後、結合力を高めるための酸化熱処理を行い、また表面粗さを整える為のＲＴＡ熱処理を行った。最終膜厚に調整した貼り合わせＳＯＩウェーハ７に対して、ＬＳＴを使用してベースウェーハ１の酸素析出物密度を測定したところ、１×１０７ｐｃｓ／ｃｃとなった。
しかしながら、作製された貼り合わせＳＯＩウェーハ７のベースウェーハ１の裏面を集光灯下で観察したところ、スリップ転位が多数観察された。
これらの結果を表１に示す。
Figure 2020080385
表１に示す結果から、ベースウェーハ１の初期格子間酸素濃度を１５ｐｐｍａ（’７９ＡＳＴＭ）以上とし、且つ、熱処理炉への投入温度を８００℃とする実施例１及び２では、直径が３００ｍｍのベースウェーハを用いたとしても、比較例１または２と比べ、スリップ転位が抑制されるとともに、酸素析出物の密度が抑制されたことが分かる。
実施例２では、実施例１と異なり、シリコン酸化膜２を形成する酸化熱処理の前にＲＴＡ熱処理が行われたが、この前熱処理が行われても、本発明のスリップ転位の発生を抑制する効果に影響がないことが分かる。また、実施例２ではベースウェーハの酸素析出物の密度がさらに抑制されていることが分かる。
さらに、すべての実施例及び比較例において、シリコン酸化膜２を形成した後に、ベースウェーハ１に対して、剥離熱処理、結合力を高めるための酸化熱処理、表面粗さを整えるためのＲＴＡ熱処理を行っているため、ベースウェーハ１に対する熱処理時間が長くなり酸素析出物の密度が大きくなるとも考えられる。しかし、実施例１，２及び比較例２の結果から、ベースウェーハ１に対する初期の熱処理温度（投入温度）が酸素析出物の形成に支配的であることが示唆される。
他方、比較例１では、ベースウェーハ１の初期格子間酸素濃度が１５ｐｐｍａ（’７９ＡＳＴＭ）以上であったが、熱処理炉への投入温度が８００℃未満であったため、酸素析出物の密度を抑制できなかったと考えられる。
また、比較例２では、熱処理炉への投入温度が８００℃であったが、ベースウェーハ１の初期格子間酸素濃度が１５ｐｐｍａ（’７９ＡＳＴＭ）未満であったため、多数のスリップ転位が発生したと考えられる。
以上より、本発明の貼り合わせＳＯＩウェーハの製造方法であれば、スリップ転位の発生を抑制しつつ、ベースウェーハにおける酸素析出物の密度を小さくすることができることがわかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…ベースウェーハ、 ２…シリコン酸化膜、 ３…ボンドウェーハ、
４…イオン注入層、 ５…ＳＯＩ層、 ６…剥離ウェーハ、
７…貼り合わせＳＯＩウェーハ。

Claims (4)

  1. いずれもシリコン単結晶からなるボンドウェーハとベースウェーハとをシリコン酸化膜を介して貼り合わせて貼り合わせＳＯＩウェーハを製造する方法であって、
    前記ベースウェーハとして、初期格子間酸素濃度が１５ｐｐｍａ（’７９ＡＳＴＭ）以上であるシリコン単結晶ウェーハを準備する工程と、
    前記ベースウェーハに酸化性雰囲気下で熱処理を施すことにより、前記ベースウェーハの表面にシリコン酸化膜を形成する際に、前記熱処理を行う熱処理炉への前記ベースウェーハの投入温度を８００℃以上とし、該投入温度以上の温度で前記ベースウェーハの前記熱処理を行うシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜を介して前記ベースウェーハと前記ボンドウェーハを貼り合わせる工程と、
    貼り合わせた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程とを有することを特徴とする貼り合わせＳＯＩウェーハの製造方法。
  2. 前記ベースウェーハの直径を２００ｍｍ以上とすることを特徴とする請求項１に記載の貼り合わせＳＯＩウェーハの製造方法。
  3. 前記熱処理の前に、前記ベースウェーハに８００℃以上の温度でＲＴＡ熱処理を行うことを特徴とする請求項１又は２に記載の貼り合わせＳＯＩウェーハの製造方法。
  4. 前記シリコン酸化膜を形成する工程において、
    前記ベースウェーハ表面に形成する前記シリコン酸化膜の厚さを１μｍ以上とすることを特徴とする請求項１から３のいずれか一項に記載の貼り合わせＳＯＩウェーハの製造方法。
JP2018213278A 2018-11-13 2018-11-13 貼り合わせｓｏｉウェーハの製造方法 Active JP7345245B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018213278A JP7345245B2 (ja) 2018-11-13 2018-11-13 貼り合わせｓｏｉウェーハの製造方法
US16/599,545 US11244852B2 (en) 2018-11-13 2019-10-11 Method for manufacturing bonded SOI wafer
CN201911075806.6A CN111180317A (zh) 2018-11-13 2019-11-06 贴合soi晶圆的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018213278A JP7345245B2 (ja) 2018-11-13 2018-11-13 貼り合わせｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2020080385A true JP2020080385A (ja) 2020-05-28
JP7345245B2 JP7345245B2 (ja) 2023-09-15

Family

ID=70550790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018213278A Active JP7345245B2 (ja) 2018-11-13 2018-11-13 貼り合わせｓｏｉウェーハの製造方法

Country Status (3)

Country Link
US (1) US11244852B2 (ja)
JP (1) JP7345245B2 (ja)
CN (1) CN111180317A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3108204B1 (fr) * 2020-03-10 2023-10-27 Commissariat Energie Atomique Procédé de suspension d’une couche mince sur une cavité avec effet raidisseur obtenu par pressurisation de la cavité par des espèces implantées
FR3119849B1 (fr) * 2021-02-12 2024-01-12 Soitec Silicon On Insulator Méthode de configuration pour ajuster les conditions de température d’un procédé d’épitaxie
US11955374B2 (en) * 2021-08-29 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming SOI substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186306A (ja) * 1996-01-08 1997-07-15 Mitsubishi Materials Corp Ｓｏｉ基板の製造方法
JPH09246129A (ja) * 1996-03-05 1997-09-19 Sumitomo Sitix Corp 貼り合わせシリコンウエーハの製造方法
JPH09251961A (ja) * 1996-03-15 1997-09-22 Toshiba Corp 熱処理用ボート
JP2003257881A (ja) * 2002-03-07 2003-09-12 Shin Etsu Handotai Co Ltd 熱処理用ボート及びウエーハの熱処理方法
JP2007311672A (ja) * 2006-05-22 2007-11-29 Shin Etsu Handotai Co Ltd Ｓｏｉ基板の製造方法
JP2011054655A (ja) * 2009-08-31 2011-03-17 Sumco Corp 高周波デバイス向けシリコンウェーハおよびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19829309B4 (de) * 1997-07-04 2008-02-07 Fuji Electric Co., Ltd., Kawasaki Verfahren zur Herstellung eines thermischen Oxidfilms auf Siliciumcarbid
TW505710B (en) * 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
EP2037009B1 (en) * 1999-03-16 2013-07-31 Shin-Etsu Handotai Co., Ltd. Method for producing a bonded SOI wafer
JP2002083657A (ja) * 2000-09-07 2002-03-22 Yazaki Corp 樹脂部品の組立構造
EP1677344B1 (en) * 2003-10-21 2013-11-06 SUMCO Corporation Process for producing high resistivity silicon wafer, and process for producing epitaxial wafer and soi wafer
KR101111436B1 (ko) 2004-09-13 2012-02-15 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
JP4826994B2 (ja) 2004-09-13 2011-11-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法
KR100994649B1 (ko) * 2005-03-08 2010-11-16 가부시키가이샤 히다치 고쿠사이 덴키 반도체장치의 제조 방법 및 기판처리장치
JP6447439B2 (ja) 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186306A (ja) * 1996-01-08 1997-07-15 Mitsubishi Materials Corp Ｓｏｉ基板の製造方法
JPH09246129A (ja) * 1996-03-05 1997-09-19 Sumitomo Sitix Corp 貼り合わせシリコンウエーハの製造方法
JPH09251961A (ja) * 1996-03-15 1997-09-22 Toshiba Corp 熱処理用ボート
JP2003257881A (ja) * 2002-03-07 2003-09-12 Shin Etsu Handotai Co Ltd 熱処理用ボート及びウエーハの熱処理方法
JP2007311672A (ja) * 2006-05-22 2007-11-29 Shin Etsu Handotai Co Ltd Ｓｏｉ基板の製造方法
JP2011054655A (ja) * 2009-08-31 2011-03-17 Sumco Corp 高周波デバイス向けシリコンウェーハおよびその製造方法

Also Published As

Publication number Publication date
US11244852B2 (en) 2022-02-08
JP7345245B2 (ja) 2023-09-15
US20200152505A1 (en) 2020-05-14
CN111180317A (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
US10236205B2 (en) Thin film and method for manufacturing thin film
JP5025957B2 (ja) 欠陥クラスタを有する基板内に形成された薄い層を転写する方法
WO2013088636A1 (ja) Ｓｏｉウェーハの製造方法
JP7345245B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP4817342B2 (ja) Ｓｏｉタイプのウェハの製造方法
JP5261960B2 (ja) 半導体基板の製造方法
JP2015177150A (ja) 貼り合わせウェーハの製造方法
KR102327330B1 (ko) Soi웨이퍼의 제조방법
JP5194508B2 (ja) Ｓｏｉウエーハの製造方法
JP2007073768A (ja) 貼り合わせｓｏｉウェーハの製造方法
KR20150112968A (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
TWI549192B (zh) Method of manufacturing wafers
JP5703920B2 (ja) 貼り合わせウェーハの製造方法
WO2017217129A1 (ja) 貼り合わせウェーハの製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP2008028415A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2008072049A (ja) 貼り合わせウェーハの製造方法
JP2011151267A (ja) 貼り合わせウェーハの製造方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法
JP2016004890A (ja) Ｓｏｉウェーハの製造方法
JP2004200250A (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221011

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230905

R150 Certificate of patent or registration of utility model

Ref document number: 7345245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150