JP5025957B2 - 欠陥クラスタを有する基板内に形成された薄い層を転写する方法 - Google Patents
欠陥クラスタを有する基板内に形成された薄い層を転写する方法 Download PDFInfo
- Publication number
- JP5025957B2 JP5025957B2 JP2006022763A JP2006022763A JP5025957B2 JP 5025957 B2 JP5025957 B2 JP 5025957B2 JP 2006022763 A JP2006022763 A JP 2006022763A JP 2006022763 A JP2006022763 A JP 2006022763A JP 5025957 B2 JP5025957 B2 JP 5025957B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- donor substrate
- pulling
- density
- donor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 203
- 238000000034 method Methods 0.000 title claims description 77
- 230000002950 deficient Effects 0.000 title 1
- 239000010410 layer Substances 0.000 claims description 79
- 230000007547 defect Effects 0.000 claims description 64
- 238000000137 annealing Methods 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 36
- 238000012546 transfer Methods 0.000 claims description 29
- 238000005520 cutting process Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000013078 crystal Substances 0.000 claims description 19
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 238000004140 cleaning Methods 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 6
- 238000009499 grossing Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 150000002431 hydrogen Chemical class 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 201000009805 cryptogenic organizing pneumonia Diseases 0.000 description 80
- 235000012431 wafers Nutrition 0.000 description 16
- 238000001816 cooling Methods 0.000 description 12
- 238000002513 implantation Methods 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000004064 recycling Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 241000894007 species Species 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 150000002829 nitrogen Chemical class 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 241000496694 Vasates Species 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000009643 growth defect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
Images
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
- A47L9/00—Details or accessories of suction cleaners, e.g. mechanical means for controlling the suction or for effecting pulsating action; Storing devices specially adapted to suction cleaners or parts thereof; Carrying-vehicles specially adapted for suction cleaners
- A47L9/24—Hoses or pipes; Hose or pipe couplings
- A47L9/242—Hose or pipe couplings
- A47L9/246—Hose or pipe couplings with electrical connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Metallurgy (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mechanical Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
このドナー基板のこの部分をこの支持基板上に転写する前の、このドナー基板のこの部分内にこの第一の密度にて存在するこれら欠陥クラスタのサイズを増加させないように適合化された、この絶縁層を形成するステップと、
この転写の後の、この支持基板上に転写されたこのドナー基板のこの部分内に存在するこれら欠陥クラスタを、この第一の密度を第二の密度に低減させるために、キュアするステップと、を含むことを特徴とする方法を提唱する。
- この絶縁層を形成するステップは、この支持基板の熱酸化によって遂行される。
- この絶縁層を形成するステップは、酸化物層をこのドナー基板及び/又はこの支持基板上に堆積することで遂行される。
- このステップは、転写の直後に遂行される。
- このキュアするステップは、転写の後に得られたこの構造に熱アニーリングを適用することで遂行される。
- この熱アニーリングは、非酸化性雰囲気下において遂行される。
- この熱アニーリングは、純粋の水素、純粋のアルゴン、又は、水素/アルゴン混合物を含む雰囲気下において遂行される。
- この熱アニーリングは、高速熱処理(RTP)である。
- この熱アニーリングは、炉内で遂行される。
- この熱アニーリングは、水素と塩酸とを含む雰囲気下において遂行されるスムージングアニーリングである。
- このドナー基板は、遅い引き上げにて得られるインゴットから切り出すことで形成されるほぼ完全な基板内に存在する欠陥クラスタのサイズより小さな平均サイズを有する欠陥クラスタが形成されるような引き上げにて得られる半導体材からインゴットから切り出すことで形成される基板である。
- このドナー基板は、0.14μmより大きな形成された欠陥クラスタの密度が0.01/cm2より小さくなるようなCZ引き上げにて、得られたインゴットから切り出すことで形成される。
− これは、このドナー基板を準備するステップの前に、
遅い引き上げにて得られるインゴットから切り出すことで形成されるほぼ完全な基板内に存在する欠陥クラスタのサイズより小さな平均サイズを有する欠陥クラスタが形成されるような引き上げにてこの半導体材のインゴットを作成するステップと、
このインゴットからこのドナー基板を切り出すステップと、を含む。
- このドナー基板は、0.2μmより小さな形成された欠陥クラスタの密度が1.5/cm2より大きくなるようなCZ引き上げにて、得られたインゴットから切り出すことで形成される。
- このドナー基板は、0.2μmより小さな形成された欠陥クラスタの密度が3/cm2より大きくなるようなCZ引き上げにて、得られたインゴットから切り出すことで形成される。
− このドナー基板は、ほぼ完全な結晶を得るための前記遅い引き上げの速度よりも少なくとも1.2倍大きな速度にて引き上げるCZプロセスで得られたインゴットから切り出すことで形成される。
- このドナー基板は、高速冷却に服されたインゴットから切り出すことで形成される。
- このドナー基板は、窒素ドーピングに服されたインゴットから切り出すことで形成される基板である。
- これは、このドナー基板の厚さ内に、このドナー基板はそれより前に洗浄処理に服されることなく、ウイークネスゾーンを形成することから成るステップを含む。
- このウイークネスゾーンを形成するステップの前に、これは、保護層を形成するために、このドナー基板の表面上に酸化物層を堆積することから成るステップを含み、この保護層はこのウイークネスゾーンがいったん形成されたら場合によっては除去される。
- このドナー基板は、シリコンから成る。
- この支持基板は、前記ドナー基板と同様なやり方にて得られる。
このドナー基板のこの部分のこの支持基板上への転写の後の、この支持基板上に転写されたこのドナー基板のこの部分内に存在するこれら欠陥クラスタを、この第一の密度を第二の密度に低減されるために、キュアするステップと、
このキュアするステップの前の、このドナー基板のこの部分内にこの第一の密度にて存在するこれら欠陥クラスタを増加させないように適合化された1つ又は複数のステップと、を含むことを特徴とする方法に関する。
Claims (16)
- 半導体材料から成る薄い層と支持基板との間に挿入された絶縁層を有する絶縁体上の半導体構造を作成する方法であって、
0.2μmより小さな形成された欠陥クラスタの密度が1.5/cm 2 より大きくなるようなCZ引き上げによって得られたインゴットから切り出すことにより、ドナー基板を形成するステップと、
前記ドナー基板の表面上に酸化物層を堆積して保護層を形成するステップと、
前記保護層を貫通するように種の打ち込みを行うことにより、前記ドナー基板内にウイークネスゾーンを形成するステップと、
前記ドナー基板内に前記第一の密度で存在する前記欠陥クラスタのサイズを増加させないように、前記ドナー基板が熱酸化を受けることなく、前記ドナー基板上または前記支持基板上に前記絶縁層を形成するステップと、
前記絶縁層を形成するステップの後に、前記ドナー基板と前記支持基板とを密着し、前記ドナー基板を前記ウイークネスゾーンで剥離することにより、前記ドナー基板の一部を前記支持基板上に転写するステップと、
前記転写するステップの後に、前記支持基板上に転写された前記ドナー基板の前記一部内に存在する前記欠陥クラスタを、前記第一の密度から第二の密度に低減させるように、キュアするステップと、
を含み、
前記ドナー基板は、前記ウイークネスゾーンを形成するステップの前に洗浄処理を受けないことを特徴とする方法。 - 前記絶縁層を形成するステップは、前記支持基板の熱酸化によって行われることを特徴とする請求項1記載の方法。
- 前記絶縁層を形成するステップは、酸化物層を前記ドナー基板及び/又は前記支持基板上に堆積することによって行われることを特徴とする請求項1記載の方法。
- 前記キュアするステップは、転写の直後に行われることを特徴とする請求項1乃至3のいずれかに記載の方法。
- 前記欠陥クラスタをキュアするステップは、熱アニーリングを施すことにより行われることを特徴とする請求項1乃至4のいずれかに記載の方法。
- 前記熱アニーリングは、非酸化性雰囲気下において行われることを特徴とする請求項1乃至5のいずれかに記載の方法。
- 前記熱アニーリングは、高速熱処理(RTP)であることを特徴とする請求項6記載の方法。
- 前記熱アニーリングは、炉内で行われることを特徴とする請求項6記載の方法。
- 前記熱アニーリングは、純粋の水素、純粋のアルゴン、又は、水素/アルゴン混合物を含む雰囲気下において行われることを特徴とする請求項6乃至8のいずれかに記載の方法。
- 前記熱アニーリングは、水素と塩酸とを含む雰囲気下において行われるスムージングアニーリングであることを特徴とする請求項6乃至8のいずれかに記載の方法。
- 前記ドナー基板は、0.14μmより大きな形成された欠陥クラスタの密度が0.01/cm2より小さくなるようなCZ引き上げで得られたインゴットから切り出すことで形成されることを特徴とする請求項1記載の方法。
- 前記ドナー基板は、0.12μmより小さな形成された欠陥クラスタの密度が3/cm2より大きくなるようなCZ引き上げによって得られたインゴットから切り出すことで形成されることを特徴とする請求項1記載の方法。
- 前記ドナー基板は、ほぼ完全な結晶を得るための引き上げ速度よりも少なくとも1.2倍大きな速度で引き上げることによって得られたインゴットから切り出すことで形成されることを特徴とする請求項1記載の方法。
- 前記ドナー基板は、窒素ドーピングを受けたインゴットから切り出すことで形成されることを特徴とする請求項1記載の方法。
- 前記ドナー基板は、シリコンから成ることを特徴とする請求項1記載の方法。
- 前記支持基板は、ほぼ完全な結晶基板に存在するクラスタのサイズよりも小さな平均サイズを有する欠陥クラスタが生成される引き上げによって得られた半導体材料のインゴットを切り出すことで形成されることを特徴とする請求項1乃至15のいずれかに記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0500936A FR2881573B1 (fr) | 2005-01-31 | 2005-01-31 | Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes |
FR0500936 | 2005-01-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261648A JP2006261648A (ja) | 2006-09-28 |
JP5025957B2 true JP5025957B2 (ja) | 2012-09-12 |
Family
ID=34979525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006022763A Active JP5025957B2 (ja) | 2005-01-31 | 2006-01-31 | 欠陥クラスタを有する基板内に形成された薄い層を転写する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7285471B2 (ja) |
JP (1) | JP5025957B2 (ja) |
KR (1) | KR100796831B1 (ja) |
CN (1) | CN100524620C (ja) |
FR (1) | FR2881573B1 (ja) |
SG (1) | SG124408A1 (ja) |
TW (1) | TWI305661B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5314838B2 (ja) * | 2006-07-14 | 2013-10-16 | 信越半導体株式会社 | 剥離ウェーハを再利用する方法 |
KR101299211B1 (ko) * | 2006-10-27 | 2013-08-22 | 소이텍 | 빈 자리 클러스터들을 갖는 기판 내에 형성된 박막의 전달을 위한 향상된 공정 |
US8124499B2 (en) * | 2006-11-06 | 2012-02-28 | Silicon Genesis Corporation | Method and structure for thick layer transfer using a linear accelerator |
JP5249511B2 (ja) * | 2006-11-22 | 2013-07-31 | 信越化学工業株式会社 | Soq基板およびsoq基板の製造方法 |
FR2911430B1 (fr) * | 2007-01-15 | 2009-04-17 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat hybride" |
EP2264755A3 (en) | 2007-01-24 | 2011-11-23 | S.O.I.TEC Silicon on Insulator Technologies S.A. | Method for manufacturing silicon on insulator wafers and corresponding wafer |
FR2912259B1 (fr) * | 2007-02-01 | 2009-06-05 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat du type "silicium sur isolant". |
EP1986229A1 (en) * | 2007-04-27 | 2008-10-29 | S.O.I.T.E.C. Silicon on Insulator Technologies | Method for manufacturing compound material wafer and corresponding compound material wafer |
WO2009106915A1 (en) * | 2008-02-26 | 2009-09-03 | S.O.I.Tec Silicon On On Insulator Technologies | Method for reducing the amount or eliminating the crystalline defects, in a semiconductor layer of a composite structure |
WO2009115859A1 (en) * | 2008-03-19 | 2009-09-24 | S.O.I. Tec Silicon On Insulator Technologies | Substrates for monolithic optical circuits and electronic circuits |
FR2941324B1 (fr) * | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. |
US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
CN102652354B (zh) | 2009-12-15 | 2015-02-18 | 索泰克公司 | 用于重复利用衬底的处理 |
WO2019060798A1 (en) * | 2017-09-24 | 2019-03-28 | Monolithic 3D Inc. | 3D SEMICONDUCTOR DEVICE, STRUCTURE AND METHODS |
WO2019125810A1 (en) * | 2017-12-21 | 2019-06-27 | Globalwafers Co., Ltd. | Method of treating a single crystal silicon ingot to improve the lls ring/core pattern |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2857456B2 (ja) * | 1990-01-19 | 1999-02-17 | 株式会社リコー | 半導体膜の製造方法 |
JPH05259012A (ja) * | 1992-03-10 | 1993-10-08 | Nec Corp | 半導体基板およびその製造方法 |
DE19637182A1 (de) * | 1996-09-12 | 1998-03-19 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte |
KR100232886B1 (ko) * | 1996-11-23 | 1999-12-01 | 김영환 | Soi 웨이퍼 제조방법 |
KR19980060508A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 접합형 SOI(Silicon-On-Insulator) 기판의 제조 방법 |
US6245430B1 (en) * | 1997-12-12 | 2001-06-12 | Sumitomo Sitix Corporation | Silicon single crystal wafer and manufacturing method for it |
JP3407629B2 (ja) * | 1997-12-17 | 2003-05-19 | 信越半導体株式会社 | シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ |
KR100565438B1 (ko) * | 1998-02-02 | 2006-03-30 | 신닛뽄세이테쯔 카부시키카이샤 | Soi기판 및 그의 제조방법 |
JP3500063B2 (ja) * | 1998-04-23 | 2004-02-23 | 信越半導体株式会社 | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ |
JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
US6224668B1 (en) | 1998-06-02 | 2001-05-01 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI substrate and SOI substrate |
JP2000012864A (ja) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP4228419B2 (ja) * | 1998-07-29 | 2009-02-25 | 信越半導体株式会社 | Soiウエーハの製造方法およびsoiウエーハ |
CN1155074C (zh) * | 1998-09-02 | 2004-06-23 | Memc电子材料有限公司 | 从低缺陷密度的单晶硅上制备硅-绝缘体结构 |
US6387829B1 (en) * | 1999-06-18 | 2002-05-14 | Silicon Wafer Technologies, Inc. | Separation process for silicon-on-insulator wafer fabrication |
FR2797713B1 (fr) * | 1999-08-20 | 2002-08-02 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
US6489241B1 (en) * | 1999-09-17 | 2002-12-03 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
KR100730806B1 (ko) * | 1999-10-14 | 2007-06-20 | 신에쯔 한도타이 가부시키가이샤 | Soi웨이퍼의 제조방법 및 soi 웨이퍼 |
JP3994602B2 (ja) * | 1999-11-12 | 2007-10-24 | 信越半導体株式会社 | シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ |
DE19960823B4 (de) * | 1999-12-16 | 2007-04-12 | Siltronic Ag | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung |
JP4276764B2 (ja) * | 2000-03-27 | 2009-06-10 | シルトロニック・ジャパン株式会社 | シリコン単結晶基板及びその製造方法 |
JP2001278692A (ja) * | 2000-03-29 | 2001-10-10 | Shin Etsu Handotai Co Ltd | シリコンウエーハおよびシリコン単結晶の製造方法 |
JP2002110688A (ja) * | 2000-09-29 | 2002-04-12 | Canon Inc | Soiの熱処理方法及び製造方法 |
US6743495B2 (en) * | 2001-03-30 | 2004-06-01 | Memc Electronic Materials, Inc. | Thermal annealing process for producing silicon wafers with improved surface characteristics |
JP2003204048A (ja) * | 2002-01-09 | 2003-07-18 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
US6995075B1 (en) * | 2002-07-12 | 2006-02-07 | Silicon Wafer Technologies | Process for forming a fragile layer inside of a single crystalline substrate |
JP4192530B2 (ja) * | 2002-08-27 | 2008-12-10 | 株式会社Sumco | パーティクルモニター用シリコン単結晶ウェーハの製造方法 |
KR100473855B1 (ko) * | 2002-09-12 | 2005-03-10 | 주식회사 실트론 | 에스오아이 웨이퍼의 제조 방법 |
US20040060899A1 (en) * | 2002-10-01 | 2004-04-01 | Applied Materials, Inc. | Apparatuses and methods for treating a silicon film |
TWI265217B (en) | 2002-11-14 | 2006-11-01 | Komatsu Denshi Kinzoku Kk | Method and device for manufacturing silicon wafer, method for manufacturing silicon single crystal, and device for pulling up silicon single crystal |
TW200428637A (en) | 2003-01-23 | 2004-12-16 | Shinetsu Handotai Kk | SOI wafer and production method thereof |
US7018909B2 (en) * | 2003-02-28 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate |
US7566482B2 (en) * | 2003-09-30 | 2009-07-28 | International Business Machines Corporation | SOI by oxidation of porous silicon |
US7148124B1 (en) * | 2004-11-18 | 2006-12-12 | Alexander Yuri Usenko | Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers |
-
2005
- 2005-01-31 FR FR0500936A patent/FR2881573B1/fr active Active
- 2005-05-13 US US11/128,560 patent/US7285471B2/en active Active
-
2006
- 2006-01-25 CN CNB2006100019925A patent/CN100524620C/zh active Active
- 2006-01-27 SG SG200600599A patent/SG124408A1/en unknown
- 2006-01-27 TW TW095103237A patent/TWI305661B/zh active
- 2006-01-27 KR KR1020060008946A patent/KR100796831B1/ko active IP Right Grant
- 2006-01-31 JP JP2006022763A patent/JP5025957B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR20060088052A (ko) | 2006-08-03 |
TW200723364A (en) | 2007-06-16 |
KR100796831B1 (ko) | 2008-01-22 |
FR2881573B1 (fr) | 2008-07-11 |
FR2881573A1 (fr) | 2006-08-04 |
TWI305661B (en) | 2009-01-21 |
US7285471B2 (en) | 2007-10-23 |
US20060172508A1 (en) | 2006-08-03 |
JP2006261648A (ja) | 2006-09-28 |
CN100524620C (zh) | 2009-08-05 |
CN1828830A (zh) | 2006-09-06 |
SG124408A1 (en) | 2006-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5025957B2 (ja) | 欠陥クラスタを有する基板内に形成された薄い層を転写する方法 | |
KR100841353B1 (ko) | 층전이 웨이퍼의 재생 방법 및 이 방법에 의해 재생된층전이 웨이퍼 | |
JP4509488B2 (ja) | 貼り合わせ基板の製造方法 | |
EP2770525B1 (en) | Method for producing transparent soi wafers | |
US7833877B2 (en) | Method for producing a semiconductor substrate | |
JP2013534057A (ja) | Soi基板に仕上げを施す方法 | |
US7190029B2 (en) | Preventive treatment method for a multilayer semiconductor wafer | |
KR20090081335A (ko) | 접합 웨이퍼의 제조 방법 | |
US20090023269A1 (en) | Method for producing soi wafer | |
KR101071509B1 (ko) | 접합 웨이퍼 제조 방법 | |
US8367519B2 (en) | Method for the preparation of a multi-layered crystalline structure | |
TWI685019B (zh) | 絕緣體上矽晶圓的製造方法 | |
JP5113182B2 (ja) | 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法 | |
WO2017217129A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP2009289948A (ja) | 貼り合わせウェーハの製造方法 | |
TW202347608A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
EP1818976A1 (fr) | Procédé de transfert d'une couche mince formée dans un substrat présentant des amas de lacunes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100416 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100715 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100721 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100806 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110720 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111007 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120105 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120620 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5025957 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |