JPH10313004A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10313004A JPH10313004A JP11991097A JP11991097A JPH10313004A JP H10313004 A JPH10313004 A JP H10313004A JP 11991097 A JP11991097 A JP 11991097A JP 11991097 A JP11991097 A JP 11991097A JP H10313004 A JPH10313004 A JP H10313004A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- oxide film
- manufacturing
- semiconductor device
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 熱酸化膜の膜厚精度を損なうことなく絶縁特
性を向上させることができる半導体装置の製造方法を提
供する。 【解決手段】 炉体内に載置されたシリコンウエハ上に
ゲート酸化膜を形成する酸化膜形成工程を少なくとも含
む半導体装置の製造方法において、この酸化膜形成工程
が、酸化雰囲気下でシリコンウエハの表面を７００〜８
００℃で加熱することにより熱酸化膜を形成する熱酸化
工程と、不活性ガス雰囲気下で熱酸化工程で形成された
ゲート酸化膜を９００℃以上でアニールするアニール工
程とを有する。
性を向上させることができる半導体装置の製造方法を提
供する。 【解決手段】 炉体内に載置されたシリコンウエハ上に
ゲート酸化膜を形成する酸化膜形成工程を少なくとも含
む半導体装置の製造方法において、この酸化膜形成工程
が、酸化雰囲気下でシリコンウエハの表面を７００〜８
００℃で加熱することにより熱酸化膜を形成する熱酸化
工程と、不活性ガス雰囲気下で熱酸化工程で形成された
ゲート酸化膜を９００℃以上でアニールするアニール工
程とを有する。
Description
【０００１】
【発明の属する技術分野】この発明は、炉体内に載置さ
れた半導体基板または半導体層上に熱酸化膜を形成する
酸化膜形成工程を少なくとも含む半導体装置の製造方法
に関するものである。
れた半導体基板または半導体層上に熱酸化膜を形成する
酸化膜形成工程を少なくとも含む半導体装置の製造方法
に関するものである。
【０００２】
【従来の技術】従来より、半導体基板や半導体層の表面
に熱酸化膜を形成する技術が知られている。この技術
は、例えば、ＭＯＳトランジスタのゲート酸化膜やフィ
ールド酸化膜を形成する技術として使用されている。
に熱酸化膜を形成する技術が知られている。この技術
は、例えば、ＭＯＳトランジスタのゲート酸化膜やフィ
ールド酸化膜を形成する技術として使用されている。
【０００３】また、近年、半導体集積回路に対する微細
化・高集積化が進んでおり、これに伴ってゲート酸化膜
の薄膜化に対する要請が高まっている。このため、例え
ばゲート酸化膜として５ｎｍ程度の厚さの熱酸化膜を使
用した集積回路もすでに登場している。
化・高集積化が進んでおり、これに伴ってゲート酸化膜
の薄膜化に対する要請が高まっている。このため、例え
ばゲート酸化膜として５ｎｍ程度の厚さの熱酸化膜を使
用した集積回路もすでに登場している。
【０００４】
【発明が解決しようとする課題】図６は、５ｎｍ程度の
酸化膜形成を形成する工程の一従来例を説明するための
シーケンス図である。
酸化膜形成を形成する工程の一従来例を説明するための
シーケンス図である。
【０００５】同図に示したように、この工程では、ま
ず、半導体ウエハを載置した石英ボードを炉体内に搬入
した後で、炉体内の温度を７００〜８００℃程度で安定
させる。そして、炉体内に酸化性のガスを導入し、例え
ば１０分程度の加熱処理を行うことにより、半導体ウエ
ハの表面に熱酸化膜を形成する。そして、炉体内から石
英ボードを引き出して自然冷却した後、その後の半導体
製造工程を実行する。
ず、半導体ウエハを載置した石英ボードを炉体内に搬入
した後で、炉体内の温度を７００〜８００℃程度で安定
させる。そして、炉体内に酸化性のガスを導入し、例え
ば１０分程度の加熱処理を行うことにより、半導体ウエ
ハの表面に熱酸化膜を形成する。そして、炉体内から石
英ボードを引き出して自然冷却した後、その後の半導体
製造工程を実行する。
【０００６】ここで、熱酸化膜を形成する際に、絶縁特
性に優れた熱酸化膜を得るためには、可能な限り酸化シ
リコンの軟化点（約１６５０℃）に近い温度で加熱処理
を行うことが望ましい。したがって、優れた絶縁特性を
得るという点からは、加熱温度は９００〜１０００℃以
上とすることが望ましい。
性に優れた熱酸化膜を得るためには、可能な限り酸化シ
リコンの軟化点（約１６５０℃）に近い温度で加熱処理
を行うことが望ましい。したがって、優れた絶縁特性を
得るという点からは、加熱温度は９００〜１０００℃以
上とすることが望ましい。
【０００７】しかしながら、このように非常に薄い熱酸
化膜を半導体基板等の表面に形成する場合、加熱温度を
９００〜１０００℃以上とすると、形成する酸化膜の膜
厚に比較して成膜速度が速すぎるために膜厚の制御が困
難になるという欠点が生じる。
化膜を半導体基板等の表面に形成する場合、加熱温度を
９００〜１０００℃以上とすると、形成する酸化膜の膜
厚に比較して成膜速度が速すぎるために膜厚の制御が困
難になるという欠点が生じる。
【０００８】このため、従来は、例えば５ｎｍ程度の薄
い熱酸化膜を形成する場合には、図６に示したように、
７００〜８００℃程度の低温で加熱処理を行うのが一般
的であった。
い熱酸化膜を形成する場合には、図６に示したように、
７００〜８００℃程度の低温で加熱処理を行うのが一般
的であった。
【０００９】このような理由から、従来の熱酸化膜形成
技術では、熱酸化膜の膜厚が非常に薄い場合には、十分
な絶縁特性を得ることができなかった。
技術では、熱酸化膜の膜厚が非常に薄い場合には、十分
な絶縁特性を得ることができなかった。
【００１０】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、炉体内に載置された半導体基板または
半導体層上に熱酸化膜を形成する酸化膜形成工程を少な
くとも含む半導体装置の製造方法に関するものである。
置の製造方法は、炉体内に載置された半導体基板または
半導体層上に熱酸化膜を形成する酸化膜形成工程を少な
くとも含む半導体装置の製造方法に関するものである。
【００１１】そして、この酸化膜形成工程が、酸化雰囲
気下で、半導体基板または半導体層の表面を第１温度で
加熱することにより、熱酸化膜を形成する熱酸化工程
と、不活性ガス雰囲気下で、熱酸化工程で形成された熱
酸化膜を、第１温度よりも高い第２温度でアニールする
アニール工程とを有することを特徴としている。
気下で、半導体基板または半導体層の表面を第１温度で
加熱することにより、熱酸化膜を形成する熱酸化工程
と、不活性ガス雰囲気下で、熱酸化工程で形成された熱
酸化膜を、第１温度よりも高い第２温度でアニールする
アニール工程とを有することを特徴としている。
【００１２】このような半導体装置の製造方法によれ
ば、第１温度で熱酸化膜を形成した後で第２温度でアニ
ールすることとしたので、膜厚制御の精度を確保しつ
つ、絶縁特性に優れた熱酸化膜を形成することができ
る。
ば、第１温度で熱酸化膜を形成した後で第２温度でアニ
ールすることとしたので、膜厚制御の精度を確保しつ
つ、絶縁特性に優れた熱酸化膜を形成することができ
る。
【００１３】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を用いて説明する。なお、図中、各構成成分
の大きさ、形状および配置関係は、この発明が理解でき
る程度に概略的に示してあるにすぎず、また、以下に説
明する数値的条件は単なる例示にすぎないことを理解さ
れたい。
いて、図面を用いて説明する。なお、図中、各構成成分
の大きさ、形状および配置関係は、この発明が理解でき
る程度に概略的に示してあるにすぎず、また、以下に説
明する数値的条件は単なる例示にすぎないことを理解さ
れたい。
【００１４】第１の実施の形態 以下、この発明に係る半導体装置の製造方法の第１の実
施の形態について、この発明をＭＯＳトランジスタのゲ
ート酸化膜に適用する場合を例にとって、図１〜図３を
用いて説明する。
施の形態について、この発明をＭＯＳトランジスタのゲ
ート酸化膜に適用する場合を例にとって、図１〜図３を
用いて説明する。
【００１５】この実施の形態では、ゲート酸化膜の形成
工程を、通常の横型酸化装置あるいは縦型酸化装置を用
いて行う場合について説明する。
工程を、通常の横型酸化装置あるいは縦型酸化装置を用
いて行う場合について説明する。
【００１６】最初に、この実施の形態に係るＭＯＳトラ
ンジスタの製造方法について、図１のシーケンス図を用
いて説明する。
ンジスタの製造方法について、図１のシーケンス図を用
いて説明する。
【００１７】まず、シリコンウエハをチャージした石
英ボードを通常の横型酸化装置あるいは縦型酸化装置等
の炉体内に搬入し、この炉体内の温度を例えば７５０℃
で安定させる。
英ボードを通常の横型酸化装置あるいは縦型酸化装置等
の炉体内に搬入し、この炉体内の温度を例えば７５０℃
で安定させる。
【００１８】続いて、酸化雰囲気下でシリコンウエハ
の表面を加熱することにより、この発明の熱酸化膜とし
てのゲート酸化膜を形成する。ここでは、酸化法として
パイロジェニック酸化法を用いることとし、導入ガスを
Ｏ2 ガスおよびＨ2 ガスとする。酸化条件は、例えば酸
化温度を７５０℃、熱処理時間を１０分間、Ｏ2 ガスと
Ｈ2 ガスとの比をＨ2 ：Ｏ2 ＝１：１とする。また、Ｏ
2 ガスおよびＨ2 ガスの導入量は、例えば、ともに１０
［ｌ／ｍｉｎ］とする。
の表面を加熱することにより、この発明の熱酸化膜とし
てのゲート酸化膜を形成する。ここでは、酸化法として
パイロジェニック酸化法を用いることとし、導入ガスを
Ｏ2 ガスおよびＨ2 ガスとする。酸化条件は、例えば酸
化温度を７５０℃、熱処理時間を１０分間、Ｏ2 ガスと
Ｈ2 ガスとの比をＨ2 ：Ｏ2 ＝１：１とする。また、Ｏ
2 ガスおよびＨ2 ガスの導入量は、例えば、ともに１０
［ｌ／ｍｉｎ］とする。
【００１９】このように、この実施の形態では低温でゲ
ート酸化膜の形成を行うこととしたので、高精度の膜厚
制御を行うことが可能である。
ート酸化膜の形成を行うこととしたので、高精度の膜厚
制御を行うことが可能である。
【００２０】ゲート酸化膜の形成が終了すると、次
に、この炉体内に不活性ガスを導入する。
に、この炉体内に不活性ガスを導入する。
【００２１】ここで、不活性ガスは、シリコンウエハと
反応しないガス（すなわち酸化やエッチングをしないガ
ス）であればよいが、価格や安全性を考慮すれば、Ｎ2
ガスやＡｒガス等を使用することが望ましい。また、不
活性ガスの流量は、炉体内を不活性ガスで満たすことが
できる値であればよく、例えば１０［ｌ／ｍｉｎ］以上
とすればよい。
反応しないガス（すなわち酸化やエッチングをしないガ
ス）であればよいが、価格や安全性を考慮すれば、Ｎ2
ガスやＡｒガス等を使用することが望ましい。また、不
活性ガスの流量は、炉体内を不活性ガスで満たすことが
できる値であればよく、例えば１０［ｌ／ｍｉｎ］以上
とすればよい。
【００２２】次に、炉体内の温度を例えば９００℃ま
で上昇させる。
で上昇させる。
【００２３】ここで、この昇温レートは、ウエハにスリ
ップが発生しない範囲内で可能な限り高い値とすること
が望ましい。
ップが発生しない範囲内で可能な限り高い値とすること
が望ましい。
【００２４】すなわち、昇温レートが低いと、製造工程
の工程時間が長くなるので、スループットが減少する。
さらに、昇温を行っている間もシリコンウエハは加熱さ
れているので、昇温レートを低い値とした場合には後述
するアニール工程（工程）が実質的に長くなることと
なり、従って、前の工程でシリコンウエハ内に導入され
ているボロン等の不純物が拡散して歩留まり低下や信頼
性低下の原因となる。その一方、この昇温レートが高す
ぎると、石英ボードの自重や熱応力等によって、このシ
リコンウエハを石英ボードに支持させる器具とシリコン
ウエハの接触点でスリップ（線状の結晶欠陥）が発生す
るおそれがある。
の工程時間が長くなるので、スループットが減少する。
さらに、昇温を行っている間もシリコンウエハは加熱さ
れているので、昇温レートを低い値とした場合には後述
するアニール工程（工程）が実質的に長くなることと
なり、従って、前の工程でシリコンウエハ内に導入され
ているボロン等の不純物が拡散して歩留まり低下や信頼
性低下の原因となる。その一方、この昇温レートが高す
ぎると、石英ボードの自重や熱応力等によって、このシ
リコンウエハを石英ボードに支持させる器具とシリコン
ウエハの接触点でスリップ（線状の結晶欠陥）が発生す
るおそれがある。
【００２５】したがって、通常の熱酸化膜形成装置では
高性能ヒータを使用すれば８０［℃／ｍｉｎ］程度の昇
温レートを実現することができるものの、この実施の形
態では１０〜４０［℃／ｍｉｎ］程度とすることが望ま
しい。
高性能ヒータを使用すれば８０［℃／ｍｉｎ］程度の昇
温レートを実現することができるものの、この実施の形
態では１０〜４０［℃／ｍｉｎ］程度とすることが望ま
しい。
【００２６】炉体内の温度が例えば９００℃に達する
と、次に、例えば数十分間のアニールを行う。
と、次に、例えば数十分間のアニールを行う。
【００２７】このように、この実施の形態では、ゲート
酸化膜形成後に高温でアニールを行うこととしたので、
後述するように、このゲート酸化膜の絶縁特性を向上さ
せることができる。
酸化膜形成後に高温でアニールを行うこととしたので、
後述するように、このゲート酸化膜の絶縁特性を向上さ
せることができる。
【００２８】アニールが終了すると、続いて、炉体内
の温度を例えば７５０℃まで降温する。
の温度を例えば７５０℃まで降温する。
【００２９】ここで、この降温レートは、可能な限り高
い値とすることが望ましい。これは、降温レートが低い
と、製造工程の工程時間が長くなるのでスループットが
減少するとともに、上述したアニール工程（工程）が
実質的に長くなるので前の工程でシリコンウエハ内に導
入されているボロン等の不純物が拡散して歩留まり低下
や信頼性低下の原因となるからである。但し、通常の熱
酸化膜形成装置では、降温レートの上限は４０［℃／ｍ
ｉｎ］程度である。
い値とすることが望ましい。これは、降温レートが低い
と、製造工程の工程時間が長くなるのでスループットが
減少するとともに、上述したアニール工程（工程）が
実質的に長くなるので前の工程でシリコンウエハ内に導
入されているボロン等の不純物が拡散して歩留まり低下
や信頼性低下の原因となるからである。但し、通常の熱
酸化膜形成装置では、降温レートの上限は４０［℃／ｍ
ｉｎ］程度である。
【００３０】従って、この実施の形態では、降温レート
を５〜４０［℃／ｍｉｎ］とすることが望ましい。
を５〜４０［℃／ｍｉｎ］とすることが望ましい。
【００３１】最後に、シリコンウエハをチャージした
石英ボードを炉体内から搬出し、シリコンウエハを冷却
した後でチャージアウトする。そして、通常の半導体製
造技術を用いてＭＯＳトランジスタを完成させ、半導体
装置の製造工程を終了する。
石英ボードを炉体内から搬出し、シリコンウエハを冷却
した後でチャージアウトする。そして、通常の半導体製
造技術を用いてＭＯＳトランジスタを完成させ、半導体
装置の製造工程を終了する。
【００３２】次に、図１に示した製造方法を用いて作製
したゲート絶縁膜の絶縁特性の評価結果について説明す
る。
したゲート絶縁膜の絶縁特性の評価結果について説明す
る。
【００３３】最初に、この実施の形態で用いたサンプル
の作製方法について、図２（Ａ）〜（Ｃ）の断面工程図
を用いて説明する。
の作製方法について、図２（Ａ）〜（Ｃ）の断面工程図
を用いて説明する。
【００３４】同図に示したように、このサンプル作製工
程では、まず、例えばＬＯＣＯＳ法等の通常の素子分離
技術を用いて、複数のシリコンウエハ２０１の表面にそ
れぞれ素子分離膜２０２を形成した（図２（Ａ）参
照）。
程では、まず、例えばＬＯＣＯＳ法等の通常の素子分離
技術を用いて、複数のシリコンウエハ２０１の表面にそ
れぞれ素子分離膜２０２を形成した（図２（Ａ）参
照）。
【００３５】そして、これらのシリコンウエハ２０１を
図示しない炉体内に搬入し、上述した工程〜を行う
ことにより、シリコンウエハ２０１の素子形成領域２０
３に熱酸化膜としてのゲート酸化膜２０４を形成した
（図２（Ｂ）参照）。
図示しない炉体内に搬入し、上述した工程〜を行う
ことにより、シリコンウエハ２０１の素子形成領域２０
３に熱酸化膜としてのゲート酸化膜２０４を形成した
（図２（Ｂ）参照）。
【００３６】ここでは、酸化膜形成工程（上記工程）
の酸化温度を８００℃とした。また、アニール工程（上
記工程）における加熱温度を８５０℃としたシリコン
ウエハ２０１、９５０℃としたシリコンウエハ２０１、
１０５０℃としたシリコンウエハ２０１およびアニール
工程を行わなかったシリコンウエハ（すなわち図６に示
した従来の製造方法で作成したシリコンウエハ）２０１
を、それぞれ作製した。他の条件は、それぞれ上記工程
〜と同様とした。
の酸化温度を８００℃とした。また、アニール工程（上
記工程）における加熱温度を８５０℃としたシリコン
ウエハ２０１、９５０℃としたシリコンウエハ２０１、
１０５０℃としたシリコンウエハ２０１およびアニール
工程を行わなかったシリコンウエハ（すなわち図６に示
した従来の製造方法で作成したシリコンウエハ）２０１
を、それぞれ作製した。他の条件は、それぞれ上記工程
〜と同様とした。
【００３７】ゲート酸化膜２０４の形成が終了すると、
続いて、各シリコンウエハ２０１について、通常の堆積
技術を用いてシリコンウエハ２０１の全面にポリシリコ
ンを堆積した後、フォトリソグラフィー技術等を用いて
ゲート電極２０５を形成し（図２（Ｃ）参照）、サンプ
ルの作製を終了した。
続いて、各シリコンウエハ２０１について、通常の堆積
技術を用いてシリコンウエハ２０１の全面にポリシリコ
ンを堆積した後、フォトリソグラフィー技術等を用いて
ゲート電極２０５を形成し（図２（Ｃ）参照）、サンプ
ルの作製を終了した。
【００３８】このようにして、４種類のサンプルの作製
を終了すると、次に、各サンプルについて、定電流ＴＤ
ＤＢ(Time Dependent Dielectric Breakdown) 測定法を
用いて、絶縁特性の測定を行った。
を終了すると、次に、各サンプルについて、定電流ＴＤ
ＤＢ(Time Dependent Dielectric Breakdown) 測定法を
用いて、絶縁特性の測定を行った。
【００３９】この定電流ＴＤＤＢ測定法では、下式
（１）を用いてＱbd(Charge to breakdown) 値を求め
た。そして、このＱbd値が大きいほど、ゲート酸化膜２
０４の絶縁特性が優れているといえる。
（１）を用いてＱbd(Charge to breakdown) 値を求め
た。そして、このＱbd値が大きいほど、ゲート酸化膜２
０４の絶縁特性が優れているといえる。
【００４０】
【数１】
【００４１】図３は、このようにして行った絶縁特性評
価の結果を示すグラフであり、横軸はアニール温度、縦
軸はＱbd値を示している。
価の結果を示すグラフであり、横軸はアニール温度、縦
軸はＱbd値を示している。
【００４２】同図からわかるように、アニール工程を行
わない場合には、Ｑbd値は１．２［Ｃ／ｃｍ2 ］程度で
あるが、アニール工程（上記工程）を行うことにより
Ｑbd値を増加させることができた。そして、このＱbd値
は、アニール工程における加熱温度に依存して増加し、
９００℃以上ではアニール工程を行わない場合の２倍以
上となった。
わない場合には、Ｑbd値は１．２［Ｃ／ｃｍ2 ］程度で
あるが、アニール工程（上記工程）を行うことにより
Ｑbd値を増加させることができた。そして、このＱbd値
は、アニール工程における加熱温度に依存して増加し、
９００℃以上ではアニール工程を行わない場合の２倍以
上となった。
【００４３】以上説明したように、この実施の形態に係
る半導体装置の製造方法によれば、低温（例えば７００
〜８００℃）でゲート酸化膜を形成した後、高温（例え
ば９００℃以上）でアニールを行うこととしたので、ゲ
ート酸化膜の膜厚を高精度に制御することができ且つ良
好な絶縁特性を得ることができた。
る半導体装置の製造方法によれば、低温（例えば７００
〜８００℃）でゲート酸化膜を形成した後、高温（例え
ば９００℃以上）でアニールを行うこととしたので、ゲ
ート酸化膜の膜厚を高精度に制御することができ且つ良
好な絶縁特性を得ることができた。
【００４４】加えて、昇温レートを１０［℃／ｍｉｎ］
以上とし且つ降温レートを５［℃／ｍｉｎ］以上とした
ので、スループットを向上させることができるととも
に、アニール処理によってシリコンウエハの不純物が拡
散することを抑制して歩留まり向上や信頼性向上を図る
ことができる。
以上とし且つ降温レートを５［℃／ｍｉｎ］以上とした
ので、スループットを向上させることができるととも
に、アニール処理によってシリコンウエハの不純物が拡
散することを抑制して歩留まり向上や信頼性向上を図る
ことができる。
【００４５】第２の実施の形態 次に、この発明に係る半導体装置の製造方法の第２の実
施の形態について、この発明をＭＯＳトランジスタのゲ
ート酸化膜に適用する場合を例にとって、図４および図
５を用いて説明する。
施の形態について、この発明をＭＯＳトランジスタのゲ
ート酸化膜に適用する場合を例にとって、図４および図
５を用いて説明する。
【００４６】この実施の形態では、ゲート酸化膜形成後
のアニール工程を、枚葉式のラピッドサーマル(Rapid T
hermal) 酸化装置を用いて行う場合について説明する。
のアニール工程を、枚葉式のラピッドサーマル(Rapid T
hermal) 酸化装置を用いて行う場合について説明する。
【００４７】最初に、この実施の形態に係るＭＯＳトラ
ンジスタの製造方法について、図４のシーケンス図を用
いて説明する。
ンジスタの製造方法について、図４のシーケンス図を用
いて説明する。
【００４８】上述の第１の実施の形態の場合と同様、
シリコンウエハをチャージした石英ボードを通常の横型
酸化装置あるいは縦型酸化装置の炉体内に搬入して炉体
内の温度を例えば７５０℃で安定させた後、パイロジェ
ニック酸化法を用いてシリコンウエハの表面にゲート酸
化膜を形成する（図示せず）。この実施の形態でも、上
述の第１の実施の形態と同様、酸化条件を例えば酸化温
度を７５０℃、熱処理時間を１０分間、Ｈ2 ：Ｏ2 ＝
１：１、ガス導入量をＨ2 ガス、Ｏ2 ガスともに１０
［ｌ／ｍｉｎ］とすることができる。
シリコンウエハをチャージした石英ボードを通常の横型
酸化装置あるいは縦型酸化装置の炉体内に搬入して炉体
内の温度を例えば７５０℃で安定させた後、パイロジェ
ニック酸化法を用いてシリコンウエハの表面にゲート酸
化膜を形成する（図示せず）。この実施の形態でも、上
述の第１の実施の形態と同様、酸化条件を例えば酸化温
度を７５０℃、熱処理時間を１０分間、Ｈ2 ：Ｏ2 ＝
１：１、ガス導入量をＨ2 ガス、Ｏ2 ガスともに１０
［ｌ／ｍｉｎ］とすることができる。
【００４９】続いて、シリコンウエハをラピッドサー
マル酸化装置に搬入し、このラピッドサーマル酸化装置
の炉体内に、例えばＮ2 ガス等の不活性ガスを例えば１
０［ｌ／ｍｉｎ］程度の流量で導入し、さらに、シリコ
ンウエハの表面温度を例えば９００℃まで上昇させる。
マル酸化装置に搬入し、このラピッドサーマル酸化装置
の炉体内に、例えばＮ2 ガス等の不活性ガスを例えば１
０［ｌ／ｍｉｎ］程度の流量で導入し、さらに、シリコ
ンウエハの表面温度を例えば９００℃まで上昇させる。
【００５０】ここで、ラピッドサーマル酸化装置は、加
熱手段としてハロゲンランプを使用しており、１００
［℃／ｍｉｎ］程度の昇温レートを得ることが可能であ
る。また、この実施の形態では枚葉式のラピッドサーマ
ル酸化装置を用いているので、シリコンウエハを石英ボ
ードで支持するための器具を必要とせず、このため、シ
リコンウエハにスリップが発生するおそれがない。従っ
て、この実施の形態では、昇温レートを１００［℃／ｍ
ｉｎ］とする。
熱手段としてハロゲンランプを使用しており、１００
［℃／ｍｉｎ］程度の昇温レートを得ることが可能であ
る。また、この実施の形態では枚葉式のラピッドサーマ
ル酸化装置を用いているので、シリコンウエハを石英ボ
ードで支持するための器具を必要とせず、このため、シ
リコンウエハにスリップが発生するおそれがない。従っ
て、この実施の形態では、昇温レートを１００［℃／ｍ
ｉｎ］とする。
【００５１】これにより、この実施の形態によれば、半
導体製造工程のスループットを上述の第１の実施の形態
の場合よりもさらに向上させることができる。また、シ
リコンウエハ内に導入されているボロン等の不純物の拡
散を抑制するという点でも、上述の第１の実施の形態よ
りもさらに優れた効果を得ることができる。
導体製造工程のスループットを上述の第１の実施の形態
の場合よりもさらに向上させることができる。また、シ
リコンウエハ内に導入されているボロン等の不純物の拡
散を抑制するという点でも、上述の第１の実施の形態よ
りもさらに優れた効果を得ることができる。
【００５２】炉体内の温度が例えば１０００℃に達す
ると、次に、例えば数十秒間のアニールを行う。
ると、次に、例えば数十秒間のアニールを行う。
【００５３】このように、この実施の形態でも、上述の
第１の実施の形態の場合と同様、高温でアニールを行う
こととしたので、後述するように、上述の工程で形成
されたゲート酸化膜の絶縁特性を向上させることができ
る。
第１の実施の形態の場合と同様、高温でアニールを行う
こととしたので、後述するように、上述の工程で形成
されたゲート酸化膜の絶縁特性を向上させることができ
る。
【００５４】アニールが終了すると、上述の第１の実
施の形態の場合と同様にして炉体内の温度を例えば７５
０℃まで降温し、続いて、シリコンウエハをチャージし
た石英ボードを炉体内から搬出してシリコンウエハを冷
却した後でチャージアウトする。そして、通常の半導体
製造技術を用いてＭＯＳトランジスタを完成させ、半導
体装置の製造工程を終了する。
施の形態の場合と同様にして炉体内の温度を例えば７５
０℃まで降温し、続いて、シリコンウエハをチャージし
た石英ボードを炉体内から搬出してシリコンウエハを冷
却した後でチャージアウトする。そして、通常の半導体
製造技術を用いてＭＯＳトランジスタを完成させ、半導
体装置の製造工程を終了する。
【００５５】次に、図４に示した製造方法を用いて作製
したゲート絶縁膜の絶縁特性の評価結果について説明す
る。
したゲート絶縁膜の絶縁特性の評価結果について説明す
る。
【００５６】最初に、この実施の形態で用いたサンプル
の作製方法を上述の第１の実施の形態の場合と同様にし
て作製した（図２参照）。但し、ここでは、アニール工
程（上記工程）における加熱温度を９５０℃としたシ
リコンウエハ、１０５０℃としたシリコンウエハおよび
アニール工程を行わなかったシリコンウエハ（すなわち
図６に示した従来の製造方法で作成したシリコンウエ
ハ）の３種類をそれぞれ作製した。他の条件は、それぞ
れ上記工程〜と同様とした。
の作製方法を上述の第１の実施の形態の場合と同様にし
て作製した（図２参照）。但し、ここでは、アニール工
程（上記工程）における加熱温度を９５０℃としたシ
リコンウエハ、１０５０℃としたシリコンウエハおよび
アニール工程を行わなかったシリコンウエハ（すなわち
図６に示した従来の製造方法で作成したシリコンウエ
ハ）の３種類をそれぞれ作製した。他の条件は、それぞ
れ上記工程〜と同様とした。
【００５７】このようにして、３種類のサンプルの作製
を終了すると、次に、各サンプルについて、第１の実施
の形態の場合と同様、絶縁特性の測定を行った。
を終了すると、次に、各サンプルについて、第１の実施
の形態の場合と同様、絶縁特性の測定を行った。
【００５８】図５は、このようにして行った絶縁特性評
価の結果を示すグラフであり、横軸はアニール温度、縦
軸はＱbd値を示している。
価の結果を示すグラフであり、横軸はアニール温度、縦
軸はＱbd値を示している。
【００５９】同図からわかるように、アニール工程を行
わない場合には、Ｑbd値は１．２［Ｃ／ｃｍ2 ］程度で
あるが、アニール工程（上記工程）を行うことにより
Ｑbd値を２倍以上に増加させることができた。
わない場合には、Ｑbd値は１．２［Ｃ／ｃｍ2 ］程度で
あるが、アニール工程（上記工程）を行うことにより
Ｑbd値を２倍以上に増加させることができた。
【００６０】なお、図５に示した各アニール温度におけ
るＱbd値は、第１の実施の形態の場合（図３参照）より
もやや小さいが、これは、上記工程におけるアニール
時間が短いことや、昇温レートが１００［℃／ｍｉｎ］
と高いので昇温に要する時間が短くなってアニール時間
が実質的に短くなることによるものである。すなわち、
アニール時間を長くすることにり、Ｑbd値をさらに大き
くすることが可能である。
るＱbd値は、第１の実施の形態の場合（図３参照）より
もやや小さいが、これは、上記工程におけるアニール
時間が短いことや、昇温レートが１００［℃／ｍｉｎ］
と高いので昇温に要する時間が短くなってアニール時間
が実質的に短くなることによるものである。すなわち、
アニール時間を長くすることにり、Ｑbd値をさらに大き
くすることが可能である。
【００６１】以上説明したように、この実施の形態に係
る半導体装置の製造方法によっても、第１の実施の形態
の場合と同様、低温（例えば７００〜８００℃）でゲー
ト酸化膜を形成した後、高温（例えば１０００℃）でア
ニールを行うこととしたので、ゲート酸化膜の膜厚を高
精度に制御することができ且つ良好な絶縁特性を得るこ
とができる。
る半導体装置の製造方法によっても、第１の実施の形態
の場合と同様、低温（例えば７００〜８００℃）でゲー
ト酸化膜を形成した後、高温（例えば１０００℃）でア
ニールを行うこととしたので、ゲート酸化膜の膜厚を高
精度に制御することができ且つ良好な絶縁特性を得るこ
とができる。
【００６２】加えて、昇温レートを１００［℃／ｍｉ
ｎ］程度としたので、スループットを向上させることが
できるとともに、アニール処理によってシリコンウエハ
の不純物が拡散することを抑制して歩留まり向上や信頼
性向上を図ることができる。
ｎ］程度としたので、スループットを向上させることが
できるとともに、アニール処理によってシリコンウエハ
の不純物が拡散することを抑制して歩留まり向上や信頼
性向上を図ることができる。
【００６３】
【発明の効果】以上詳細に説明したように、この発明に
よれば、熱酸化膜の膜厚精度を損なうことなく絶縁特性
を向上させることができる。
よれば、熱酸化膜の膜厚精度を損なうことなく絶縁特性
を向上させることができる。
【図１】第１の実施の形態に係る半導体装置の製造方法
を説明するためのシーケンス図である。
を説明するためのシーケンス図である。
【図２】（Ａ）〜（Ｃ）ともに、第１の実施の形態にお
ける評価試験用のサンプル作製工程を説明するための断
面工程図である。
ける評価試験用のサンプル作製工程を説明するための断
面工程図である。
【図３】第１の実施の形態における評価試験結果を示す
グラフである。
グラフである。
【図４】第２の実施の形態に係る半導体装置の製造方法
を説明するためのシーケンス図である。
を説明するためのシーケンス図である。
【図５】第２の実施の形態における評価試験結果を示す
グラフである。
グラフである。
【図６】従来の半導体装置の製造方法を説明するための
シーケンス図である。
シーケンス図である。
２０１ シリコンウエハ ２０２ 素子分離膜 ２０３ 素子形成領域 ２０４ ゲート酸化膜 ２０５ ゲート電極
Claims (9)
- 【請求項１】 炉体内に載置された半導体基板または半
導体層上に熱酸化膜を形成する酸化膜形成工程を少なく
とも含む半導体装置の製造方法において、 この酸化膜形成工程が、 酸化雰囲気下で、前記半導体基板または前記半導体層の
表面を第１温度で加熱することにより、前記熱酸化膜を
形成する熱酸化工程と、 不活性ガス雰囲気下で、前記熱酸化工程で形成された前
記熱酸化膜を、前記第１温度よりも高い第２温度でアニ
ールするアニール工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記熱酸化膜がシリコン酸化膜であるこ
とを特徴とする請求項１に記載の半導体装置の製造方
法。 - 【請求項３】 前記熱酸化膜がゲート酸化膜であること
を特徴とする請求項１または２に記載の半導体装置の製
造方法。 - 【請求項４】 前記第１温度が７００〜８００℃である
ことを特徴とする請求項１〜３のいずれかに記載の半導
体装置の製造方法。 - 【請求項５】 前記第２温度が９００℃以上の温度であ
ることを特徴とする請求項１〜４のいずれかに記載の半
導体装置の製造方法。 - 【請求項６】 前記アニール工程が、前記炉体内の温度
を前記第１温度から前記第２温度まで１０℃／分以上の
昇温レートで上昇させる工程を含むことを特徴とする請
求項１〜５のいずれかに記載の半導体装置の製造方法。 - 【請求項７】 前記アニール工程が、前記炉体内の温度
を前記第２の温度から前記第１の温度まで５℃／分以上
の降温レートで下降させる工程を含むことを特徴とする
請求項１〜６のいずれかに記載の半導体装置の製造方
法。 - 【請求項８】 前記アニール工程をラピッドサーマル処
理装置を用いて行うことを特徴とする請求項１〜４のい
ずれかに記載の半導体装置の製造方法。 - 【請求項９】 前記アニール工程が、前記炉体内の温度
を前記第１温度から前記第２温度まで１００℃／分以上
の昇温レートで上昇させる工程を含むことを特徴とする
請求項８に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11991097A JPH10313004A (ja) | 1997-05-09 | 1997-05-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11991097A JPH10313004A (ja) | 1997-05-09 | 1997-05-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10313004A true JPH10313004A (ja) | 1998-11-24 |
Family
ID=14773231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11991097A Pending JPH10313004A (ja) | 1997-05-09 | 1997-05-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10313004A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140135744A (ko) * | 2012-02-13 | 2014-11-26 | 어플라이드 머티어리얼스, 인코포레이티드 | 기판의 선택적 산화를 위한 방법 및 장치 |
-
1997
- 1997-05-09 JP JP11991097A patent/JPH10313004A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140135744A (ko) * | 2012-02-13 | 2014-11-26 | 어플라이드 머티어리얼스, 인코포레이티드 | 기판의 선택적 산화를 위한 방법 및 장치 |
| JP2015511403A (ja) * | 2012-02-13 | 2015-04-16 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 基板の選択性酸化のための方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101423367B1 (ko) | 실리콘 웨이퍼의 제조방법 | |
| KR100750978B1 (ko) | 휨과 구부러짐이 적은 층 구조의 반도체 웨이퍼 및 그 제조방법 | |
| US6204205B1 (en) | Using H2anneal to improve the electrical characteristics of gate oxide | |
| JPH08102448A (ja) | 半導体基板の製造方法 | |
| JP2002100769A (ja) | 電荷の界面トラップとチャネルのホットキャリヤの劣化を減少させる方法 | |
| US5492845A (en) | Method of producing MOS devices | |
| JPH10313004A (ja) | 半導体装置の製造方法 | |
| US6593253B1 (en) | Method of manufacturing semiconductor device | |
| JP3292545B2 (ja) | 半導体基板の熱処理方法 | |
| US5854505A (en) | Process for forming silicon oxide film and gate oxide film for MOS transistors | |
| US6407008B1 (en) | Method of forming an oxide layer | |
| KR100250639B1 (ko) | 반도체 기판상에의 산화막 제조방법 | |
| JP3517131B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JP3252386B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
| JP2000150508A (ja) | 半導体素子の絶縁膜形成方法 | |
| JP3089669B2 (ja) | 半導体装置の製造方法 | |
| KR100309646B1 (ko) | 반도체 기판 특성 개선방법 | |
| JP3357815B2 (ja) | 半導体装置の製造方法 | |
| JP3041114B2 (ja) | 酸窒化膜層の絶縁膜形成方法 | |
| JP2002033319A (ja) | Ｔａ２Ｏ５誘電膜を含む半導体素子のキャパシターの製造方法 | |
| JPH02260638A (ja) | 熱酸化膜の形成方法 | |
| JPH01151232A (ja) | 半導体装置の製造方法 | |
| US7592274B2 (en) | Method for fabricating semiconductor element | |
| JPH0917781A (ja) | Ｂｐｓｇ膜の形成方法 | |
| JP3173712B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040720 |