JP2002033319A - Ｔａ２Ｏ５誘電膜を含む半導体素子のキャパシターの製造方法 - Google Patents
Ｔａ２Ｏ５誘電膜を含む半導体素子のキャパシターの製造方法Info
- Publication number
- JP2002033319A JP2002033319A JP2001160427A JP2001160427A JP2002033319A JP 2002033319 A JP2002033319 A JP 2002033319A JP 2001160427 A JP2001160427 A JP 2001160427A JP 2001160427 A JP2001160427 A JP 2001160427A JP 2002033319 A JP2002033319 A JP 2002033319A
- Authority
- JP
- Japan
- Prior art keywords
- film
- temperature
- processing chamber
- crystallization
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 処理室内におけるＴａ2Ｏ5膜の形成方法を提
供する。 【解決手段】 Ｔａ2Ｏ5膜を前記Ｔａ2Ｏ5膜の結晶化温
度よりも低い第１温度に保つ。前記Ｔａ2Ｏ5膜の温度を
前記結晶化温度まで上げるために、処理室内においてヒ
ーターに対する前記Ｔａ2Ｏ5膜の相対的な位置と前記処
理室内における圧力のうち少なくとも一方を変える。
供する。 【解決手段】 Ｔａ2Ｏ5膜を前記Ｔａ2Ｏ5膜の結晶化温
度よりも低い第１温度に保つ。前記Ｔａ2Ｏ5膜の温度を
前記結晶化温度まで上げるために、処理室内においてヒ
ーターに対する前記Ｔａ2Ｏ5膜の相対的な位置と前記処
理室内における圧力のうち少なくとも一方を変える。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体メモリ素子
のキャパシターの製造方法に係り、特に、Ｔａ2Ｏ5誘電
膜を含むキャパシターの製造方法に関する。
のキャパシターの製造方法に係り、特に、Ｔａ2Ｏ5誘電
膜を含むキャパシターの製造方法に関する。
【０００２】
【従来の技術】１ギガビット級以上の次世代の高密度Ｄ
ＲＡＭ用キャパシターの誘電膜として、高誘電率を有し
つつ、実用化が容易なＴａ2Ｏ5膜に関する研究開発がな
されつつある。Ｔａ2Ｏ5膜を実用化させるためには、耐
熱性の向上及び上部電極材料の選択と共に、漏れ電流性
を改善させることが極めて重要である。一般に、Ｔａ2
Ｏ5膜は、熱ＣＶＤ（Chemical Vapor Deposition）方法
により成膜するが、ソースガスとしてＴａ（ＯＣ2Ｈ5）
5とＯ2を使用するため、Ｔａ2Ｏ5膜内にＣまたは水分な
どの不純物が混ざり、これが漏れ電流の経路となる。ま
た、成膜後のＴａ 2Ｏ5膜は非晶質の状態なので膜質が悪
く、このため、漏れ電流が極めて多い。しかも、酸素と
の結合力が弱いため酸素が乏し易い。
ＲＡＭ用キャパシターの誘電膜として、高誘電率を有し
つつ、実用化が容易なＴａ2Ｏ5膜に関する研究開発がな
されつつある。Ｔａ2Ｏ5膜を実用化させるためには、耐
熱性の向上及び上部電極材料の選択と共に、漏れ電流性
を改善させることが極めて重要である。一般に、Ｔａ2
Ｏ5膜は、熱ＣＶＤ（Chemical Vapor Deposition）方法
により成膜するが、ソースガスとしてＴａ（ＯＣ2Ｈ5）
5とＯ2を使用するため、Ｔａ2Ｏ5膜内にＣまたは水分な
どの不純物が混ざり、これが漏れ電流の経路となる。ま
た、成膜後のＴａ 2Ｏ5膜は非晶質の状態なので膜質が悪
く、このため、漏れ電流が極めて多い。しかも、酸素と
の結合力が弱いため酸素が乏し易い。
【０００３】Ｔａ2Ｏ5膜における漏れ電流を減らし、か
つ膜質の特性を向上させるために、通常、Ｔａ2Ｏ5膜を
形成した後に低温酸化アニーリング工程を行うことによ
り、Ｔａ2Ｏ5膜内の酸素の欠乏を補充して前記Ｔａ2Ｏ5
膜をキュアリングし、その後続工程として酸素雰囲気で
高温熱処理を行ってＴａ2Ｏ5膜を結晶化させ、Ｔａ2Ｏ5
膜内の不純物を除去する。
つ膜質の特性を向上させるために、通常、Ｔａ2Ｏ5膜を
形成した後に低温酸化アニーリング工程を行うことによ
り、Ｔａ2Ｏ5膜内の酸素の欠乏を補充して前記Ｔａ2Ｏ5
膜をキュアリングし、その後続工程として酸素雰囲気で
高温熱処理を行ってＴａ2Ｏ5膜を結晶化させ、Ｔａ2Ｏ5
膜内の不純物を除去する。
【０００４】低温酸化アニーリング工程によるＴａ2Ｏ5
膜のキュアリングは、主としてＯ3またはＵＶ-Ｏ3を用
いて行う。このときのキュアリングのメカニズムは、次
の通りである。すなわち、Ｏ3がＵＶの照射によってＯ2
及び酸素単原子であるＯに分離し、ここで分離した酸素
単原子がＴａ2Ｏ5膜内に浸透してＴａのダングリング結
合位置に結合する。ＵＶ-Ｏ3アニーリング工程をあまり
にも高温で行うと、Ｏ 3によるキュアリング効果は小さ
くなり、熱的効果によるキュアリングが行われる。Ｏ3
またはＵＶ-Ｏ3による低温酸化アニーリング工程はＴａ
2Ｏ5膜を採用するキャパシターにおいて弱かった漏れ電
流性を改善させようとすることにあるため、適宜な範囲
の低温で行うことが望ましい。そして、Ｔａ2Ｏ5の結晶
化は７２０℃近傍でなされることが知られている。した
がって、Ｔａ2Ｏ5膜の結晶化のための高温熱処理工程は
７２０℃以上の温度で行うことが望ましい。
膜のキュアリングは、主としてＯ3またはＵＶ-Ｏ3を用
いて行う。このときのキュアリングのメカニズムは、次
の通りである。すなわち、Ｏ3がＵＶの照射によってＯ2
及び酸素単原子であるＯに分離し、ここで分離した酸素
単原子がＴａ2Ｏ5膜内に浸透してＴａのダングリング結
合位置に結合する。ＵＶ-Ｏ3アニーリング工程をあまり
にも高温で行うと、Ｏ 3によるキュアリング効果は小さ
くなり、熱的効果によるキュアリングが行われる。Ｏ3
またはＵＶ-Ｏ3による低温酸化アニーリング工程はＴａ
2Ｏ5膜を採用するキャパシターにおいて弱かった漏れ電
流性を改善させようとすることにあるため、適宜な範囲
の低温で行うことが望ましい。そして、Ｔａ2Ｏ5の結晶
化は７２０℃近傍でなされることが知られている。した
がって、Ｔａ2Ｏ5膜の結晶化のための高温熱処理工程は
７２０℃以上の温度で行うことが望ましい。
【０００５】もし、ＵＶ-Ｏ3によるアニーリング工程を
Ｔａ2Ｏ5の結晶化温度以上で行えば、Ｔａ2Ｏ5膜と下部
電極との間に過度な界面酸化がもたらされて静電容量が
半分またはそれ以下に減少することになる。したがっ
て、過度な界面酸化を抑え、Ｏ 3によるキュアリング効
果を得るためには、ＵＶ-Ｏ3によるアニーリング工程は
Ｔａ2Ｏ5の結晶化温度以下で行う必要があり、Ｔａ2Ｏ5
膜の結晶化のための高温熱処理工程はＴａ2Ｏ5の結晶化
温度以上で行う必要がある。
Ｔａ2Ｏ5の結晶化温度以上で行えば、Ｔａ2Ｏ5膜と下部
電極との間に過度な界面酸化がもたらされて静電容量が
半分またはそれ以下に減少することになる。したがっ
て、過度な界面酸化を抑え、Ｏ 3によるキュアリング効
果を得るためには、ＵＶ-Ｏ3によるアニーリング工程は
Ｔａ2Ｏ5の結晶化温度以下で行う必要があり、Ｔａ2Ｏ5
膜の結晶化のための高温熱処理工程はＴａ2Ｏ5の結晶化
温度以上で行う必要がある。
【０００６】しかし、通常の抵抗加熱式ヒーターを採用
したバッチ式設備においては、加熱装置の構成が簡単で
あるのに対し、温度変化の速度が極めて遅い。前述した
Ｔａ 2Ｏ5膜の低温酸化アニーリング工程及び高温熱処理
工程を行うためには、前記ヒーターの温度をＴａ2Ｏ5膜
の低温酸化アニーリング工程の適正温度、例えば、５０
０℃以下の温度に保った後、Ｔａ2Ｏ5膜の高温熱処理の
ために７２０℃以上に上げなければならない。これらの
工程を行うために、通常の抵抗加熱式ヒーターを採用し
たバッチ式設備を用いる場合には、温度変更の速度が分
当たり数℃程度と非常に遅く、ヒーターの温度が目標温
度まで達した後でも、ヒーターの温度が安定化するまで
数十分の時間がさらに必要であるという短所がある。
したバッチ式設備においては、加熱装置の構成が簡単で
あるのに対し、温度変化の速度が極めて遅い。前述した
Ｔａ 2Ｏ5膜の低温酸化アニーリング工程及び高温熱処理
工程を行うためには、前記ヒーターの温度をＴａ2Ｏ5膜
の低温酸化アニーリング工程の適正温度、例えば、５０
０℃以下の温度に保った後、Ｔａ2Ｏ5膜の高温熱処理の
ために７２０℃以上に上げなければならない。これらの
工程を行うために、通常の抵抗加熱式ヒーターを採用し
たバッチ式設備を用いる場合には、温度変更の速度が分
当たり数℃程度と非常に遅く、ヒーターの温度が目標温
度まで達した後でも、ヒーターの温度が安定化するまで
数十分の時間がさらに必要であるという短所がある。
【０００７】そのため、従来の技術においては、Ｔａ2
Ｏ5膜の低温酸化アニーリング工程は抵抗加熱式ヒータ
ーを採用したバッチ式設備で行い、その後続工程である
高温熱処理工程は炉形態の別途の装備を用い、ドライＯ
2アニーリング方式で行われた。
Ｏ5膜の低温酸化アニーリング工程は抵抗加熱式ヒータ
ーを採用したバッチ式設備で行い、その後続工程である
高温熱処理工程は炉形態の別途の装備を用い、ドライＯ
2アニーリング方式で行われた。
【０００８】ところが、従来の技術のように、炉形態の
装備を用いて高温熱処理工程を別途に行う場合、前記炉
内においてＴａ2Ｏ5の結晶化に必要な時間が普通３０分
〜１時間程度かかり、その前後にかかる温度の上昇及び
下降時間を勘案すれば、Ｔａ 2Ｏ5膜の高温熱処理工程だ
けに総４時間以上がかかって熱負担が大きくなり、工程
が複雑であるだけでなく、スループット(throughput)の
観点からも不利であった。
装備を用いて高温熱処理工程を別途に行う場合、前記炉
内においてＴａ2Ｏ5の結晶化に必要な時間が普通３０分
〜１時間程度かかり、その前後にかかる温度の上昇及び
下降時間を勘案すれば、Ｔａ 2Ｏ5膜の高温熱処理工程だ
けに総４時間以上がかかって熱負担が大きくなり、工程
が複雑であるだけでなく、スループット(throughput)の
観点からも不利であった。
【０００９】
【発明が解決しようとする課題】本発明の目的は、従来
の技術における問題点を解決することであって、Ｔａ2
Ｏ5膜のキュアリングのための低温酸化アニーリング工
程及び結晶化のための高温熱処理段階を単純化してキャ
パシターの形成工程における熱負担を減らし、しかもス
ループットを向上できるキャパシターの製造方法を提供
することである。
の技術における問題点を解決することであって、Ｔａ2
Ｏ5膜のキュアリングのための低温酸化アニーリング工
程及び結晶化のための高温熱処理段階を単純化してキャ
パシターの形成工程における熱負担を減らし、しかもス
ループットを向上できるキャパシターの製造方法を提供
することである。
【００１０】
【課題を解決するための手段】前記目的を達成するため
に、本発明による実施形態では、ウェーハのヒーターか
らの離隔距離を変えたり、或いは処理室の圧力を変えた
りする方法を提供する。
に、本発明による実施形態では、ウェーハのヒーターか
らの離隔距離を変えたり、或いは処理室の圧力を変えた
りする方法を提供する。
【００１１】これらの実施形態によれば、Ｔａ2Ｏ5膜を
前記Ｔａ2Ｏ5膜の結晶化温度よりも低い第１温度に保
つ。前記Ｔａ2Ｏ5膜の温度を前記結晶化温度まで上げる
ために処理室内においてヒーターに対する前記Ｔａ2Ｏ5
膜の相対的な位置と前記処理室内における圧力のうち少
なくとも一方を変える。
前記Ｔａ2Ｏ5膜の結晶化温度よりも低い第１温度に保
つ。前記Ｔａ2Ｏ5膜の温度を前記結晶化温度まで上げる
ために処理室内においてヒーターに対する前記Ｔａ2Ｏ5
膜の相対的な位置と前記処理室内における圧力のうち少
なくとも一方を変える。
【００１２】一部の実施形態において、前記処理室内に
おいて前記Ｔａ2Ｏ5膜は、前記Ｔａ 2Ｏ5膜を第１温度に
保つために、前記処理室内において前記ヒーターから第
１距離だけ離れている前記Ｔａ2Ｏ5膜の第１位置にあ
る。前記変化段階においては、前記Ｔａ2Ｏ5膜の温度を
前記結晶化温度まで上げるために前記Ｔａ2Ｏ5膜を前記
第１位置から前記第１距離よりも短い第２距離だけ前記
ヒーターから離れている前記処理室内の第２位置に移動
させる。一部の実施形態において、前記第１距離は２ｍ
ｍであり、前記第２距離は１ｍｍよりも短い。
おいて前記Ｔａ2Ｏ5膜は、前記Ｔａ 2Ｏ5膜を第１温度に
保つために、前記処理室内において前記ヒーターから第
１距離だけ離れている前記Ｔａ2Ｏ5膜の第１位置にあ
る。前記変化段階においては、前記Ｔａ2Ｏ5膜の温度を
前記結晶化温度まで上げるために前記Ｔａ2Ｏ5膜を前記
第１位置から前記第１距離よりも短い第２距離だけ前記
ヒーターから離れている前記処理室内の第２位置に移動
させる。一部の実施形態において、前記第１距離は２ｍ
ｍであり、前記第２距離は１ｍｍよりも短い。
【００１３】本発明による一部の実施形態において、前
記処理室内において前記Ｔａ2Ｏ5膜は前記処理室内にお
いて前記ヒーターから第１距離だけ離れている前記Ｔａ
2Ｏ5膜の第１位置にある。前記変化段階は、前記Ｔａ2
Ｏ5膜を前記第１位置から前記第１距離よりも長い第２
距離だけ前記ヒーターから離れている前記処理室内の第
２位置に移動させる段階と、前記Ｔａ2Ｏ5膜を前記第２
位置から前記第１距離よりも短い第３距離だけ前記ヒー
ターから離れている前記処理室内の第３位置に移動させ
る段階とを含む。
記処理室内において前記Ｔａ2Ｏ5膜は前記処理室内にお
いて前記ヒーターから第１距離だけ離れている前記Ｔａ
2Ｏ5膜の第１位置にある。前記変化段階は、前記Ｔａ2
Ｏ5膜を前記第１位置から前記第１距離よりも長い第２
距離だけ前記ヒーターから離れている前記処理室内の第
２位置に移動させる段階と、前記Ｔａ2Ｏ5膜を前記第２
位置から前記第１距離よりも短い第３距離だけ前記ヒー
ターから離れている前記処理室内の第３位置に移動させ
る段階とを含む。
【００１４】本発明による一部の実施形態において、前
記加熱段階においては、前記処理室内において前記Ｔａ
2Ｏ5膜をＯ3またはＵＶ-Ｏ3雰囲気下で６５０℃以下の
温度に加熱する。一部の実施形態において、前記変化段
階は、前記Ｔａ2Ｏ5膜をＯ2、Ｎ2Ｏ、Ｎ2、Ａｒまたは
Ｈｅの雰囲気下で７５０℃以上の温度に加熱する段階を
さらに含む。
記加熱段階においては、前記処理室内において前記Ｔａ
2Ｏ5膜をＯ3またはＵＶ-Ｏ3雰囲気下で６５０℃以下の
温度に加熱する。一部の実施形態において、前記変化段
階は、前記Ｔａ2Ｏ5膜をＯ2、Ｎ2Ｏ、Ｎ2、Ａｒまたは
Ｈｅの雰囲気下で７５０℃以上の温度に加熱する段階を
さらに含む。
【００１５】本発明による一部の実施形態において、前
記変化段階においては、前記Ｔａ2Ｏ5膜の温度を前記結
晶化温度まで上げるために、前記処理室内の第１圧力を
第２圧力に上げる。一部の実施形態において、前記第１
圧力は１．０Ｔｏｒｒであり、前記第２圧力は３００Ｔ
ｏｒｒである。
記変化段階においては、前記Ｔａ2Ｏ5膜の温度を前記結
晶化温度まで上げるために、前記処理室内の第１圧力を
第２圧力に上げる。一部の実施形態において、前記第１
圧力は１．０Ｔｏｒｒであり、前記第２圧力は３００Ｔ
ｏｒｒである。
【００１６】本発明による一部の実施形態において、前
記処理室内に前記Ｔａ2Ｏ5膜を前記処理室内において前
記ヒーターから第１距離だけ離れている前記Ｔａ2Ｏ5膜
の第１位置にあり、前記変化段階においては、前記Ｔａ
2Ｏ5膜を前記第１位置から前記第１距離よりも短い第２
距離だけ前記ヒーターから離れている前記処理室内の第
２位置に移動させ、前記変化段階においては、前記Ｔａ
2Ｏ5膜の温度を前記結晶化温度まで上げるために前記処
理室内の圧力を上げる段階をさらに含む。
記処理室内に前記Ｔａ2Ｏ5膜を前記処理室内において前
記ヒーターから第１距離だけ離れている前記Ｔａ2Ｏ5膜
の第１位置にあり、前記変化段階においては、前記Ｔａ
2Ｏ5膜を前記第１位置から前記第１距離よりも短い第２
距離だけ前記ヒーターから離れている前記処理室内の第
２位置に移動させ、前記変化段階においては、前記Ｔａ
2Ｏ5膜の温度を前記結晶化温度まで上げるために前記処
理室内の圧力を上げる段階をさらに含む。
【００１７】本発明による一部の実施形態において、前
記加熱する段階は、前記Ｔａ2Ｏ5膜を前記ヒーターから
第１距離だけ離れている前記処理室内の第２位置に移動
させる段階と、前記第１位置における温度が上がるに伴
い、前記Ｔａ2Ｏ5膜を前記ヒーターから遠く移動させる
段階とをさらに含む。
記加熱する段階は、前記Ｔａ2Ｏ5膜を前記ヒーターから
第１距離だけ離れている前記処理室内の第２位置に移動
させる段階と、前記第１位置における温度が上がるに伴
い、前記Ｔａ2Ｏ5膜を前記ヒーターから遠く移動させる
段階とをさらに含む。
【００１８】また、前記目的を達成するために、本発明
によるキャパシターの製造方法においては、半導体基板
上に下部電極を形成する。前記下部電極上にＴａ2Ｏ5膜
を形成する。上面に前記半導体基板を載置でき、抵抗発
熱体によって温度調節されるステージを備えた処理室内
において、前記Ｔａ2Ｏ5膜をオゾン雰囲気下でＴａ2Ｏ5
の結晶化温度以下の温度でアニーリングして前記Ｔａ2
Ｏ5膜をキュアリングする。前記処理室内において前記
アニーリング段階とインサイチュで前記Ｔａ2Ｏ5膜をＴ
ａ2Ｏ5の結晶化温度以上の温度で熱処理して前記Ｔａ2
Ｏ5膜を結晶化させる。
によるキャパシターの製造方法においては、半導体基板
上に下部電極を形成する。前記下部電極上にＴａ2Ｏ5膜
を形成する。上面に前記半導体基板を載置でき、抵抗発
熱体によって温度調節されるステージを備えた処理室内
において、前記Ｔａ2Ｏ5膜をオゾン雰囲気下でＴａ2Ｏ5
の結晶化温度以下の温度でアニーリングして前記Ｔａ2
Ｏ5膜をキュアリングする。前記処理室内において前記
アニーリング段階とインサイチュで前記Ｔａ2Ｏ5膜をＴ
ａ2Ｏ5の結晶化温度以上の温度で熱処理して前記Ｔａ2
Ｏ5膜を結晶化させる。
【００１９】前記抵抗発熱体は、前記キュアリング段階
から前記結晶化段階までＴａ2Ｏ5の結晶化温度以上の温
度を保つ。
から前記結晶化段階までＴａ2Ｏ5の結晶化温度以上の温
度を保つ。
【００２０】本発明の一様態によるキャパシターの製造
方法においては、前記ステージ上から上昇または下降さ
せることにより、前記半導体基板と前記ステージとの間
の距離を調節できる複数のリフトピンが設けられている
処理室を用いる。ここで、前記キュアリング段階は、前
記半導体基板が前記ステージから所定距離離れて前記リ
フトピンが前記ステージから所定高さだけ上昇した状態
で行い、前記結晶化段階は、前記半導体基板が前記ステ
ージと接するように前記リフトピンが前記ステージ上に
突出しない状態で行う。
方法においては、前記ステージ上から上昇または下降さ
せることにより、前記半導体基板と前記ステージとの間
の距離を調節できる複数のリフトピンが設けられている
処理室を用いる。ここで、前記キュアリング段階は、前
記半導体基板が前記ステージから所定距離離れて前記リ
フトピンが前記ステージから所定高さだけ上昇した状態
で行い、前記結晶化段階は、前記半導体基板が前記ステ
ージと接するように前記リフトピンが前記ステージ上に
突出しない状態で行う。
【００２１】前記キュアリング段階は、前記結晶化段階
よりも低い圧力または結晶化段階と同一の圧力下で行い
うる。
よりも低い圧力または結晶化段階と同一の圧力下で行い
うる。
【００２２】前記キュアリング段階はＯ3またはＵＶ-Ｏ
3雰囲気下で行い、前記結晶化段階はＯ2、Ｎ2Ｏ、Ｎ2、
ＡｒまたはＨｅの雰囲気下で行う。
3雰囲気下で行い、前記結晶化段階はＯ2、Ｎ2Ｏ、Ｎ2、
ＡｒまたはＨｅの雰囲気下で行う。
【００２３】前記キュアリング段階においては、前記半
導体基板の温度を６５０℃以下に保つために、前記ステ
ージ上に突出する前記リフトピンの高さを調節できる。
導体基板の温度を６５０℃以下に保つために、前記ステ
ージ上に突出する前記リフトピンの高さを調節できる。
【００２４】本発明の他の様態によるキャパシターの製
造方法においては、前記キュアリング段階及び結晶化段
階を各々前記半導体基板が前記ステージと接している状
態で行い、前記キュアリング段階は前記結晶化段階でよ
りも低い圧力で行う。
造方法においては、前記キュアリング段階及び結晶化段
階を各々前記半導体基板が前記ステージと接している状
態で行い、前記キュアリング段階は前記結晶化段階でよ
りも低い圧力で行う。
【００２５】このとき、望ましくは、前記キュアリング
段階は３Ｔｏｒｒ以下の圧力下で行い、前記結晶化段階
は５〜３００Ｔｏｒｒの圧力下で行う。
段階は３Ｔｏｒｒ以下の圧力下で行い、前記結晶化段階
は５〜３００Ｔｏｒｒの圧力下で行う。
【００２６】また、前記キュアリング段階においては、
前記半導体基板の温度を６５０℃以下に保つために前記
処理室内の圧力を調節できる。
前記半導体基板の温度を６５０℃以下に保つために前記
処理室内の圧力を調節できる。
【００２７】本発明によれば、Ｔａ2Ｏ5誘電膜の形成の
ためのキュアリング段階及び結晶化段階を行うに当たっ
て、リフトピンの高さを調節したり、或いは処理室内の
圧力を調節したりする方法によりウェーハの温度を迅速
に変えることができる。また、Ｔａ2Ｏ5膜の低温酸化ア
ニーリング工程及び後続する高温熱処理工程を同一の処
理室内においてインサイチュで行うので、キャパシター
の誘電膜の形成工程が単純化され、Ｔａ2Ｏ5誘電膜の形
成工程において、熱負担を顕著に低減できるという効果
が得られる。
ためのキュアリング段階及び結晶化段階を行うに当たっ
て、リフトピンの高さを調節したり、或いは処理室内の
圧力を調節したりする方法によりウェーハの温度を迅速
に変えることができる。また、Ｔａ2Ｏ5膜の低温酸化ア
ニーリング工程及び後続する高温熱処理工程を同一の処
理室内においてインサイチュで行うので、キャパシター
の誘電膜の形成工程が単純化され、Ｔａ2Ｏ5誘電膜の形
成工程において、熱負担を顕著に低減できるという効果
が得られる。
【００２８】
【発明の実施の形態】タンタル酸化物（Ｔａ2Ｏ5）膜に
対する酸素雰囲気における高温熱処理工程は、その効果
として得られる前記Ｔａ2Ｏ5膜の結晶化によってＴａ2
Ｏ5膜の信頼性を確保でき、誘電率を向上できるので、
必ず経なければならない工程である。
対する酸素雰囲気における高温熱処理工程は、その効果
として得られる前記Ｔａ2Ｏ5膜の結晶化によってＴａ2
Ｏ5膜の信頼性を確保でき、誘電率を向上できるので、
必ず経なければならない工程である。
【００２９】本発明によるキャパシターの製造方法にお
いては、下部電極上にＴａ2Ｏ5膜を蒸着した後、オゾン
雰囲気下でＴａ2Ｏ5膜の酸素欠乏を補充するための低温
酸化工程及びＴａ2Ｏ5膜の結晶化のための高温熱処理工
程において抵抗加熱式ヒーターを採用する通常のバッチ
式設備を用い、一つの処理室内においてインサイチュで
行う。
いては、下部電極上にＴａ2Ｏ5膜を蒸着した後、オゾン
雰囲気下でＴａ2Ｏ5膜の酸素欠乏を補充するための低温
酸化工程及びＴａ2Ｏ5膜の結晶化のための高温熱処理工
程において抵抗加熱式ヒーターを採用する通常のバッチ
式設備を用い、一つの処理室内においてインサイチュで
行う。
【００３０】図１は、この実施形態によるキャパシター
の製造方法において、Ｔａ2Ｏ5膜を低温酸化アニーリン
グ及び高温熱処理するのに用いうる既存のガス処理装置
の構成を例示したものである。図１は、日本東京所在の
東京エレクトロン株式会社製のＣＶＤ設備に含まれた構
成を参照して示したものである。
の製造方法において、Ｔａ2Ｏ5膜を低温酸化アニーリン
グ及び高温熱処理するのに用いうる既存のガス処理装置
の構成を例示したものである。図１は、日本東京所在の
東京エレクトロン株式会社製のＣＶＤ設備に含まれた構
成を参照して示したものである。
【００３１】図１において、処理室１２の上部には所定
の処理ガスを前記処理室１２内に供給するためのガス供
給部２１が設けられている。前記ガス供給部２１にはウ
ェーハＷと対向する底面に複数のホール２１ａが形成さ
れており、これらを通じて処理ガスが下に供給される。
の処理ガスを前記処理室１２内に供給するためのガス供
給部２１が設けられている。前記ガス供給部２１にはウ
ェーハＷと対向する底面に複数のホール２１ａが形成さ
れており、これらを通じて処理ガスが下に供給される。
【００３２】前記処理室１２の底部には排気管２２が接
続されており、真空ポンプ２３により処理室１２の内部
は所定の真空度に保てる。
続されており、真空ポンプ２３により処理室１２の内部
は所定の真空度に保てる。
【００３３】また、前記処理室１２の底部には、前記ガ
ス供給部２１と対向するようにケース１３が設けられて
いる。このケース１３は、その上にウェーハＷが載置さ
れるステージ３１を備えた上部円筒体３２を含む。前記
上部円筒体３２内には、加熱手段である抵抗発熱体１４
が設けられている。前記抵抗発熱体１４は、前記ステー
ジ３１の直下に位置している。前記抵抗発熱体１４に
は、２本の給電線１５ａ、１５ｂが接続されており、こ
れらの給電線１５ａ、１５ｂは前記処理室１２の外部の
電源部２５に接続されている。前記抵抗発熱体１４には
温度測定用サーモカップル１６が接続されており、前記
サーモカップル１６は外部の温度制御部６２に接続され
ている。
ス供給部２１と対向するようにケース１３が設けられて
いる。このケース１３は、その上にウェーハＷが載置さ
れるステージ３１を備えた上部円筒体３２を含む。前記
上部円筒体３２内には、加熱手段である抵抗発熱体１４
が設けられている。前記抵抗発熱体１４は、前記ステー
ジ３１の直下に位置している。前記抵抗発熱体１４に
は、２本の給電線１５ａ、１５ｂが接続されており、こ
れらの給電線１５ａ、１５ｂは前記処理室１２の外部の
電源部２５に接続されている。前記抵抗発熱体１４には
温度測定用サーモカップル１６が接続されており、前記
サーモカップル１６は外部の温度制御部６２に接続され
ている。
【００３４】前記処理室１２の外部には、前記ケース１
３の内部に不活性ガスを供給するための不活性ガス供給
管４３と、前記ケース１３の内部から不活性ガスを排出
させるための不活性ガス排気管４４とが設けられてい
る。前記不活性ガス供給管４３から供給される不活性ガ
スによって前記ケース１３の内部は不活性ガス雰囲気と
なるように構成されている。
３の内部に不活性ガスを供給するための不活性ガス供給
管４３と、前記ケース１３の内部から不活性ガスを排出
させるための不活性ガス排気管４４とが設けられてい
る。前記不活性ガス供給管４３から供給される不活性ガ
スによって前記ケース１３の内部は不活性ガス雰囲気と
なるように構成されている。
【００３５】前記ケース１３の上部円筒体３２内には前
記上部円筒体３２の上面から底面まで貫通するようにホ
ール７３が形成されており、リング状のリフトプレート
７４に固定されている３つのリフトピン７５が、前記ス
テージ３１から上昇または下降可能に前記ホール７３内
に昇降自在に挿入されている。前記リフトプレート７４
はリフト軸７６を通じて昇降機構７７に接続されてい
る。
記上部円筒体３２の上面から底面まで貫通するようにホ
ール７３が形成されており、リング状のリフトプレート
７４に固定されている３つのリフトピン７５が、前記ス
テージ３１から上昇または下降可能に前記ホール７３内
に昇降自在に挿入されている。前記リフトプレート７４
はリフト軸７６を通じて昇降機構７７に接続されてい
る。
【００３６】図１の処理室１２と同一の構成を備えたバ
ッチ式設備を用い、前記処理室１２内においてＴａ2Ｏ5
膜の酸素欠乏を補充してキュアリングするための低温酸
化工程とＴａ2Ｏ5膜の結晶化のための高温熱処理工程を
インサイチュで行うに当たって、前記低温酸化工程、す
なわち、キュアリング工程はＴａ2Ｏ5膜の結晶化温度以
下で行い、後続する高温熱処理工程、すなわち、結晶化
工程はウェーハの温度を上げた状態でＯ3を除いたガス
を使って行う。
ッチ式設備を用い、前記処理室１２内においてＴａ2Ｏ5
膜の酸素欠乏を補充してキュアリングするための低温酸
化工程とＴａ2Ｏ5膜の結晶化のための高温熱処理工程を
インサイチュで行うに当たって、前記低温酸化工程、す
なわち、キュアリング工程はＴａ2Ｏ5膜の結晶化温度以
下で行い、後続する高温熱処理工程、すなわち、結晶化
工程はウェーハの温度を上げた状態でＯ3を除いたガス
を使って行う。
【００３７】図２は、Ｔａ2Ｏ5膜が形成されたウェーハ
に対し、本発明の方法によって前記処理室１２内におい
て前記Ｔａ2Ｏ5膜のキュアリングのための低温酸化工程
及び前記Ｔａ2Ｏ5膜の結晶化のための高温熱処理工程を
インサイチュで行うに当たって、前記処理室１２内にお
ける望ましいウェーハ温度の変化を示した図である。
に対し、本発明の方法によって前記処理室１２内におい
て前記Ｔａ2Ｏ5膜のキュアリングのための低温酸化工程
及び前記Ｔａ2Ｏ5膜の結晶化のための高温熱処理工程を
インサイチュで行うに当たって、前記処理室１２内にお
ける望ましいウェーハ温度の変化を示した図である。
【００３８】すなわち、既存の抵抗加熱式ヒーターの温
度変化速度が遅い点を勘案して前記抵抗発熱体１４の温
度を変えるための時間を浪費しないために、前記抵抗発
熱体１４の温度は前記Ｔａ2Ｏ5膜の結晶化が可能な温
度、例えば、７５０℃に設定してそのまま保ち、前記処
理室１２内においてウェーハの温度を前記低温酸化工程
時にはＴａ2Ｏ5膜の結晶化温度以下に保っておいて、低
温酸化工程が終わった後では結晶化温度まで迅速に上げ
なければならない。
度変化速度が遅い点を勘案して前記抵抗発熱体１４の温
度を変えるための時間を浪費しないために、前記抵抗発
熱体１４の温度は前記Ｔａ2Ｏ5膜の結晶化が可能な温
度、例えば、７５０℃に設定してそのまま保ち、前記処
理室１２内においてウェーハの温度を前記低温酸化工程
時にはＴａ2Ｏ5膜の結晶化温度以下に保っておいて、低
温酸化工程が終わった後では結晶化温度まで迅速に上げ
なければならない。
【００３９】図２において、高温熱処理工程を行うのに
必要なウェーハ温度の上昇量をより減少させるために、
低温酸化工程中にウェーハの温度を上げる場合がある。
このときには、低温酸化工程中にウェーハを前記抵抗発
熱体１４の方に移動させることにより、ウェーハの温度
を上げることができる。
必要なウェーハ温度の上昇量をより減少させるために、
低温酸化工程中にウェーハの温度を上げる場合がある。
このときには、低温酸化工程中にウェーハを前記抵抗発
熱体１４の方に移動させることにより、ウェーハの温度
を上げることができる。
【００４０】また、低温酸化工程中にウェーハがあまり
にも高温となることを防止するために、ウェーハを前記
抵抗発熱体１４から遠く移動させることもできる。例え
ば、図２に示されたように、低温酸化工程の開始時点で
ウェーハが前記抵抗発熱体１４に近づくように位置でき
る。処理室内部の温度が結晶化温度に近づくに伴い、低
温酸化工程が終了する前にウェーハの温度が結晶化温度
に達することを防止するために、ウェーハを前記抵抗発
熱体１４から遠く移動できる。
にも高温となることを防止するために、ウェーハを前記
抵抗発熱体１４から遠く移動させることもできる。例え
ば、図２に示されたように、低温酸化工程の開始時点で
ウェーハが前記抵抗発熱体１４に近づくように位置でき
る。処理室内部の温度が結晶化温度に近づくに伴い、低
温酸化工程が終了する前にウェーハの温度が結晶化温度
に達することを防止するために、ウェーハを前記抵抗発
熱体１４から遠く移動できる。
【００４１】図２に示したように、いったん酸化工程が
始まり、ウェーハの温度が結晶化温度以下に保たれ、低
温酸化工程を行うのに適切な時間が与えられれば、ウェ
ーハの温度を示すラインの傾斜が小さくなる。低温酸化
工程が終わったとき、高温熱処理工程を行うためにウェ
ーハの温度が結晶化温度まで上昇可能にウェーハを前記
抵抗発熱体１４の方に移動させることにより、ウェーハ
の温度を上げることができる。ウェーハの温度を略一定
のレベルに保つために、高温熱処理工程中に前記抵抗発
熱体１４とウェーハとの離隔距離を調整できる。
始まり、ウェーハの温度が結晶化温度以下に保たれ、低
温酸化工程を行うのに適切な時間が与えられれば、ウェ
ーハの温度を示すラインの傾斜が小さくなる。低温酸化
工程が終わったとき、高温熱処理工程を行うためにウェ
ーハの温度が結晶化温度まで上昇可能にウェーハを前記
抵抗発熱体１４の方に移動させることにより、ウェーハ
の温度を上げることができる。ウェーハの温度を略一定
のレベルに保つために、高温熱処理工程中に前記抵抗発
熱体１４とウェーハとの離隔距離を調整できる。
【００４２】本発明による方法においては、前記処理室
１２内において、ウェーハの温度を迅速に変えるために
前記リフトピン７５の高さを調節する方法と、前記処理
室１２内の圧力を変える方法を用いる。
１２内において、ウェーハの温度を迅速に変えるために
前記リフトピン７５の高さを調節する方法と、前記処理
室１２内の圧力を変える方法を用いる。
【００４３】前記２種類の方法によるウェーハの温度調
節の可能性を確かめるために、前記抵抗発熱体１４の温
度を一定に保った状態で、前記リフトピン７５の高さの
変化及び前記処理室１２内における圧力の変化によるウ
ェーハの温度変化を各々測定した。その結果を各々図３
及び図４に示す。
節の可能性を確かめるために、前記抵抗発熱体１４の温
度を一定に保った状態で、前記リフトピン７５の高さの
変化及び前記処理室１２内における圧力の変化によるウ
ェーハの温度変化を各々測定した。その結果を各々図３
及び図４に示す。
【００４４】図３は、リフトピンの高さの変化によるウ
ェーハの温度変化を示したグラフである。図３の結果を
得るために、前記処理室１２の内部を１ｍＴｏｒｒの真
空に維持し、前記抵抗発熱体１４の温度を７５０℃に保
ちつつ、前記リフトピン７５を前記ステージ３１から各
々０ｍｍ、１ｍｍ、２ｍｍ及び３ｍｍだけ上げた状態に
おいて前記リフトピン７５でウェーハを支持することに
より、ウェーハが前記ステージ３１から各々前記上昇距
離だけ離隔されるようにし、そのときの各々のウェーハ
の温度を測定した。図３の結果においては、リフトピン
７５の上昇高さが１ｍｍ高くなるにつれ、ウェーハの温
度は約５℃低くなると現れた。
ェーハの温度変化を示したグラフである。図３の結果を
得るために、前記処理室１２の内部を１ｍＴｏｒｒの真
空に維持し、前記抵抗発熱体１４の温度を７５０℃に保
ちつつ、前記リフトピン７５を前記ステージ３１から各
々０ｍｍ、１ｍｍ、２ｍｍ及び３ｍｍだけ上げた状態に
おいて前記リフトピン７５でウェーハを支持することに
より、ウェーハが前記ステージ３１から各々前記上昇距
離だけ離隔されるようにし、そのときの各々のウェーハ
の温度を測定した。図３の結果においては、リフトピン
７５の上昇高さが１ｍｍ高くなるにつれ、ウェーハの温
度は約５℃低くなると現れた。
【００４５】図４は、処理室内の圧力変化によるウェー
ハの温度変化を示したグラフである。図４の結果を得る
ために、前記抵抗発熱体１４の温度を７５０℃に保ちつ
つ、ウェーハが前記ウェーハ支持面３１と接した状態で
前記処理室１２内の圧力を１．０Ｔｏｒｒから３０．０
Ｔｏｒｒまで変えつつ、ウェーハの温度を測定した。図
４の結果から、処理室内の圧力が低くなるほど、ウェー
ハの温度が低くなることが分かる。
ハの温度変化を示したグラフである。図４の結果を得る
ために、前記抵抗発熱体１４の温度を７５０℃に保ちつ
つ、ウェーハが前記ウェーハ支持面３１と接した状態で
前記処理室１２内の圧力を１．０Ｔｏｒｒから３０．０
Ｔｏｒｒまで変えつつ、ウェーハの温度を測定した。図
４の結果から、処理室内の圧力が低くなるほど、ウェー
ハの温度が低くなることが分かる。
【００４６】図３及び図４の結果から、処理室内におい
て、抵抗発熱体の温度を一定に保った状態で、リフトピ
ンの高さを調節する方法、或いは処理室内の圧力を調節
する方法を用い、前記処理室内において、ウェーハの温
度を調節できるということが確かめられた。
て、抵抗発熱体の温度を一定に保った状態で、リフトピ
ンの高さを調節する方法、或いは処理室内の圧力を調節
する方法を用い、前記処理室内において、ウェーハの温
度を調節できるということが確かめられた。
【００４７】図５Ａないし図５Ｆは、本発明の望ましい
実施形態によるキャパシターの製造方法を説明するため
の工程手順断面図である。
実施形態によるキャパシターの製造方法を説明するため
の工程手順断面図である。
【００４８】図５Ａを参照すれば、半導体基板１００上
に、例えば、ドーピングされたポリシリコンよりなる下
部電極１１０を形成する。
に、例えば、ドーピングされたポリシリコンよりなる下
部電極１１０を形成する。
【００４９】図５Ｂを参照すれば、前記下部電極１１０
が形成された結果物上で露出したＳｉ表面をＲＴＮ（Ra
pid Thermal Nitridation）で約１５〜２０Åの厚さで
窒化させ、シリコン窒化膜１１２を形成する。
が形成された結果物上で露出したＳｉ表面をＲＴＮ（Ra
pid Thermal Nitridation）で約１５〜２０Åの厚さで
窒化させ、シリコン窒化膜１１２を形成する。
【００５０】図５Ｃないし図５Ｅは、Ｔａ2Ｏ5誘電膜１
２０ａを形成する過程を説明するための断面図である。
２０ａを形成する過程を説明するための断面図である。
【００５１】具体的に説明すれば、図５Ｃのように、前
記シリコン窒化膜１１２上にＴａ2Ｏ5膜１２０を形成す
る。
記シリコン窒化膜１１２上にＴａ2Ｏ5膜１２０を形成す
る。
【００５２】その後、図５Ｄに示したように、例えば、
Ｏ3またはＵＶ-Ｏ3などのオゾン雰囲気１２４下で低温
酸化アニーリング工程により、前記Ｔａ2Ｏ5膜１２０を
Ｔａ 2Ｏ5の結晶化温度以下の温度でアニーリングして前
記Ｔａ2Ｏ5膜１２０内の酸素欠乏を補充することで、前
記Ｔａ2Ｏ5膜１２０をキュアリングする。前記低温酸化
アニーリング工程は、加熱手段として抵抗発熱体を備え
る処理室内で行われる。
Ｏ3またはＵＶ-Ｏ3などのオゾン雰囲気１２４下で低温
酸化アニーリング工程により、前記Ｔａ2Ｏ5膜１２０を
Ｔａ 2Ｏ5の結晶化温度以下の温度でアニーリングして前
記Ｔａ2Ｏ5膜１２０内の酸素欠乏を補充することで、前
記Ｔａ2Ｏ5膜１２０をキュアリングする。前記低温酸化
アニーリング工程は、加熱手段として抵抗発熱体を備え
る処理室内で行われる。
【００５３】この工程のために、図１に示したような設
備が用いられる。ここで、前記抵抗発熱体１４の温度は
Ｔａ2Ｏ5の結晶化温度以上、例えば、７５０℃に保った
状態で、図６Ａに示したように、前記リフトピン７５を
前記ステージ３１から所定距離ｄ、例えば、２ｍｍ上げ
て前記半導体基板１００が前記ステージ３１から２ｍｍ
離隔された状態で前記リフトピン７５上に支持されるよ
うにする。その結果、前記離隔された距離によって前記
半導体基板１００の温度が前記抵抗発熱体１４の設定温
度まで上がることが抑えられて、前記半導体基板１００
の温度をＴａ2Ｏ5の結晶化温度以下である６５０℃以
下、好ましくは２００〜６５０℃の温度に保てる。この
とき、前記リフトピン７５の高さを調節して前記半導体
基板１００の温度を適切に調節できる。前記リフトピン
７５を上げた状態で、前記半導体基板１００の温度が安
定化する間または安定化した後にＯ3を前記処理室１２
内に供給して、前記低温酸化アニーリング工程を行う。
備が用いられる。ここで、前記抵抗発熱体１４の温度は
Ｔａ2Ｏ5の結晶化温度以上、例えば、７５０℃に保った
状態で、図６Ａに示したように、前記リフトピン７５を
前記ステージ３１から所定距離ｄ、例えば、２ｍｍ上げ
て前記半導体基板１００が前記ステージ３１から２ｍｍ
離隔された状態で前記リフトピン７５上に支持されるよ
うにする。その結果、前記離隔された距離によって前記
半導体基板１００の温度が前記抵抗発熱体１４の設定温
度まで上がることが抑えられて、前記半導体基板１００
の温度をＴａ2Ｏ5の結晶化温度以下である６５０℃以
下、好ましくは２００〜６５０℃の温度に保てる。この
とき、前記リフトピン７５の高さを調節して前記半導体
基板１００の温度を適切に調節できる。前記リフトピン
７５を上げた状態で、前記半導体基板１００の温度が安
定化する間または安定化した後にＯ3を前記処理室１２
内に供給して、前記低温酸化アニーリング工程を行う。
【００５４】ここで、前記処理室１２の圧力は３００Ｔ
ｏｒｒ以下、好ましくは０．１〜３００Ｔｏｒｒの範囲
に保つことが望ましい。前記低温酸化アニーリング工程
は約３０秒〜５分間、望ましくは、約２分間行う。
ｏｒｒ以下、好ましくは０．１〜３００Ｔｏｒｒの範囲
に保つことが望ましい。前記低温酸化アニーリング工程
は約３０秒〜５分間、望ましくは、約２分間行う。
【００５５】図５Ｄの低温酸化アニーリング段階におい
て、前記半導体基板１００の温度を一層効率良く調節す
るために、前記リフトピン７５を、図６Ａに示したよう
に上昇させた状態で、前記処理室１２内の圧力を一層下
げる方法を適用することも可能である。
て、前記半導体基板１００の温度を一層効率良く調節す
るために、前記リフトピン７５を、図６Ａに示したよう
に上昇させた状態で、前記処理室１２内の圧力を一層下
げる方法を適用することも可能である。
【００５６】次に、図５Ｅに示したように、前記処理室
１２内において、前記低温酸化アニーリング工程とイン
サイチュで前記Ｔａ2Ｏ5膜１２０をＴａ2Ｏ5の結晶化温
度以上の温度で熱処理して前記Ｔａ2Ｏ5膜１２０を結晶
化させ、所望のＴａ2Ｏ5誘電膜１２０ａを得る。このと
き、前記抵抗発熱体１４の温度は既にＴａ2Ｏ5の結晶化
温度以上の温度、例えば、７５０℃に保たれているの
で、前記リフトピン７５を、図６Ｄに示した位置まで下
げさえすれば、前記半導体基板１００の温度をＴａ2Ｏ5
の結晶化温度以上に調節できる。
１２内において、前記低温酸化アニーリング工程とイン
サイチュで前記Ｔａ2Ｏ5膜１２０をＴａ2Ｏ5の結晶化温
度以上の温度で熱処理して前記Ｔａ2Ｏ5膜１２０を結晶
化させ、所望のＴａ2Ｏ5誘電膜１２０ａを得る。このと
き、前記抵抗発熱体１４の温度は既にＴａ2Ｏ5の結晶化
温度以上の温度、例えば、７５０℃に保たれているの
で、前記リフトピン７５を、図６Ｄに示した位置まで下
げさえすれば、前記半導体基板１００の温度をＴａ2Ｏ5
の結晶化温度以上に調節できる。
【００５７】したがって、前記低温酸化アニーリング工
程が終われば、前記リフトピン７５を下げて前記半導体
基板１００と前記ステージ３１とを当接させることによ
り、前記半導体基板１００の温度を前記抵抗発熱体１４
の設定温度であるＴａ2Ｏ5の結晶化温度以上に上げる。
すなわち、図５Ｅの高温熱処理段階は、図６Ｂに示され
たように、前記半導体基板１００と前記ステージ３１と
が互いに接している状態で行う。前記半導体基板１００
の温度がＴａ2Ｏ5の結晶化温度まで上がる間に、または
上がった後に前記半導体基板１００上に雰囲気ガス１２
６、例えば、Ｏ 2、Ｎ2Ｏ、Ｎ2、Ａｒ、Ｈｅなどを供給
しつつ、前記高温熱処理工程を行う。前記高温熱処理工
程は７５０℃以上、好ましくは７５０〜９５０℃の範囲
で、約３０秒〜５分間、望ましくは、約２分間行う。こ
のとき、前記処理室１２内の圧力は３００Ｔｏｒｒ以
下、好ましくは０．１〜３００Ｔｏｒｒの範囲に保つこ
とが望ましい。
程が終われば、前記リフトピン７５を下げて前記半導体
基板１００と前記ステージ３１とを当接させることによ
り、前記半導体基板１００の温度を前記抵抗発熱体１４
の設定温度であるＴａ2Ｏ5の結晶化温度以上に上げる。
すなわち、図５Ｅの高温熱処理段階は、図６Ｂに示され
たように、前記半導体基板１００と前記ステージ３１と
が互いに接している状態で行う。前記半導体基板１００
の温度がＴａ2Ｏ5の結晶化温度まで上がる間に、または
上がった後に前記半導体基板１００上に雰囲気ガス１２
６、例えば、Ｏ 2、Ｎ2Ｏ、Ｎ2、Ａｒ、Ｈｅなどを供給
しつつ、前記高温熱処理工程を行う。前記高温熱処理工
程は７５０℃以上、好ましくは７５０〜９５０℃の範囲
で、約３０秒〜５分間、望ましくは、約２分間行う。こ
のとき、前記処理室１２内の圧力は３００Ｔｏｒｒ以
下、好ましくは０．１〜３００Ｔｏｒｒの範囲に保つこ
とが望ましい。
【００５８】ここで、前記低温酸化アニーリング工程及
び高温熱処理工程において、前記半導体基板１００の温
度を一層効率良く調節するために、前記低温酸化アニー
リング工程時の圧力を前記高温熱処理工程時の圧力より
も低く設定できる。
び高温熱処理工程において、前記半導体基板１００の温
度を一層効率良く調節するために、前記低温酸化アニー
リング工程時の圧力を前記高温熱処理工程時の圧力より
も低く設定できる。
【００５９】前記Ｔａ2Ｏ5膜の低温酸化アニーリング工
程及び高温熱処理工程をインサイチュで行うための他の
方法として、図５Ｄの工程及び図５Ｅの工程を前記処理
室１２内においてインサイチュで連続的に行うが、前記
リフトピン７５を上昇及び下降させる方法を用いず、前
記処理室１２内の圧力を変える方法を用いることもでき
る。
程及び高温熱処理工程をインサイチュで行うための他の
方法として、図５Ｄの工程及び図５Ｅの工程を前記処理
室１２内においてインサイチュで連続的に行うが、前記
リフトピン７５を上昇及び下降させる方法を用いず、前
記処理室１２内の圧力を変える方法を用いることもでき
る。
【００６０】図７は、圧力変化を利用する方法を説明す
るための図である。図７を参照すれば、図６Ｂに示した
ように、前記半導体基板１００と前記ステージ３１とが
互いに接している状態で、前記抵抗発熱体１４の温度は
Ｔａ2Ｏ5の結晶化温度以上に保ち、前記処理室１２内の
圧力を低温酸化段階では３Ｔｏｒｒ以下、望ましくは
０．１〜３Ｔｏｒｒの範囲、さらに望ましくは０．１〜
２Ｔｏｒｒの範囲の低い第１圧力Ｐ1に保ちつつ、前記
オゾン雰囲気１２４下で低温酸化アニーリング工程を行
い、前記第１圧力Ｐ1よりも高い第２圧力Ｐ2で、図５Ｅ
を参照して説明した方法と同様にして高温熱処理工程を
行う。前記第２圧力Ｐ2は５〜３００Ｔｏｒｒの範囲内
で設定することが望ましい。このように、圧力変化を利
用する方法においては、低温酸化段階において前記半導
体基板１００が前記ステージ３１と接していても、前記
第１圧力Ｐ1と低く設定された圧力によって前記半導体
基板１００の温度はＴａ2Ｏ5の結晶化温度以下に保たれ
うる。
るための図である。図７を参照すれば、図６Ｂに示した
ように、前記半導体基板１００と前記ステージ３１とが
互いに接している状態で、前記抵抗発熱体１４の温度は
Ｔａ2Ｏ5の結晶化温度以上に保ち、前記処理室１２内の
圧力を低温酸化段階では３Ｔｏｒｒ以下、望ましくは
０．１〜３Ｔｏｒｒの範囲、さらに望ましくは０．１〜
２Ｔｏｒｒの範囲の低い第１圧力Ｐ1に保ちつつ、前記
オゾン雰囲気１２４下で低温酸化アニーリング工程を行
い、前記第１圧力Ｐ1よりも高い第２圧力Ｐ2で、図５Ｅ
を参照して説明した方法と同様にして高温熱処理工程を
行う。前記第２圧力Ｐ2は５〜３００Ｔｏｒｒの範囲内
で設定することが望ましい。このように、圧力変化を利
用する方法においては、低温酸化段階において前記半導
体基板１００が前記ステージ３１と接していても、前記
第１圧力Ｐ1と低く設定された圧力によって前記半導体
基板１００の温度はＴａ2Ｏ5の結晶化温度以下に保たれ
うる。
【００６１】前記Ｔａ2Ｏ5誘電膜１２０ａが得られた
後、その上に図５Ｆに示したように、上部電極１３０を
形成してキャパシターを完成する。
後、その上に図５Ｆに示したように、上部電極１３０を
形成してキャパシターを完成する。
【００６２】図８は、本発明による方法に従い製造され
たキャパシターの電気的な特性を従来の方法に従い製造
されたキャパシターと比較して評価したグラフである。
より具体的に説明すれば、本発明によるキャパシターの
製造方法に従いリフトピンの高さを調節する方法によっ
て、Ｔａ2Ｏ5膜に対して低温酸化アニーリング工程によ
るキュアリング及び高温熱処理工程による結晶化を行っ
た場合（△）と、従来の方法でのように、Ｔａ2Ｏ5膜を
低温酸化アニーリングした後で炉の形の他の装備を用い
てドライＯ2アニーリング方式により高温熱処理工程を
行った場合（□）とを比較したものである。
たキャパシターの電気的な特性を従来の方法に従い製造
されたキャパシターと比較して評価したグラフである。
より具体的に説明すれば、本発明によるキャパシターの
製造方法に従いリフトピンの高さを調節する方法によっ
て、Ｔａ2Ｏ5膜に対して低温酸化アニーリング工程によ
るキュアリング及び高温熱処理工程による結晶化を行っ
た場合（△）と、従来の方法でのように、Ｔａ2Ｏ5膜を
低温酸化アニーリングした後で炉の形の他の装備を用い
てドライＯ2アニーリング方式により高温熱処理工程を
行った場合（□）とを比較したものである。
【００６３】ここで、本発明による方法の場合（△）、
抵抗発熱体の温度は７５０℃に保ちつつ、リフトピンを
ステージから２ｍｍ上げた状態でＵＶ-Ｏ3アニーリング
を２分間行うことにより、Ｔａ2Ｏ5膜を低温酸化アニー
リングしてキュアリングし、次に、リフトピンを完全に
下降させてウェーハとステージとが接している状態で雰
囲気ガスとしてＯ2を使って高温熱処理工程を２分間行
い、Ｔａ2Ｏ5膜を結晶化させた。
抵抗発熱体の温度は７５０℃に保ちつつ、リフトピンを
ステージから２ｍｍ上げた状態でＵＶ-Ｏ3アニーリング
を２分間行うことにより、Ｔａ2Ｏ5膜を低温酸化アニー
リングしてキュアリングし、次に、リフトピンを完全に
下降させてウェーハとステージとが接している状態で雰
囲気ガスとしてＯ2を使って高温熱処理工程を２分間行
い、Ｔａ2Ｏ5膜を結晶化させた。
【００６４】その結果、図８からも確かめられるよう
に、本発明による方法に従い製造されたキャパシターに
おいては、一つの処理室内において単純な工程でＴａ2
Ｏ5膜を比較的に短い時間内にキュアリング及び結晶化
できるにも拘わらず、従来の方法に従い製造されたキャ
パシターと同一水準の漏れ電流性が得られた。
に、本発明による方法に従い製造されたキャパシターに
おいては、一つの処理室内において単純な工程でＴａ2
Ｏ5膜を比較的に短い時間内にキュアリング及び結晶化
できるにも拘わらず、従来の方法に従い製造されたキャ
パシターと同一水準の漏れ電流性が得られた。
【００６５】本発明によるキャパシターの製造方法にお
いては、Ｔａ2Ｏ5膜をキュアリング及び結晶化させるた
めに、抵抗発熱体よりなる加熱手段を備えた処理室を備
えた製造設備を用いる。前記処理室内において、前記抵
抗発熱体の温度はＴａ2Ｏ5の結晶化が可能な温度に固定
させた状態で、Ｔａ2Ｏ5膜をＴａ2Ｏ5の結晶化温度以下
でアニーリングしてキュアリングするためにオゾン雰囲
気でリフトピンを上げ、或いは処理室の内部を低圧に保
ちつつ、低温酸化アニーリング工程を行う。Ｔａ2Ｏ5膜
の結晶化に必要な高温熱処理工程は、リフトピンを下げ
てウェーハとステージとが接している状態で前記低温酸
化アニーリング工程とインサイチュで行う。
いては、Ｔａ2Ｏ5膜をキュアリング及び結晶化させるた
めに、抵抗発熱体よりなる加熱手段を備えた処理室を備
えた製造設備を用いる。前記処理室内において、前記抵
抗発熱体の温度はＴａ2Ｏ5の結晶化が可能な温度に固定
させた状態で、Ｔａ2Ｏ5膜をＴａ2Ｏ5の結晶化温度以下
でアニーリングしてキュアリングするためにオゾン雰囲
気でリフトピンを上げ、或いは処理室の内部を低圧に保
ちつつ、低温酸化アニーリング工程を行う。Ｔａ2Ｏ5膜
の結晶化に必要な高温熱処理工程は、リフトピンを下げ
てウェーハとステージとが接している状態で前記低温酸
化アニーリング工程とインサイチュで行う。
【００６６】本発明によるキャパシターの製造方法によ
れば、抵抗発熱体の温度をＴａ2Ｏ5の結晶化温度以上に
設定した状態でリフトピンの高さを調節し、或いは処理
室内の圧力を調節する方法によりウェーハの温度を迅速
に変えることができる。また、Ｔａ2Ｏ5膜の低温酸化ア
ニーリング工程及び後続する高温熱処理工程を同一の処
理室内においてインサイチュで行うので、従来の技術に
おいて必要とされていた炉の形の別途の装備を用いる必
要がなく、このため、長時間かかっていたドライＯ2ア
ニーリング工程を省略できる。したがって、本発明によ
れば、キャパシターの誘電膜の形成工程が単純化され、
Ｔａ2Ｏ5誘電膜の形成工程において熱負担を大幅に低減
できるという効果が得られる。したがって、スループッ
トが向上するので、本発明を量産工程に有利に適用でき
る。
れば、抵抗発熱体の温度をＴａ2Ｏ5の結晶化温度以上に
設定した状態でリフトピンの高さを調節し、或いは処理
室内の圧力を調節する方法によりウェーハの温度を迅速
に変えることができる。また、Ｔａ2Ｏ5膜の低温酸化ア
ニーリング工程及び後続する高温熱処理工程を同一の処
理室内においてインサイチュで行うので、従来の技術に
おいて必要とされていた炉の形の別途の装備を用いる必
要がなく、このため、長時間かかっていたドライＯ2ア
ニーリング工程を省略できる。したがって、本発明によ
れば、キャパシターの誘電膜の形成工程が単純化され、
Ｔａ2Ｏ5誘電膜の形成工程において熱負担を大幅に低減
できるという効果が得られる。したがって、スループッ
トが向上するので、本発明を量産工程に有利に適用でき
る。
【００６７】明らかなように、以上では、ウェーハがピ
ンによって移動すると説明したが、ウェーハはその他の
手段によっても移動できる。例えば、他の実施形態とし
て前記抵抗発熱体１４に対して前記上部円筒体３２が相
対的に遠くまたは近く移動されうる。
ンによって移動すると説明したが、ウェーハはその他の
手段によっても移動できる。例えば、他の実施形態とし
て前記抵抗発熱体１４に対して前記上部円筒体３２が相
対的に遠くまたは近く移動されうる。
【００６８】以上、本発明を望ましい実施形態を挙げて
詳細に説明したが、本発明は前記実施形態に限定され
ず、本発明の技術的な思想の範囲内において当分野にお
ける通常の知識を有した者なら、これより各種の変形が
可能であることは言うまでもない。
詳細に説明したが、本発明は前記実施形態に限定され
ず、本発明の技術的な思想の範囲内において当分野にお
ける通常の知識を有した者なら、これより各種の変形が
可能であることは言うまでもない。
【図１】本発明の望ましい実施形態によるキャパシター
の製造方法に用いうるガス処理装置の構成を概略的に示
した縦断側面図である。
の製造方法に用いうるガス処理装置の構成を概略的に示
した縦断側面図である。
【図２】本発明によるキャパシターの製造方法におい
て、Ｔａ2Ｏ5膜の低温酸化アニーリング工程及び高温熱
処理工程におけるウェーハの温度変化を示した図であ
る。
て、Ｔａ2Ｏ5膜の低温酸化アニーリング工程及び高温熱
処理工程におけるウェーハの温度変化を示した図であ
る。
【図３】本発明によるキャパシターの製造方法に適用さ
れるリフトピンの高さ変化によるウェーハの温度変化を
示したグラフである。
れるリフトピンの高さ変化によるウェーハの温度変化を
示したグラフである。
【図４】本発明によるキャパシターの製造方法に適用さ
れる処理室内の圧力変化によるウェーハの温度変化を示
したグラフである。
れる処理室内の圧力変化によるウェーハの温度変化を示
したグラフである。
【図５】ＡないしＦは本発明の望ましい実施形態による
キャパシターの製造方法を説明するための断面図であ
る。
キャパシターの製造方法を説明するための断面図であ
る。
【図６】ＡおよびＢは本発明の一実施形態による方法に
よってリフトピンの高さ変化を用い、Ｔａ2Ｏ5膜を低温
酸化アニーリング及び高温熱処理する方法を説明するた
めの図であって、各々リフトピンの上昇及び下降状態を
示した図である。
よってリフトピンの高さ変化を用い、Ｔａ2Ｏ5膜を低温
酸化アニーリング及び高温熱処理する方法を説明するた
めの図であって、各々リフトピンの上昇及び下降状態を
示した図である。
【図７】本発明の一実施形態による方法によって処理室
内の圧力の変化を用い、Ｔａ2Ｏ5膜を低温酸化アニーリ
ング及び高温熱処理する方法を説明するための図であ
る。
内の圧力の変化を用い、Ｔａ2Ｏ5膜を低温酸化アニーリ
ング及び高温熱処理する方法を説明するための図であ
る。
【図８】本発明による方法によって製造されたキャパシ
ターの電気的特性を従来の方法によって製造されたキャ
パシターと比較して示したグラフである。
ターの電気的特性を従来の方法によって製造されたキャ
パシターと比較して示したグラフである。
１２…処理室 １３…ケース １４…抵抗発熱体 １５…給電線 １６…温度測定用サーモカップル ２１…ガス供給部 ２２…排気管 ２３…真空ポンプ ３１…ステージ ３２…上部円筒体 ４３…不活性ガス供給管 ４４…不活性ガス排気管 ７３…ホール ７４…リフトプレート ７５…リフトピン １００…半導体基板 １１０…下部電極 １１２…シリコン窒化膜 １２０…Ｔａ2Ｏ5膜 １３０…上部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朴 泳 旭 大韓民国京畿道水原市長安区亭子１洞879 −１番地 白雪マウル星志アパート541棟 706号 Ｆターム(参考） 5F058 BA11 BD01 BD05 BD10 BG03 BG04 BH03 BH17 5F083 AD60 JA06 JA19 PR16 PR21 PR33
Claims (27)
- 【請求項１】 Ｔａ2Ｏ5膜を前記Ｔａ2Ｏ5膜の結晶化温
度よりも低い第１温度に保つ段階と、 前記Ｔａ2Ｏ5膜の温度を前記結晶化温度まで上げるため
に処理室内においてヒーターに対する前記Ｔａ2Ｏ5膜の
相対的な位置と前記処理室内における圧力のうち少なく
とも一方を変化段階とすることを含むことを特徴とする
処理室内におけるＴａ2Ｏ5膜の形成方法。 - 【請求項２】 前記処理室内において、前記Ｔａ2Ｏ5膜
の位置は、前記Ｔａ 2Ｏ5膜を第１温度に保つために前記
ヒーターから第１距離だけ離れている前記Ｔａ2Ｏ5膜の
第１位置であり、 前記変化段階においては、前記Ｔａ2Ｏ5膜の温度を前記
結晶化温度まで上げるために前記Ｔａ2Ｏ5膜を前記第１
位置から前記第１距離よりも短い第２距離だけ前記ヒー
ターから離れている前記処理室内の第２位置に移動させ
ることを特徴とする請求項１に記載の処理室内における
Ｔａ2Ｏ5膜の形成方法。 - 【請求項３】 前記第１距離は２ｍｍであり、 前記第２距離は１ｍｍよりも短いことを特徴とする請求
項２に記載の処理室内におけるＴａ2Ｏ5膜の形成方法。 - 【請求項４】 前記処理室内において、前記Ｔａ2Ｏ5膜
の位置は、前記ヒーターから第１距離だけ離れている前
記Ｔａ2Ｏ5膜の第１位置であり、 前記変化段階は、 前記Ｔａ2Ｏ5膜を前記第１位置から前記第１距離よりも
長い第２距離だけ前記ヒーターから離れている前記処理
室内の第２位置に移動させる段階と、 前記Ｔａ2Ｏ5膜を前記第２位置から前記第１距離よりも
短い第３距離だけ前記ヒーターから離れている前記処理
室内の第３位置に移動させる段階とを含むことを特徴と
する請求項１に記載の処理室内におけるＴａ2Ｏ5膜の形
成方法。 - 【請求項５】 前記加熱段階においては、前記処理室内
において、前記Ｔａ 2Ｏ5膜をＯ3またはＵＶ-Ｏ3雰囲気
下で６５０℃以下の温度に加熱することを特徴とする請
求項１に記載の処理室内におけるＴａ2Ｏ5膜の形成方
法。 - 【請求項６】 前記変化段階は、前記Ｔａ2Ｏ5膜を
Ｏ2、Ｎ2Ｏ、Ｎ2、ＡｒまたはＨｅの雰囲気下で７５０
℃以上の温度に加熱する段階をさらに含むことを特徴と
する請求項１に記載の処理室内におけるＴａ2Ｏ5膜の形
成方法。 - 【請求項７】 前記変化段階においては、前記Ｔａ2Ｏ5
膜の温度を前記結晶化温度まで上げるために前記処理室
内の第１圧力を第２圧力まで上げることを特徴とする請
求項１に記載の処理室内におけるＴａ2Ｏ5膜の形成方
法。 - 【請求項８】 前記第１圧力は１．０Ｔｏｒｒであり、
前記第２圧力は３００Ｔｏｒｒであることを特徴とする
請求項７に記載の処理室内におけるＴａ2Ｏ5膜の形成方
法。 - 【請求項９】 前記処理室内において、前記Ｔａ2Ｏ5膜
の位置は、前記ヒーターから第１距離だけ離れている前
記Ｔａ2Ｏ5膜の第１位置であり、 前記変化段階においては、前記Ｔａ2Ｏ5膜を前記第１位
置から前記第１距離よりも短い第２距離だけ前記ヒータ
ーから離れている前記処理室内の第２位置に移動させ、 前記変化段階においては、前記Ｔａ2Ｏ5膜の温度を前記
結晶化温度まで上げるために前記処理室内の圧力を上げ
る段階をさらに含むことを特徴とする請求項１に記載の
処理室内におけるＴａ2Ｏ5膜の形成方法。 - 【請求項１０】 前記加熱する段階は、 前記Ｔａ2Ｏ5膜を前記ヒーターから第１距離だけ離れて
いる前記処理室内の第１位置に移動させる段階と、 前記第１位置における温度が上がるに伴い、前記Ｔａ2
Ｏ5膜を前記ヒーターから遠く移動させる段階とをさら
に含むことを特徴とする請求項１に記載の処理室内にお
けるＴａ2Ｏ5膜の形成方法。 - 【請求項１１】 半導体基板上に下部電極を形成する段
階と、 前記下部電極上にＴａ2Ｏ5膜を形成する段階と、 処理室内において、前記Ｔａ2Ｏ5膜をＯ3雰囲気下で前
記Ｔａ2Ｏ5膜の結晶化温度よりも低い温度でアニーリン
グして前記Ｔａ2Ｏ5膜をキュアリングする段階と、 前記処理室内において前記Ｔａ2Ｏ5膜を前記Ｔａ2Ｏ5膜
の結晶化温度以上の温度で熱処理して前記Ｔａ2Ｏ5膜を
結晶化する段階とを含むことを特徴とする半導体素子の
キャパシターの製造方法。 - 【請求項１２】 前記Ｔａ2Ｏ5膜のキュアリング段階及
び前記Ｔａ2Ｏ5膜の結晶化段階の間に、前記Ｔａ2Ｏ5膜
をヒーターを用いて前記Ｔａ2Ｏ5膜の結晶化温度以上の
第２温度に保つ段階を含むことを特徴とする請求項１１
に記載の半導体素子のキャパシターの製造方法。 - 【請求項１３】 前記処理室には、前記Ｔａ2Ｏ5膜が載
置されるステージ上から上昇または下降させることによ
り、前記半導体基板と前記ステージとの間の距離を調節
できる移動可能な複数のリフトピンが設けられており、 前記キュアリング段階は、前記半導体基板が前記ステー
ジから所定距離離れるように前記複数のリフトピンが前
記ステージから所定高さだけ上昇した第１状態で行い、 前記結晶化段階は、前記半導体基板が前記ステージと接
するように前記リフトピンが前記ステージ上に突出しな
い第２状態で行うことを特徴とする請求項１２に記載の
半導体素子のキャパシターの製造方法。 - 【請求項１４】 前記キュアリング段階及び結晶化段階
において、前記ヒーターの温度は７５０℃に設定される
ことを特徴とする請求項１３に記載の半導体素子のキャ
パシターの製造方法。 - 【請求項１５】 前記キュアリング段階及び結晶化段階
は、前記処理室内の圧力が３００Ｔｏｒｒ以下の状態で
行うことを特徴とする請求項１３に記載の半導体素子の
キャパシターの製造方法。 - 【請求項１６】 前記キュアリング段階は、前記結晶化
段階よりも低い圧力下で行うことを特徴とする請求項１
３に記載の半導体素子のキャパシターの製造方法。 - 【請求項１７】 前記キュアリング段階及び結晶化段階
は、同一の圧力下で行うことを特徴とする請求項１３に
記載の半導体素子のキャパシターの製造方法。 - 【請求項１８】 前記キュアリング段階は、Ｏ3または
ＵＶ-Ｏ3雰囲気下で行うことを特徴とする請求項１３に
記載の半導体素子のキャパシターの製造方法。 - 【請求項１９】 前記結晶化段階は、Ｏ2、Ｎ2Ｏ、
Ｎ2、Ａｒ及びＨｅのうち少なくとも一つを含む雰囲気
下で行うことを特徴とする請求項１３に記載の半導体素
子のキャパシターの製造方法。 - 【請求項２０】 前記キュアリング段階においては、前
記半導体基板の温度を６５０℃以下に保つために前記リ
フトピンの高さを調節することを特徴とする請求項１３
に記載の半導体素子のキャパシターの製造方法。 - 【請求項２１】 前記キュアリング段階は、３０秒〜５
分間行うことを特徴とする請求項１３に記載の半導体素
子のキャパシターの製造方法。 - 【請求項２２】 前記結晶化段階は、３０秒〜５分間行
うことを特徴とする請求項１３に記載の半導体素子のキ
ャパシターの製造方法。 - 【請求項２３】 前記キュアリング段階及び結晶化段階
は、各々前記半導体基板が前記ステージと接している状
態で行い、 前記キュアリング段階は、前記結晶化段階よりも低い圧
力で行うことを特徴とする請求項１３に記載の半導体素
子のキャパシターの製造方法。 - 【請求項２４】 前記キュアリング段階及び結晶化段階
において、前記ヒーターの温度は７５０℃に設定される
ことを特徴とする請求項２３に記載の半導体素子のキャ
パシターの製造方法。 - 【請求項２５】 前記キュアリング段階及び結晶化段階
は、３００Ｔｏｒｒ以下の圧力下で行うことを特徴とす
る請求項１３に記載の半導体素子のキャパシターの製造
方法。 - 【請求項２６】 前記キュアリング段階は、３Ｔｏｒｒ
以下の圧力下で行うことを特徴とする請求項１３に記載
の半導体素子のキャパシターの製造方法。 - 【請求項２７】 前記結晶化段階は、５〜３００Ｔｏｒ
ｒの圧力下で行うことを特徴とする請求項２３に記載の
半導体素子のキャパシターの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000029303A KR100331569B1 (ko) | 2000-05-30 | 2000-05-30 | 탄탈륨 산화막을 포함하는 반도체 소자의 커패시터의 제조방법 |
| KR00P29303 | 2000-05-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002033319A true JP2002033319A (ja) | 2002-01-31 |
| JP3628278B2 JP3628278B2 (ja) | 2005-03-09 |
Family
ID=19670797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001160427A Expired - Fee Related JP3628278B2 (ja) | 2000-05-30 | 2001-05-29 | Ｔａ２Ｏ５誘電膜を含む半導体素子のキャパシターの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3628278B2 (ja) |
| KR (1) | KR100331569B1 (ja) |
| TW (1) | TW497208B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450685B1 (ko) | 2002-11-30 | 2004-10-01 | 삼성전자주식회사 | 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치 |
| KR100505056B1 (ko) | 2003-01-02 | 2005-07-29 | 삼성전자주식회사 | 반도체 장치의 복합막 형성 방법과, 이를 이용한 커패시터및 게이트 절연막 형성 방법 |
| US9064960B2 (en) * | 2007-01-31 | 2015-06-23 | Applied Materials, Inc. | Selective epitaxy process control |
| TWI564960B (zh) * | 2011-09-16 | 2017-01-01 | 聯華電子股份有限公司 | 高介電常數介電層的製作方法 |
-
2000
- 2000-05-30 KR KR1020000029303A patent/KR100331569B1/ko active IP Right Grant
-
2001
- 2001-05-17 TW TW090111830A patent/TW497208B/zh not_active IP Right Cessation
- 2001-05-29 JP JP2001160427A patent/JP3628278B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010108659A (ko) | 2001-12-08 |
| JP3628278B2 (ja) | 2005-03-09 |
| TW497208B (en) | 2002-08-01 |
| KR100331569B1 (ko) | 2002-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101005953B1 (ko) | 절연막 형성 방법 | |
| US8546271B2 (en) | Method of improving oxide growth rate of selective oxidation processes | |
| US6190973B1 (en) | Method of fabricating a high quality thin oxide | |
| US8541297B2 (en) | Manufacturing method of semiconductor device | |
| US7585771B2 (en) | Method of manufacturing semiconductor device | |
| TWI414026B (zh) | 製造薄膜電晶體之方法 | |
| US6797323B1 (en) | Method of forming silicon oxide layer | |
| JP2011086908A (ja) | 基板処理方法及び基板処理装置 | |
| JPH10107018A (ja) | 半導体ウェーハの熱処理装置 | |
| EP0258394A1 (en) | METHOD FOR THE PRODUCTION OF SOLID BODIES DEVICES WITH THIN DIALECTRIC LAYERS. | |
| WO2017056243A1 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| JP3628278B2 (ja) | Ｔａ２Ｏ５誘電膜を含む半導体素子のキャパシターの製造方法 | |
| US6555394B2 (en) | Methods of fabricating capacitors including Ta2O5 layers in a chamber including changing a Ta2O5 layer to heater separation or chamber pressure | |
| US7217669B2 (en) | Method of forming a metal oxide film | |
| KR100974610B1 (ko) | 박막 트랜지스터 제조방법 | |
| JP2002353214A (ja) | 半導体装置の製造方法 | |
| JP4553227B2 (ja) | 熱処理方法 | |
| JP4703891B2 (ja) | 薄膜製造方法 | |
| TW569377B (en) | Improvement method for thickness uniformity of super-thin nitridation gate dielectric | |
| JP4368673B2 (ja) | 成膜方法およびその成膜装置 | |
| KR100358063B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP2003059921A (ja) | 絶縁体膜の形成方法、及び、キャパシタ部材の製造方法 | |
| JP2002141343A (ja) | 熱処理装置設定温度の作成方法、および熱処理方法 | |
| JPH05152288A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| KR100351253B1 (ko) | 반도체 소자의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3628278 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |