TWI564960B - 高介電常數介電層的製作方法 - Google Patents

高介電常數介電層的製作方法 Download PDF

Info

Publication number
TWI564960B
TWI564960B TW100133425A TW100133425A TWI564960B TW I564960 B TWI564960 B TW I564960B TW 100133425 A TW100133425 A TW 100133425A TW 100133425 A TW100133425 A TW 100133425A TW I564960 B TWI564960 B TW I564960B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
annealing process
fabricating
oxide
annealing
Prior art date
Application number
TW100133425A
Other languages
English (en)
Other versions
TW201314771A (zh
Inventor
王韶韋
王俞仁
林建良
鄧文儀
呂佐文
陳致中
顏英偉
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW100133425A priority Critical patent/TWI564960B/zh
Publication of TW201314771A publication Critical patent/TW201314771A/zh
Application granted granted Critical
Publication of TWI564960B publication Critical patent/TWI564960B/zh

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Description

高介電常數介電層的製作方法
本發明係關於一種製作高介電常數介電層的方法，尤指一種高介電常數閘極介電層的退火(annealing)製程。
隨著金氧半導體(metal-oxide-semiconductor，MOS)電晶體元件尺寸持續地縮小，閘極介電層之厚度亦隨線寬而微縮，然而厚度漸減之閘極介電層若不足以支撐閘極電壓，將造成嚴重漏電流現象，此外，多晶矽(polysilicon)閘極亦容易因硼穿透(boron penetration)效應而導致元件效能降低。因此，半導體業界嘗試使用金屬閘極與高介電常數(High-K)材料取代傳統多晶矽(polysilicon)閘極與氧化物閘極介電層做為新的閘極組合。
另外，也可藉由退火製程進一步改善以原子層沉積(atomic layer deposition,ALD)製程或其他製程形成之閘極介電層的品質。由於氧化物閘極介電層與高介電常數閘極介電層材質不同，將適用於氧化物閘極介電層的退火製程實施於高介電常數閘極介電層時，各機台控溫器(temperature controller)之溫度曲線可能由原本收斂狀態呈發散(disperse)狀態，亦即失去控溫效果之一致性，將不利於製程穩定性，甚或引起破片的發生。因此，如何設計一退火製程適用於改善高介電常數閘極介電層之品質及可靠度實為相關技術者所欲就之課題。
本發明之目的之一在於提供一種製作高介電常數介電層的方法，以得到較佳品質之高介電常數介電層。
本發明之一較佳實施例係提供一種製作高介電常數介電層的方法，其步驟如下。提供一半導體基底，且形成一高介電常數介電層於半導體基底上，其中高介電常數介電層具有一結晶溫度。之後，進行一第一退火(annealing)製程，其中第一退火製程之一製程溫度實質上小於高介電常數介電層之結晶溫度。接著，進行一第二退火製程，其中第二退火製程之一製程溫度實質上大於高介電常數介電層之結晶溫度。
本發明提供兩段式退火製程實施於高介電常數介電層，包括第一退火製程及第二退火製程，其中第二退火製程以及第一退火製程較佳為在不同反應腔室中分別進行。第一退火製程可用於修復高介電常數介電層之缺陷，且第二退火製程可用於調整高介電常數介電層之結晶區域不相鄰高介電常數介電層與半導體基底之交界面。此兩段式退火製程可改善高介電常數介電層之結構完整性以及電性表現。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖至第5圖。第1圖至第5圖繪示了本發明之一較佳實施例之高介電常數介電層製作方法的示意圖。如第1圖所示，首先提供一半導體基底10，半導體基底10例如一由砷化鎵、矽覆絕緣(SOI)層、磊晶層、矽鍺層或其他半導體基底材料所構成的基底。接著，形成一高介電常數介電層12於半導體基底10上。高介電常數介電層12之材質係選自氧化鉿(hafnium oxide，HfO2)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO4)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al2O3)、氧化鑭(lanthanum oxide，La2O3)、氧化鉭(tantalum oxide，Ta2O5)、氧化釔(yttrium oxide，Y2O3)、氧化鋯(zirconium oxide，ZrO2)、鈦酸鍶(strontium titanate oxide，SrTiO3)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO4)、鋯酸鉿(hafnium zirconium oxide，HfZrO4)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZrxTi1-xO3,PZT)、鈦酸鋇鍶(barium strontium titanate,BaxSr1-xTiO3,BST)、或其組合所組成之群組。形成高介電常數介電層12的方法包括原子層沉積(atomic layer deposition,ALD)製程或有機金屬化學氣相沉積法(metal-organic chemical vapor deposition,MOCVD)，但不以此為限。例如藉由原子層沉積製程形成由氧化鉿(HfO2)組成的高介電常數介電層12，前驅物(precursor)較佳為氯化鉿(HfCl4)以及氧化源(oxidant source)較佳為水蒸氣。若使用有機金屬化學氣相沉積法，則可使用例如有機金屬作為前驅物。此時，高介電常數介電層12係為一結構鬆散之非結晶狀(amorphous)薄膜，且具有氧缺陷(oxygen vacancy)14位於/鄰近其表面。
為得到較佳品質之高介電常數介電層，本發明提供兩段式退火(annealing)製程實施於高介電常數介電層的做法。本發明可在任何適合的製程腔室進行相關之退火製程，適合的製程腔室包括任何能夠執行快速熱處理(rapid thermal process,RTP)製程例如尖峰式快速熱製程(spike rapid thermal process)或浸入式快速熱製程(soak rapid thermal process)、雷射尖峰退火(laser spike annealing)製程、閃光退火(flash annealing)、動態表面退火(dynamic surface annealing)製程或上述製程的組合。
接著，如第2圖所示，於一第一腔室進行一第一退火製程。第一退火製程可為一浸入式快速熱處理製程，但不以此為限。第一退火製程之一製程溫度實質上小於高介電常數介電層12之結晶溫度，例如實質上小於500℃。此外，進行第一退火製程時，亦包括同時通入一第一製程氣體。在本實施例中，第一退火製程之製程溫度較佳係為實質上介於300℃與400℃之間，而第一製程氣體包括複數個自由基離子(radical)用以修復高介電常數介電層12之氧缺陷14，如第3圖所示。第一製程氣體之自由基離子包括氧自由基離子或氮自由基離子。其中氧自由基離子(O radical)可藉由加熱、紫外線照射或施加電漿(plasma)等方法解離氧蒸氣(O2)或臭氧蒸氣(O3)而得，而氮自由基離子(N radical)可藉由氨氣(NH3)解離而得。例如在含有自由基離子的第一製程氣體中，以加熱器提供熱能對高介電常數介電層12進行第一退火製程，其中溫度-時間關係圖為一橫線，也就是說，第一腔室之初始溫度與預定製程溫度實質上約略相同，且預定製程溫度值需小於高介電常數介電層12之結晶溫度。在本實施例中，第一退火製程之預定製程溫度係為實質上介於300℃與400℃之間的任一定值。另外，製程時間可定義為高介電常數介電層12進入第一腔室後50秒至離開第一腔室前80秒。在本實施例中，第一退火製程之製程時間較佳係為實質上介於20秒與120秒之間。值得注意的是，具有自由基離子的第一退火製程之實施有利於減少高介電常數介電層12之氧缺陷14，避免高介電常數介電層12後續整合於半導體裝置造成漏電流的發生。
接下來，如第4圖所示，於一第二腔室進行一第二退火製程。第二退火製程較佳係為一雷射尖峰退火製程，但不以此為限。第二退火製程之一製程溫度實質上大於高介電常數介電層12之結晶溫度，例如實質上大於500℃。此外，進行第二退火製程時，亦可包括同時通入一第二製程氣體，第二製程氣體包括氮氣(N2)或反應性低的惰氣氣體。例如在氮氣環境中，施加雷射光束至高介電常數介電層12之表面進行熱退火處理，其中溫度-時間關係圖為一突出峰狀，也就是說在第二退火製程中，係從初始溫度，實質上相等於室溫，升高溫度到預定製程溫度，亦即峰值溫度，也就是大於高介電常數介電層12之結晶溫度，再降溫回到室溫。在本實施例中，第二退火製程之預定製程溫度較佳係為實質上介於800℃與900℃之間。另外，製程時間可定義為溫度自低於預定製程溫度400℃升溫至預定製程溫度，再降溫至低於預定製程溫度400℃所需的時間。在本實施例中，第二退火製程之製程時間較佳係為實質上介於10秒與20秒之間。值得注意的是，製程溫度大於高介電常數介電層12之結晶溫度的第二退火製程之實施有利於轉換結構鬆散之非結晶狀高介電常數介電層12，成為結構較為緻密之具有一結晶區域16的高介電常數介電層12，如第5圖所示。另外，第二退火製程之短製程時間可避免高介電常數介電層12的全面性的結晶，達到調整結晶區域16不相鄰高介電常數介電層12與半導體基底10之交界面的區域性結晶效果，有助於改善高介電常數介電層12後續整合於半導體裝置的電性表現。
由於第一退火製程與第二退火製程具有各自不同的操作條件包括預定的製程溫度及製程氣體種類。為同時達到不同溫度區間的較佳控溫效果及避免製程氣體互相干擾，例如含有自由基離子的第一製程氣體在第二退火製程中可能形成非預期的氧化層於高介電常數介電層上，因此，第一退火製程與第二退火製程較佳為在第一腔室與第二腔室分別進行，但不以此為限。
為清楚表達本發明之特點，以下以流程圖方式再次說明本發明以退火製程改善高介電常數介電層性質的作法。請參考第6圖，並一併參考第1圖至第5圖，第6圖繪示了本發明之高介電常數介電層之製作方法的步驟流程圖。如第6圖所示，首先，如步驟601所示，形成一具有一結晶溫度的高介電常數介電層於一半導體基底上，且此時高介電常數介電層係為一結構鬆散之非結晶狀薄膜。然後，如步驟602所示，對高介電常數介電層進行一第一退火製程。第一退火製程可為一浸入式快速熱處理製程。第一退火製程之製程溫度係小於高介電常數介電層的結晶溫度，並通入具有自由基離子例如含氧元素之自由基離子的一第一製程氣體，此步驟的目的為在不改變高介電常數介電層之結晶狀態下填補高介電常數介電層之氧缺陷。接下來，如步驟603所示，對高介電常數介電層進行一第二退火製程。第二退火製程較佳係為一雷射尖峰退火製程。第二退火製程之製程溫度係大於高介電常數介電層的結晶溫度，並通入一第二製程氣體，第二製程氣體相對於第一製程氣體為反應性較低的氣體例如氮氣，此步驟的目的為利用雷射尖峰退火製程達到區域性結晶效果，以使非結晶狀之高介電常數介電層具有一結晶區域，令其結構較為緻密。
此外，本發明也可進一步應用於各種具有高介電常數介電層的半導體製程，例如金屬閘極製程包括先閘極(gate first)製程、後閘極(gate last)製程之先閘極介電層(high-k first)製程以及後閘極製程之後閘極介電層(high-k last)製程等。
綜上所述，本發明提供兩段式退火製程實施於高介電常數介電層，兩段式退火製程包括第一退火製程及第二退火製程。其中第一退火製程的製程溫度係小於高介電常數介電層的結晶溫度，第二退火製程的製程溫度係大於高介電常數介電層的結晶溫度，且第一退火製程與第二退火製程較佳為在不同反應腔室中分別進行。第一退火製程可用於修復高介電常數介電層之缺陷例如氧缺陷，而第二退火製程可用於調整高介電常數介電層之結晶區域不相鄰高介電常數介電層與半導體基底之交界面。此兩段式退火製程可改善高介電常數介電層之結構完整性以及後續整合於半導體裝置的電性表現。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．半導體基底
12．．．高介電常數介電層
14．．．氧缺陷
16．．．結晶區域
601,602,603．．．步驟
第1圖至第5圖繪示了本發明之一較佳實施例之高介電常數介電層製作方法的示意圖。
第6圖繪示了本發明之高介電常數介電層之製作方法的步驟流程圖。
601,602,603．．．步驟

Claims (11)

  1. 一種製作高介電常數介電層的方法，包括：提供一半導體基底；形成一高介電常數介電層於該半導體基底上，且該高介電常數介電層具有一結晶溫度；進行一第一退火(annealing)製程，其中該第一退火製程之一製程溫度實質上小於該結晶溫度；以及進行一第二退火製程以部分結晶化該高介電常數介電層，以在該高介電常數介電層與該半導體基底之交界面以外的部分的該高介電常數介電層形成一結晶區域，其中該第二退火製程之一製程溫度實質上大於該結晶溫度。
  2. 如請求項1所述之製作高介電常數介電層的方法，其中該高介電常數介電層之材質係選自由氧化鉿(hafnium oxide，HfO2)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO4)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al2O3)、氧化鑭(lanthanum oxide，La2O3)、氧化鉭(tantalum oxide，Ta2O5)、氧化釔(yttrium oxide，Y2O3)、氧化鋯(zirconium oxide，ZrO2)、鈦酸鍶(strontium titanate oxide，SrTiO3)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO4)、鋯酸鉿(hafnium zirconium oxide，HfZrO4)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZrxTi1-xO3, PZT)、鈦酸鋇鍶(barium strontium titanate,BaxSr1-xTiO3,BST)、或其組合所組成之群組。
  3. 如請求項1所述之製作高介電常數介電層的方法，其中該第一退火製程之該製程溫度實質上小於500℃。
  4. 如請求項3所述之製作高介電常數介電層的方法，其中該第一退火製程之該製程溫度實質上介於300℃與400℃之間。
  5. 如請求項1所述之製作高介電常數介電層的方法，其中進行該第一退火製程時，包括通入一第一製程氣體。
  6. 如請求項5所述之製作高介電常數介電層的方法，其中該第一製程氣體包括複數個自由基離子(radical)。
  7. 如請求項6所述之製作高介電常數介電層的方法，其中該第一製程氣體之該等自由基離子包括氧自由基離子或氮自由基離子。
  8. 如請求項1所述之製作高介電常數介電層的方法，其中該第二退火製程包括一雷射退火製程。
  9. 如請求項1所述之製作高介電常數介電層的方法，其中該第二退火製程包括通入一第二製程氣體。
  10. 如請求項9所述之製作高介電常數介電層的方法，其中該第二製程氣體包括氮氣(N2)。
  11. 如請求項1所述之製作高介電常數介電層的方法，其中於一第一腔室進行該第一退火製程，且於一第二腔室進行該第二退火製程。
TW100133425A 2011-09-16 2011-09-16 高介電常數介電層的製作方法 TWI564960B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100133425A TWI564960B (zh) 2011-09-16 2011-09-16 高介電常數介電層的製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100133425A TWI564960B (zh) 2011-09-16 2011-09-16 高介電常數介電層的製作方法

Publications (2)

Publication Number Publication Date
TW201314771A TW201314771A (zh) 2013-04-01
TWI564960B true TWI564960B (zh) 2017-01-01

Family

ID=48802605

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100133425A TWI564960B (zh) 2011-09-16 2011-09-16 高介電常數介電層的製作方法

Country Status (1)

Country Link
TW (1) TWI564960B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6472247B2 (ja) 2015-01-07 2019-02-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US10121683B2 (en) 2015-08-26 2018-11-06 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment method and heat treatment apparatus
JP6665032B2 (ja) * 2015-08-26 2020-03-13 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW497208B (en) * 2000-05-30 2002-08-01 Samsung Electronics Co Ltd Methods of fabricating capacitors including Ta2O5 layers in a chamber including changing a Ta2O5 layer to heater separation or chamber pressure
TW508599B (en) * 2000-05-22 2002-11-01 Tokyo Electron Ltd Method of manufacturing a capacitor having tantalum oxide film as an insulating film
US20040121566A1 (en) * 2002-12-23 2004-06-24 Infineon Technologies North America Corp Method to produce low leakage high K materials in thin film form
US20050127417A1 (en) * 2003-12-10 2005-06-16 Saenger Katherine L. Field effect transistor with etched-back gate dielectric
US7135361B2 (en) * 2003-12-11 2006-11-14 Texas Instruments Incorporated Method for fabricating transistor gate structures and gate dielectrics thereof
TWM359790U (en) * 2008-12-01 2009-06-21 Tung Fang Inst Of Technology Manufacturing of dielectric thin film by laser annealing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW508599B (en) * 2000-05-22 2002-11-01 Tokyo Electron Ltd Method of manufacturing a capacitor having tantalum oxide film as an insulating film
TW497208B (en) * 2000-05-30 2002-08-01 Samsung Electronics Co Ltd Methods of fabricating capacitors including Ta2O5 layers in a chamber including changing a Ta2O5 layer to heater separation or chamber pressure
US20040121566A1 (en) * 2002-12-23 2004-06-24 Infineon Technologies North America Corp Method to produce low leakage high K materials in thin film form
WO2004057657A1 (en) * 2002-12-23 2004-07-08 Infineon Technologies Ag Method to produce low leakage high k materials in thin film form
US20050127417A1 (en) * 2003-12-10 2005-06-16 Saenger Katherine L. Field effect transistor with etched-back gate dielectric
US7135361B2 (en) * 2003-12-11 2006-11-14 Texas Instruments Incorporated Method for fabricating transistor gate structures and gate dielectrics thereof
TWM359790U (en) * 2008-12-01 2009-06-21 Tung Fang Inst Of Technology Manufacturing of dielectric thin film by laser annealing

Also Published As

Publication number Publication date
TW201314771A (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
KR101799146B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 시스템
JP4277268B2 (ja) 金属化合物薄膜の製造方法、ならびに当該金属化合物薄膜を含む半導体装置の製造方法
US8921238B2 (en) Method for processing high-k dielectric layer
US8193098B2 (en) Method for manufacturing semiconductor device
KR100729354B1 (ko) 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법
JP2001015739A (ja) ゲート絶縁膜とその製造方法
TWI564960B (zh) 高介電常數介電層的製作方法
KR100763123B1 (ko) 플래시 메모리 소자의 유전체막 형성 방법
US20130267086A1 (en) Passivating point defects in high-k gate dielectric layers during gate stack formation
US9159779B2 (en) Method of fabricating semiconductor device
KR100859256B1 (ko) 반도체 소자 및 그 제조 방법
US9048307B2 (en) Method of manufacturing a semiconductor device having sequentially stacked high-k dielectric layers
TW201826397A (zh) 製作金屬閘極結構的方法
KR100621542B1 (ko) 미세 전자 소자의 다층 유전체막 및 그 제조 방법
JP2006073758A (ja) 半導体装置の製造方法
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
TWI534894B (zh) 半導體結構及其製程
TWI529803B (zh) 半導體製程
KR102314131B1 (ko) 강유전체 커패시터 소자 및 그 제조 방법
KR100529472B1 (ko) 유전체를 이용한 트랜지스터 형성 방법
TWI565062B (zh) 半導體結構及其製程
CN103117297B (zh) 半导体结构及其制作工艺
KR100755072B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
US20230138009A1 (en) Method for forming a semiconductor structure
KR100680970B1 (ko) 반도체 소자의 게이트 형성방법