KR100529472B1 - 유전체를 이용한 트랜지스터 형성 방법 - Google Patents
유전체를 이용한 트랜지스터 형성 방법 Download PDFInfo
- Publication number
- KR100529472B1 KR100529472B1 KR10-1999-0025745A KR19990025745A KR100529472B1 KR 100529472 B1 KR100529472 B1 KR 100529472B1 KR 19990025745 A KR19990025745 A KR 19990025745A KR 100529472 B1 KR100529472 B1 KR 100529472B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- heat treatment
- annealing process
- dielectric
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 34
- 238000010438 heat treatment Methods 0.000 claims abstract description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000001301 oxygen Substances 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 238000011065 in-situ storage Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000000137 annealing Methods 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 238000011066 ex-situ storage Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000004140 cleaning Methods 0.000 claims abstract description 3
- 238000000926 separation method Methods 0.000 claims abstract description 3
- 230000008021 deposition Effects 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 3
- 230000005284 excitation Effects 0.000 claims description 3
- 229910008486 TiSix Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910008812 WSi Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000005416 organic matter Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 실리콘 기판에 소자 분리 공정으로 소자를 분리시키는 제 1 단계;
상기 실리콘 기판을 세정하는 제 2 단계; 상기 실리콘 기판과의 계면 특성을 좋게 하기 위해 급속 열처리를 이용하여 질화 산화막을 형성하는 제 3 단계; 상기 질화 산화막 상부에 아몰포스 Ta2O5 막을 증착하는 제 4 단계; 상기 증착된 Ta2O5 막을 인-시튜 어닐 공정으로 플라즈마 N2O 처리를 수행하는 제 5 단계; 상기 제 4 및 제 5 단계를 반복적으로 수행하여 다단계의 아몰포스 Ta2O5 막을 증착하는 제 6 단계; 인-시튜 어닐 공정으로 다시 플라즈마 N2O 처리를 하여 산소를 공급하여 주는 제 7 단계; 익스-시튜 어닐 공정으로 급속 열처리를 이용하여 N2O 또는 O2 분위기에서 열처리하는 제 8 단계; 상기 증착된 Ta2O5 막 상부에 배리어 금속을 증착하는 제 9 단계; 상기 배리어 금속 상부에 게이트를 형성하는 제 10 단계; 및 워드라인 마스크와 식각 공정을 진행하여 트랜지스터를 형성하는 제 11 단계를 포함하여 이루어진 유전체를 이용한 트랜지스터 형성 방법을 제공한다.
Description
본 발명은 유전체(Dielectric)를 이용한 트랜지스터 형성 방법에 관한 것으로, 특히 게이트 유전체에 Ta2O5 증착과 인-시튜 어닐 공정을 다단계로 진행하는 유전체를 이용한 트랜지스터 형성 방법에 관한 것이다.
반도체 집적도의 증가로 게이트 산화막의 두께가 얇지게 된다. 그러나, 게이트 산화막의 두께가 너무 얇아지게 되면 게이트 산화막을 통해 디렉트 터널링(Direct tunneling)에 의한 누설전류가 커지기 때문에, 최근에는 유전율이 높은 물질을 사용하여 게이트 유전체의 물리적인 두께를 증가시킴으로서 누설전류를 줄여주고 있는 연구가 많이 진행되고 있다.
Ta2O5 를 게이트 유전체에 적용하여 트랜지스터를 형성하는 종래 기술을 설명하면 다음과 같다.
종래의 Ta2O5 를 이용한 적층 유전체 형성은 기판 상부에 일정 두께의 산화막을 성장 시킨다. 전체 상부에 Ta2O5 를 CVD법으로 증착한다. 증착된 Ta2O
5 는 막질내에 산소 공공(Oxygen vacancy)과 유기물을 포함하기 때문에 누설전류가 매우 커지게 된다. 그러나, 이를 감소시켜주기 위해서는 산소분위기에서 여러가지 방법으로 후속 열처리를 하여줌으로써, 산소를 Ta2O5 에 확산시켜 산소 공공에 산소를 공급하고 막 내의 유기물을 제거한다. 이후, 배리어 금속을 증착한 후 게이트 전극을 증착한다. 이후, 워드라인 마스크와 식각 공정을 진행하여 트랜지스터를 형성한다.
Ta2O5 를 게이트 유전체에 적용하기 위해서 가장 중요한 것중 한가지는 Ta2O
5 의 막질을 후속 열처리에서 개선시켜 누설전류를 감소시키는데 있다. 이러한 후속 열처리를 자세히 설명하면 다음과 같다.
O2 나 N2O 분위기에서 급속 열처리(RTP) 또는 반응로(Furnace)에서 열처리하여 주거나 UV로 O2 나 O3 를 여기시켜 Ta2O5 내에 산소를 공급하여 산소 공공을 채워주고, 막질 내에 유기물질을 제거시켜 준다. 그러나, Ta2O5 는 다소 두껍게 증착되기 때문에 막 전체를 후속 열처리에서 효과적으로 개선시켜주지 못하는 단점이 있다.
따라서, 본 발명은 Ta2O5 를 게이트 유전체에 적용하기 위해 Ta2O5 의 막질을 개선시켜 누설전류를 효과적으로 감소시켜주기 위한 Ta2O5 증착 방법으로 Ta2O5 를 다단계로 증착시키고 그때마다 인-시튜 공정으로 UV를 이용한 O2 나 O3 여기 방법으로 Ta2O5 막 내에 산소를 공급하여 효과적으로 막질을 개선하고 누설전류 감소 및 신뢰성 있는 유전체를 이용한 트랜지스터 형성 방법을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 유전체를 이용한 트랜지스터 형성 방법은 실리콘 기판에 소자 분리 공정으로 소자를 분리시키는 제 1 단계;
상기 실리콘 기판을 세정하는 제 2 단계; 상기 실리콘 기판과의 계면 특성을 좋게 하기 위해 급속 열처리를 이용하여 질화 산화막을 형성하는 제 3 단계; 상기 질화 산화막 상부에 아몰포스 Ta2O5 막을 증착하는 제 4 단계; 상기 증착된 Ta2O5 막을 인-시튜 어닐 공정으로 플라즈마 N2O 처리를 수행하는 제 5 단계; 상기 제 4 및 제 5 단계를 반복적으로 수행하여 다단계의 아몰포스 Ta2O5 막을 증착하는 제 6 단계; 인-시튜 어닐 공정으로 다시 플라즈마 N2O 처리를 하여 산소를 공급하여 주는 제 7 단계; 익스-시튜 어닐 공정으로 급속 열처리를 이용하여 N2O 또는 O2 분위기에서 열처리하는 제 8 단계; 상기 증착된 Ta2O5 막 상부에 배리어 금속을 증착하는 제 9 단계; 상기 배리어 금속 상부에 게이트를 형성하는 제 10 단계; 및 워드라인 마스크와 식각 공정을 진행하여 트랜지스터를 형성하는 제 11 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(h)는 본 발명에 따른 유전체를 이용한 트랜지스터 형성 방법을 설명하기 위해 도시한 단면도이다.
도 1(a)에서, 실리콘 기판(1)에 소자 분리 공정에 의한 필드 산화막(3)으로 소자를 분리시키고, 상기 실리콘 기판(1)을 HF 로 세정한다. 이후, 상기 실리콘 기판(1)과의 계면 특성을 좋게 하기 위해 급속 열처리를 이용하여 N2O 가스 분위기에서 700 내지 1100℃온도로 유지하여 약 15Å이하의 질화 산화막(3)을 형성한다.
열산화막이 아닌 질화 산화막(3)을 형성하는 이유는 Ta2O5 를 증착시키고 후속 O2 분위기에서 열처리시의 실리콘 기판(1)의 산화를 억제하기 위한 것이다.
도 2(b)에서, 질화 산화막(3) 상부에 300 내지 500℃에서 Ta(C2H5O)5 와 O2 를 이용하여 아몰포스 1차 Ta2O5 막(4)을 20 내지 100Å 두께로 증착한다.
도 1(c)에서, 증착된 Ta2O5 막(4) 내의 산소 결핍지역에 산소를 공급하여주고 증착시 막 내에 포함된 유기물을 제거 시키기 위해 인-시튜로 약 100W, 300 내지 500℃에서 플라즈마 N2O 처리를 하거나, 또는 UV를 이용하여 300 내지 500℃에서 O2, O3 를 여기하여 Ta2O5 막(4)에 산소를 공급하여주어 막질을 개선시킨다.
도 1(d)에서, 다시 아몰포스 2차 Ta2O5 막(5)을 20 내지 100Å 두께로 증착한다. 인-시튜로 다시 플라즈마 N2O 처리를 하거나, 또는 10 내지 30분 동안 UV를 이용하여 O2, O3 를 여기하여 Ta2O5 막(5)에 산소를 공급하여주어 막질을 개선시킨다. 이러한 공정을 2 내지 3번의 절차를 다단계로 수행하여 Ta2O5 막을 증착시킨다.
도 1(e)에서, 익스-시튜로 급속 열처리를 이용하여 N2O 또는 O2 분위기에서 700 내지 1000℃, 약 60초 동안 열처리하거나 반응로를 이용하여 N2O 또는 O2 분위기에서 700 내지 1000℃, 약 30분 동안 열처리하거나 UV를 이용한 O2, O3 를 여기하여 Ta2O5 막(5)을 개선시킨다.
도 1(f)에서, 배리어 금속(6)으로 TiN, WN을 증착한다.
도 1(g)에서, 폴리실리콘, TiSix, WSi, W 등으로 게이트(7)를 형성시킨다.
도 1(h)에서, 워드라인 마스크와 식각 공정을 진행하여 트랜지스터를 완성하게 된다.
다음 표 1은 상기와 같은 방법으로 실리콘 질화막 15Å/Ta2O5 막 100Å을 증착하였을때, 인-시튜로 UV/O3 로 열처리하면서 다단계 증착 유무에 따른 실험결과 이다.
| 열산화막(Thermal Ox.) | 종래 기술 | 본 발명에 의한 2단계 증착 | ||
| ETO(@100KHz) | NMOS(@-3V) | 36Å | 30.7Å | 31.5Å |
| PMOS(@3V) | 40Å | 30.2Å | 31Å | |
| 누설전류(A/㎠) | NMOS(@-2V) | -5.72E-7 | -1.13E-7 | -3.33E-8 |
| PMOS(@2V) | 1.15E-5 | 6.96E-5 | 5.96E-5 | |
상기 표 1과 같이 Ta2O5 의 게이트 유전체는 상대적으로 열산화막 보다 EOT(Effective Oxide Thickness)가 작으면서도 누설전류가 작은것을 알 수 있다. 그리고, 2단계로 Ta2O5 막을 증착했을때, 중간에 인-시튜 어닐 공정이 없는 종래의 기술보다 누설전류가 감소하는 것을 알 수 있어 다단계 Ta2O5 막 증착방법이 효과적인 것을 알 수 있다.
즉, 상기와 같이 Ta2O5 막을 다단계로 증착하여 줌으로써, 얇은 Ta2O5 막에 효과적으로 산소를 공급하여 줄 수 있게 된다. 특히 인-시튜로 가능하기 때문에 일괄 공정이 가능하며, 낮은 온도에서 진행할 수 있어 아몰포스 상태의 Ta2O5 막을 결정화 시키지 않고 산소를 공급하여 줄 수 있기 때문에 실리콘 기판의 산화에 의한 EOT 증가를 방지할 수 있고, 누설전류 감소 및 신뢰성 있는 차세대 게이트 유전체에 적용 가능하다는 장점이 있다.
상술한 바와 같이 본 발명은 Ta2O5 를 다단계로 증착하여 줌으로써, 얇은 Ta2O5 막에 효과적으로 산소를 공급하여 줄 수 있게 된다. 특히 인-시튜로 가능하기 때문에 일괄공정이 가능하며, 낮은 온도에서 진행할 수 있어 아몰포스 상태의 Ta2O5 를 결정화 시키지 않고 산소를 공급하여 줄 수 있기 때문에 실리콘 기판의 산화에 의한 EOT 증가를 방지할 수 있고, 누설전류 감소 및 신뢰성 있는 차세대의 게이트 유전체에 적용할 수 있는 장점이 있다.
도 1(a) 내지 도 1(h)는 본 발명에 따른 유전체를 이용한 트랜지스터 형성 방법을 설명하기 위해 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 실리콘 기판 2: 필드 산화막
3: 질화 산화막 4: 1차 Ta2O5 막
5: 2차 Ta2O5 막 6: 배리어 금속
7: 게이트
Claims (10)
- 실리콘 기판에 소자 분리 공정으로 소자를 분리시키는 제 1 단계;상기 실리콘 기판을 세정하는 제 2 단계;상기 실리콘 기판과의 계면 특성을 좋게 하기 위해 급속 열처리를 이용하여 질화 산화막을 형성하는 제 3 단계;상기 질화 산화막 상부에 아몰포스 Ta2O5 막을 증착하는 제 4 단계;상기 증착된 Ta2O5 막을 인-시튜 어닐 공정으로 플라즈마 N2O 처리를 수행하는 제 5 단계;상기 제 4 및 제 5 단계를 반복적으로 수행하여 다단계의 아몰포스 Ta2O5 막을 증착하는 제 6 단계;인-시튜 어닐 공정으로 다시 플라즈마 N2O 처리를 하여 산소를 공급하여 주는 제 7 단계;익스-시튜 어닐 공정으로 급속 열처리를 이용하여 N2O 또는 O2 분위기에서 열처리하는 제 8 단계;상기 증착된 Ta2O5 막 상부에 배리어 금속을 증착하는 제 9 단계;상기 배리어 금속 상부에 게이트를 형성하는 제 10 단계; 및워드라인 마스크와 식각 공정을 진행하여 트랜지스터를 형성하는 제 11 단계를 포함하여 이루어진 것을 특징으로 하는 유전체를 이용한 트랜지스터 형성 방법.
- 제 1 항에 있어서,상기 질화 산화막은 급속 열처리를 이용하여 N2O 가스 분위기에서 700 내지 1100℃온도로 유지하여 약 15Å이하의 두께로 형성하는 것을 특징으로 하는 유전체를 이용한 트랜지스터 형성 방법.
- 제 1 항에 있어서,상기 아몰포스 Ta2O5 막은 300 내지 500℃에서 Ta(C2H5O)5 와 O2 를 이용하여 20 내지 100Å 두께로 증착하는 것을 특징으로 하는 유전체를 이용한 트랜지스터 형성 방법.
- 제 1 항에 있어서,상기 익스-시튜 어닐 공정은 급속 열처리를 이용하여 N2O 또는 O2 분위기에서 700 내지 1000℃, 약 60초 동안 열처리하는 것을 특징으로 하는 유전체를 이용한 트랜지스터 형성 방법.
- 제 1 항에 있어서,상기 배리어 금속은 TiN 또는 WN을 증착하는 것을 특징으로 하는 유전체를 이용한 트랜지스터 형성 방법.
- 제 1 항에 있어서,상기 게이트 금속으로는 폴리실리콘, TiSix, WSi 및 W 중 어느 하나를 사용하는 것을 특징으로 하는 유전체를 이용한 트랜지스터 형성 방법.
- 제 1 항에 있어서,상기 인-시튜 어닐 공정은 10 내지 30분 동안 UV를 이용하여 300 내지 500℃에서 O2 또는 O3 를 여기하여 Ta2O5 막에 산소를 공급하여 주는 것을 특징으로 하는 유전체를 이용한 트랜지스터 형성 방법.
- 제 1 항에 있어서,상기 인-시튜 어닐 공정은 플라즈마 N2O 처리와 UV를 이용하여 O2 또는 O3 여기 방법을 조합하여 수행하는 것을 특징으로 하는 유전체를 이용한 트랜지스터 형성 방법.
- 제 1 항에 있어서,상기 Ta2O5 막 증착과 인-시튜 어닐 공정은 다단계로 수행하는 것을 특징으로 하는 유전체를 이용한 트랜지스터 형성 방법.
- 제 1 항에 있어서,상기 익스-시튜 어닐 공정은 반응로를 이용하여 N2O 또는 O2 분위기에서 700 내지 1000℃, 약 30분 동안 열처리하는 것을 특징으로 하는 유전체를 이용한 트랜지스터 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0025745A KR100529472B1 (ko) | 1999-06-30 | 1999-06-30 | 유전체를 이용한 트랜지스터 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0025745A KR100529472B1 (ko) | 1999-06-30 | 1999-06-30 | 유전체를 이용한 트랜지스터 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004966A KR20010004966A (ko) | 2001-01-15 |
| KR100529472B1 true KR100529472B1 (ko) | 2005-11-17 |
Family
ID=19597651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0025745A KR100529472B1 (ko) | 1999-06-30 | 1999-06-30 | 유전체를 이용한 트랜지스터 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100529472B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100624916B1 (ko) * | 2000-01-31 | 2006-09-19 | 주식회사 하이닉스반도체 | 게이트 전극 형성방법 |
| KR100632618B1 (ko) * | 2000-06-30 | 2006-10-09 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
-
1999
- 1999-06-30 KR KR10-1999-0025745A patent/KR100529472B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004966A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100993124B1 (ko) | 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법 | |
| US7655993B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| US7135361B2 (en) | Method for fabricating transistor gate structures and gate dielectrics thereof | |
| KR100623584B1 (ko) | 듀얼-게이트 구조 및 듀얼-게이트 구조를 갖는 집적 회로제조 방법 | |
| US20080090425A9 (en) | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics | |
| US8012824B2 (en) | Process to make high-K transistor dielectrics | |
| JP4914573B2 (ja) | 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法 | |
| JP2005317647A (ja) | 半導体装置及びその製造方法 | |
| US20090242999A1 (en) | Method for encapsulating a high-k gate stack by forming a liner at two different process temperatures | |
| WO2004107451A1 (ja) | Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
| WO2005074037A1 (ja) | 半導体装置の製造方法 | |
| KR100333375B1 (ko) | 반도체 소자의 게이트 제조방법 | |
| KR100529472B1 (ko) | 유전체를 이용한 트랜지스터 형성 방법 | |
| JP2006203228A (ja) | 半導体集積回路装置の製造方法 | |
| JP2005079563A (ja) | 電子デバイスの製造方法 | |
| KR100680970B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100755072B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| KR100650758B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100721202B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| JP2003188374A (ja) | 半導体装置およびその製造方法 | |
| KR100650757B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| JP4106513B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100650756B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100721203B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| KR20080062743A (ko) | 반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |