JP4703891B2 - 薄膜製造方法 - Google Patents
薄膜製造方法 Download PDFInfo
- Publication number
- JP4703891B2 JP4703891B2 JP2001172124A JP2001172124A JP4703891B2 JP 4703891 B2 JP4703891 B2 JP 4703891B2 JP 2001172124 A JP2001172124 A JP 2001172124A JP 2001172124 A JP2001172124 A JP 2001172124A JP 4703891 B2 JP4703891 B2 JP 4703891B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- wafer
- thin film
- heat
- reaction chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 claims description 165
- 230000008569 process Effects 0.000 claims description 155
- 239000010408 film Substances 0.000 claims description 62
- 238000006243 chemical reaction Methods 0.000 claims description 46
- 238000012545 processing Methods 0.000 claims description 43
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 238000012423 maintenance Methods 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 108091081062 Repeated sequence (DNA) Proteins 0.000 claims description 3
- 230000003252 repetitive effect Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 88
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、薄膜製造方法に関し、特に、枚葉式のウェハに対し熱による化学反応で薄膜を形成する薄膜製造方法に関する。
【０００２】
【従来の技術】
従来、減圧ＣＶＤ装置（ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｓｙｓｔｅｍ）を用いて、熱による化学反応によりウェハに薄膜を形成する薄膜製造方法が知られている。
【０００３】
このＬＰ−ＣＶＤ装置を用いて枚葉式のウェハに薄膜を形成する場合、次のようにして行われる。先ず、処理を行う前に、プロセスチャンバ内を減圧してチャンバ内雰囲気が所定の温度に安定するまで加熱し、成膜の準備をする。
【０００４】
次に、減圧を維持したまま、１枚のウェハをチャンバ内に搬入してサセプタに保持させた後、チャンバ内に混合ガスを導入する。加熱環境のもとガスが導入されることで、ウェハ上への成膜が開始されウェハ表面に薄膜が形成される。
【０００５】
次に、チャンバ内の減圧を維持したまま、所望の厚さの薄膜が形成されたウェハをチャンバの外へ移送し、冷却する。ウェハを取り出した後、次のウェハをチャンバ内に搬入してサセプタに保持させ、薄膜形成、チャンバ外移送を順次行う。その後、これら一連の工程をウェハ１枚毎に繰り返す。
【０００６】
ところで、上述した枚葉式のウェハ薄膜形成方法において、成膜処理が長時間行われなかったＬＰ−ＣＶＤ装置を用いる場合、そのＬＰ−ＣＶＤ装置は、チャンバ内からの放熱量が抑えられ、チャンバ内を設定温度に維持するためのパワーが落ちているため、成膜プロセスが始まってから徐々にチャンバ内雰囲気が安定することになり、チャンバ内雰囲気の安定に時間がかかっていた。
【０００７】
これは、クリーニング・プリコートを行った後、或いはプロセス使用温度を変更した後に続けて、ＬＰ−ＣＶＤ装置を使用する場合でも同様である。
【０００８】
このように、チャンバ内雰囲気の安定に時間がかかると、成膜プロセスを開始した初期には、ウェハ表面に形成される膜厚が薄くなったり、膜厚の均一性が確保できなくなったりして、成膜が不安定になってしまう。このことは、最近、使用頻度が高まってきたＬＰ−ＣＶＤ装置を、温度センシティブなプロセスに用いる場合、膜厚管理に温度制御が非常に重要であることから、特に影響が大きい。
【０００９】
そこで、このような状況に対処するため、製品となるウェハの成膜処理を行う前に、チャンバ内雰囲気の安定に要する時間、ダミーのウェハを用いた事前の成膜処理（準備処理）を行い、その後、チャンバ内雰囲気が安定した後に、本来の成膜処理（製品処理）を行っていた。
【００１０】
図８は、従来のダミーウェハを用いた成膜処理工程を説明するタイムチャートである。図８に示すように、先ず、ダミーウェハを処理する準備処理が行われ、次に、製品となるウェハを処理する製品処理が行われる。
【００１１】
準備処理は、次の工程を経て行われる。処理が開始され、ダミーウェハを約３分間かけてロード（搬入）した後、ロードロック室の真空引きを約３分間行う。その後、１枚目のダミーウェハ処理を約５分間行い、それに続けて２枚目、３枚目と全部で２５枚のダミーウェハ処理を行う。
【００１２】
２５枚は、ウェハを１枚毎に出し入れする枚葉式の場合においても、安定した膜厚形成ができるようにするための一応の目安である。従って、ダミーウェハ１枚当たり約５分として計約１２５分、処理開始から約１３１分後にダミーウェハ処理が終了する。
【００１３】
ダミーウェハ処理の終了後、ロードロック室の大気開放を約３分間行い、その後、ダミーウェハを約３分間かけてアンロード（搬出）する。従って、ダミーウェハを処理する準備処理に約１３７分を要することとなる。
【００１４】
製品処理は、次の工程を経て行われる。準備処理におけるロードロック室の真空引きの開始と同時に、処理が開始され、ウェハを約３分間かけてロードした後、ロードロック室の真空引きを約３分間行う。
【００１５】
そして、準備処理におけるダミーウェハ処理が終了した後、即ち、処理開始から約１３１分後に、ウェハ処理が開始される。１枚目のウェハ処理を約５分間行った後、それに続けて２枚目以降のウェハ処理を行う。
【００１６】
つまり、ダミーウェハ（２５枚）の処理によりチャンバ内雰囲気が安定した後に、成膜プロセスを開始するので、ウェハ表面に形成される膜厚が薄くなったり、膜厚の均一性が確保できなくなったりすることがない。
【００１７】
【発明が解決しようとする課題】
しかしながら、製品処理を行う前の準備処理として、ダミーウェハ（２５枚）の処理を必要とするため、製品となるウェハの成膜処理を行うプロセス時間全体が長くなってしまう。これは、ＬＰ−ＣＶＤ装置の稼働率の低下を招き、ウェハ製造コストの上昇をもたらすことになる。
【００１８】
この発明の目的は、製品となるウェハの成膜処理を効率良く行ってプロセス時間を短縮し、装置の稼働率を高めることができる薄膜製造方法を提供することである。
【００１９】
【課題を解決するための手段】
上記目的を達成するため、この発明に係る薄膜製造方法は、枚葉式のウェハに対し熱による化学反応で薄膜を形成する薄膜製造方法において、薄膜形成プロセスの開始後に、反応室内の温度による膜厚の変動を抑制する疑似プロセスを設け、前記疑似プロセスは、前記ウェハを実際に前記反応室に入れる前に前記反応室を加熱するプレヒート処理であり、前記プレヒート処理は、一旦、プロセス温度より低い温度に維持する低温維持のためのシーケンスを含み、前記プレヒート処理は、前記プロセス温度に対するヒートダウンを行うヒートダウン工程と、前記ヒートダウン工程の後、前記プロセス温度よりも低い温度に維持する低温維持工程と、前記低温維持工程の後、ヒートアップを行って前記プロセス温度にする低温維持後ヒートアップ工程とを有し、前記低温維持後ヒートアップ工程の後、前記プロセス温度を維持するプロセス温度維持工程と、前記プロセス温度維持工程の後、プロセスガスを入れるデポガスＯＮ状態とするデポガスＯＮ工程と、前記デポガスＯＮ工程の後、真空引きを行う工程とを有することを特徴としている。
【００２０】
上記構成を有することにより、薄膜形成プロセスの開始後に、反応室内の温度による膜厚の変動を抑制する疑似プロセスを経て、枚葉式のウェハに対し熱による化学反応で薄膜が形成される。これにより、製品となるウェハの成膜処理を効率良く行ってプロセス時間を短縮し、装置の稼働率を高めることができる。
【００２１】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００２２】
図１は、この発明の一実施の形態に係る薄膜製造方法に用いられる製造装置の概略構造を示す断面図である。図１に示すように、ＬＰ−ＣＶＤ装置（薄膜製造装置）１０は、反応室（チャンバ）１１内に、枚葉式のウェハＷを保持するサセプタ１２を有している。
【００２３】
サセプタ１２は、下面側に、保持したウェハＷを加熱するためのヒータ１３を有し、ヒータ１３を貫通するように、温度測定用の熱電対（ｔｈｅｒｍｏｃｏｕｐｌｅ：ＴＣ）１４が設けられている。サセプタ１２の上方には、サセプタ１２に載置されたウェハＷに対向してシャワーヘッド１５が設置されている。このシャワーヘッド１５を介して、反応室１１内に原料ガスが供給される。
【００２４】
このようなＬＰ−ＣＶＤ装置１０、例えば、窒化珪素（ＳｉＮ）ＬＰ枚葉ＣＶＤ装置、或いは酸化タンタル（Ｔａ2 Ｏ5 ）ＬＰ枚葉ＣＶＤ装置を用いて、熱反応により枚葉式のウェハＷに薄膜を形成する成膜工程を、以下に説明する。
【００２５】
このとき、反応室１１は、成膜条件変更時、反応室長期未使用時、或いは反応室クリーニング直後等により、内部雰囲気の安定に時間がかかり、待ち時間が発生する状況にある。
【００２６】
図２は、図１のＬＰ−ＣＶＤ装置を用いた枚葉式ウェハ成膜工程において、待ち時間発生時に行われるプレヒートの流れを示すタイムチャートである。なお、タイムチャートにおける時間経過は、単位時間（約１０秒）毎に区切って概略的に表わす。
【００２７】
図２に示すように、待機（スタンバイ）後、ヒートダウンを約２０秒間行い、その後、プロセス温度よりも低い温度に維持する低温維持を約１０秒間行う。
【００２８】
低温維持に続いて、ヒートアップを約２０秒間行ってプロセス温度にした後、約１８０秒間に渡ってプロセス温度を維持する。プロセス温度維持期間終了後に、約１０秒間、プロセスガスを入れるデポガスＯＮ状態とし、その後、真空引きを約２０秒間行う。
【００２９】
このヒートダウンから真空引きを行う迄の約２６０秒間が、プレヒート時間となり、待ち時間が発生した場合、上述したプレヒートのプロセス手順（レシピ）を経ることにより、反応室１１内の雰囲気を安定させることができる。その後、ウェハＷに薄膜を形成する製品処理を行う。
【００３０】
図３は、反応室内の温度切替後において高温から低温にする場合のプレヒートの流れを示す、図２と同様のタイムチャートである。このタイムチャートにおける時間経過は、単位時間（約１０秒）毎に区切って概略的に表わす。
【００３１】
図３に示すように、反応室１１内の温度切替後に高温から低温にする場合は、待機（スタンバイ）後、ヒートダウンを約４０秒間行い、その後、プロセス温度よりも低い温度に維持する低温維持を約１０秒間行う。
【００３２】
低温維持に続いて、ヒートアップ（低温維持後ヒートアップ）を約２０秒間行ってプロセス温度にした後、約１８０秒間に渡ってプロセス温度を維持する。プロセス温度維持期間終了後に、約１０秒間、プロセスガスを入れるデポガスＯＮ状態とし、その後、真空引きを約２０秒間行う。
【００３３】
このヒートダウンから真空引きを行う迄の約２８０秒間が、プレヒート時間となり、温度切替後に高温から低温にする場合、上述したプレヒートのプロセス手順を経ることにより、反応室１１内の雰囲気を安定させることができる。その後、ウェハＷに薄膜を形成する製品処理を行う。
【００３４】
図４は、反応室内の温度切替後において低温から高温にする場合のプレヒートの流れを示す、図２と同様のタイムチャートである。このタイムチャートにおける時間経過は、単位時間（約１０秒）毎に区切って概略的に表わす。
【００３５】
図４に示すように、反応室１１内の温度切替後に低温から高温にする場合は、待機（スタンバイ）後、ヒートアップ（低温維持前ヒートアップ）を約４０秒間行い、その後、プロセス温度よりも低い温度に維持する低温維持を約１０秒間行う。
【００３６】
低温維持に続いて、ヒートアップを約２０秒間行ってプロセス温度にした後、約１８０秒間に渡ってプロセス温度を維持する。プロセス温度維持期間終了後に、約１０秒間、プロセスガスを入れるデポガスＯＮ状態とし、その後、真空引きを約２０秒間行う。
【００３７】
このヒートアップから真空引きを行う迄の約２８０秒間が、プレヒート時間となり、温度切替後に低温から高温にする場合、上述したプレヒートのプロセス手順を経ることにより、反応室１１内の雰囲気を安定させることができる。その後、ウェハＷに薄膜を形成する製品処理を行う。
【００３８】
図５は、クリーニング・プリコート後のプレヒートの流れを示す、図２と同様のタイムチャートである。このタイムチャートにおける時間経過は、単位時間（約１０秒）毎に区切って概略的に表わす。
【００３９】
図５に示すように、クリーニング・プリコート後においては、待機（スタンバイ）後、ヒートダウンを約２０秒間行い、その後、プロセス温度よりも低い温度に維持する低温維持を約１０秒間行う。
【００４０】
低温維持に続いて、ヒートアップを約２０秒間行ってプロセス温度にした後、約７０秒間に渡ってプロセス温度を維持する。プロセス温度維持期間終了後、約１４０秒間、プリコートのためにプロセスガスを入れるデポガスＯＮ状態とし、その後、真空引きを約２０秒間行う。
【００４１】
このヒートダウンから真空引きを行う迄の約２８０秒間が、プレヒート時間となり、その後、０〜２８０秒のプロセス手順を「繰り返しシーケンス処理」として３回繰り返す。つまり、クリーニング・プリコート後、プレヒートのプロセス手順を経て繰り返しシーケンス処理を３回繰り返した後（８４０秒後）、反応室１１内の雰囲気を安定させることができる。その後、ウェハＷに薄膜を形成する製品処理を行う。
【００４２】
図６は、図２のプレヒート時における設定温度、サセプタの実温及びヒータパワーの各パラメータ推移をグラフで示す説明図である。図６に示すように、待ち時間発生時においてプレヒートが行われている間に、反応室１１の設定温度に対し、ウェハＷが載置されたサセプタ１２の実際の温度及びヒータパワー（Ｈｅａｔｅｒ ｐｏｗｅｒ）が変化する。
【００４３】
処理が開始され約５秒間待機（スタンバイ）した後、設定温度は、プロセス温度の約５００℃から約４９５℃へと約５度下げられ、その状態が約２０秒間続く。設定温度を下げたのに対応して、ヒータパワーは、約３０％から約５％まで下がる（ヒートダウン）が、その後、上昇に転じ、処理開始から約２５秒後に約３０％として、約５秒間、その状態を維持する。
【００４４】
ヒータパワーの低下により、実温は、約５００℃から徐々に低下して、処理開始から約２０秒後に約４９５℃になる。その後、ヒータパワーが約３０％に維持されるのに伴い、実温は、約１０秒間、約４９５℃に維持される（低温維持）。
【００４５】
その後、即ち、処理開始から約２５秒後に、設定温度は約５００℃に復帰し、そのまま維持される。約３０％に維持された後、再び上昇を続けるヒータパワーは、ヒータ温度の上昇速度を高めるため、処理開始から約３５秒後には約８０％まで高められる（ヒートアップ）。ヒータパワーの上昇に伴い、実温も、処理開始から約２５秒後に上昇を始め、約３７秒後にはプロセス温度の約５００℃に達する。
【００４６】
約８０％まで高められたヒータパワーは、実温が設定温度の約５００℃に近づいた、処理開始から約３５秒後に、下降に転じ、処理開始から約４５秒後に、実温を約５００℃に維持することができる約３０％まで下げられる（プロセス温度維持）。
【００４７】
そして、処理開始から約５０秒後、実温を約５００℃に維持しつつ、ヒータパワーを約３１％或いは約３２％に若干上げるように調整する。ここから、反応室１１内の実温がプロセス設定温度の約５００℃に安定して保持される状態になる。
【００４８】
反応室１１内の温度切替後において高温から低温にする場合は、ヒートダウンにより、一旦、目標温度よりも約５℃下げ、その状態を維持する低温維持後、温度上昇によって目標温度に到達させる。
【００４９】
また、プリコートをすることが目的なので、当然、デポガスＯＮの時間が長くなる。ヒートダウンからヒートアップ以後のプロセス温度維持時間は、どのような膜をどのように付けるかによって変わるものであり、１枚目のウェハＷから変化が起きないように、成膜する膜種によってプロセス温度維持時間を調整する。なお、繰り返しシーケンス処理の繰り返し数は３回に限らない。
【００５０】
このように、ヒータパワーを、プロセス温度維持開始時の約３０％から、約３１％或いは約３２％にアップさせたことにより、次のような利点を有する。
【００５１】
成膜プロセス中、約５００℃一定に設定された反応室１１内は、ウェハＷ搬入時、実温が一旦約４９５℃まで下がることから、ウェハＷ搬入毎に、実温の低下に対応してヒータパワーを約８０％まで上げることを繰り返す。しかしながら、ウェハ処理は、ヒータパワーが約３１％或いは約３２％の初期状態に維持されたまま進むため、反応室１１内の雰囲気は約１〜２℃上がった状態となり、パワーの変動に伴い、ウェハＷの膜厚として０．３〜０．４ｎｍ程のずれが発生したとしても補正することができる。
【００５２】
上述したように、ヒートダウンから真空引き迄の各処理を行うプレヒートを１回（約２８０秒）、場合によっては３回（約８４０秒）、前処理として経た後、製品となるウェハを処理する製品処理を行う。
【００５３】
図７は、この発明に係るプレヒートを経て行われる成膜処理工程を説明するタイムチャートである。このタイムチャートにおいては、単位時間（約１０秒）毎に区切って概略的に表わす。
【００５４】
図７に示すように、先ず、前処理として、プレヒートのプロセス手順を実行する。プレヒートのプロセス手順は約２８０秒かかるので、処理開始から約５分後に前処理が終了する。
【００５５】
前処理終了後、製品処理を行う。製品処理は、次の工程を経て行われる。前処理であるプレヒートのプロセス手順実行開始と同時に、ウェハＷのロードが開始され、約３分後にロードが終了する。その後、ロードロック室の真空引きが約３分間行われる。
【００５６】
そして、ロードロック室の真空引き終了後、即ち、前処理が終了した約１分後に、ウェハＷの処理を開始する。約５分間かけて１枚目のウェハ処理が行われ、それに続けて２枚目以降のウェハ処理が、１枚当たり約５分間かけて行われる。
【００５７】
従って、プレヒートを経て行われる成膜処理工程にあっては、成膜処理工程の開始から約６分後に、ウェハＷの製品処理が行われることになる。この結果、ウェハＷの製品処理を行う前の準備処理に要する時間（プレヒート時間）を、従来のダミーウェハを用いた成膜処理工程の約１３１分（図８参照）から約６分（図７参照）に、約１２５分も大幅に短縮することができる。
【００５８】
つまり、枚葉ＣＶＤプロセスにおいて、ＣＶＤ装置の温度自動制御機構を利用し、実際にウェハＷの成膜プロセスを開始する前に、一旦、設定温度より低い温度に下げてそれを維持するシーケンス処理を入れることのみにより、製品処理開始時間を、従来に比べ約１２５分も短縮することができる。
【００５９】
このように、この発明によれば、一連の成膜プロセスの中で、実際にウェハＷに膜を形成する前に、「プロセスで使用する温度から一旦温度を下げるヒートダウンを行い、このヒートダウンの後、再度、プロセス温度へ戻す」プレヒートを行い、プロセス温度復帰後にウェハＷへの膜形成を開始する。
【００６０】
ヒートダウンに際しては、実際にウェハＷを反応室１１内に入れたときの温度変化幅に相当する分低く、即ち、プロセス使用温度から、約３０℃以下、望ましくは約１０℃以下、最も適するものとして５℃以下に、温度設定する。５℃以下に温度設定した場合、より効果的な運用が可能である。
【００６１】
即ち、反応室１１を長期間使用しなかった場合や、クリーニング・プリコートを行った後、或いは成膜条件変更によりプロセス使用温度を変更した後等に、ヒートダウンのためのヒータ温度変更及び必要に応じてプロセスガスを数秒間流す、プレヒートを行い、その後に、製品処理を行う。この結果、成膜プロセスで使用する直前の反応室１１の状態に影響を受けずに、ウェハＷに安定した膜厚で成膜することができる。
【００６２】
これは、連続して製品処理を行っている場合と、そうでない場合とで、反応室１１内の雰囲気（ヒータパワーやガス雰囲気等）に違いがあるため、そのままの使用では、成膜される膜厚が反応室１１の状態に依存して変動してしまうが、プロセス開始前にウェハ処理を擬似的に行うようなプロセス手順（レシピ）を経ることにより、膜厚の変動を抑制することができるからである。
【００６３】
プレヒートを経た後に製品処理を行うことは、成膜時に、正確、且つ、安定した温度管理が可能になるため、特に、温度に対するレートが厳しい成膜プロセス、例えば、最近のＬＰ−ＣＶＤ装置における、温度制御管理が膜厚に非常に影響する温度センシティブなプロセスにおいて、効果的である。
【００６４】
一例として、Ｔａ2 Ｏ5 成膜の場合、膜厚が１０ｎｍ前後の薄膜であり、その上、温度に対する膜厚シフトが大きいため、１℃以上のシフトで不良品になってしまう。これに対し、ＳｉＮ成膜は、１００ｎｍ前後の膜厚でありながら、温度に対する膜厚シフトはＴａ2 Ｏ5 成膜の５倍前後であるため、相対的に甘めとなる。
【００６５】
従って、この発明に係る薄膜製造方法により、成膜処理工程におけるウェハＷの膜厚が１枚目から安定するため、従来のダミーウェハ処理時間を必要としないので準備作業時間が大幅に低減し、ウェハ処理の作業効率が向上して、ＬＰ−ＣＶＤ装置の稼働率を高めることができる。
【００６６】
特に、長時間（１時間以上）装置を使用しなかった場合、クリーニング・プリコート等により反応室自体の熱の出入りが無い状態のとき、或いは温度変更時の温度安定が必要なとき等において、効果的である。
【００６７】
また、装置構成を変えることなく、制御できる温度設定のパラメータを変えることにより、即ち、単に温度設定のシーケンスを変えることによって、短時間に、製品処理におけるプロセス加工ができる。更に、シーケンスの変更だけの対応により可能なため、その間に、他のウェハＷをロードすることも可能である。
【００６８】
なお、上記実施の形態において、ＣＶＤプロセスは、ＳｉＮ ＬＰ枚葉ＣＶＤプロセスやＴａ2 Ｏ5 ＬＰ枚葉ＣＶＤプロセスに限るものではなく、熱反応成膜を行う枚葉ＣＶＤプロセス全般に適応することができる。また、枚葉ランプアニール装置を用いたプロセスに適応することも可能である。
【００６９】
【発明の効果】
以上説明したように、この発明によれば、薄膜形成プロセスの開始後に、反応室内の温度による膜厚の変動を抑制する疑似プロセスを経て、枚葉式のウェハに対し熱による化学反応で薄膜が形成されるので、製品となるウェハの成膜処理を効率良く行ってプロセス時間を短縮し、装置の稼働率を高めることができる。
【図面の簡単な説明】
【図１】この発明の一実施の形態に係る薄膜製造方法に用いられる製造装置の概略構造を示す断面図である。
【図２】図１のＬＰ−ＣＶＤ装置を用いた枚葉式ウェハ成膜工程において、待ち時間発生時に行われるプレヒートの流れを示すタイムチャートである。
【図３】反応室内の温度切替後において高温から低温にする場合の各処理の流れを示す、図２と同様のタイムチャートである。
【図４】反応室内の温度切替後において低温から高温にする場合の各処理の流れを示す、図２と同様のタイムチャートである。
【図５】クリーニング・プリコート後の各処理の流れを示す、図２と同様のタイムチャートである。
【図６】図２のプレヒート時における設定温度、サセプタの実温及びヒータパワーの各パラメータ推移をグラフで示す説明図である。
【図７】この発明に係るプレヒートを経て行われる成膜処理工程を説明するタイムチャートである。
【図８】従来のダミーウェハを用いた成膜処理工程を説明するタイムチャートである。
【符号の説明】
１０ ＬＰ−ＣＶＤ装置
１１ 反応室
１２ サセプタ
１３ ヒータ
１４ 熱電対
１５ シャワーヘッド
Ｗ ウェハ
【発明の属する技術分野】
この発明は、薄膜製造方法に関し、特に、枚葉式のウェハに対し熱による化学反応で薄膜を形成する薄膜製造方法に関する。
【０００２】
【従来の技術】
従来、減圧ＣＶＤ装置（ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｓｙｓｔｅｍ）を用いて、熱による化学反応によりウェハに薄膜を形成する薄膜製造方法が知られている。
【０００３】
このＬＰ−ＣＶＤ装置を用いて枚葉式のウェハに薄膜を形成する場合、次のようにして行われる。先ず、処理を行う前に、プロセスチャンバ内を減圧してチャンバ内雰囲気が所定の温度に安定するまで加熱し、成膜の準備をする。
【０００４】
次に、減圧を維持したまま、１枚のウェハをチャンバ内に搬入してサセプタに保持させた後、チャンバ内に混合ガスを導入する。加熱環境のもとガスが導入されることで、ウェハ上への成膜が開始されウェハ表面に薄膜が形成される。
【０００５】
次に、チャンバ内の減圧を維持したまま、所望の厚さの薄膜が形成されたウェハをチャンバの外へ移送し、冷却する。ウェハを取り出した後、次のウェハをチャンバ内に搬入してサセプタに保持させ、薄膜形成、チャンバ外移送を順次行う。その後、これら一連の工程をウェハ１枚毎に繰り返す。
【０００６】
ところで、上述した枚葉式のウェハ薄膜形成方法において、成膜処理が長時間行われなかったＬＰ−ＣＶＤ装置を用いる場合、そのＬＰ−ＣＶＤ装置は、チャンバ内からの放熱量が抑えられ、チャンバ内を設定温度に維持するためのパワーが落ちているため、成膜プロセスが始まってから徐々にチャンバ内雰囲気が安定することになり、チャンバ内雰囲気の安定に時間がかかっていた。
【０００７】
これは、クリーニング・プリコートを行った後、或いはプロセス使用温度を変更した後に続けて、ＬＰ−ＣＶＤ装置を使用する場合でも同様である。
【０００８】
このように、チャンバ内雰囲気の安定に時間がかかると、成膜プロセスを開始した初期には、ウェハ表面に形成される膜厚が薄くなったり、膜厚の均一性が確保できなくなったりして、成膜が不安定になってしまう。このことは、最近、使用頻度が高まってきたＬＰ−ＣＶＤ装置を、温度センシティブなプロセスに用いる場合、膜厚管理に温度制御が非常に重要であることから、特に影響が大きい。
【０００９】
そこで、このような状況に対処するため、製品となるウェハの成膜処理を行う前に、チャンバ内雰囲気の安定に要する時間、ダミーのウェハを用いた事前の成膜処理（準備処理）を行い、その後、チャンバ内雰囲気が安定した後に、本来の成膜処理（製品処理）を行っていた。
【００１０】
図８は、従来のダミーウェハを用いた成膜処理工程を説明するタイムチャートである。図８に示すように、先ず、ダミーウェハを処理する準備処理が行われ、次に、製品となるウェハを処理する製品処理が行われる。
【００１１】
準備処理は、次の工程を経て行われる。処理が開始され、ダミーウェハを約３分間かけてロード（搬入）した後、ロードロック室の真空引きを約３分間行う。その後、１枚目のダミーウェハ処理を約５分間行い、それに続けて２枚目、３枚目と全部で２５枚のダミーウェハ処理を行う。
【００１２】
２５枚は、ウェハを１枚毎に出し入れする枚葉式の場合においても、安定した膜厚形成ができるようにするための一応の目安である。従って、ダミーウェハ１枚当たり約５分として計約１２５分、処理開始から約１３１分後にダミーウェハ処理が終了する。
【００１３】
ダミーウェハ処理の終了後、ロードロック室の大気開放を約３分間行い、その後、ダミーウェハを約３分間かけてアンロード（搬出）する。従って、ダミーウェハを処理する準備処理に約１３７分を要することとなる。
【００１４】
製品処理は、次の工程を経て行われる。準備処理におけるロードロック室の真空引きの開始と同時に、処理が開始され、ウェハを約３分間かけてロードした後、ロードロック室の真空引きを約３分間行う。
【００１５】
そして、準備処理におけるダミーウェハ処理が終了した後、即ち、処理開始から約１３１分後に、ウェハ処理が開始される。１枚目のウェハ処理を約５分間行った後、それに続けて２枚目以降のウェハ処理を行う。
【００１６】
つまり、ダミーウェハ（２５枚）の処理によりチャンバ内雰囲気が安定した後に、成膜プロセスを開始するので、ウェハ表面に形成される膜厚が薄くなったり、膜厚の均一性が確保できなくなったりすることがない。
【００１７】
【発明が解決しようとする課題】
しかしながら、製品処理を行う前の準備処理として、ダミーウェハ（２５枚）の処理を必要とするため、製品となるウェハの成膜処理を行うプロセス時間全体が長くなってしまう。これは、ＬＰ−ＣＶＤ装置の稼働率の低下を招き、ウェハ製造コストの上昇をもたらすことになる。
【００１８】
この発明の目的は、製品となるウェハの成膜処理を効率良く行ってプロセス時間を短縮し、装置の稼働率を高めることができる薄膜製造方法を提供することである。
【００１９】
【課題を解決するための手段】
上記目的を達成するため、この発明に係る薄膜製造方法は、枚葉式のウェハに対し熱による化学反応で薄膜を形成する薄膜製造方法において、薄膜形成プロセスの開始後に、反応室内の温度による膜厚の変動を抑制する疑似プロセスを設け、前記疑似プロセスは、前記ウェハを実際に前記反応室に入れる前に前記反応室を加熱するプレヒート処理であり、前記プレヒート処理は、一旦、プロセス温度より低い温度に維持する低温維持のためのシーケンスを含み、前記プレヒート処理は、前記プロセス温度に対するヒートダウンを行うヒートダウン工程と、前記ヒートダウン工程の後、前記プロセス温度よりも低い温度に維持する低温維持工程と、前記低温維持工程の後、ヒートアップを行って前記プロセス温度にする低温維持後ヒートアップ工程とを有し、前記低温維持後ヒートアップ工程の後、前記プロセス温度を維持するプロセス温度維持工程と、前記プロセス温度維持工程の後、プロセスガスを入れるデポガスＯＮ状態とするデポガスＯＮ工程と、前記デポガスＯＮ工程の後、真空引きを行う工程とを有することを特徴としている。
【００２０】
上記構成を有することにより、薄膜形成プロセスの開始後に、反応室内の温度による膜厚の変動を抑制する疑似プロセスを経て、枚葉式のウェハに対し熱による化学反応で薄膜が形成される。これにより、製品となるウェハの成膜処理を効率良く行ってプロセス時間を短縮し、装置の稼働率を高めることができる。
【００２１】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００２２】
図１は、この発明の一実施の形態に係る薄膜製造方法に用いられる製造装置の概略構造を示す断面図である。図１に示すように、ＬＰ−ＣＶＤ装置（薄膜製造装置）１０は、反応室（チャンバ）１１内に、枚葉式のウェハＷを保持するサセプタ１２を有している。
【００２３】
サセプタ１２は、下面側に、保持したウェハＷを加熱するためのヒータ１３を有し、ヒータ１３を貫通するように、温度測定用の熱電対（ｔｈｅｒｍｏｃｏｕｐｌｅ：ＴＣ）１４が設けられている。サセプタ１２の上方には、サセプタ１２に載置されたウェハＷに対向してシャワーヘッド１５が設置されている。このシャワーヘッド１５を介して、反応室１１内に原料ガスが供給される。
【００２４】
このようなＬＰ−ＣＶＤ装置１０、例えば、窒化珪素（ＳｉＮ）ＬＰ枚葉ＣＶＤ装置、或いは酸化タンタル（Ｔａ2 Ｏ5 ）ＬＰ枚葉ＣＶＤ装置を用いて、熱反応により枚葉式のウェハＷに薄膜を形成する成膜工程を、以下に説明する。
【００２５】
このとき、反応室１１は、成膜条件変更時、反応室長期未使用時、或いは反応室クリーニング直後等により、内部雰囲気の安定に時間がかかり、待ち時間が発生する状況にある。
【００２６】
図２は、図１のＬＰ−ＣＶＤ装置を用いた枚葉式ウェハ成膜工程において、待ち時間発生時に行われるプレヒートの流れを示すタイムチャートである。なお、タイムチャートにおける時間経過は、単位時間（約１０秒）毎に区切って概略的に表わす。
【００２７】
図２に示すように、待機（スタンバイ）後、ヒートダウンを約２０秒間行い、その後、プロセス温度よりも低い温度に維持する低温維持を約１０秒間行う。
【００２８】
低温維持に続いて、ヒートアップを約２０秒間行ってプロセス温度にした後、約１８０秒間に渡ってプロセス温度を維持する。プロセス温度維持期間終了後に、約１０秒間、プロセスガスを入れるデポガスＯＮ状態とし、その後、真空引きを約２０秒間行う。
【００２９】
このヒートダウンから真空引きを行う迄の約２６０秒間が、プレヒート時間となり、待ち時間が発生した場合、上述したプレヒートのプロセス手順（レシピ）を経ることにより、反応室１１内の雰囲気を安定させることができる。その後、ウェハＷに薄膜を形成する製品処理を行う。
【００３０】
図３は、反応室内の温度切替後において高温から低温にする場合のプレヒートの流れを示す、図２と同様のタイムチャートである。このタイムチャートにおける時間経過は、単位時間（約１０秒）毎に区切って概略的に表わす。
【００３１】
図３に示すように、反応室１１内の温度切替後に高温から低温にする場合は、待機（スタンバイ）後、ヒートダウンを約４０秒間行い、その後、プロセス温度よりも低い温度に維持する低温維持を約１０秒間行う。
【００３２】
低温維持に続いて、ヒートアップ（低温維持後ヒートアップ）を約２０秒間行ってプロセス温度にした後、約１８０秒間に渡ってプロセス温度を維持する。プロセス温度維持期間終了後に、約１０秒間、プロセスガスを入れるデポガスＯＮ状態とし、その後、真空引きを約２０秒間行う。
【００３３】
このヒートダウンから真空引きを行う迄の約２８０秒間が、プレヒート時間となり、温度切替後に高温から低温にする場合、上述したプレヒートのプロセス手順を経ることにより、反応室１１内の雰囲気を安定させることができる。その後、ウェハＷに薄膜を形成する製品処理を行う。
【００３４】
図４は、反応室内の温度切替後において低温から高温にする場合のプレヒートの流れを示す、図２と同様のタイムチャートである。このタイムチャートにおける時間経過は、単位時間（約１０秒）毎に区切って概略的に表わす。
【００３５】
図４に示すように、反応室１１内の温度切替後に低温から高温にする場合は、待機（スタンバイ）後、ヒートアップ（低温維持前ヒートアップ）を約４０秒間行い、その後、プロセス温度よりも低い温度に維持する低温維持を約１０秒間行う。
【００３６】
低温維持に続いて、ヒートアップを約２０秒間行ってプロセス温度にした後、約１８０秒間に渡ってプロセス温度を維持する。プロセス温度維持期間終了後に、約１０秒間、プロセスガスを入れるデポガスＯＮ状態とし、その後、真空引きを約２０秒間行う。
【００３７】
このヒートアップから真空引きを行う迄の約２８０秒間が、プレヒート時間となり、温度切替後に低温から高温にする場合、上述したプレヒートのプロセス手順を経ることにより、反応室１１内の雰囲気を安定させることができる。その後、ウェハＷに薄膜を形成する製品処理を行う。
【００３８】
図５は、クリーニング・プリコート後のプレヒートの流れを示す、図２と同様のタイムチャートである。このタイムチャートにおける時間経過は、単位時間（約１０秒）毎に区切って概略的に表わす。
【００３９】
図５に示すように、クリーニング・プリコート後においては、待機（スタンバイ）後、ヒートダウンを約２０秒間行い、その後、プロセス温度よりも低い温度に維持する低温維持を約１０秒間行う。
【００４０】
低温維持に続いて、ヒートアップを約２０秒間行ってプロセス温度にした後、約７０秒間に渡ってプロセス温度を維持する。プロセス温度維持期間終了後、約１４０秒間、プリコートのためにプロセスガスを入れるデポガスＯＮ状態とし、その後、真空引きを約２０秒間行う。
【００４１】
このヒートダウンから真空引きを行う迄の約２８０秒間が、プレヒート時間となり、その後、０〜２８０秒のプロセス手順を「繰り返しシーケンス処理」として３回繰り返す。つまり、クリーニング・プリコート後、プレヒートのプロセス手順を経て繰り返しシーケンス処理を３回繰り返した後（８４０秒後）、反応室１１内の雰囲気を安定させることができる。その後、ウェハＷに薄膜を形成する製品処理を行う。
【００４２】
図６は、図２のプレヒート時における設定温度、サセプタの実温及びヒータパワーの各パラメータ推移をグラフで示す説明図である。図６に示すように、待ち時間発生時においてプレヒートが行われている間に、反応室１１の設定温度に対し、ウェハＷが載置されたサセプタ１２の実際の温度及びヒータパワー（Ｈｅａｔｅｒ ｐｏｗｅｒ）が変化する。
【００４３】
処理が開始され約５秒間待機（スタンバイ）した後、設定温度は、プロセス温度の約５００℃から約４９５℃へと約５度下げられ、その状態が約２０秒間続く。設定温度を下げたのに対応して、ヒータパワーは、約３０％から約５％まで下がる（ヒートダウン）が、その後、上昇に転じ、処理開始から約２５秒後に約３０％として、約５秒間、その状態を維持する。
【００４４】
ヒータパワーの低下により、実温は、約５００℃から徐々に低下して、処理開始から約２０秒後に約４９５℃になる。その後、ヒータパワーが約３０％に維持されるのに伴い、実温は、約１０秒間、約４９５℃に維持される（低温維持）。
【００４５】
その後、即ち、処理開始から約２５秒後に、設定温度は約５００℃に復帰し、そのまま維持される。約３０％に維持された後、再び上昇を続けるヒータパワーは、ヒータ温度の上昇速度を高めるため、処理開始から約３５秒後には約８０％まで高められる（ヒートアップ）。ヒータパワーの上昇に伴い、実温も、処理開始から約２５秒後に上昇を始め、約３７秒後にはプロセス温度の約５００℃に達する。
【００４６】
約８０％まで高められたヒータパワーは、実温が設定温度の約５００℃に近づいた、処理開始から約３５秒後に、下降に転じ、処理開始から約４５秒後に、実温を約５００℃に維持することができる約３０％まで下げられる（プロセス温度維持）。
【００４７】
そして、処理開始から約５０秒後、実温を約５００℃に維持しつつ、ヒータパワーを約３１％或いは約３２％に若干上げるように調整する。ここから、反応室１１内の実温がプロセス設定温度の約５００℃に安定して保持される状態になる。
【００４８】
反応室１１内の温度切替後において高温から低温にする場合は、ヒートダウンにより、一旦、目標温度よりも約５℃下げ、その状態を維持する低温維持後、温度上昇によって目標温度に到達させる。
【００４９】
また、プリコートをすることが目的なので、当然、デポガスＯＮの時間が長くなる。ヒートダウンからヒートアップ以後のプロセス温度維持時間は、どのような膜をどのように付けるかによって変わるものであり、１枚目のウェハＷから変化が起きないように、成膜する膜種によってプロセス温度維持時間を調整する。なお、繰り返しシーケンス処理の繰り返し数は３回に限らない。
【００５０】
このように、ヒータパワーを、プロセス温度維持開始時の約３０％から、約３１％或いは約３２％にアップさせたことにより、次のような利点を有する。
【００５１】
成膜プロセス中、約５００℃一定に設定された反応室１１内は、ウェハＷ搬入時、実温が一旦約４９５℃まで下がることから、ウェハＷ搬入毎に、実温の低下に対応してヒータパワーを約８０％まで上げることを繰り返す。しかしながら、ウェハ処理は、ヒータパワーが約３１％或いは約３２％の初期状態に維持されたまま進むため、反応室１１内の雰囲気は約１〜２℃上がった状態となり、パワーの変動に伴い、ウェハＷの膜厚として０．３〜０．４ｎｍ程のずれが発生したとしても補正することができる。
【００５２】
上述したように、ヒートダウンから真空引き迄の各処理を行うプレヒートを１回（約２８０秒）、場合によっては３回（約８４０秒）、前処理として経た後、製品となるウェハを処理する製品処理を行う。
【００５３】
図７は、この発明に係るプレヒートを経て行われる成膜処理工程を説明するタイムチャートである。このタイムチャートにおいては、単位時間（約１０秒）毎に区切って概略的に表わす。
【００５４】
図７に示すように、先ず、前処理として、プレヒートのプロセス手順を実行する。プレヒートのプロセス手順は約２８０秒かかるので、処理開始から約５分後に前処理が終了する。
【００５５】
前処理終了後、製品処理を行う。製品処理は、次の工程を経て行われる。前処理であるプレヒートのプロセス手順実行開始と同時に、ウェハＷのロードが開始され、約３分後にロードが終了する。その後、ロードロック室の真空引きが約３分間行われる。
【００５６】
そして、ロードロック室の真空引き終了後、即ち、前処理が終了した約１分後に、ウェハＷの処理を開始する。約５分間かけて１枚目のウェハ処理が行われ、それに続けて２枚目以降のウェハ処理が、１枚当たり約５分間かけて行われる。
【００５７】
従って、プレヒートを経て行われる成膜処理工程にあっては、成膜処理工程の開始から約６分後に、ウェハＷの製品処理が行われることになる。この結果、ウェハＷの製品処理を行う前の準備処理に要する時間（プレヒート時間）を、従来のダミーウェハを用いた成膜処理工程の約１３１分（図８参照）から約６分（図７参照）に、約１２５分も大幅に短縮することができる。
【００５８】
つまり、枚葉ＣＶＤプロセスにおいて、ＣＶＤ装置の温度自動制御機構を利用し、実際にウェハＷの成膜プロセスを開始する前に、一旦、設定温度より低い温度に下げてそれを維持するシーケンス処理を入れることのみにより、製品処理開始時間を、従来に比べ約１２５分も短縮することができる。
【００５９】
このように、この発明によれば、一連の成膜プロセスの中で、実際にウェハＷに膜を形成する前に、「プロセスで使用する温度から一旦温度を下げるヒートダウンを行い、このヒートダウンの後、再度、プロセス温度へ戻す」プレヒートを行い、プロセス温度復帰後にウェハＷへの膜形成を開始する。
【００６０】
ヒートダウンに際しては、実際にウェハＷを反応室１１内に入れたときの温度変化幅に相当する分低く、即ち、プロセス使用温度から、約３０℃以下、望ましくは約１０℃以下、最も適するものとして５℃以下に、温度設定する。５℃以下に温度設定した場合、より効果的な運用が可能である。
【００６１】
即ち、反応室１１を長期間使用しなかった場合や、クリーニング・プリコートを行った後、或いは成膜条件変更によりプロセス使用温度を変更した後等に、ヒートダウンのためのヒータ温度変更及び必要に応じてプロセスガスを数秒間流す、プレヒートを行い、その後に、製品処理を行う。この結果、成膜プロセスで使用する直前の反応室１１の状態に影響を受けずに、ウェハＷに安定した膜厚で成膜することができる。
【００６２】
これは、連続して製品処理を行っている場合と、そうでない場合とで、反応室１１内の雰囲気（ヒータパワーやガス雰囲気等）に違いがあるため、そのままの使用では、成膜される膜厚が反応室１１の状態に依存して変動してしまうが、プロセス開始前にウェハ処理を擬似的に行うようなプロセス手順（レシピ）を経ることにより、膜厚の変動を抑制することができるからである。
【００６３】
プレヒートを経た後に製品処理を行うことは、成膜時に、正確、且つ、安定した温度管理が可能になるため、特に、温度に対するレートが厳しい成膜プロセス、例えば、最近のＬＰ−ＣＶＤ装置における、温度制御管理が膜厚に非常に影響する温度センシティブなプロセスにおいて、効果的である。
【００６４】
一例として、Ｔａ2 Ｏ5 成膜の場合、膜厚が１０ｎｍ前後の薄膜であり、その上、温度に対する膜厚シフトが大きいため、１℃以上のシフトで不良品になってしまう。これに対し、ＳｉＮ成膜は、１００ｎｍ前後の膜厚でありながら、温度に対する膜厚シフトはＴａ2 Ｏ5 成膜の５倍前後であるため、相対的に甘めとなる。
【００６５】
従って、この発明に係る薄膜製造方法により、成膜処理工程におけるウェハＷの膜厚が１枚目から安定するため、従来のダミーウェハ処理時間を必要としないので準備作業時間が大幅に低減し、ウェハ処理の作業効率が向上して、ＬＰ−ＣＶＤ装置の稼働率を高めることができる。
【００６６】
特に、長時間（１時間以上）装置を使用しなかった場合、クリーニング・プリコート等により反応室自体の熱の出入りが無い状態のとき、或いは温度変更時の温度安定が必要なとき等において、効果的である。
【００６７】
また、装置構成を変えることなく、制御できる温度設定のパラメータを変えることにより、即ち、単に温度設定のシーケンスを変えることによって、短時間に、製品処理におけるプロセス加工ができる。更に、シーケンスの変更だけの対応により可能なため、その間に、他のウェハＷをロードすることも可能である。
【００６８】
なお、上記実施の形態において、ＣＶＤプロセスは、ＳｉＮ ＬＰ枚葉ＣＶＤプロセスやＴａ2 Ｏ5 ＬＰ枚葉ＣＶＤプロセスに限るものではなく、熱反応成膜を行う枚葉ＣＶＤプロセス全般に適応することができる。また、枚葉ランプアニール装置を用いたプロセスに適応することも可能である。
【００６９】
【発明の効果】
以上説明したように、この発明によれば、薄膜形成プロセスの開始後に、反応室内の温度による膜厚の変動を抑制する疑似プロセスを経て、枚葉式のウェハに対し熱による化学反応で薄膜が形成されるので、製品となるウェハの成膜処理を効率良く行ってプロセス時間を短縮し、装置の稼働率を高めることができる。
【図面の簡単な説明】
【図１】この発明の一実施の形態に係る薄膜製造方法に用いられる製造装置の概略構造を示す断面図である。
【図２】図１のＬＰ−ＣＶＤ装置を用いた枚葉式ウェハ成膜工程において、待ち時間発生時に行われるプレヒートの流れを示すタイムチャートである。
【図３】反応室内の温度切替後において高温から低温にする場合の各処理の流れを示す、図２と同様のタイムチャートである。
【図４】反応室内の温度切替後において低温から高温にする場合の各処理の流れを示す、図２と同様のタイムチャートである。
【図５】クリーニング・プリコート後の各処理の流れを示す、図２と同様のタイムチャートである。
【図６】図２のプレヒート時における設定温度、サセプタの実温及びヒータパワーの各パラメータ推移をグラフで示す説明図である。
【図７】この発明に係るプレヒートを経て行われる成膜処理工程を説明するタイムチャートである。
【図８】従来のダミーウェハを用いた成膜処理工程を説明するタイムチャートである。
【符号の説明】
１０ ＬＰ−ＣＶＤ装置
１１ 反応室
１２ サセプタ
１３ ヒータ
１４ 熱電対
１５ シャワーヘッド
Ｗ ウェハ
Claims (7)
- 枚葉式のウェハに対し熱による化学反応で薄膜を形成する薄膜製造方法において、薄膜形成プロセスの開始後に、反応室内の温度による膜厚の変動を抑制する疑似プロセスを設け、
前記疑似プロセスは、前記ウェハを実際に前記反応室に入れる前に前記反応室を加熱するプレヒート処理であり、
前記プレヒート処理は、一旦、プロセス温度より低い温度に維持する低温維持のためのシーケンスを含み、
前記プレヒート処理は、前記プロセス温度に対するヒートダウンを行うヒートダウン工程と、前記ヒートダウン工程の後、前記プロセス温度よりも低い温度に維持する低温維持工程と、前記低温維持工程の後、ヒートアップを行って前記プロセス温度にする低温維持後ヒートアップ工程とを有し、
前記低温維持後ヒートアップ工程の後、前記プロセス温度を維持するプロセス温度維持工程と、前記プロセス温度維持工程の後、プロセスガスを入れるデポガスＯＮ状態とするデポガスＯＮ工程と、前記デポガスＯＮ工程の後、真空引きを行う工程とを有することを特徴とする薄膜製造方法。 - 前記疑似プロセスは、成膜条件変更時、反応室長期未使用時或いは反応室クリーニング後等、前記反応室の内部雰囲気の安定に時間がかかる状況で実施されることを特徴とする請求項１に記載の薄膜製造方法。
- 前記低温維持される温度は、前記プロセス温度より、前記ウェハを実際に前記反応室に入れたときの温度変化幅分低く設定されることを特徴とする請求項１又は２記載の薄膜製造方法。
- 前記ヒートダウン工程に代えて、前記プロセス温度に対するヒートアップを行う低温維持前ヒートアップ工程を有することを特徴とする請求項１乃至３のいずれか一に記載の薄膜製造方法。
- 前記プレヒート処理と、前記プロセス温度維持工程の後、プリコートを行うためにプロセスガスを入れるデポガスＯＮ状態とするデポガスＯＮ工程と、前記デポガスＯＮ工程の後、真空引きを行う工程とからなるシーケンスを繰り返す繰り返しシーケンス処理を有することを特徴とする請求項１乃至４のいずれか一に記載の薄膜製造方法。
- 前記プレヒート処理と共に、前記ウェハの搬入及びそれに続くロードロック室の真空引きを行い、前記プレヒート処理の後に前記ウェハに薄膜を形成する製品処理を行うことを特徴とする請求項１乃至４のいずれか一に記載の薄膜製造方法。
- 前記繰り返しシーケンス処理と共に、前記ウェハの搬入及びそれに続くロードロック室の真空引きを行い、前記繰り返しシーケンス処理の後に前記ウェハに薄膜を形成する製品処理を行うことを特徴とする請求項５記載の薄膜製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001172124A JP4703891B2 (ja) | 2001-06-07 | 2001-06-07 | 薄膜製造方法 |
| US10/162,728 US6773506B2 (en) | 2001-06-07 | 2002-06-04 | Method for producing thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001172124A JP4703891B2 (ja) | 2001-06-07 | 2001-06-07 | 薄膜製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002367975A JP2002367975A (ja) | 2002-12-20 |
| JP4703891B2 true JP4703891B2 (ja) | 2011-06-15 |
Family
ID=19013797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001172124A Expired - Fee Related JP4703891B2 (ja) | 2001-06-07 | 2001-06-07 | 薄膜製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6773506B2 (ja) |
| JP (1) | JP4703891B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080092819A1 (en) * | 2006-10-24 | 2008-04-24 | Applied Materials, Inc. | Substrate support structure with rapid temperature change |
| JP4858123B2 (ja) * | 2006-11-28 | 2012-01-18 | 富士ゼロックス株式会社 | 定着装置、及び画像形成装置 |
| JP5472308B2 (ja) * | 2009-09-17 | 2014-04-16 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハの製造方法および製造装置 |
| JP6513041B2 (ja) * | 2016-02-19 | 2019-05-15 | 信越半導体株式会社 | 半導体ウェーハの熱処理方法 |
| US10820915B2 (en) | 2018-03-06 | 2020-11-03 | Medos International Sarl | Methods, systems, and devices for instability repair |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204114A (ja) * | 1988-02-09 | 1989-08-16 | Dainippon Screen Mfg Co Ltd | 再現性を高めた熱処理制御方法 |
| JPH07302766A (ja) * | 1994-05-09 | 1995-11-14 | Japan Energy Corp | 気相成長方法 |
| JPH08288516A (ja) * | 1995-04-13 | 1996-11-01 | Kokusai Electric Co Ltd | 半導体製造装置における成膜条件設定方法 |
| JPH09199427A (ja) * | 1996-01-18 | 1997-07-31 | Toshiba Mach Co Ltd | ウエハの枚葉式処理方法 |
| JPH1112738A (ja) * | 1997-06-23 | 1999-01-19 | Tokyo Electron Ltd | Ｃｖｄ成膜方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444217A (en) * | 1993-01-21 | 1995-08-22 | Moore Epitaxial Inc. | Rapid thermal processing apparatus for processing semiconductor wafers |
-
2001
- 2001-06-07 JP JP2001172124A patent/JP4703891B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-04 US US10/162,728 patent/US6773506B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204114A (ja) * | 1988-02-09 | 1989-08-16 | Dainippon Screen Mfg Co Ltd | 再現性を高めた熱処理制御方法 |
| JPH07302766A (ja) * | 1994-05-09 | 1995-11-14 | Japan Energy Corp | 気相成長方法 |
| JPH08288516A (ja) * | 1995-04-13 | 1996-11-01 | Kokusai Electric Co Ltd | 半導体製造装置における成膜条件設定方法 |
| JPH09199427A (ja) * | 1996-01-18 | 1997-07-31 | Toshiba Mach Co Ltd | ウエハの枚葉式処理方法 |
| JPH1112738A (ja) * | 1997-06-23 | 1999-01-19 | Tokyo Electron Ltd | Ｃｖｄ成膜方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020187649A1 (en) | 2002-12-12 |
| US6773506B2 (en) | 2004-08-10 |
| JP2002367975A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101399177B1 (ko) | 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체 | |
| US7700376B2 (en) | Edge temperature compensation in thermal processing particularly useful for SOI wafers | |
| CN108885996B (zh) | 氧化硅膜的选择性蚀刻方法 | |
| TWI795697B (zh) | 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式 | |
| JP2010062230A (ja) | 半導体装置の製造方法及び基板処理装置 | |
| JPH10107018A (ja) | 半導体ウェーハの熱処理装置 | |
| US6537677B1 (en) | Process for fabricating films of uniform properties on semiconductor devices | |
| US20050026434A1 (en) | Method of improving the wafer-to-wafer thickness uniformity of silicon nitride layers | |
| JP3667038B2 (ja) | Ｃｖｄ成膜方法 | |
| JP4703891B2 (ja) | 薄膜製造方法 | |
| JP3764689B2 (ja) | 半導体製造方法および半導体製造装置 | |
| JP2006066511A (ja) | 半導体製造装置および半導体装置の製造方法 | |
| WO2001061736A1 (fr) | Procede de traitement d'une plaquette | |
| US6218320B1 (en) | Method for improving the uniformity of wafer-to-wafer film thickness | |
| JP4305754B2 (ja) | 半導体装置の製造方法および基板処理装置 | |
| JP4553227B2 (ja) | 熱処理方法 | |
| US20080081112A1 (en) | Batch reaction chamber employing separate zones for radiant heating and resistive heating | |
| JP5547425B2 (ja) | ウェーハを処理するプロセスおよび装置 | |
| TW202129713A (zh) | 半導體裝置之製造方法、基板處理裝置及程式 | |
| JP3901958B2 (ja) | 熱処理装置設定温度の作成方法、および熱処理方法 | |
| US6784031B2 (en) | Method for forming thin films of semiconductor devices | |
| JP5356569B2 (ja) | 半導体装置の製造方法及び基板処理方法並びに基板処理装置 | |
| WO2001052310A1 (en) | Method of performing plasma warm-up on semiconductor wafers | |
| JP2008066559A (ja) | 半導体製造方法及び半導体製造装置 | |
| JP4157508B2 (ja) | Ｃｖｄ成膜方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070925 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080512 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110309 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4703891 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |