CN108885996B - 氧化硅膜的选择性蚀刻方法 - Google Patents

氧化硅膜的选择性蚀刻方法 Download PDF

Info

Publication number
CN108885996B
CN108885996B CN201780022112.9A CN201780022112A CN108885996B CN 108885996 B CN108885996 B CN 108885996B CN 201780022112 A CN201780022112 A CN 201780022112A CN 108885996 B CN108885996 B CN 108885996B
Authority
CN
China
Prior art keywords
temperature
substrate
oxide film
silicon oxide
reactor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780022112.9A
Other languages
English (en)
Other versions
CN108885996A (zh
Inventor
沈台用
李锺培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TES Co Ltd
Original Assignee
TES Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TES Co Ltd filed Critical TES Co Ltd
Publication of CN108885996A publication Critical patent/CN108885996A/zh
Application granted granted Critical
Publication of CN108885996B publication Critical patent/CN108885996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明是有关于一种半导体制程中的氧化硅膜的选择性蚀刻方法，包括：将形成有氮化硅膜及氧化硅膜的基板运入至反应器内部的基板支撑部的步骤；对运入至反应器内部的基板进行加热并保持为第一温度的步骤；于保持为第一温度的期间向反应器内部供给卤素气体及碱性气体而与形成于基板上的氧化硅膜发生反应，从而于基板上形成反应生成物的第一步骤；将形成有反应生成物的基板加热至第二温度而去除反应生成物的第二步骤；将基板的温度冷却至第一温度的第三步骤；及按照预先设定的次数重复进行第一步骤至第三步骤的步骤。

Description

氧化硅膜的选择性蚀刻方法
技术领域
本发明涉及一种氧化硅膜的选择性蚀刻方法，更详细而言，涉及一种明显改善蚀刻均匀度及蚀刻选择比，且随着制程进行时间的缩短而生产性(产量(throughput))得到提高的氧化硅膜的选择性蚀刻方法。
背景技术
最近，随着图案的精细化而在半导体制程中增加一种要求选择性蚀刻氧化硅膜并且精确地去除蚀刻量的制程。
作为一例，在反及闸快闪存储器元件(NAND flash)制程中，在浮动闸门(floatinggate)的上部形成氧-氮-氧(Oxide-Nitride-Oxide，ONO)绝缘膜及控制闸门(controlgate)图案之前，对成长于元件分离区域(isolation)的氧化膜进行蚀刻。
此时，若未能精确地去除氧化膜的蚀刻量，则各元件区域的浮动闸门图案的露出程度不同，因此元件间的特性变得不均匀，若未能选择性地去除氧化膜，则产生如下问题点：在蚀刻过程中，甚至亦一并将所露出的浮动闸门电极蚀刻。
先前，为了解决如上所述的问题点而利用湿式蚀刻法或等离子蚀刻法，但存在如下问题点：湿式蚀刻法的蚀刻选择比较高，但蚀刻量的去除较难，且因等向性(isotropic)的蚀刻特性而不适合实现精细图案，等离子蚀刻法可实现精细图案，但蚀刻选择比较低，故而薄膜的选择性去除较难，且因电荷粒子而使下层膜受损(电荷损伤(charging damage))。
藉此，最近引进并运用如下方法：将在先前的湿式蚀刻中所使用的蚀刻液体等气化而注入至反应器内，之后通过化学反应(chemicalreaction)而去除薄膜的气相蚀刻方法(Gas Phase Etching，GPE)。
在此情形时，为了选择性地蚀刻氧化硅膜而主要使用氟化氢(HydrogenFluoride，HF)气体，同时为了调整蚀刻特性而主要使用氨(NH3)气。
其中，开发了格外具备利用气相蚀刻方法而进行蚀刻的低温化学处理室，及对此时产生的非易失性反应生成物进行加热而使其气化并去除的高温热处理室的装置等。然而，此种装置存在因处理室数量的增加而导致装置大型化，须在处理室之间运送基板，且因运送时间而导致制程时间延迟等问题点。
因此，近来，随着图案的精细化而急需开发一种用以实现具有更加严格要求的氧化硅膜的选择性蚀刻及蚀刻量的均匀的去除的干式蚀刻方法。
发明内容
发明所欲解决的课题
为了解决如上所述的现有技术的问题点，本发明的目的在于提供一种可在相同的反应器内重复进行蚀刻制程及热处理制程，使生产性(产量(throughput))得到提高，且使蚀刻均匀度及蚀刻选择比明显改善的氧化硅膜的选择性蚀刻方法。
又，本发明的另一目的在于提供一种为了增加用于热处理制程的加热构件的寿命及效率而可使加热构件的作动时间缩短的氧化硅膜的选择性蚀刻方法。
解决课题的手段
如上所述的目的是通过如下氧化硅膜的选择性蚀刻方法而达成，所述氧化硅膜的选择性蚀刻方法包括：将形成有氮化硅膜及氧化硅膜的基板运入至反应器内部的基板支撑部的步骤；对运入至所述反应器内部的所述基板进行加热并保持为第一温度的步骤；在保持为所述第一温度的期间向所述反应器内部供给卤素气体及碱性气体而与形成在所述基板上的所述氧化硅膜发生反应，从而在所述基板上形成反应生成物的第一步骤；将形成有所述反应生成物的所述基板加热至第二温度而去除所述反应生成物的第二步骤；将所述基板的温度冷却至所述第一温度的第三步骤；及按照预先设定的次数重复进行所述第一步骤至第三步骤的步骤。
在一实施例中，所述第一温度的范围可为35℃～100℃，所述第二温度的范围可为110℃～250℃。
在一实施例中，氧化硅膜的选择性蚀刻方法可还包含在将所述基板引入至所述反应器之前对所述基板进行预热(preheating)的步骤。
在一实施例中，在运入所述基板的步骤中，在使所述基板支撑部的温度保持所述第一温度的期间将所述基板安装至所述基板支撑部，且可还包含在所述基板上形成所述反应生成物的步骤之前，对所述基板进行预热(preheating)的步骤。
在一实施例中，在运入所述基板的步骤中，在使所述基板支撑部的温度保持所述第一温度的期间将所述基板安装至所述基板支撑部，且可还包含在将所述基板引入至所述反应器内部后，在所述第一温度为70℃～100℃的范围的情形时对所述基板进行预热的步骤。
在一实施例中，可还包含在对所述基板进行预热的步骤后，为了将所述基板的温度调整为所述第一温度而使其冷却的步骤。
在一实施例中，可在为了将所述基板的温度调整为所述第一温度而使其冷却的步骤中向所述反应器内部供给惰性气体。
在一实施例中，可将使所述基板加热至所述第二温度的步骤中的压力设定为大于形成所述反应生成物的步骤中的压力。
在一实施例中，可将使所述基板的温度冷却至所述第一温度的步骤中的压力设定为大于形成所述反应生成物的步骤中的压力。
发明的效果
本发明的氧化硅膜的选择性蚀刻方法可通过在相同的反应器内重复进行蚀刻制程及热处理制程，减少蚀刻制程温度与后续热处理制程之间的温度差异，从而缩短在高温下基板所露出的时间，从而使蚀刻均匀度及蚀刻选择比明显改善。
又，本发明的氧化硅膜的选择性蚀刻方法可通过包含根据进行蚀刻制程的温度而预先进行加热的预热步骤而在较快的时间内达到蚀刻制程温度，从而减少蚀刻装置的制程时间，提高生产性。
又，本发明的氧化硅膜的选择性蚀刻方法可通过减少蚀刻制程温度与后续热处理制程之间的温度差异，从而缩短加热构件的作动时间，从而增加加热构件的寿命及效率，且可防止产率的减少。
附图说明
图1是本发明的氧化硅膜蚀刻装置的示意图。
图2是表示本发明的氧化硅膜蚀刻装置中的喷头的下表面的图。
图3是表示本发明的氧化硅膜的选择性蚀刻方法的制程顺序图。
图4是表示在本发明的氧化硅膜的选择性蚀刻方法中，对应在基板支撑部的温度的蚀刻量及蚀刻选择比的曲线图。
图5是表示在本发明的氧化硅膜的选择性蚀刻方法中，对应于循环进行次数的蚀刻量、蚀刻选择比及蚀刻均匀度的曲线图。
具体实施方式
以下，利用附图而详细地对本发明的较佳的实施例进行说明。
图1是本发明的氧化硅膜蚀刻装置1的示意图，图2是表示本发明的氧化硅膜蚀刻装置1中的喷头3的下表面的图。
参照图1及图2，本发明的氧化硅膜蚀刻装置1具备反应器2，所述反应器2提供进行针对基板W的蚀刻制程等的处理空间。
所述反应器2在内部形成特定的处理空间，在所述处理空间的下部具备基板支撑部6。
在所述基板支撑部6的上表面安装所述基板W。在所述基板支撑部6包含可对所述基板W进行加热并保持温度的温度保持部7。
在所述反应器2的处理空间的上部具备的喷头3以与所述基板支撑部6对向的方式设置。所述喷头3以朝向所述反应器2内部的所述基板W的方式供给通过连接于外部的气体供给装置4的气体供给线5而供给的制程气体。
另一方面，本发明的蚀刻装置1可具备加热部8，所述加热部8可在所述基板支撑部6的上部对所述基板W进行加热。例如，所述加热部8可具备在所述喷头3。所述加热部8以与上述的温度保持部7分开的方式具备而发挥对所述基板W进行加热的作用。所述加热部8与加热构件模块9结合而具备在所述喷头3。
此时，所述加热部8可使用如加热器(heater)或卤素灯(halogen lamp)等的高效率放射热源。在本发明中，作为一例使用至少一个的加热器灯。如图2所示，所述蚀刻装置1采用以相等间隔配置12个加热器灯而使其模块化的结构，以能对位在所述喷头3的下方的所述基板W均匀地进行加热。但是构成所述加热部8的加热器灯的个数及配置仅仅是列举一例用以说明，可适当地进行变形。
另一方面，本发明的蚀刻装置1具备控制部10，所述控制部10控制所述气体供给装置4、所述温度保持部7及所述加热部8等用以进行蚀刻及热处理制程的构件而进行制程。
以下，对通过具有上述结构的蚀刻装置1而进行的氧化硅膜的选择性蚀刻制程及热处理制程进行说明。
图3是表示本发明的氧化硅膜的选择性蚀刻制程的制程顺序图。
参照图3，本发明的氧化硅膜的选择性蚀刻方法包含：将形成有氮化硅膜及氧化硅膜的基板W运入至所述反应器2内部的基板支撑部6的步骤S310；对运入至所述反应器2内部的所述基板W进行加热并保持为第一温度T1的步骤S320；在保持为所述第一温度T1的期间向所述反应器2内部供给卤素气体及碱性气体而与形成在所述基板W上的所述氧化硅膜发生反应，从而在所述基板W上形成反应生成物的第一步骤S330；将形成有所述反应生成物的所述基板W加热至第二温度T2而去除所述反应生成物的第二步骤S340；将所述基板的温度冷却至所述第一温度T1的第三步骤S350；及按照预先设定的次数重复进行所述第一步骤S330至第三步骤S350的步骤S360。
首先，将形成有氮化硅膜及氧化硅膜的基板W运入并安装至所述反应器2内部的基板支撑部6(如步骤S310)。
此时，所述反应器2内部的所述基板支撑部6可在运入所述基板W之前预先保持所述第一温度T1。即，所述基板支撑部6可在将所述基板W安装至所述基板支撑部6之前预先保持下文将述的在生成所述反应生成物的步骤中的第一温度T1。如上所述，可通过预先设定所述基板支撑部6的温度，从而在较快的时间内将所述基板W的温度加热至在生成所述反应生成物的步骤中的第一温度T1，并保持所述第一温度T1。
在此情形时，可通过所述基板支撑部6所具备的所述温度保持部7而调整所述基板支撑部6的温度。
接着，将安装至所述基板支撑部6的所述基板W加热至第一温度T1，并保持所述第一温度T1(如步骤S320)。
此时，可适当地设定后续的在生成所述反应生成物的步骤中的第一温度T1。例如，可根据沉积的氮化硅膜及氧化硅膜的膜质特性或制程条件适当地设定所述第一温度T1。在本发明的选择性蚀刻方法中，所述第一温度T1的范围可为35℃～100℃。
在此情形时，运入至所述反应器2的所述基板W被放置在常温的状态下(以下，称为“最初温度”)，对所述基板W进行加热而将所述基板W的温度加热至所述第一温度T1，并保持所述第一温度T1。此时，若所述基板W的最初温度与所述第一温度T1之间的差异较大，则将所述基板W加热至所述第一温度T1需要很多的时间。又，即便在所述基板支撑部6保持为所述第一温度T1的状态下，将所述基板W运入至所述反应器2内而安装至所述基板支撑部6，在所述基板W的温度达到第一温度T1并保持所述第一温度T1亦花费相对较多的时间。这是成为使蚀刻装置1的生产性(产量(throughput))下降的主要因素。
因此，在本发明的蚀刻方法中，为了减少在将所述基板W的温度加热至所述第一温度T1的情形时所需要的时间而可更包含根据所述第一温度T1预先对所述基板W进行加热的预热(preheating)步骤。
例如，可在将所述基板W引入至所述反应器2之前、或在将所述基板W引入至所述反应器2而形成所述反应生成物的步骤之前对所述基板W进行预热(preheating)。
若所述蚀刻方法包含如上所述进行预热的步骤，则在按照特定周期(cycle)重复如上所述般形成所述反应生成物的步骤、将所述基板W的温度加热至第二温度T2而去除所述反应生成物的步骤、及将所述基板W的温度冷却至所述第一温度T1的步骤的情形时，最初周期上的反应器内部的温度与基板的温度、及最终周期上的反应器内部的温度与基板的温度可保持为相似或相同。该情形意味着可将蚀刻制程的各周期中的反应器内部的温度及基板的温度等的蚀刻环境保持为相同。因此，各周期中经蚀刻的蚀刻量可几乎保持为相同，从而可实现各周期中的蚀刻量的去除。
可在将所述基板引入至反应器2之前，例如在加载互锁真空室(loadlockchamber)、或在将所述加载互锁真空室与所述反应器2连接的隧道上执行所述预热步骤。例如，可向所述加载互锁真空室或所述隧道供给加热至特定温度的惰性气体而进行预热、或在所述加载互锁真空室或所述隧道上具备加热单元而进行预热。
另一方面，可在将所述基板W引入至反应器2而形成上述所述反应生成物的步骤之前执行所述预热步骤。例如，在本实施例的情形时，可在将所述基板W引入至反应器2而形成所述反应生成物的步骤之前，在所述第一温度T1为70℃～100℃的范围的情形时对所述基板W进行预热。
在此情形时，可同时驱动所述温度保持部7与加热部8而对所述基板W进行预热。此时，所述温度保持部7能以在所述预热步骤中持续驱动的方式而运行(on)，所述加热部8能以在预先设定的时间内运行(on)的方式而设定。例如，所述加热部8能以大约3秒至60秒期间进行驱动的方式而设定。此种加热部8的驱动时间为列举一例作为说明，可根据蚀刻量、蚀刻制程气体等适当地调整。
具体而言，在将所述基板W加热至第一温度T1，并保持所述第一温度T1的步骤中，在所述第一温度T1为35℃～70℃的第一范围的情形时，通过所述温度保持部7而对所述基板W进行加热，并保持所述温度。
另一方面，在所述第一温度T1为70℃～100℃的第二范围的情形时，在将所述基板W加热至第一温度T1并保持所述第一温度T1的步骤中包含之前对所述基板进行预热的步骤。此时，一同使用所述温度保持部7与所述加热部8，从而对所述基板W进行加热。
即，在所述第一温度T1为第一范围而所述基板W的最初温度与所述第一温度T1之间的差异相对较小的情形时，通过所述温度保持部7而对所述基板W进行加热，并保持温度。其原因在于在此情形时所述基板W的最初温度与所述第一温度T1之间的差异相对较小，因此即便通过所述温度保持部7而对所述基板W进行加热，加热所需时间并不需要很多。
相反地，在所述第一温度T1为第二范围而所述基板W的最初温度与所述第一温度T1之间的差异相对较大的情形时，对所述基板进行预热。在此情形时，所述基板W的最初温度与所述第一温度T1之间的差异相对较大，因此通过不仅使用所述温度保持部7而且还一并使用所述加热部8而对所述基板W进行预热，从而使加热所需时间缩短。
另一方面，在将所述基板W加热至所述第一温度T1及保持所述第一温度T1的步骤中，所述基板支撑部6的温度持续保持为所述第一温度T1。即，在将所述基板W加热至所述第一温度T1及保持所述第一温度T1的情形时，所述基板支撑部6所具备的温度保持部7的目标温度以如下方式进行设定：将其设定为所述第一温度T1，且在将所述基板W运入至所述反应器2及从所述反应器2运出的期间持续运行(on)。
另一方面，在对所述基板W进行上述预热的情形时，即便精确地调整加热部的目标温度或驱动时间，所述基板W的温度亦会超出所述第一温度T1。此时，若所述基板W的温度等待着随着时间的经过而冷却至所述第一温度T1，则该制程时间变长，最终继而导致生产性(产量(throughput))的下降。
因此，在对所述基板W进行预热的步骤后，可更包含为了将所述基板W的温度调整为所述第一温度T1而使其冷却的步骤。
例如，为了将所述基板W的温度调整为所述第一温度T1而可向所述反应器2供给如氩(Ar)、氦(He)、氮(N2)的惰性气体。在供给所述惰性气体的情形时，可具备格外的供给装置，但可通过所述蚀刻装置1的气体供给装置4及喷头3而进行供给。即，可供给通过所述蚀刻装置1的气体供给装置4及喷头3而供给的用以进行冷却的载气(carrier gas)。在该情形时，可通过1托(torr)至数十托(torr)的压力而供给所述惰性气体。此时，若使所述惰性气体量增加而相对提高供给所述惰性气体的压力、或调整配置在与所述反应器2连接的泵之间的节流阀(throttle valve)(未图示)而提高所述反应器2内部的压力，则不仅使所述惰性气体残留在所述反应器2内的时间增加，而且导热速度增加，从而可减少冷却时间。
因此，在本发明的情形时，可通过更包含对所述基板W进行预热的步骤、及在所述预热步骤后使所述基板W冷却的步骤，从而在相对较快的时间内使所述基板W调整为所述第一温度T1而缩短蚀刻装置1的制程时间，从而提高生产性(产量(throughput))。
进行如下第一步骤S330：将所述基板W的温度加热至所述第一温度T1并保持所述第一温度T1后，在所述第一温度T1向所述反应器2内部供给卤素气体及碱性气体而与形成在所述基板W上的所述氧化硅膜反应，从而在所述基板W上形成反应生成物。
在此情形时，向所述反应器2内部注入制程气体。在本发明的情形时，供给卤素气体及碱性气体而作为制程气体，例如，同时使用氟化氢(HF)及氨(NH3)气。于氟化氢的情形时，在常温下以液态存在，因此利用额外的气化装置(未图示)而使其气化后，通过所述气体供给装置4及气体供给线5而供给至所述反应器2内部。
此时，可同时供给所述制程气体、及上述作为载气(carrier gas)的惰性气体即氦(He)气、氩(Ar)气或氮(N2)气而提高蚀刻均匀度。
所述制程气体的供给量可根据将要被蚀刻的薄膜的制程目标值而进行不同的设定，但于本发明的情形时，在将所述反应器2内部的制程压力保持为0.1托(torr)～20托(torr)的范围的状态下，氟化氢按照10标况毫升每分(standard state cubic centimeterper minute，以下简称sccm)～1000sccm、氨气按照10sccm～1000sccm的范围进行供给。
藉此，供给至所述反应器2内部的制程气体与基板上的氧化硅膜发生化学反应而在所述基板W上形成反应生成物。
首先，在氧化硅膜的表面吸附(adsorption)有氟化氢与氨之后，根据如下反应式进行反应。
在此情形时，氧化硅膜(SiO2)根据反应式1或反应式2而与氟化氢、氨发生反应所生成的四氟化硅(SiF4)，如反应式(3)再次与氟化氢及氨发生反应而生成氟硅酸铵((NH4)2SiF6)。
[反应式1]
SiO2+4HF→SiF4+2H2O
[反应式2]
SiO2+4HF+4NH3→SiF4+2H2O+4NH3
[反应式3]
SiF4+2HF+2NH3→(NH4)2SiF6
若上述步骤结束，则所述基板W上的氧化硅膜与制程气体发生反应而形成反应生成物即所述氟硅酸铵。因此，若在后续的制程中去除所述反应生成物即氟硅酸铵，则可去除曾形成在所述基板W上的氧化硅膜。
最终，需要将反应器内部的所述氟硅酸铵排出的制程。此时，所述氟硅酸铵作为非易失性(non-volatile)物质，可在约100℃以上的温度下气化，故而需要对反应器内部进行加热处理而使其排出的制程。
在部分现有技术的情形时，为了使所述非易失性反应生成物气化而易于向反应器外部排出，应用大幅度降低反应器内部的压力的技术。
然而，与上述现有技术相同的情形，对于反应器内部压力的上升及减少需要相当长的时间，尤其是在重复进行形成反应生成物的制程与热处理制程的情形时，压力调整所需要的时间更为增加，因此存在过于增加整体制程时间的问题点。
藉此，在大部分现有技术的情形时，经过如下过程：使用调整反应器内部的温度的方式而在接近于常温的温度下形成反应生成物后，使反应器内部的温度上升。
在该情形，在为了去除所述反应生成物而使形成反应生成物的温度上升至热处理温度为止的情况下，因温度差异而需要数十秒至数分钟的时间，因此在温度上升的期间，基板持续于高温下露出。
如上所述，在现有技术的情形，存在由于所述第一温度与所述第二温度的差异较大，故而温度的上升及下降所需要的时间增加，从而整体制程时间增加，因此生产性下降的问题点。
尤其是，所述加热器或灯等的放射热源在其加热特性中，显示出温度与指数函数相似的增加趋势，因此在加热初期温度的增加幅度较小，经过固定时间后，显示出温度急速增加的趋势。
最终，随着加热时间增加，反应器内部急速成为高温状态，基板在高温下露出的时间亦同时增加，因此为了稳定地控制温度、增加灯的寿命及效率，必须缩短加热时间。
藉此，本发明的氧化硅膜的选择性蚀刻方法通过减少所述第一温度与所述第二温度的差异、或通过预热步骤及冷却步骤而大幅缩短温度上升及下降的时间，藉此亦明显减少基板在高温下露出的时间。
又，本发明的选择性蚀刻方法的特征在于，由于减少基板的加热时间，故而可防止因高温导致的氧化硅膜的蚀刻均匀度的不良及蚀刻选择比的减少，缩短制程进行时间而提高生产性，且增加灯的寿命及效率。
如上所述，为了去除所述非易失性反应生成物，所述第二温度T2的范围可大致为110℃～250℃。
此时，在将所述基板W加热至第二温度T2的情形时，同时利用所述温度保持部7及所述加热部8而对所述基板W进行加热(如步骤S340)。如上所述，在同时利用所述温度保持部7及所述加热部8而将所述基板W加热至第二温度T2的情形时，所述反应器2内部的温度的范围大致为100℃～200℃。
本发明的情形相较于现有技术，所述第一温度与所述第二温度的差异相对较小，但为了减少将所述基板W加热至所述第二温度T2的时间而同时利用所述温度保持部7及所述加热部8。藉此减少使所述基板W的温度上升的时间，从而减少制程时间，提高生产性(产量(throughput))。
例如，作为一例，将所述第一温度T1设定为90℃而形成所述反应生成物之后，在使所述第二温度T2上升至120℃的情形时，可使温度上升所需的时间减少至10秒以下。
又，若将所述第一温度T1上升至90℃，则在形成所述反应生成物的制程所进行的过程中还具有加热基板的效果。因此，在形成所述反应生成物的过程中亦可使所述非易失性反应生成物部分气化，因此蚀刻制程得以顺畅进行，在后续的热处理制程中，所述反应生成物的去除效率亦变得更高。
并且，随着所述反应生成物的去除效率提高，具有可使热处理制程时间缩短，且最终可使基板在高温下露出的时间更加缩短的优点。
另一方面，在将所述基板W加热至第二温度的情形中，所述温度保持部7持续运行(on)，所述加热部8能以在预先设定的时间内运行(on)的方式设定。在此情形时，所述温度保持部7的目标温度可持续设定为所述第一温度T1。
另一方面，所述加热部8在将所述基板W加热至所述第二温度T2的过程中以在预先设定的时间内运行(on)的方式设定。例如，所述加热部8能以约为3秒至60秒期间驱动的方式设定。此种加热部8的驱动时间为列举一例作为说明，可根据蚀刻量、蚀刻制程气体等适当地调整。
另一方面，可将在使所述基板W加热至所述第二温度T2的步骤中的压力设定为高于形成所述反应生成物的步骤中的压力。在该情形时，无法立即排出所述制程气体，残留在所述反应器2内的时间可相对变长而增加蚀刻量。藉此可使整个周期的蚀刻步骤的时间缩短，故而减少整个周期的制程时间。
在上述热处理制程的情形时，为了排除在所述反应器2内部的经气化的反应生成物而同时进行利用外部的真空系统所实施的排气步骤(pumping step)。
若于将上述基板W加热至第二温度T2而去除反应生成物的热处理制程结束，则可重复进行部分步骤而进行蚀刻制程及热处理制程的循环过程(cyclic process)。
在此情形时，需要将所述基板W的温度冷却至所述第一温度T1的第三步骤S350。
若于将所述基板W加热至第二温度T2而去除反应生成物的热处理制程结束，则所述基板W的温度为第二温度T2。此时，若所述基板W的温度等待着随着时间的经过而冷却至所述第一温度T1，则该制程时间变长而最终接连导致生成性(产量(throughput))的下降。
因此，包含为了将所述基板W的温度调整为所述第一温度T1而使其冷却的步骤。在此情形时，如上所述，可向所述反应器2内部供给如氩(Ar)、氦(He)、氮(N2)的惰性气体。可通过所述蚀刻装置1的气体供给装置4及喷头3而供给用以进行冷却的载气(carrier gas)。在该情形时，可通过1托(torr)至数十托(torr)的压力而供给所述惰性气体。
另一方面，可将在使所述基板W的温度冷却至所述第一温度T1的步骤中的压力设定为高于对所述氧化硅膜进行蚀刻的步骤中的压力。其原因在于若在进行所述冷却步骤的情形时保持相对较高的压力，则上述载气可在所述反应器2内残留较多的量而缩短冷却时间。
在将所述基板W的温度冷却至所述第一温度T1后，可如步骤S360重复进行如下步骤：形成所述反应生成物的第一步骤S330、将所述基板W的温度加热至所述第二温度T2的第二步骤S340及将所述基板W的温度冷却至所述第一温度T1的第三步骤S350。
在所述循环进行过程中，已对形成所述反应生成物的第一步骤S330、将所述基板W的温度加热至所述第二温度T2的第二步骤S340及将所述基板W的温度冷却至所述第一温度T1的第三步骤S350进行了详述，因此省略重复的说明。
因此，在本发明的情形时，在进行所述循环进行过程之前，可通过将加热至所述第二温度T2的基板W进行冷却的步骤而在较快的时间内使其冷却至所述第一温度T1，从而缩短蚀刻装置1的制程时间，提高生产性(产量(throughput))。
可通过进行此种循环而防止在基板表面及反应器内壁形成过多反应生成物，从而可增加氧化硅膜的蚀刻量及针对氮化硅膜的氧化硅膜的蚀刻选择比，亦可改善蚀刻均匀度。
接着，若氧化硅膜的整个蚀刻制程结束，则将所述基板W向所述反应器2外部运出而结束整个制程。
以下，根据详细的说明而对用以设定对于本发明的氧化硅膜的选择性蚀刻方法的最佳制程条件的评价结果进行说明。
图4是在本发明的氧化硅膜的选择性蚀刻方法中，对应于基板支撑部6的温度的蚀刻量及蚀刻选择比的曲线图。为了进行比较，该曲线图以单独步骤(single step)而并非上述循环过程来表示。
根据所述图4，在上述第一温度T1为90℃的情形时，蚀刻选择比为2.4：1的水准，该水准与现有技术相似。因此，在将所述第一温度T1设定为90℃的情形时，亦可确认出蚀刻性能没有下降。
然而，随着将所述第一温度T1上升至100℃以上，可得知因高温效果而氧化硅膜的蚀刻量及蚀刻选择比减少。
图5是表示在本发明的氧化硅膜的选择性蚀刻方法中，对应于循环进行次数的蚀刻量、蚀刻选择比及蚀刻均匀度的曲线图。
根据所述图5，随着循环进行次数增加，针对氮化硅膜的氧化硅膜的蚀刻选择比呈线性增加，从而可确认出于进行15次的情形时，所述蚀刻选择比明显改善为约50∶1的水准。
并且，可确认出于蚀刻选择比提高的同时蚀刻均匀度亦得到大幅度的改善。
在该结果与上述图4的利用单独步骤而进行的结果相比时，可得知蚀刻性能得到明显改善。即，若应用循环进行过程而重复去除反应生成物，则可防止对蚀刻的妨碍，因此分析出其为增加氧化硅膜的蚀刻量的起因。
如上所述，在利用本发明的氧化硅膜的选择性蚀刻方法，而使通过所述温度保持部7的第一温度T1高于先前的温度，从而缩短所述加热部8的作动时间的情形时，基板在高温下露出的时间减少，故而可明显改善氧化硅膜的蚀刻均匀度及蚀刻选择比。
又，用以将基板上升至适于所述反应生成物进行气化的高温条件的加热时间减少，故而可明显改善所述加热部8的寿命及效率。
并且，基板内的蚀刻均匀度得到改善，因此若单独步骤(single step)的蚀刻量减少，循环过程(cyclic process)的重复次数增加，则蚀刻选择比进而增加，从而可精确地控制氧化硅膜的蚀刻量，可明显提高制程控制性能及制程重复性。
本发明所提供的氧化硅膜的选择性蚀刻方法可应用于半导体制程及除此以外的精细元件制程，尤其是可用于与提高氧化硅膜与氮化硅膜的蚀刻选择比相关的制程。
又，以上详细地对本发明的较佳的实施例进行了说明，但本发明的权利范围并不限定于此，所属技术领域中技术人员基于下述权利要求中所定义的本发明的基本概念而进行的各种变形及改良亦属于本发明的权利范围。
工业利用性
本发明的氧化硅膜的选择性蚀刻方法可通过在相同的反应器内重复进行蚀刻制程及热处理制程，减少蚀刻制程温度与后续热处理制程之间的温度差异，从而缩短在高温下基板所露出的时间，从而使蚀刻均匀度及蚀刻选择比明显改善。
又，本发明的氧化硅膜的选择性蚀刻方法可通过包含根据进行蚀刻制程的温度而预先进行加热的预热步骤而在较快的时间内达到蚀刻制程温度，从而减少蚀刻装置的制程时间，提高生产性。
又，本发明的氧化硅膜的选择性蚀刻方法可通过减少蚀刻制程温度与后续热处理制程之间的温度差异，从而缩短加热构件的作动时间，从而增加加热构件的寿命及效率，且可防止产率的减少。

Claims (9)

1.一种氧化硅膜的选择性蚀刻方法，其特征在于，包括：
将形成有氮化硅膜及氧化硅膜的基板运入至反应器内部的基板支撑部的步骤；
对运入至所述反应器内部的所述基板进行加热并保持为第一温度的步骤；
在保持为所述第一温度的期间向所述反应器内部供给卤素气体及碱性气体而与形成在所述基板上的所述氧化硅膜发生反应，从而在所述基板上形成反应生成物的第一步骤；
将形成有所述反应生成物的所述基板加热至第二温度而去除所述反应生成物的第二步骤；
将所述基板的温度冷却至所述第一温度的第三步骤；以及
对已经经历过所述第一步骤至第三步骤的所述基板按照预先设定的次数重复进行所述第一步骤至所述第三步骤的步骤。
2.根据权利要求1所述的氧化硅膜的选择性蚀刻方法，其中所述第一温度的范围为35℃～100℃，所述第二温度的范围为110℃～250℃。
3.根据权利要求1所述的氧化硅膜的选择性蚀刻方法，其还包含在将所述基板引入至所述反应器之前对所述基板进行预热的步骤。
4.根据权利要求1所述的氧化硅膜的选择性蚀刻方法，其中在运入所述基板的步骤中，在使所述基板支撑部的温度保持所述第一温度的期间将所述基板安装至所述基板支撑部，且
还包含在所述基板上形成所述反应生成物的步骤之前对所述基板进行预热的步骤。
5.根据权利要求1所述的氧化硅膜的选择性蚀刻方法，其中在运入所述基板的步骤中，在使所述基板支撑部的温度保持所述第一温度的期间将所述基板安装至所述基板支撑部，且
还包含在将所述基板引入至所述反应器内部后，在所述第一温度为70℃～100℃的范围的情形时对所述基板进行预热的步骤。
6.根据权利要求5所述的氧化硅膜的选择性蚀刻方法，其还包含在对所述基板进行预热的步骤后，为了将所述基板的温度调整为所述第一温度而使其冷却的步骤。
7.根据权利要求6所述氧化硅膜的选择性蚀刻方法，其中在为了将所述基板的温度调整为所述第一温度而使其冷却的步骤中，
向所述反应器内部供给惰性气体。
8.根据权利要求1所述的氧化硅膜的选择性蚀刻方法，其中将所述基板加热至所述第二温度的步骤中的压力大于形成所述反应生成物的步骤中的压力。
9.根据权利要求1所述氧化硅膜的选择性蚀刻方法，其中在使所述基板的温度冷却至所述第一温度的步骤中的压力大于形成所述反应生成物的步骤中的压力。
CN201780022112.9A 2016-04-01 2017-03-28 氧化硅膜的选择性蚀刻方法 Active CN108885996B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0040190 2016-04-01
KR1020160040190A KR101874822B1 (ko) 2016-04-01 2016-04-01 실리콘산화막의 선택적 식각 방법
PCT/KR2017/003305 WO2017171346A1 (ko) 2016-04-01 2017-03-28 실리콘산화막의 선택적 식각 방법

Publications (2)

Publication Number Publication Date
CN108885996A CN108885996A (zh) 2018-11-23
CN108885996B true CN108885996B (zh) 2023-08-08

Family

ID=59964902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780022112.9A Active CN108885996B (zh) 2016-04-01 2017-03-28 氧化硅膜的选择性蚀刻方法

Country Status (5)

Country Link
US (1) US10629450B2 (zh)
KR (1) KR101874822B1 (zh)
CN (1) CN108885996B (zh)
TW (1) TWI636503B (zh)
WO (1) WO2017171346A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6820717B2 (ja) 2016-10-28 2021-01-27 株式会社日立ハイテク プラズマ処理装置
CN108847391B (zh) * 2018-06-01 2021-06-08 北京北方华创微电子装备有限公司 一种非等离子干法刻蚀方法
WO2020110192A1 (ja) * 2018-11-27 2020-06-04 株式会社日立ハイテクノロジーズ プラズマ処理装置及びそれを用いた試料の処理方法
CN110993499B (zh) * 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
US20220115239A1 (en) * 2020-04-10 2022-04-14 Hitachi High-Tech Corporation Etching method
US11295960B1 (en) * 2021-03-09 2022-04-05 Hitachi High-Tech Corporation Etching method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831797A (ja) * 1994-07-11 1996-02-02 Sony Corp 選択エッチング方法
JP2000150472A (ja) * 1998-11-10 2000-05-30 Hitachi Ltd プラズマ処理装置
KR20030026475A (ko) * 2001-09-25 2003-04-03 삼성전자주식회사 웨이퍼의 처리 방법 및 처리 장치, 그리고 웨이퍼의 식각방법 및 식각 장치
KR20100065875A (ko) * 2008-12-09 2010-06-17 주식회사 테스 실리콘 산화막의 건식 식각 방법
CN101746714A (zh) * 2009-12-31 2010-06-23 中国人民解放军国防科学技术大学 金属纳米结构阵列的制备方法
JP2010153789A (ja) * 2008-11-20 2010-07-08 Hitachi Kokusai Electric Inc 不揮発性半導体記憶装置およびその製造方法
JP2012186221A (ja) * 2011-03-03 2012-09-27 Tokyo Electron Ltd エッチング方法、エッチング装置および記憶媒体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060032833A1 (en) * 2004-08-10 2006-02-16 Applied Materials, Inc. Encapsulation of post-etch halogenic residue
JP4890025B2 (ja) * 2005-12-28 2012-03-07 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP5229711B2 (ja) * 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
KR20170024130A (ko) * 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5782279B2 (ja) * 2011-01-20 2015-09-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP5898549B2 (ja) * 2012-03-29 2016-04-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
KR101402231B1 (ko) * 2012-10-17 2014-06-02 피에스케이 주식회사 기판 처리 방법
JP2015056519A (ja) * 2013-09-12 2015-03-23 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
US9472416B2 (en) * 2013-10-21 2016-10-18 Applied Materials, Inc. Methods of surface interface engineering
JP6405958B2 (ja) * 2013-12-26 2018-10-17 東京エレクトロン株式会社 エッチング方法、記憶媒体及びエッチング装置
US10373850B2 (en) * 2015-03-11 2019-08-06 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831797A (ja) * 1994-07-11 1996-02-02 Sony Corp 選択エッチング方法
JP2000150472A (ja) * 1998-11-10 2000-05-30 Hitachi Ltd プラズマ処理装置
KR20030026475A (ko) * 2001-09-25 2003-04-03 삼성전자주식회사 웨이퍼의 처리 방법 및 처리 장치, 그리고 웨이퍼의 식각방법 및 식각 장치
JP2010153789A (ja) * 2008-11-20 2010-07-08 Hitachi Kokusai Electric Inc 不揮発性半導体記憶装置およびその製造方法
KR20100065875A (ko) * 2008-12-09 2010-06-17 주식회사 테스 실리콘 산화막의 건식 식각 방법
CN101746714A (zh) * 2009-12-31 2010-06-23 中国人民解放军国防科学技术大学 金属纳米结构阵列的制备方法
JP2012186221A (ja) * 2011-03-03 2012-09-27 Tokyo Electron Ltd エッチング方法、エッチング装置および記憶媒体

Also Published As

Publication number Publication date
KR101874822B1 (ko) 2018-07-06
TW201737340A (zh) 2017-10-16
KR20170114066A (ko) 2017-10-13
CN108885996A (zh) 2018-11-23
US20190027374A1 (en) 2019-01-24
US10629450B2 (en) 2020-04-21
TWI636503B (zh) 2018-09-21
WO2017171346A1 (ko) 2017-10-05

Similar Documents

Publication Publication Date Title
CN108885996B (zh) 氧化硅膜的选择性蚀刻方法
KR101244832B1 (ko) 인장 응력 및 압축 응력을 받은 반도체용 재료
US9362149B2 (en) Etching method, etching apparatus, and storage medium
JP6568769B2 (ja) 基板処理方法及び基板処理装置
KR102562226B1 (ko) 원자 층 제어를 사용한 막의 등방성 에칭
US10256107B2 (en) Substrate processing method
KR101882531B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP5881612B2 (ja) 半導体装置の製造方法および製造装置
TWI620245B (zh) Etching method and recording medium
US20200140999A1 (en) Process chamber component cleaning method
JP4703891B2 (ja) 薄膜製造方法
JP2000114257A (ja) 半導体装置の製造方法
TWI463538B (zh) 用以處理半導體基板的方法、處理矽表面的方法以及系統
JP4570186B2 (ja) プラズマクリーニング方法
KR20160120511A (ko) 반도체 소자의 제조방법
JP2004096026A (ja) アモルファスシリコン膜を有する半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant