TWI636503B - 氧化矽膜的選擇性蝕刻方法 - Google Patents

氧化矽膜的選擇性蝕刻方法 Download PDF

Info

Publication number
TWI636503B
TWI636503B TW106110238A TW106110238A TWI636503B TW I636503 B TWI636503 B TW I636503B TW 106110238 A TW106110238 A TW 106110238A TW 106110238 A TW106110238 A TW 106110238A TW I636503 B TWI636503 B TW I636503B
Authority
TW
Taiwan
Prior art keywords
substrate
temperature
oxide film
silicon oxide
reactor
Prior art date
Application number
TW106110238A
Other languages
English (en)
Other versions
TW201737340A (zh
Inventor
李鍾培
沈台用
Original Assignee
Tes股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tes股份有限公司 filed Critical Tes股份有限公司
Publication of TW201737340A publication Critical patent/TW201737340A/zh
Application granted granted Critical
Publication of TWI636503B publication Critical patent/TWI636503B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一種半導體製程中的氧化矽膜的選擇性蝕刻方法，包括：將形成有氮化矽膜及氧化矽膜的基板運入至反應器內部的基板支撐部的步驟；對運入至反應器內部的基板進行加熱並保持為第一溫度的步驟；於保持為第一溫度的期間向反應器內部供給鹵素氣體及鹼性氣體而與形成於基板上的氧化矽膜發生反應，從而於基板上形成反應生成物的第一步驟；將形成有反應生成物的基板加熱至第二溫度而去除反應生成物的第二步驟；將基板的溫度冷卻至第一溫度的第三步驟；及按照預先設定的次數重覆進行第一步驟至第三步驟的步驟。

Description

氧化矽膜的選擇性蝕刻方法
本發明是有關於一種氧化矽膜的選擇性蝕刻方法，更詳細而言，是有關於一種明顯改善蝕刻均勻度及蝕刻選擇比，且隨著製程進行時間的縮短而生產性（產量（throughput））得到提高的氧化矽膜的選擇性蝕刻方法。
最近，隨著圖案的精細化而於半導體製程中增加一種要求選擇性蝕刻氧化矽膜（SiO2 ）並且精確地去除蝕刻量的製程。
作為一例，於反及閘快閃記憶體元件（NAND flash）製程中，於在浮動閘門（floating gate）的上部形成氧-氮-氧（Oxide-Nitride-Oxide，ONO）絕緣膜及控制閘門（control gate）圖案之前，對成長於元件分離區域（isolation）的氧化膜進行蝕刻。
此時，若未能精確地去除氧化膜的蝕刻量，則各元件區域的浮動閘門圖案的露出程度不同，因此元件間的特性變得不均勻，若未能選擇性地去除氧化膜，則產生如下問題點：於蝕刻過程中，甚至亦一併將所露出的浮動閘門電極蝕刻。
先前，為了解決如上所述的問題點而利用濕式蝕刻法或電漿蝕刻法，但存在如下問題點：濕式蝕刻法的蝕刻選擇比較高，但蝕刻量的去除較難，且因等向性（isotropic）的蝕刻特性而不適合實現精細圖案，電漿蝕刻法可實現精細圖案，但蝕刻選擇比較低，故而薄膜的選擇性去除較難，且因電荷粒子而使下層膜受損（電荷損傷（charging damage））。
藉此，最近引進並運用如下方法：將於先前的濕式蝕刻中所使用的蝕刻液體等氣化而注入至反應器內，之後藉由化學反應（chemical reaction）而去除薄膜的氣相蝕刻方法（Gas Phase Etching，GPE）。
於此情形時，為了選擇性地蝕刻氧化矽膜而主要使用氟化氫（Hydrogen Fluoride，HF）氣體，同時為了調整蝕刻特性而主要使用氨（NH3 ）氣。
其中，開發了格外具備利用氣相蝕刻方法而進行蝕刻的低溫化學處理室，及對此時產生的非揮發性反應生成物進行加熱而使其氣化並去除的高溫熱處理室的裝置等。然而，此種裝置存在因處理室數量的增加而導致裝置大型化，須於處理室之間運送基板，且因運送時間而導致製程時間延遲等問題點。
因此，近來，隨著圖案的精細化而急需開發一種用以實現具有更加嚴格要求的氧化矽膜的選擇性蝕刻及蝕刻量的均勻的去除的乾式蝕刻方法。
為了解決如上所述的現有技術的問題點，本發明的目的在於提供一種可於相同的反應器內重覆進行蝕刻製程及熱處理製程，使生產性（產量（throughput））得到提高，且使蝕刻均勻度及蝕刻選擇比明顯改善的氧化矽膜的選擇性蝕刻方法。
又，本發明的另一目的在於提供一種為了增加用於熱處理製程的加熱構件的壽命及效率而可使加熱構件的作動時間縮短的氧化矽膜的選擇性蝕刻方法。
如上所述的目的是藉由如下氧化矽膜的選擇性蝕刻方法而達成，所述氧化矽膜的選擇性蝕刻方法包括：將形成有氮化矽膜及氧化矽膜的基板運入至反應器內部的基板支撐部的步驟；對運入至所述反應器內部的所述基板進行加熱並保持為第一溫度的步驟；於保持為所述第一溫度的期間向所述反應器內部供給鹵素氣體及鹼性氣體而與形成於所述基板上的所述氧化矽膜發生反應，從而於所述基板上形成反應生成物的第一步驟；將形成有所述反應生成物的所述基板加熱至第二溫度而去除所述反應生成物的第二步驟；將所述基板的溫度冷卻至所述第一溫度的第三步驟；及按照預先設定的次數重覆進行所述第一步驟至第三步驟的步驟。
在一實施例中，所述第一溫度的範圍可為35℃～100℃，所述第二溫度的範圍可為110℃～250℃。
在一實施例中，氧化矽膜的選擇性蝕刻方法可更包含於將所述基板引入至所述反應器之前對所述基板進行預熱(preheating)的步驟。
在一實施例中，於運入所述基板的步驟中，於使所述基板支撐部的溫度保持所述第一溫度的期間將所述基板安裝至所述基板支撐部，且可更包含於在所述基板上形成所述反應生成物的步驟之前，對所述基板進行預熱(preheating)的步驟。
在一實施例中，於運入所述基板的步驟中，於使所述基板支撐部的溫度保持所述第一溫度的期間將所述基板安裝至所述基板支撐部，且可更包含於將所述基板引入至所述反應器內部後，於所述第一溫度為70℃~100℃的範圍的情形時對所述基板進行預熱的步驟。
在一實施例中，可更包含於對所述基板進行預熱的步驟後，為了將所述基板的溫度調整為所述第一溫度而使其冷卻的步驟。
在一實施例中，可於為了將所述基板的溫度調整為所述第一溫度而使其冷卻的步驟中向所述反應器內部供給惰性氣體。
在一實施例中，可將使所述基板加熱至所述第二溫度的步驟中的壓力設定為大於形成所述反應生成物的步驟中的壓力。
在一實施例中，可將使所述基板的溫度冷卻至所述第一溫度的步驟中的壓力設定為大於形成所述反應生成物的步驟中的壓力。
本發明的氧化矽膜的選擇性蝕刻方法可藉由於相同的反應器內重覆進行蝕刻製程及熱處理製程，減少蝕刻製程溫度與後續熱處理製程之間的溫度差異，從而縮短於高溫下基板所露出的時間，從而使蝕刻均勻度及蝕刻選擇比明顯改善。
又，本發明的氧化矽膜的選擇性蝕刻方法可藉由包含根據進行蝕刻製程的溫度而預先進行加熱的預熱步驟而於較快的時間內達到蝕刻製程溫度，從而減少蝕刻裝置的製程時間，提高生產性。
又，本發明的氧化矽膜的選擇性蝕刻方法可藉由減少蝕刻製程溫度與後續熱處理製程之間的溫度差異，從而縮短加熱構件的作動時間，從而增加加熱構件的壽命及效率，且可防止產率的減少。
以下，利用隨附圖示而詳細地對本發明的較佳的實施例進行說明。
圖1是本發明的氧化矽膜蝕刻裝置1的示意圖，圖2是表示本發明的氧化矽膜蝕刻裝置1中的噴頭3的下表面的圖。
參照圖1及圖2，本發明的氧化矽膜蝕刻裝置1具備反應器2，所述反應器2提供進行針對基板W的蝕刻製程等的處理空間。
所述反應器2於內部形成特定的處理空間，於所述處理空間的下部具備基板支撐部6。
於所述基板支撐部6的上表面安裝所述基板W。於所述基板支撐部6包含可對所述基板W進行加熱並保持溫度的溫度保持部7。
於所述反應器2的處理空間的上部具備的噴頭3以與所述基板支撐部6對向的方式設置。所述噴頭3以朝向所述反應器2內部的所述基板W的方式供給藉由連接於外部的氣體供給裝置4的氣體供給線5而供給的製程氣體。
另一方面，本發明的蝕刻裝置1可具備加熱部8，所述加熱部8可於所述基板支撐部6的上部對所述基板W進行加熱。例如，所述加熱部8可具備於所述噴頭3。所述加熱部8以與上述的溫度保持部7分開的方式具備而發揮對所述基板W進行加熱的作用。所述加熱部8與加熱構件模組9結合而具備於所述噴頭3。
此時，所述加熱部8可使用如加熱器（heater）或鹵素燈（halogen lamp）等的高效率放射熱源。於本發明中，作為一例使用至少一個的加熱器燈。如圖2所示，所述蝕刻裝置1採用以相等間隔配置12個加熱器燈而使其模組化的結構，以能對位於所述噴頭3的下方的所述基板W均勻地進行加熱。但是構成所述加熱部8的加熱器燈的個數及配置僅僅是列舉一例用以說明，可適當地進行變形。
另一方面，本發明的蝕刻裝置1具備控制部10，所述控制部10控制所述氣體供給裝置4、所述溫度保持部7及所述加熱部8等用以進行蝕刻及熱處理製程的構件而進行製程。
以下，對藉由具有上述結構的蝕刻裝置1而進行的氧化矽膜的選擇性蝕刻製程及熱處理製程進行說明。
圖3是表示本發明的氧化矽膜的選擇性蝕刻製程的製程順序圖。
參照圖3，本發明的氧化矽膜的選擇性蝕刻方法包含：將形成有氮化矽膜及氧化矽膜的基板W運入至所述反應器2內部的基板支撐部6的步驟S310；對運入至所述反應器2內部的所述基板W進行加熱並保持為第一溫度T1 的步驟S320；於保持為所述第一溫度T1 的期間向所述反應器2內部供給鹵素氣體及鹼性氣體而與形成於所述基板W上的所述氧化矽膜發生反應，從而於所述基板W上形成反應生成物的第一步驟S330；將形成有所述反應生成物的所述基板W加熱至第二溫度T2而去除所述反應生成物的第二步驟S340；將所述基板的溫度冷卻至所述第一溫度T1的第三步驟S350；及按照預先設定的次數重覆進行所述第一步驟S330至第三步驟S350的步驟S360。
首先，將形成有氮化矽膜及氧化矽膜的基板W運入並安裝至所述反應器2內部的基板支撐部6(S310)。
此時，所述反應器2內部的所述基板支撐部6可於運入所述基板W之前預先保持所述第一溫度T1。即，所述基板支撐部6可於將所述基板W安裝至所述基板支撐部6之前預先保持下文將述的於生成所述反應生成物的步驟中的第一溫度T1。如上所述，可藉由預先設定所述基板支撐部6的溫度，從而於較快的時間內將所述基板W的溫度加熱至於生成所述反應生成物的步驟中的第一溫度T1，並保持所述第一溫度T1。
於此情形時，可藉由所述基板支撐部6所具備的所述溫度保持部7而調整所述基板支撐部6的溫度。
接著，將安裝至所述基板支撐部6的所述基板W加熱至第一溫度T1，並保持所述第一溫度T1(S320)。
此時，可適當地設定後續的於生成所述反應生成物的步驟中的溫度T1。例如，可根據沈積的氮化矽膜及氧化矽膜的膜質特性或製程條件適當地設定所述第一溫度T1。於本發明的選擇性蝕刻方法中，所述第一溫度T1的範圍可為35℃~100℃。
於此情形時，運入至所述反應器2的所述基板W被放 置於常溫的狀態下(以下，稱為「最初溫度」)，對所述基板W進行加熱而將所述基板W的溫度加熱至所述第一溫度T1，並保持所述第一溫度T1。此時，若所述基板W的最初溫度與所述第一溫度T1之間的差異較大，則將所述基板W加熱至所述第一溫度T1需要很多的時間。又，即便於所述基板支撐部6保持為所述第一溫度T1的狀態下，將所述基板W運入至所述反應器2內而安裝至所述基板支撐部6，於所述基板W的溫度達到第一溫度T1並保持所述第一溫度T1亦花費相對較多的時間。這是成為使蝕刻裝置1的生產性(產量(throughput))下降的主要因素。
因此，於本發明的蝕刻方法中，為了減少於將所述基板W的溫度加熱至所述第一溫度T1的情形時所需要的時間而可更包含根據所述第一溫度T1預先對所述基板W進行加熱的預熱(preheating)步驟。
例如，可於將所述基板W引入至所述反應器2之前、或於將所述基板W引入至所述反應器2而形成所述反應生成物的步驟之前對所述基板W進行預熱(preheating)。
若所述蝕刻方法包含如上所述進行預熱的步驟，則於按照特定週期(cycle)重覆如上所述般形成所述反應生成物的步驟、將所述基板W的溫度加熱至第二溫度T2而去除所述反應生成物的步驟、及將所述基板W的溫度冷卻至所述第一溫度T1的步驟的情形時，最初週期上的反應器內部的溫度與基板的溫度、及最終週期上的反應器內部的溫度與基板的溫度可保持為相似或相同。該情形意味著可將蝕刻製程的各週期中的反應器內部的溫度及基板的溫度等的蝕刻環境保持為相同。因此，各週期中經蝕刻的蝕刻量可幾乎保持為相同，從而可實現各週期中的蝕刻量的去除。
可於將所述基板引入至反應器2之前，例如於加載互鎖真空室（loadlock chamber）、或於將所述加載互鎖真空室與所述反應器2連接的隧道上執行所述預熱步驟。例如，可向所述加載互鎖真空室或所述隧道供給加熱至特定溫度的惰性氣體而進行預熱、或於所述加載互鎖真空室或所述隧道上具備加熱單元而進行預熱。
另一方面，可於將所述基板W引入至反應器2而形成上述所述反應生成物的步驟之前執行所述預熱步驟。例如，於本實施例的情形時，可於將所述基板W引入至反應器2而形成所述反應生成物的步驟之前，於所述第一溫度T1 為70℃～100℃的範圍的情形時對所述基板W進行預熱。
於此情形時，可同時驅動所述溫度保持部7與加熱部8而對所述基板W進行預熱。此時，所述溫度保持部7能以於所述預熱步驟中持續驅動的方式而運行（on），所述加熱部8能以於預先設定的時間內運行（on）的方式而設定。例如，所述加熱部8能以於大約3秒至60秒期間進行驅動的方式而設定。此種加熱部8的驅動時間為列舉一例作為說明，可根據蝕刻量、蝕刻製程氣體等適當地調整。
具體而言，於將所述基板W加熱至第一溫度T1 ，並保持所述第一溫度T1的步驟中，於所述第一溫度T1為35℃~70℃的第一範圍的情形時，藉由所述溫度保持部7而對所述基板W進行加熱，並保持所述溫度。
另一方面，於所述第一溫度T1為70℃~100℃的第二範圍的情形時，於將所述基板W加熱至第一溫度T1並保持所述第一溫度T1的步驟中包含之前對所述基板進行預熱的步驟。此時，一同使用所述溫度保持部7與所述加熱部8，從而對所述基板W進行加熱。
即，於所述第一溫度T1為第一範圍而所述基板W的最初溫度與所述第一溫度T1之間的差異相對較小的情形時，藉由所述溫度保持部7而對所述基板W進行加熱，並保持溫度。其原因在於於此情形時所述基板W的最初溫度與所述第一溫度T1之間的差異相對較小，因此即便藉由所述溫度保持部7而對所述基板W進行加熱，加熱所需時間並不需要很多。
相反地，於所述第一溫度T1為第二範圍而所述基板W的最初溫度與所述第一溫度T1之間的差異相對較大的情形時，對所述基板進行預熱。於此情形時，所述基板W的最初溫度與所述第一溫度T1之間的差異相對較大，因此藉由不僅使用所述溫度保持部7而且還一併使用所述加熱部8而對所述基板W進行預熱，從而使加熱所需時間縮短。
另一方面，於將所述基板W加熱至所述第一溫度T1及保持所述第一溫度T1的步驟中，所述基板支撐部6的溫度持續保持為所述第一溫度T1 。即，於將所述基板W加熱至所述第一溫度T1 及保持所述第一溫度T1 的情形時，所述基板支撐部6所具備的溫度保持部7的目標溫度以如下方式進行設定：將其設定為所述第一溫度T1 ，且於將所述基板W運入至所述反應器2及從所述反應器2運出的期間持續運行（on）。
另一方面，於對所述基板W進行上述預熱的情形時，即便精確地調整加熱部的目標溫度或驅動時間，所述基板W的溫度亦會超出所述第一溫度T1 。此時，若所述基板W的溫度等待著隨著時間的經過而冷卻至所述第一溫度T1 ，則該製程時間變長，最終繼而導致生產性（產量（throughput））的下降。
因此，於對所述基板W進行預熱的步驟後，可更包含為了將所述基板W的溫度調整為所述第一溫度T1 而使其冷卻的步驟。
例如，為了將所述基板W的溫度調整為所述第一溫度T1 而可向所述反應器2供給如氬（Ar）、氦（He）、氮（N2 ）的惰性氣體。於供給所述惰性氣體的情形時，可具備格外的供給裝置，但可藉由所述蝕刻裝置1的氣體供給裝置4及噴頭3而進行供給。即，可供給藉由所述蝕刻裝置1的氣體供給裝置4及噴頭3而供給的用以進行冷卻的載氣（carrier gas）。於該情形時，可藉由1托（torr）至數十托（torr）的壓力而供給所述惰性氣體。此時，若使所述惰性氣體量增加而相對提高供給所述惰性氣體的壓力、或調整配置於與所述反應器2連接的泵之間的節流閥（throttle valve）（未圖示）而提高所述反應器2內部的壓力，則不僅使所述惰性氣體殘留於所述反應器2內的時間增加，而且導熱速度增加，從而可減少冷卻時間。
因此，於本發明的情形時，可藉由更包含對所述基板W進行預熱的步驟、及於所述預熱步驟後使所述基板W冷卻的步驟，從而於相對較快的時間內使所述基板W調整為所述第一溫度T1 而縮短蝕刻裝置1的製程時間，從而提高生產性（產量（throughput））。
進行如下第一步驟S330：將所述基板W的溫度加熱至所述第一溫度T1 並保持所述第一溫度T1 後，於所述第一溫度T1 向所述反應器2內部供給鹵素氣體及鹼性氣體而與形成於所述基板W上的所述氧化矽膜反應，從而於所述基板W上形成反應生成物。
於此情形時，向所述反應器2內部注入製程氣體。於本發明的情形時，供給鹵素氣體及鹼性氣體而作為製程氣體，例如，同時使用氟化氫（HF）及氨（NH3 ）氣。於氟化氫的情形時，於常溫下以液態存在，因此利用額外的氣化裝置（未圖示）而使其氣化後，藉由所述氣體供給裝置4及氣體供給線5而供給至所述反應器2內部。
此時，可同時供給所述製程氣體、及上述作為載氣（carrier gas）的惰性氣體即氦（He）氣、氬（Ar）氣或氮（N2 ）氣而提高蝕刻均勻度。
所述製程氣體的供給量可根據將要被蝕刻的薄膜的製程目標值而進行不同的設定，但於本發明的情形時，於將所述反應器2內部的製程壓力保持為0.1托（torr）～20托（torr）的範圍的狀態下，氟化氫按照10標況毫升每分（standard state cubic centimeter per minute，以下簡稱sccm）～1000 sccm、氨氣按照10 sccm～1000 sccm的範圍進行供給。
藉此，供給至所述反應器2內部的製程氣體與基板上的氧化矽膜發生化學反應而於所述基板W上形成反應生成物。
首先，於氧化矽膜的表面吸附（adsorption）有氟化氫與氨之後，根據如下反應式進行反應。
於此情形時，氧化矽膜（SiO2 ）根據反應式1或反應式2而與氟化氫、氨發生反應所生成的四氟化矽（SiF4 ），如反應式（3）再次與氟化氫及氨發生反應而生成氟矽酸銨（（NH4 ）2 SiF6 ）。 [反應式1] SiO2 +4HF→SiF4 +2H2 O [反應式2] SiO2 +4HF+4NH3 →SiF4 +2H2 O+4NH3 [反應式3] SiF4 +2HF+2NH3 →(NH4 )2 SiF6
若上述步驟結束，則所述基板W上的氧化矽膜與製程氣體發生反應而形成反應生成物即所述氟矽酸銨。因此，若於後續的製程中去除所述反應生成物即氟矽酸銨，則可去除曾形成於所述基板W上的氧化矽膜。
最終，需要將反應器內部的所述氟矽酸銨排出的製程。此時，所述氟矽酸銨作為非揮發性（non-volatile）物質，可於約100℃以上的溫度下氣化，故而需要對反應器內部進行加熱處理而使其排出的製程。
於部分現有技術的情形時，為了使所述非揮發性反應生成物氣化而易於向反應器外部排出，應用大幅度降低反應器內部的壓力的技術。
然而，與上述現有技術相同的情形，對於反應器內部壓力的上升及減少需要相當長的時間，尤其是於重覆進行形成反應生成物的製程與熱處理製程的情形時，壓力調整所需要的時間更為增加，因此存在過於增加整體製程時間的問題點。
藉此，於大部分現有技術的情形時，經過如下過程：使用調整反應器內部的溫度的方式而於接近於常溫的溫度下形成反應生成物後，使反應器內部的溫度上升。
於該情形，在為了去除所述反應生成物而使形成反應生成物的溫度上升至熱處理溫度為止的情況下，因溫度差異而需要數十秒至數分鐘的時間，因此於溫度上升的期間，基板持續於高溫下露出。
如上所述，於現有技術的情形，存在由於所述第一溫度與所述第二溫度的差異較大，故而溫度的上升及下降所需要的時間增加，從而整體製程時間增加，因此生產性下降的問題點。
尤其是，所述加熱器或燈等的放射熱源於其加熱特性中，顯示出溫度與指數函數相似的增加趨勢，因此於加熱初期溫度的增加幅度較小，經過固定時間後，顯示出溫度急速增加的趨勢。
最終，隨著加熱時間增加，反應器內部急速成為高溫狀態，基板於高溫下露出的時間亦同時增加，因此為了穩定地控制溫度、增加燈的壽命及效率，必須縮短加熱時間。
藉此，本發明的氧化矽膜的選擇性蝕刻方法藉由減少所述第一溫度與所述第二溫度的差異、或藉由預熱步驟及冷卻步驟而大幅縮短溫度上升及下降的時間，藉此亦明顯減少基板於高溫下露出的時間。
又，本發明的選擇性蝕刻方法的特徵在於，由於減少基板的加熱時間，故而可防止因高溫導致的氧化矽膜的蝕刻均勻度的不良及蝕刻選擇比的減少，縮短製程進行時間而提高生產性，且增加燈的壽命及效率。
如上所述，為了去除所述非揮發性反應生成物，所述第二溫度T2 的範圍可大致為110℃～250℃。
此時，於將所述基板W加熱至第二溫度T2 的情形時，同時利用所述溫度保持部7及所述加熱部8而對所述基板W進行加熱（S340）。如上所述，於同時利用所述溫度保持部7及所述加熱部8而將所述基板W加熱至第二溫度T2 的情形時，所述反應器2內部的溫度的範圍大致為100℃～200℃。
本發明的情形相較於現有技術，所述第一溫度與所述第二溫度的差異相對較小，但為了減少將所述基板W加熱至所述第二溫度T2 的時間而同時利用所述溫度保持部7及所述加熱部8。藉此減少使所述基板W的溫度上升的時間，從而減少製程時間，提高生產性（產量（throughput））。
例如，作為一例，將所述第一溫度T1 設定為90℃而形成所述反應生成物之後，於使所述第二溫度T2 上升至120℃的情形時，可使溫度上升所需的時間減少至10秒以下。
又，若將所述第一溫度T1 上升至90℃，則於形成所述反應生成物的製程所進行的過程中還具有加熱基板的效果。因此，於形成所述反應生成物的過程中亦可使所述非揮發性反應生成物部分氣化，因此蝕刻製程得以順暢進行，於後續的熱處理製程中，所述反應生成物的去除效率亦變得更高。
並且，隨著所述反應生成物的去除效率提高，具有可使熱處理製程時間縮短，且最終可使基板於高溫下露出的時間更加縮短的優點。
另一方面，於將所述基板W加熱至第二溫度的情形中，所述溫度保持部7持續運行（on），所述加熱部8能以於預先設定的時間內運行（on）的方式設定。於此情形時，所述溫度保持部7的目標溫度可持續設定為所述第一溫度T1 。
另一方面，所述加熱部8於將所述基板W加熱至所述第二溫度T2 的過程中以於預先設定的時間內運行（on）的方式設定。例如，所述加熱部8能以於約為3秒至60秒期間驅動的方式設定。此種加熱部8的驅動時間為列舉一例作為說明，可根據蝕刻量、蝕刻製程氣體等適當地調整。
另一方面，可將於使所述基板W加熱至所述第二溫度T2的步驟中的壓力設定為高於形成所述反應生成物的步驟中的壓力。於該情形時，無法立即排出所述製程氣體，殘留於所述反應器2內的時間可相對變長而增加蝕刻量。藉此可使整個週期的蝕刻步驟的時間縮短，故而減少整個週期的製程時間。
於上述熱處理製程的情形時，為了排除於所述反應器2內部的經氣化的反應生成物而同時進行利用外部的真空系統所實施的排氣步驟(pumping step)。
若於將上述基板W加熱至第二溫度T2而去除反應生成物的熱處理製程結束，則可重覆進行部分步驟而進行蝕刻製程及熱處理製程的循環過程(cyclic process)。
於此情形時，需要將所述基板W的溫度冷卻至所述第一溫度T1的第三步驟S350。
若於將所述基板W加熱至第二溫度T2而去除反應生成物的熱處理製程結束，則所述基板W的溫度為第二溫度T2。此時，若所述基板W的溫度等待著隨著時間的經過而冷卻至所述第一溫度T1，則該製程時間變長而最終接連導致生成性(產量(throughput))的下降。
因此，包含為了將所述基板W的溫度調整為所述第一溫度T1 而使其冷卻的步驟。於此情形時，如上所述，可向所述反應器2內部供給如氬（Ar）、氦（He）、氮（N2 ）的惰性氣體。可藉由所述蝕刻裝置1的氣體供給裝置4及噴頭3而供給用以進行冷卻的載氣（carrier gas）。於該情形時，可藉由1托（torr）至數十托（torr）的壓力而供給所述惰性氣體。
另一方面，可將於使所述基板W的溫度冷卻至所述第一溫度T1 的步驟中的壓力設定為高於對所述氧化矽膜進行蝕刻的步驟中的壓力。其原因在於若於進行所述冷卻步驟的情形時保持相對較高的壓力，則上述載氣可於所述反應器2內殘留較多的量而縮短冷卻時間。
於將所述基板W的溫度冷卻至所述第一溫度T1 後，可如步驟S360重覆進行如下步驟：形成所述反應生成物的第一步驟S330、將所述基板W的溫度加熱至所述第二溫度T2 的第二步驟S340及將所述基板W的溫度冷卻至所述第一溫度T1 的第三步驟S350。
於所述循環進行過程中，已對形成所述反應生成物的第一步驟S330、將所述基板W的溫度加熱至所述第二溫度T2 的第二步驟S340及將所述基板W的溫度冷卻至所述第一溫度T1 的第三步驟S350進行了詳述，因此省略重覆的說明。
因此，於本發明的情形時，於進行所述循環進行過程之前，可藉由將加熱至所述第二溫度T2 的基板W進行冷卻的步驟而於較快的時間內使其冷卻至所述第一溫度T1 ，從而縮短蝕刻裝置1的製程時間，提高生產性（產量（throughput））。
可藉由進行此種循環而防止於基板表面及反應器內壁形成過多反應生成物，從而可增加氧化矽膜的蝕刻量及針對氮化矽膜的氧化矽膜的蝕刻選擇比，亦可改善蝕刻均勻度。
接著，若氧化矽膜的整個蝕刻製程結束，則將所述基板W向所述反應器2外部運出而結束整個製程。
以下，根據詳細的說明而對用以設定對於本發明的氧化矽膜的選擇性蝕刻方法的最佳製程條件的評價結果進行說明。
圖4是於本發明的氧化矽膜的選擇性蝕刻方法中，對應於基板支撐部6的溫度的蝕刻量及蝕刻選擇比的曲線圖。為了進行比較，該曲線圖以單獨步驟（single step）而並非上述循環過程來表示。
根據所述圖4，於上述第一溫度T1為90℃的情形時，蝕刻選擇比為2.4：1的水準，該水準與現有技術相似。因此，於將所述第一溫度T1設定為90℃的情形時，亦可確認出蝕刻性能沒有下降。
然而，隨著將所述第一溫度T1上升至100℃以上，可得知因高溫效果而氧化矽膜的蝕刻量及蝕刻選擇比減少。
圖5是表示於本發明的氧化矽膜的選擇性蝕刻方法中，對應於循環進行次數的蝕刻量、蝕刻選擇比及蝕刻均勻度的曲線圖。
根據所述圖5，隨著循環進行次數增加，針對氮化矽膜的氧化矽膜的蝕刻選擇比呈線性增加，從而可確認出於進行15次的情形時，所述蝕刻選擇比明顯改善為約50:1的水準。
並且，可確認出於蝕刻選擇比提高的同時蝕刻均勻度亦得到大幅度的改善。
於該結果與上述圖4的利用單獨步驟而進行的結果相比時，可得知蝕刻性能得到明顯改善。即，若應用循環進行過程而重覆去除反應生成物，則可防止對蝕刻的妨礙，因此分析出其為增加氧化矽膜的蝕刻量的起因。
如上所述，於利用本發明的氧化矽膜的選擇性蝕刻方法，而使藉由所述溫度保持部7的第一溫度T1 高於先前的溫度，從而縮短所述加熱部8的作動時間的情形時，基板於高溫下露出的時間減少，故而可明顯改善氧化矽膜的蝕刻均勻度及蝕刻選擇比。
又，用以將基板上升至適於所述反應生成物進行氣化的高溫條件的加熱時間減少，故而可明顯改善所述加熱部8的壽命及效率。
並且，基板內的蝕刻均勻度得到改善，因此若單獨步驟（single step）的蝕刻量減少，循環過程（cyclic process）的重覆次數增加，則蝕刻選擇比進而增加，從而可精確地控制氧化矽膜的蝕刻量，可明顯提高製程控制性能及製程重覆性。
本發明所提供的氧化矽膜的選擇性蝕刻方法可應用於半導體製程及除此以外的精細元件製程，尤其是可用於與提高氧化矽膜與氮化矽膜的蝕刻選擇比相關的製程。
又，以上詳細地對本發明的較佳的實施例進行了說明，但本發明的權利範圍並不限定於此，所屬技術領域中具有通常知識者基於下述申請專利範圍中所定義的本發明的基本概念而進行的各種變形及改良亦屬於本發明的權利範圍。
1‧‧‧氧化矽膜蝕刻裝置
2‧‧‧反應器
3‧‧‧噴頭
4‧‧‧氣體供給部裝置
5‧‧‧氣體供給線
6‧‧‧基板支撐部
7‧‧‧溫度保持部
8‧‧‧加熱部
9‧‧‧加熱構件模組
10‧‧‧控制部
W‧‧‧基板
S310～S360‧‧‧步驟
圖1是本發明的氧化矽膜蝕刻裝置的示意圖。 圖2是表示本發明的氧化矽膜蝕刻裝置中的噴頭的下表面的圖。 圖3是表示本發明的氧化矽膜的選擇性蝕刻方法的製程順序圖。 圖4是表示於本發明的氧化矽膜的選擇性蝕刻方法中，對應於基板支撐部的溫度的蝕刻量及蝕刻選擇比的曲線圖。 圖5是表示於本發明的氧化矽膜的選擇性蝕刻方法中，對應於循環進行次數的蝕刻量、蝕刻選擇比及蝕刻均勻度的曲線圖。

Claims (9)

  1. 一種氧化矽膜的選擇性蝕刻方法，包括：將形成有氮化矽膜及氧化矽膜的基板運入至反應器內部的基板支撐部的步驟；對運入至所述反應器內部的所述基板進行加熱並保持為第一溫度的步驟；於保持為所述第一溫度的期間向所述反應器內部同時供給鹵素氣體及鹼性氣體而與形成於所述基板上的所述氧化矽膜發生反應，從而於所述基板上形成反應生成物的第一步驟；將形成有所述反應生成物的所述基板加熱至第二溫度而去除所述反應生成物的第二步驟；將所述基板的溫度冷卻至所述第一溫度的第三步驟；以及按照預先設定的次數重覆進行所述第一步驟至所述第三步驟的步驟。
  2. 如申請專利範圍第1項所述的氧化矽膜的選擇性蝕刻方法，其中所述第一溫度的範圍為35℃~100℃，所述第二溫度的範圍為110℃~250℃。
  3. 如申請專利範圍第1項所述的氧化矽膜的選擇性蝕刻方法，其更包含於將所述基板引入至所述反應器之前對所述基板進行預熱的步驟。
  4. 如申請專利範圍第1項所述的氧化矽膜的選擇性蝕刻方法，其中於運入所述基板的步驟中，於使所述基板支撐部的溫度保持所述第一溫度的期間將所述基板安裝至所述基板支撐部，且更包含於在所述基板上形成所述反應生成物的步驟之前對所述基板進行預熱的步驟。
  5. 如申請專利範圍的第1項所述的氧化矽膜的選擇性蝕刻方法，其中於運入所述基板的步驟中，於使所述基板支撐部的溫度保持所述第一溫度的期間將所述基板安裝至所述基板支撐部，且更包含於將所述基板引入至所述反應器內部後，於所述第一溫度為70℃~100℃的範圍的情形時對所述基板進行預熱的步驟。
  6. 如申請專利範圍第5項所述的氧化矽膜的選擇性蝕刻方法，其更包含於對所述基板進行預熱的步驟後，為了將所述基板的溫度調整為所述第一溫度而使其冷卻的步驟。
  7. 如申請專利範圍第6項所述氧化矽膜的選擇性蝕刻方法，其中於為了將所述基板的溫度調整為所述第一溫度而使其冷卻的步驟中，向所述反應器內部供給惰性氣體。
  8. 如申請專利範圍第1項所述的氧化矽膜的選擇性蝕刻方法，其中將所述基板加熱至所述第二溫度的步驟中的壓力大於形成所述反應生成物的步驟中的壓力。
  9. 如申請專利範圍第1項所述氧化矽膜的選擇性蝕刻方法，其中於使所述基板的溫度冷卻至所述第一溫度的步驟中的壓力大於形成所述反應生成物的步驟中的壓力。
TW106110238A 2016-04-01 2017-03-28 氧化矽膜的選擇性蝕刻方法 TWI636503B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160040190A KR101874822B1 (ko) 2016-04-01 2016-04-01 실리콘산화막의 선택적 식각 방법
??10-2016-0040190 2016-04-01

Publications (2)

Publication Number Publication Date
TW201737340A TW201737340A (zh) 2017-10-16
TWI636503B true TWI636503B (zh) 2018-09-21

Family

ID=59964902

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106110238A TWI636503B (zh) 2016-04-01 2017-03-28 氧化矽膜的選擇性蝕刻方法

Country Status (5)

Country Link
US (1) US10629450B2 (zh)
KR (1) KR101874822B1 (zh)
CN (1) CN108885996B (zh)
TW (1) TWI636503B (zh)
WO (1) WO2017171346A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6820717B2 (ja) 2016-10-28 2021-01-27 株式会社日立ハイテク プラズマ処理装置
CN108847391B (zh) * 2018-06-01 2021-06-08 北京北方华创微电子装备有限公司 一种非等离子干法刻蚀方法
CN111492466A (zh) * 2018-11-27 2020-08-04 株式会社日立高新技术 等离子处理装置以及利用其的样品的处理方法
CN110993499B (zh) 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
US11373878B2 (en) * 2020-07-16 2022-06-28 Taiwan Semiconductor Manufacturing Company Ltd. Technique for semiconductor manufacturing
US11295960B1 (en) * 2021-03-09 2022-04-05 Hitachi High-Tech Corporation Etching method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201530650A (zh) * 2013-10-21 2015-08-01 Applied Materials Inc 表面介面工程方法
TW201539569A (zh) * 2013-12-26 2015-10-16 Tokyo Electron Ltd 蝕刻方法，記憶媒體及蝕刻裝置
TW201541527A (zh) * 2009-10-21 2015-11-01 Semiconductor Energy Lab 半導體裝置及其製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259529B2 (ja) * 1994-07-11 2002-02-25 ソニー株式会社 選択エッチング方法
JP2000150472A (ja) * 1998-11-10 2000-05-30 Hitachi Ltd プラズマ処理装置
KR100431657B1 (ko) * 2001-09-25 2004-05-17 삼성전자주식회사 웨이퍼의 처리 방법 및 처리 장치, 그리고 웨이퍼의 식각방법 및 식각 장치
US20060032833A1 (en) * 2004-08-10 2006-02-16 Applied Materials, Inc. Encapsulation of post-etch halogenic residue
JP4890025B2 (ja) * 2005-12-28 2012-03-07 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP5229711B2 (ja) * 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
JP4902716B2 (ja) * 2008-11-20 2012-03-21 株式会社日立国際電気 不揮発性半導体記憶装置およびその製造方法
KR101146118B1 (ko) * 2008-12-09 2012-05-16 주식회사 테스 실리콘 산화막의 건식 식각 방법
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
CN101746714B (zh) * 2009-12-31 2013-07-24 中国人民解放军国防科学技术大学 金属纳米结构阵列的制备方法
JP5782279B2 (ja) * 2011-01-20 2015-09-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP5280473B2 (ja) * 2011-03-03 2013-09-04 東京エレクトロン株式会社 エッチング方法、エッチング装置および記憶媒体
JP5898549B2 (ja) * 2012-03-29 2016-04-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
KR101402231B1 (ko) * 2012-10-17 2014-06-02 피에스케이 주식회사 기판 처리 방법
JP2015056519A (ja) * 2013-09-12 2015-03-23 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
US10373850B2 (en) * 2015-03-11 2019-08-06 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201541527A (zh) * 2009-10-21 2015-11-01 Semiconductor Energy Lab 半導體裝置及其製造方法
TW201530650A (zh) * 2013-10-21 2015-08-01 Applied Materials Inc 表面介面工程方法
TW201539569A (zh) * 2013-12-26 2015-10-16 Tokyo Electron Ltd 蝕刻方法，記憶媒體及蝕刻裝置

Also Published As

Publication number Publication date
KR101874822B1 (ko) 2018-07-06
CN108885996A (zh) 2018-11-23
US20190027374A1 (en) 2019-01-24
US10629450B2 (en) 2020-04-21
TW201737340A (zh) 2017-10-16
KR20170114066A (ko) 2017-10-13
WO2017171346A1 (ko) 2017-10-05
CN108885996B (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
TWI636503B (zh) 氧化矽膜的選擇性蝕刻方法
US9362149B2 (en) Etching method, etching apparatus, and storage medium
TWI686843B (zh) 基板處理方法及基板處理裝置
KR102562226B1 (ko) 원자 층 제어를 사용한 막의 등방성 에칭
US10256107B2 (en) Substrate processing method
JP5809144B2 (ja) 基板処理方法および基板処理装置
KR101276262B1 (ko) 반도체 제조 장치 및 반도체 제조 방법
JP2010177302A (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
TW201700781A (zh) 具有用於改變基板溫度之基板托盤的預清洗腔室及使用該基板托盤進行預清洗製程
US20050205210A1 (en) Advanced multi-pressure workpiece processing
KR101725711B1 (ko) 에칭 방법 및 기록 매체
US8980761B2 (en) Directional SIO2 etch using low-temperature etchant deposition and plasma post-treatment
JP2019125715A (ja) エッチング方法及びエッチング装置
JP5710033B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
KR20210079649A (ko) 원자층 식각 방법
JP2023043845A (ja) エッチング処理方法およびエッチング処理装置
TW202422700A (zh) 利用材料改質及移除的基板處理
KR20160120511A (ko) 반도체 소자의 제조방법
KR20040064743A (ko) 반도체 소자 제조를 위한 애싱장치 및 애싱 방법
JP2000188287A (ja) 成膜方法および成膜装置