TW201539569A - 蝕刻方法，記憶媒體及蝕刻裝置 - Google Patents

蝕刻方法，記憶媒體及蝕刻裝置 Download PDF

Info

Publication number
TW201539569A
TW201539569A TW103145502A TW103145502A TW201539569A TW 201539569 A TW201539569 A TW 201539569A TW 103145502 A TW103145502 A TW 103145502A TW 103145502 A TW103145502 A TW 103145502A TW 201539569 A TW201539569 A TW 201539569A
Authority
TW
Taiwan
Prior art keywords
gas
processing
etching
substrate
film
Prior art date
Application number
TW103145502A
Other languages
English (en)
Other versions
TWI647755B (zh
Inventor
Kensaku Narushima
Kohichi Satoh
Motoko Nakagomi
Eiichi Komori
Taiki Katou
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201539569A publication Critical patent/TW201539569A/zh
Application granted granted Critical
Publication of TWI647755B publication Critical patent/TWI647755B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供在表面具有SiN膜和SiO2膜之晶圓(W)的蝕刻方法中，可以相對於SiN膜以高的選擇比來蝕刻SiO2膜之技術。 將在表面具有SiN膜(66)和SiO2膜(69)之晶圓(W)搬入至處理容器(1)內之後，將例如事先在氣體供給部內被預混合之包含NH3氣體和HF氣體之處理氣體間歇性地供給至處理容器(1)內。具體而言，一面從氣體供給部連續性地供給HF氣體至處理容器(1)內，一面間歇地供給NH3氣體。SiO2膜(69)雖然與含有HF氣體和NH3氣體之處理氣體快速反應，但是針對SiN膜(66)，有直到與處理氣體反應的時間延遲。利用該時間延遲之期間進行處理氣體之供給，重覆於SiN膜中之反應成為活潑之前停止處理氣體之動作，可以相對於SiN膜(66)選擇性地蝕刻SiO2膜(69)。

Description

蝕刻方法，記憶媒體及蝕刻裝置
本發明係關於對被處理基板之表面供給處理氣體，來進行蝕刻處理的技術。
例如在半導體電晶體中，雖然閘極周邊之S/D(源極/汲極)區域由Si(矽)或SiGe(矽鍺)等所形成，但是在電晶體之製造過程中，於形成接觸孔之後，必須除去形成在S/D區域之表面的氧化矽(SiO2)膜之自然氧化膜。另一方面，由於閘極之周邊形成各種絕緣膜，尤其用以控制介電常數之SiN(氮化矽)膜，故對於SiN膜，要求自然氧化膜之選擇比高的蝕刻製程。另外，氮化矽之化學式不考慮化學計量比，而縮寫成「SiN」。
就以除去自然氧化膜之SiO2膜之手法而言，所知的有例如專利文獻1所記載般，使用藉由HF(氟化氫)氣體和NH3(氨)氣體所進行的化學性氧化物除去處理(Chemical Oxide Removal)之手法。該手法係為了蝕刻被形成在半導體晶圓之表面的SiO2膜，對處理容器內供給HF氣體和NH3氣體之混合氣體，與二氧化矽反應而 生成(NH4)2SiF6(六氟矽酸銨)。藉由加熱該(NH4)2SiF6而使昇華，除去SiO2膜。但是，在該方法中，有SiN膜也與HF氣體及NH3氣體反應而被蝕刻之問題。
再者，近年來，為了抑制對半導體基板之表面造成損傷，有以比較低之製程溫度形成SiN膜之情形，但是在低溫製程中，有SiN膜成為多孔的膜之傾向。因此，SiN膜容易被蝕刻，此時，需要很高的上述選擇比。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]日本特開2009-158774號公報
本發明係鑒於如此之情形而被創作出，其目的在於提供在表面具有SiN膜和SiO2膜之被處理基板的蝕刻方法中，可以相對於SiN膜以高的選擇比來蝕刻SiO2膜之技術。
本發明之蝕刻方法屬於對在表面部具有氮化矽膜和氧化矽膜之被處理基板，選擇性地蝕刻氧化矽膜之方法，其特徵在於：在真空氛圍中，進行間歇性地使上述被處理基板複數 次曝露於包含氟化氫氣體和氨氣之處理氣體，及包含含有氮、氫、氟之化合物的處理氣體中之至少一方之處理氣體之工程。
本發明之記憶媒體係記憶有電腦程式的記憶媒體，該電腦程式被使用於對被載置在處理容器內且在表面部具有氮化矽膜和氧化矽膜之被處理基板，選擇性地蝕刻氧化矽膜之方法，其特徵在於：上述電腦程式係為了實施上述蝕刻方法而編組有步驟群。
本發明之蝕刻裝置屬於對在表面部具有氮化矽膜和氧化矽膜之被處理基板，選擇性地蝕刻氧化矽膜之裝置，其特徵在於具備：處理容器，其係具有載置被處理基板之載置部；氣體供給部，其係用以對被載置在上述載置部之被處理基板，供給包含氟化氫氣體和氨氣之處理氣體及包含含有氮、氫、氟之化合物的處理氣體之中的至少一方的處理氣體；真空排氣部，其係用以對上述處理容器內進行真空排氣；及控制部，其係以間歇性地使上述被處理基板曝露於上述處理氣體之方式輸出控制訊號。
本發明係對在表面部具有SiN膜和SiO2膜之 被處理基板，選擇性地蝕刻SiO2膜之方法中，使被處理基板間歇性地曝露於包含HF氣體和NH3氣體之處理氣體，及包含含有N(氮)、H(氫)、F(氟)之化合物的處理氣體中之至少一方之處理氣體。SiO2膜雖然與包含HF和NH3之處理氣體快速反應，但是SiN膜與包含HF和NH3之處理氣體的反應為緩慢。因此，由於連續曝露於處理氣體之時間變短，SiN膜反應的進行被抑制，因此可以相對於SiN膜選擇性蝕刻SiO2膜。
1‧‧‧處理容器
2‧‧‧平台
9‧‧‧控制部
10‧‧‧處理容器
11‧‧‧天板部
14‧‧‧排氣口
19‧‧‧凹部
26‧‧‧加熱器
30‧‧‧擴散板
31‧‧‧氣體供給孔
32‧‧‧氣體擴散部
35‧‧‧分散室
36‧‧‧外部流路
40‧‧‧NH3氣體供給管
50‧‧‧HF氣體供給管
圖1為表示本發明之實施型態所涉及之蝕刻裝置之縱剖面圖。
圖2為表示被處理基板之表面附近基板的縱剖面圖。
圖3為表示本發明之實施型態中之氣體之供給之推移的說明圖。
圖4為表示本發明之實施型態之作用的說明圖。
圖5為表示本發明之實施型態之作用的說明圖。
圖6為表示SiO2和SiN中之蝕刻時間和蝕刻量之關係的特性圖。
圖7為表示晶圓表面中之蝕刻之樣子的說明圖。
圖8為表示晶圓表面中之蝕刻之樣子的說明圖。
圖9為表示晶圓表面中之蝕刻之樣子的說明圖。
圖10為表示本發明之實施型態中之其他例中之氣體 之供給之推移的說明圖。
圖11為表示本發明之實施型態中之又一其他例中之氣體之供給之推移的說明圖。
圖12為表示與實施例有關之蝕刻方法之特性的特性圖。
圖13為表示與實施例有關之晶圓之蝕刻量的等高線圖。
圖14為表示與實施例有關之晶圓之蝕刻量的等高線圖。
圖15為表示HF氣體及NH3氣體之各分壓和蝕刻之精加工狀態之良否的關係之特性圖。
針對與本發明之實施型態有關的蝕刻裝置進行說明。如圖1所示，蝕刻裝置具備橫剖面形狀為概略圓形之作為真空腔室的處理容器1和天板部11。在處理容器1之側面設置有用以進行作為被處理基板之半導體晶圓(以下，稱為「晶圓」)W之收授的搬入搬出口12，在搬入搬出口12設置有開關搬入搬出口12之閘閥13。
在處理容器1之內部，設置有作為晶圓W之載置部的圓柱形狀之平台2，在平台2之上面，例如以在平台2之圓周方向等間隔之方式在7處突出有從平台2之表面隔著例如0.3mm之間隙而支撐晶圓W的支撐銷21。再者，以圓周方向等間隔之方式在3處設置有貫通平台2 及處理容器1之底面的貫通孔22。在貫通孔22藉由昇降機構23，設置有以從平台2之上面突陷之方式被設置的晶圓W之收授用之頂銷24。再者，頂銷24之下部側，藉由用以使處理容器1氣密之伸縮體25而被覆蓋。
在該平台2之內部設置有構成加熱部之加熱器26，被載置於平台2之晶圓W成為被加熱成設定溫度。
在處理容器1之底面設置有排氣口14。在排氣口14連接有排氣管15，從排氣口14側起設置有壓力調整閥16、開關閥17於中間，被連接於作為真空排氣機構之真空排氣泵18。該些排氣管15等之零件構成真空排氣部。
在處理容器1之天板部11之下面側中央區域設置有凹部19，阻塞該凹部19，並且以與平台2相向之方式設置有擴散板30。擴散板30使用鋁等之熱傳導率高的材料而形成圓板狀，以縱橫配列有在厚度方向貫通之氣體供給孔31之穿孔板而被構成。
在凹部19中之擴散板30之上方，於圓周方向以等間隔之方式設置有8個氣體擴散部32。氣體擴散部32係由扁平之圓筒形狀之構件所構成，在其側面於周方向隔著間隔設置有複數之吐出口33。在各氣體擴散部32之上面各連接有被形成在天板部11之內部流路34之一端，各內部流路34之另一端側被連接於被形成在天板部11之上面側的用以分散氣體之分散室35。在天板部11之上部側設置有突出構造體20，形成上端側被分歧成兩 個，並且下端側在分散室35開口之外部流路36。
在外部流路36之一方之分歧之上游端連接有由配管所構成之NH3氣體供給管40之下游端，在外部流路36之另一方的分歧的上游端連接有HF氣體供給管50之下游端。首先，當從NH3氣體供給管40側(NH3氣體之供給系統)說明時，在NH3氣體供給管40從上游側依序設置有NH3氣體供給源41、流量調整部42、閥V3及閥V1。在NH3氣體供給管40中之閥V3和閥V1之間連接有供給作為載體氣體(稀釋氣體)之N2(氮)氣體之N2氣體供給管43之下游端，在N2氣體供給管43從上游側依序設置有N2氣體供給源44、流量調整部45及閥V5。再者，在NH3氣體供給管40中之NH3氣體供給源41和流量調整部42之間，連接有旁通配管46之上游端，旁通配管46之下游端被連接於排氣管15。在旁通配管46從上游側設置有流量調節部47和開關閥V7。
接著，當說明HF氣體供給管50側(HF氣體之供給系統)時，在HF氣體供給管50從上游側依序設置有HF氣體供給源51、流量調整部52、閥V4及閥V2。在HF氣體供給管50中之閥V4和閥V2之間連接有供給作為載體氣體(稀釋氣體)之Ar(氬)氣體之Ar氣體供給管53之下游端，在Ar氣體供給管53從上游側依序設置有Ar氣體供給源54、流量調整部55及閥V6。再者，在HF氣體供給管50中之HF氣體供給源51和流量調整部52之間，連接有旁通配管56之上游端，旁通配管 56之下游端被連接於排氣管15。在旁通配管56從上游側設置有流量調節部57和開關閥V8。
在此，針對從NH3氣體供給管40及HF氣體供給管50朝外部流路36供給之氣體被供給至處理容器1內為止之處理氣體的氣流進行說明。當從NH3氣體供給管40及HF氣體供給管50供給氣體時，在外部流路36內，氣體合流，且被混合而成為處理氣體。被混合之處理氣體從分散室35被分散至8條內部流路34，被分散之各處理氣體從被設置在氣體擴散部32之側面之吐出口33以放散狀地被吐出至凹部19內。在凹部19內擴散之處理氣體從被設置在擴散板30之各氣體供給孔31被吐出至處理容器1內。在該實施型態中，擴散板30相當於氣體供給部，且外部流路36之流路之分歧點(若從上游側觀看為合流部分)相當於混合部。
再者，在處理容器1設置有無圖示之加熱器，外部流路36、分散室35、內部流路34、氣體擴散部32、擴散板30及處理容器1之內面之溫度被設定成例如140度±10度。依此，可以控制例如在外部流路36之內部等由於NH3氣體和HF氣體之反應所造成之副生成物，例如NH4F之析出，且控制微粒。
再者，蝕刻裝置具有控制部9。該控制部9係由例如電腦所構成，具備有程式、記憶體、CPU。程式係以實施後述之作用說明中之一連串之動作之方式，編組有步驟群，依照程式，進行各閥V1~V8之開關、各氣體之 流量之調整、處理容器1內之壓力的調整等。該程式係被儲存於電腦記憶媒體例如軟碟、CD、硬碟、光磁碟等而被安裝於控制部9。
接著，雖然針對本發明之實施型態之作用進行說明，但是首先針對被搬入至蝕刻裝置之晶圓W之表面構造之一例顯示於圖2。如圖2所示般，在矽層60摻雜n型或p型之雜質，在矽層60之表面，形成不同的導電型之源極/汲極(S/D)61區域。在S/D區域61間之通道區域62，形成有由熱氧化膜所構成之閘極絕緣膜63。在閘極絕緣膜63之上方，形成有成為閘極電極之導電性多晶矽膜64。在多晶矽膜之上側，形成有使用例如SiN而形成的覆蓋層65，在側壁上形成有作為絕緣膜之SiN膜66。該晶圓W係於在表面形成有層間絕緣膜67之後，以SiN膜66和S/D區域61露出之方式，進行蝕刻，形成有接觸孔68，當露出於接觸孔68之底部的S/D區域61之表面接觸於氧例如大氣時，形成作為自然氧化膜的SiO2膜69。
針對被形成在晶圓W之SiO2膜69之蝕刻處理，也一面參照表示各氣體之供給(ON)及供給停止(OFF)之時序圖的圖3，一面進行說明。晶圓W係藉由例如無圖示之外部之搬運臂，和頂銷24之合作作用，被載置在平台2上，且藉由加熱器26被加熱成例如115度。
另一方面，閘閥13被關閉，於處理容器1被 密閉之後，在圖3中之時刻t0，閥V1及閥V5被打開，N2氣體以例如450sccm之流量被供給。再者，閥V2及閥V6被打開，Ar氣體以例如450sccm之流量被供給。N2氣體和Ar氣體在外部流路36之連接部分合流，如先前所述般，從擴散板30之氣體供給孔31被供給至處理容器1。
接著，進行將HF氣體及NH3氣體之混合氣體間歇性地供給至晶圓W之處理。
在該實施型態中，首先在時刻t1打開圖1所示之閥V4，HF氣體以例如200sccm之流量與Ar氣體混合。此時，因N2氣體也流入至外部流路36，故以Ar氣體及N2氣體被稀釋之HF氣體從擴散板30之氣體供給孔31噴淋狀地被供給至晶圓W。如先前所述般，由於N2氣體及Ar氣體之各流量為450sccm，故以N2氣體及Ar氣體所稀釋之HF氣體之供給流量為1100sccm。
此時，如圖4所示般，NH3氣體之供給系統中，閥V7被打開，閥V3被關閉。因此，NH3氣體係以例如100sccm之流量流通旁通配管46，迂迴處理容器1而藉由真空泵18被排氣。而且，從時刻t1例如6秒後之時刻t2起，例如重覆5次僅以時間Ta之期間關閉閥V7，並且打開閥V3之動作，和僅以時間Tb之期間打開閥V7並且關閉閥V3之動作。
當關閉閥V7，打開閥V3之時，如圖5所示般，NH3氣體與N2氣體混合而被稀釋，被稀釋之NH3氣體流通NH3氣體供給管40，在外部流路36，Ar氣體及 HF氣體被混合。因此，NH3氣體、N2氣體、Ar氣體及HF氣體之混合氣體從氣體供給孔31噴淋狀地被供給至晶圓W。當將NH3氣體之供給目的地從旁通配管46切換成處理容器1側之時，因流量保持100sccm，故從氣體供給孔31吐出之混合氣體之流量為1200sccm。
再者，當打開閥V7，關閉閥V3時，如圖4所示般，NH3氣體迂迴處理容器1而被排氣，停止NH3氣體對處理容器1內的供給。因此，HF氣體及NH3氣體事前被混合(所謂的預混合)之混合氣體從氣體供給孔31間歇性地被供給至晶圓W。
在該例中，以維持對晶圓W供給HF氣體之方式，使NH3氣體被間歇性供給，NH3氣體之供給時間，即是作為預混合HF氣體及NH3氣體之混合氣體的處理氣體之供給時間Ta(參照圖3)被設定成1秒，不使NH3氣體流動的僅HF氣體之供給時間Tb被設定成2秒。如此一來，在進行間歇性地(脈衝性地)將NH3氣體供給至晶圓W之製程之期間，處理容器1內之壓力被設定成例如250Pa。因此，將HF氣體和NH3氣體之混合氣體供給至處理容器1時，HF氣體的分壓成為41Pa，NH3氣體的分壓成為21Pa。如此一來，作為將NH3氣體間歇性地供給至處理容器1內之手法，藉由在旁通配管46側和處理容器1側之間切換供給目的地，間歇性地被供給至處理容器1內之NH3氣體之流量安定。
而且，從例如重覆5次NH3氣體之供給、停 止之循環的時刻t3，進一步同樣重覆兩次NH3氣體之供給、停止之循環，在該兩次之循環中，HF氣體及NH3氣體之供給時間Tc被設定成3秒，不流通NH3氣體的僅HF氣體之供給時間Td被設定成5秒。在該循環被重覆兩次之時刻t4，關閉閥V4而停止HF氣體之供給，待N2氣體及Ar氣體持續流至處理容器1內一段時間後，自此停止惰性氣體之供給，並從處理容器1搬出晶圓W。
在此，針對使用NH3氣體及HF氣體之混合氣體而蝕刻SiO2膜69及SiN膜66之時的本發明者之見解進行說明。圖6表示將NH3氣體及HF氣體之混合氣體供給至SiO2膜及SiN膜之時的蝕刻量和供給時間之關係。◇為SiO2膜之蝕刻量，▲為SiN膜之蝕刻量。從該曲線圖可知，SiO2膜從蝕刻氣體被供給之後馬上急速地進行蝕刻。另一方面，SiN膜係供給蝕刻氣體之後，幾乎不進行蝕刻一段時間，從經過3秒之後逐漸地被蝕刻，從經過5秒之後以與SiO2膜相同快之速度進行蝕刻。
當SiO2或SiN與HF分子及NH3分子進行化學反應時，生成(NH4)2SiF6(六氟矽酸銨)或水等以作為反應生成物。因此，於生成該些反應生成物之後，藉由例如加熱進行除去，依此進行蝕刻。從圖6所示之結果，針對SiO2膜，雖然與NH3氣體及HF氣體立即反應而反應進行，但是針對SiN膜，被推測表面狀態成為不會快速反應的狀態。
在本實施型態中，將NH3氣體及HF氣體之 混合氣體間歇性地(脈衝性地)供給至晶圓W之理由係根據上述見解。圖7~圖9，為使圖3所示之氣體之供給程序和晶圓W之表面狀態對應的示意圖(意象圖)。並且，該示意圖為用以使可以以直覺掌握氣體之供給程序和蝕刻之對應的意象圖，並非正確記載表面狀態者。
圖7為表示將HF氣體供給至晶圓W之狀態，並且為被形成在SiN膜66和S/D區域61之表面的SiO2膜69露出之晶圓W之表面被吸附HF分子之狀態。而且，當處理氛圍切換成在HF氣體混合有NH3氣體之混合氣體時，如圖8所示般，以暴露於HF氣體和NH3氣體之共存的氣體1秒間進行反應，SiO2膜69和HF分子80及NH3分子81反應，而成為例如(NH4)2SiF6或水等之反應生成物82。
另一方面，SiN膜66即使暴露於HF分子80和NH3分子81，反應之進行也緩慢。因此，在曝露於HF氣體及NH3氣體共存的處理氣體之Ta之1秒間，反應幾乎不進行。之後，在Tb中因藉由不含被供給之NH3之處理氣體，晶圓W之氛圍被置換，故SiN膜66，與HF分子80及NH3分子81幾乎不進行反應。因晶圓W加熱至115度，故如圖9所示般，(NH4)2SiF6或水等之反應生成物82發揮。因此，相對於SiN膜66，SiO2膜69選擇性地被蝕刻。然後，藉由NH3氣體之供給、供給停止如先前所述般被重覆複數次，作為自然氧化膜之SiO2膜69逐漸地被蝕刻而從晶圓W之表面被除去，並且成為SiN膜66 之蝕刻被抑制之狀態。
上述實施型態係對在表面部具有SiN膜66和作為自然氧化膜之SiO2膜69的晶圓W，選擇性地蝕刻SiO2膜之方法中，對晶圓W，一面連續供給HF氣體，一面間歇性地複數次地供給NH3氣體。SiO2膜69雖然與含有HF氣體和NH3氣體之處理氣體快速反應，但是針對SiN膜66，若概略來說有直到與處理氣體反應的時間延遲。因此，利用該時間延遲來進行處理氣體之供給，藉由以因應作為目標之SiO2膜69之蝕刻量的次數量，重覆於SiN膜66中之反應成為活潑之前停止處理氣體之動作，可以相對於SiN膜66選擇性地蝕刻SiO2膜69。
再者，於進行NH3氣體之一次之供給時間為短(Ta為1秒)之前段脈衝工程之後，進行NH3氣體之一次之供給時間較Ta長(Tc為3秒)之後段脈衝工程。接受大氣曝露之影響的晶圓W之最表面容易受蝕刻。因此，具有於蝕刻開始之後，藉由縮短蝕刻時間，提高控制性，並於蝕刻進行且蝕刻之速度變慢之時，藉由增長蝕刻時間，來增加蝕刻量，而增加蝕刻率之優點。
再者，在上述實施型態中，雖然供給於對處理容器1內供給HF氣體和NH3氣體之前就混合之處理氣體，但是即使在分別從不同之氣體供給部對處理容器1供給HF氣體和NH3氣體之時，亦可以相對於SiN膜66以高的選擇比對SiO2膜69進行蝕刻。作為使用如此之手法的蝕刻裝置，可以舉出從不同之噴淋頭之氣體供給孔分別 供給HF氣體和NH3氣體於處理容器1內之後混合型之裝置。此時，從兩個氣體供給部之中之一方之氣體供給部連續地供給HF氣體至處理容器1內，並從另一方之氣體供給部間歇性地供給NH3氣體至處理容器1內。
又，於在前段脈衝工程中取得充分之蝕刻率之時，即使不進行後段脈衝工程亦可。
再者，作為本發明之實施型態之其他例而言，例如即使圖10所示般，同時脈衝狀地供給HF氣體和NH3氣體至處理容器1內亦可。此時之氣體之供給及中斷係藉由閥V3、V4、V7及V8之開關控制而進行，HF氣體係於供給休止時，與NH3氣體同時藉由旁通流路56迂迴處理容器1而被排氣。在如此之製程中，晶圓W係被交互進行複數次暴露於混合有HF氣體和NH3氣體的處理氣體之氛圍的時間區間，和皆不曝露於HF氣體及NH3氣體中之任一者的時間區間。藉由如此之手法，也可以相對於SiN膜66以高的選擇比對SiO2膜69進行蝕刻。
再者，本發明係如圖11所示般，即使一面對處理容器1內連續供給NH3氣體，一面間歇性地複數次供給HF氣體亦可。於此例之時，晶圓W之氛圍係於成為包含HF氣體和NH3氣體之處理氣體之後，成為不含HF氣體而混合NH3氣體、N2氣體及Ar氣體之處理氣體。即使在此時，因SiO2膜69及SiN膜66間歇性地被曝露於HF氣體及NH3氣體，和混合氣體之氛圍，故取得相同之效果。
並且，本發明者係比較如第1實施型態般，一面流通HF氣體，一面間歇性地供給NH3氣體之手法，和一面流通NH3氣體一面間歇性地供給HF氣體之手法，和同時供給，或同時停止供給HF氣體及NH3氣體之雙方的手法。根據此結果，如後述之實施例記載般，掌握實施一面流通HF氣體，一面間歇性地供給NH3氣體之手法之時的上述選擇比為最大。此理由，可推斷應該係由於HF事前被吸附在SiN膜66之表面，而難以引起HF(NH4)2SiF6之生成反應。
而且，SiO2膜69可以使用包含含有氮、氫、氟之化合物的處理氣體，例如氟化銨(NH4F)而進行蝕刻，即使在此時，該氣體與SiO2膜69反應而生成(NH4)2SiF6。因此，藉由間歇性地對具有SiO2膜69和SiN膜66之晶圓W複數次供給氟化銨(NH4F)氣體，同樣地可以相對於SiN膜66以高的選擇比對SiO2膜69進行蝕刻。
即是，本發明係間歇地性使被處理基板複數次曝露於包含NH3氣體及HF氣體之混合氣體的處理氣體或包含含有氮、氫、氟之化合物的處理氣體，即NH4F氣體或包含NH4FHF之處理氣體的手法。並且，即使處理氣體為NH3氣體、HF氣體及NH4F氣體(或NH4FHF)之混合氣體亦可。
並且，如圖6所示般，SiO2膜係從供給處理氣體之後立即增加了蝕刻量，SiN膜係經過5秒之後急速 增加蝕刻量。因此，對被處理基板每次供給處理氣體的時間之長度以0.1秒~5秒為佳。再者，為了充分減少SiN膜之蝕刻，故對被處理基板每次停止供給處理氣體的時間之長度以設定在1秒~15秒為佳。藉由設定成如此，可以充分提高SiO2之相對於SiN膜之蝕刻選擇比。
並且，如後述之實施例3所示般，在將HF氣體之分壓設定在80Pa以下，將NH3氣體之分壓設定在140Pa以下之情況下，將NH3氣體之分壓相對於HF氣體之分壓之分壓比設定在1以上為佳。此時因處理氣體遍及狹窄部位，故在圖9中所示之SiO2膜69中，SiN膜66附近之部分和較該附近部位偏離SiN膜66之部分之間的蝕刻量一致，S/D區域61或SiN膜66之表面成為平滑。再者，即使深度尺寸大，細徑的孔部(凹部)或深度尺寸大，寬度窄之配線圖案，由於處理氣體遍及細部，故可以有效果地將孔部或配線圖案之底部的SiO2膜69予以選擇除去直到角隅部為止。當HF氣體及NH3氣體之各分壓過低時，由於有蝕刻速度變慢之虞，故HF氣體之分壓以設定在10Pa~80Pa為佳，NH3氣體之分壓以設定在10Pa~140Pa為佳。
而且，本發明並不限定於圖1所示之裝置，即使為在真空氛圍中局部性地隨時形成例如包含NH3氣體及HF氣體之混合氣體的處理氣體的氛圍，在該氛圍下，被處理基板間歇性地被複數次搬入之裝置亦可。作為如此之例，可舉出在偏離真空容器內之旋轉台之中心的位置， 載置被處理基板，於使旋轉台旋轉之時，在被處理基板移動之移動區域之一部分，形成有頂棚低之處理區，且在對處理區內供給處理氣體之狀態下，使旋轉台複數次旋轉之裝置。再者，在說明書中所使用之SiO2膜、SiN膜之「膜」並非僅有薄的層之意，即使針對塊狀者也包含在此意。
〔實施例〕
針對為了檢驗本發明之實施型態之效果而進行的實施例予以記載。
(實施例1-1)
使用使SiO2膜和SiN膜露出之評估用之晶圓，藉由圖1所示之裝置，進行記載於第1實施型態之手法中的圖3所示之程序。即是，重覆5次一面流通HF氣體，一面供給NH3氣體1秒鐘之工程和停止供給2秒鐘之工程，之後，重覆兩次供給NH3氣體3秒鐘之工程和停止供給5秒鐘之工程。製程壓力為250Pa(1.88Torr)，製程溫度為115℃。
(實施例1-2)
使用從噴淋頭之氣體供給孔分別供給HF氣體和NH3氣體至處理容器內之後混合型之裝置，取代圖1所示之預混合型之裝置，以與實施例1-1相同之程序對評估用之晶 圓進行蝕刻。
(比較例1)
使用分別從噴淋頭之氣體供給孔供給HF氣體和NH3氣體至處理容器內之後混合型之裝置，供給HF氣體和NH3氣體11秒鐘而進行蝕刻。
(結果及考察)
在實施例1-1中，SiO2膜相對於SiN膜之蝕刻選擇比，成為最高的15.5。圖12係針對實施例1-2和比較例1，各表示SiO2膜之蝕刻量、SiN膜之蝕刻量及SiO2膜相對於SiN膜之蝕刻選擇比。在比較例中，SiN膜被蝕刻成與SiO2膜同程度，蝕刻選擇比為比較低的1.2。對此，在實施例1-2中，SiO2膜被蝕刻成與比較例同程度，SiN膜幾乎不被蝕刻，蝕刻選擇比也成為比較高的7.3。若藉由此結果，藉由使用本發明之蝕刻方法，可以說能夠提高SiO2膜相對於SiN膜之蝕刻選擇比。
再者，圖13、圖14分別為表示進行實施例1-1及實施例1-2中之蝕刻之時的晶圓W之表面之蝕刻量分布的等高線圖。並且，圖中之點表示測量蝕刻量之部位，粗線表示目標蝕刻量之等高線，實線表示較目標蝕刻量多之部分的等高線，虛線表示較目標蝕刻量少的等高線。依此，可以說於使用預混合型之裝置時，更提高面內均勻性。如此一來，預混合型之裝置在提高面內均勻性之 點有效，藉由作成為調整噴淋頭之構造等，使成為可以均勻地對晶圓W之表面供給氣體之構成，可以提升面內均勻性。
(實施例2)
除了使用重覆5次一面流通NH3一面供給HF氣體1秒鐘之工程和停止2秒鐘之工程，之後重覆兩次供給HF氣體3秒鐘之工程和停止供給5秒鐘之工程的程序，其他進行與實施例1-1相同之處理。
(結果及考察)
若藉由該結果，在實施例2中，SiO2膜相對於SiN膜之蝕刻選擇比為7.3。藉由使晶圓W間歇性地曝露於包含NH3和HF氣體之處理氣體，可以提高SiO2膜相對於SiN膜之蝕刻選擇比，可以說於一面流通HF氣體一面間歇性供給NH3氣體之時，有更大的效果。
(實施例3)
在實施例1中，於對調整成250Pa之壓力的處理容器1內供給包含HF氣體和NH3氣體之處理氣體之時，係以各分壓分別成為(HF之分壓Pa：NH3之分壓Pa)=(12：105)、(20：73)、(22：55)、(58：115)、(38：19)之方式，調整HF氣體及NH3氣體之流量。而且，針對蝕刻處理後，膜之表面的蝕刻之精加工狀態的良 否進行評估。
圖15為表示將HF氣體及NH3氣體之分壓設定成各壓力之時的蝕刻之結果的特性圖，處理氣體遍及狹窄部位且直至SiN膜之附近部位，蝕刻一致，除去所有SiO2膜之時，表面精加工成平滑之例，以◇表示，SiN膜之附近部位之SiO2膜之蝕刻延遲，當完全除去SiO2膜之時，表面無被精加工成平滑之例以▲表示。並且圖中之直線表示HF：NH3之分壓比為1：1。若藉由該結果，在將HF氣體之分壓設定在80Pa以下，將NH3氣體之分壓設定在140Pa以下之情況下，NH3氣體之分壓相對於HF氣體之分壓的分壓比設定在1以上之時，直至SiN膜之附近部位，蝕刻一致，表面被蝕刻成平滑。若藉由本發明，可以使處理氣體侵入至狹窄部位，可以說能夠有效率地蝕刻至細部的SiO2膜。

Claims (16)

  1. 一種蝕刻方法，屬於對在表面部具有氮化矽膜和氧化矽膜之被處理基板，選擇性地蝕刻氧化矽膜之方法，其特徵在於：在真空氛圍中，進行間歇性地使上述被處理基板複數次曝露於包含氟化氫氣體和氨氣之處理氣體，及包含含有氮、氫、氟之化合物的處理氣體中之至少一方之處理氣體之工程。
  2. 如請求項1所記載之蝕刻方法，其中對上述被處理基板每次供給處理氣體之時間的長度為0.1秒~5秒。
  3. 如請求項1或2所記載之蝕刻方法，其中對上述被處理基板每次停止供給處理氣體之時間的長度為1秒~15秒。
  4. 如請求項1或2所記載之蝕刻方法，其中上述含有氮、氫、氟之化合物為NH4F或NH4FHF中之任一者。
  5. 如請求項1或2項所記載之蝕刻方法，其中上述工程係一面對處理容器內進行真空排氣，一面從氣體供給部對處理容器內之被處理基板，間歇性地供給包含事先混合氟化氫氣體和氨氣之氣體的處理氣體之工程。
  6. 如請求項5所記載之蝕刻方法，其中上述工程係從氣體供給部連續性地供給氟化氫氣體， 且間歇性地將氨氣混合至氟化氫氣體。
  7. 如請求項5所記載之蝕刻方法，其中上述氣體供給部具有與被載置在處理容器內之被處理基板相向之複數的氣體供給孔。
  8. 如請求項1或2所記載之蝕刻方法，其中上述工程包含將對上述被處理基板之每次供給處理氣體之時間設定成第1時間的第1工程，和在該第1工程之後被進行，將每次供給處理氣體之時間設定成較第1時間長之第2時間的第2工程。
  9. 如請求項8所記載之蝕刻方法，其中上述第2工程係對被處理基板之每次停止供給處理氣體之時間，較第1工程中每次停止供給處理氣體之時間長。
  10. 如請求項1或2所記載之蝕刻方法，其中真空氛圍中之氟化氫氣體之分壓為10Pa~80Pa，氨氣之分壓為10Pa~140Pa，氨氣之分壓對氟化氫氣體之分壓的分壓比為1以上。
  11. 一種記憶媒體，係記憶有電腦程式的記憶媒體，該電腦程式被使用於對被載置在處理容器內且在表面部具有氮化矽膜和氧化矽膜之被處理基板，選擇性地蝕刻氧化矽膜之方法，其特徵在於：上述電腦程式係為了實施請求項1至10項中之任一項所記載之蝕刻方法，而編組有步驟群。
  12. 一種蝕刻裝置，屬於對在表面部具有氮化矽膜和 氧化矽膜之被處理基板，選擇性地蝕刻氧化矽膜之裝置，其特徵在於具備：處理容器，其係具有載置被處理基板之載置部；氣體供給部，其係用以對被載置在上述載置部之被處理基板，供給包含氟化氫氣體和氨氣之處理氣體及包含含有氮、氫、氟之化合物的處理氣體之中的至少一方的處理氣體；真空排氣部，其係用以對上述處理容器內進行真空排氣；及控制部，其係以間歇性地使上述被處理基板曝露於上述處理氣體之方式輸出控制訊號。
  13. 如請求項12所記載之蝕刻裝置，其中上述含有氮、氫、氟之化合物為NH4F或NH4FHF中之任一者。
  14. 如請求項12所記載之蝕刻裝置，其中具備處理氣體從上述氣體供給部被供給至處理容器內之前，混合氟化氫氣體和氨氣之混合部，上述處理氣體包含氟化氫氣體和氨氣之混合氣體。
  15. 如請求項14所記載之蝕刻裝置，其中上述控制部係以從氣體供給部連續性地供給氟化氫氣體，且間歇性地將氨氣混合至氟化氫氣體之方式，輸出控制訊號。
  16. 如請求項11至15中之任一項所記載之蝕刻裝置，其中 上述氣體供給部具有與被載置在處理容器內之被處理基板相向之複數的氣體供給孔。
TW103145502A 2013-12-26 2014-12-25 Etching method, memory medium and etching device TWI647755B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013270504 2013-12-26
JP2013-270504 2013-12-26
JP2014246894A JP6405958B2 (ja) 2013-12-26 2014-12-05 エッチング方法、記憶媒体及びエッチング装置
JP2014-246894 2014-12-05

Publications (2)

Publication Number Publication Date
TW201539569A true TW201539569A (zh) 2015-10-16
TWI647755B TWI647755B (zh) 2019-01-11

Family

ID=53482633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145502A TWI647755B (zh) 2013-12-26 2014-12-25 Etching method, memory medium and etching device

Country Status (4)

Country Link
US (1) US9390933B2 (zh)
JP (1) JP6405958B2 (zh)
KR (2) KR101766517B1 (zh)
TW (1) TWI647755B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI636503B (zh) * 2016-04-01 2018-09-21 Tes股份有限公司 氧化矽膜的選擇性蝕刻方法
CN113675080A (zh) * 2020-05-15 2021-11-19 东京毅力科创株式会社 蚀刻方法和蚀刻装置
TWI813187B (zh) * 2021-03-09 2023-08-21 日商日立全球先端科技股份有限公司 蝕刻方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102168172B1 (ko) * 2014-05-23 2020-10-20 삼성전자주식회사 반도체 소자의 제조 방법
JP6503730B2 (ja) * 2014-12-22 2019-04-24 東京エレクトロン株式会社 成膜装置
KR102452593B1 (ko) * 2015-04-15 2022-10-11 삼성전자주식회사 반도체 장치의 제조 방법
US9564341B1 (en) * 2015-08-04 2017-02-07 Applied Materials, Inc. Gas-phase silicon oxide selective etch
JP6696322B2 (ja) * 2016-06-24 2020-05-20 東京エレクトロン株式会社 ガス処理装置、ガス処理方法及び記憶媒体
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
JP6988083B2 (ja) * 2016-12-21 2022-01-05 東京エレクトロン株式会社 ガス処理装置及びガス処理方法
JP6812284B2 (ja) * 2017-03-28 2021-01-13 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP7109165B2 (ja) * 2017-05-30 2022-07-29 東京エレクトロン株式会社 エッチング方法
JP6561093B2 (ja) * 2017-07-24 2019-08-14 東京エレクトロン株式会社 シリコン酸化膜を除去する方法
JP6597732B2 (ja) * 2017-07-24 2019-10-30 東京エレクトロン株式会社 ガス処理装置
JP6778166B2 (ja) 2017-09-08 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
CN108847391B (zh) * 2018-06-01 2021-06-08 北京北方华创微电子装备有限公司 一种非等离子干法刻蚀方法
JP7113681B2 (ja) * 2018-06-28 2022-08-05 株式会社日立ハイテク エッチング処理方法およびエッチング処理装置
KR102044763B1 (ko) * 2018-08-22 2019-11-15 무진전자 주식회사 고 선택적 실리콘 산화물 제거를 위한 건식 세정 방법
US11158545B2 (en) * 2018-09-25 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming isolation features in metal gates
KR20220122723A (ko) * 2020-07-02 2022-09-02 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조의 처리 방법 및 형성 방법
CN113889405B (zh) 2020-07-02 2024-07-05 长鑫存储技术有限公司 半导体结构的处理方法及形成方法
JP7459720B2 (ja) * 2020-08-11 2024-04-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法、装置及びシステム
KR20230168652A (ko) * 2022-06-07 2023-12-15 삼성디스플레이 주식회사 표시 장치의 제조 장치 및 표시 장치의 제조 방법
US20240035196A1 (en) * 2022-07-26 2024-02-01 Applied Materials, Inc. Method of selective etching of dielectric materials

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7393561B2 (en) * 1997-08-11 2008-07-01 Applied Materials, Inc. Method and apparatus for layer by layer deposition of thin films
JP4890025B2 (ja) * 2005-12-28 2012-03-07 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP4913485B2 (ja) * 2006-06-29 2012-04-11 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP2009094307A (ja) * 2007-10-10 2009-04-30 Tokyo Electron Ltd エッチング方法及び記録媒体
JP5374039B2 (ja) 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
JP4553049B2 (ja) * 2008-02-29 2010-09-29 エルピーダメモリ株式会社 半導体装置の製造方法
US7994002B2 (en) * 2008-11-24 2011-08-09 Applied Materials, Inc. Method and apparatus for trench and via profile modification
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
US20110065276A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US20110061812A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
JP5809144B2 (ja) * 2010-08-03 2015-11-10 東京エレクトロン株式会社 基板処理方法および基板処理装置
US9277637B2 (en) * 2010-11-17 2016-03-01 Tokyo Electron Limited Apparatus for plasma treatment and method for plasma treatment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI636503B (zh) * 2016-04-01 2018-09-21 Tes股份有限公司 氧化矽膜的選擇性蝕刻方法
US10629450B2 (en) 2016-04-01 2020-04-21 Tes Co., Ltd Method for selectively etching silicon oxide film
CN113675080A (zh) * 2020-05-15 2021-11-19 东京毅力科创株式会社 蚀刻方法和蚀刻装置
TWI813187B (zh) * 2021-03-09 2023-08-21 日商日立全球先端科技股份有限公司 蝕刻方法

Also Published As

Publication number Publication date
KR20150076099A (ko) 2015-07-06
US9390933B2 (en) 2016-07-12
JP6405958B2 (ja) 2018-10-17
TWI647755B (zh) 2019-01-11
US20150187593A1 (en) 2015-07-02
JP2015144249A (ja) 2015-08-06
KR20170092504A (ko) 2017-08-11
KR101766517B1 (ko) 2017-08-08
KR101869198B1 (ko) 2018-06-19

Similar Documents

Publication Publication Date Title
TWI647755B (zh) Etching method, memory medium and etching device
KR101840923B1 (ko) 기판 처리 방법 및 기판 처리 장치
US10428426B2 (en) Method and apparatus to prevent deposition rate/thickness drift, reduce particle defects and increase remote plasma system lifetime
KR101785783B1 (ko) 에칭 방법, 에칭 장치 및 기억 매체
KR101898388B1 (ko) 가스 처리 장치, 가스 처리 방법 및 기억 매체
US10224212B2 (en) Isotropic etching of film with atomic layer control
JP5881612B2 (ja) 半導体装置の製造方法および製造装置
TWI474394B (zh) Vacuum processing device and vacuum treatment method
US6140256A (en) Method and device for treating semiconductor with treating gas while substrate is heated
TW201911416A (zh) 蝕刻方法和蝕刻系統
TWI620245B (zh) Etching method and recording medium
TW201522697A (zh) 基板處理裝置、半導體裝置的製造方法及基板處理方法
JP2017139297A (ja) 成膜方法及び成膜装置
JP2019125715A (ja) エッチング方法及びエッチング装置
TW201921501A (zh) 去除矽氧化膜之方法
JP2022506454A (ja) 処理チャンバ構成要素の洗浄方法
WO2001061736A1 (fr) Procede de traitement d'une plaquette
KR101098975B1 (ko) 기판 처리 장치
JP6680190B2 (ja) 成膜装置
WO2003052810A1 (fr) Procede de traitement d'un substrat
JPH03224222A (ja) 成膜方法
KR20070033490A (ko) 싱글챔버식 씨브이디장치를 이용한 열산화막 제조방법 및그 제조장치