TW201522697A - 基板處理裝置、半導體裝置的製造方法及基板處理方法 - Google Patents

基板處理裝置、半導體裝置的製造方法及基板處理方法 Download PDF

Info

Publication number
TW201522697A
TW201522697A TW103119029A TW103119029A TW201522697A TW 201522697 A TW201522697 A TW 201522697A TW 103119029 A TW103119029 A TW 103119029A TW 103119029 A TW103119029 A TW 103119029A TW 201522697 A TW201522697 A TW 201522697A
Authority
TW
Taiwan
Prior art keywords
film
substrate
gas
processing chamber
sige
Prior art date
Application number
TW103119029A
Other languages
English (en)
Inventor
Tatsuya Tominari
Atsushi Moriya
Kiyohisa Ishibashi
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201522697A publication Critical patent/TW201522697A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00—Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明是提供一種在通道部使用SiGe或Ge膜之半導體 裝置的製造方法，基板處理方法，基板處理裝置。 基板處理裝置係具有：基板，其係至少在表面的一部分露出SiGe膜或Ge膜；處理室，其係處理前述基板；蝕刻氣體供給部，其係對前述處理室內供給蝕刻氣體；成膜氣體供給部，其係對前述處理室內至少供給含Si氣體作為成膜氣體；及控制部，其係控制前述成膜氣體供給部及前述蝕刻氣體供給部，而使能夠藉由供給前述蝕刻氣體來除去形成於前述SiGe膜或Ge膜的表面之Ge氧化膜，在藉由前述蝕刻氣體的供給來除去前述Ge氧化膜之後供給前述含Si氣體，使含Si膜磊晶成長於至少前述SiGe膜或前述Ge膜上。

Description

基板處理裝置、半導體裝置的製造方法及基板處理方法
本發明是有關基板處理裝置，半導體裝置的製造方法及基板處理方法，特別是有關在矽晶圓等的基板使矽等的半導體膜選擇成長而成膜的製程技術。
近年來，除了半導體裝置的微細化，還被要求驅動速度的高速化及消費電力的減低。
但，隨著半導體裝置微細化，電晶體元件的閘極長變短，因此洩漏電流會增大，產生妨礙消費電力的減低之課題，相反的，若所欲抑制洩漏電流，則會產生電晶體的電流驅動速度降低的新課題。
作為對於如此的課題的探討之一，有應變矽(Si)技術被期待。此技術是在MOSFET(Metal Oxide Semiconductor Field Effect Transistor)的通道領域施加壓縮應力或拉伸應力的哪個來使Si的晶格應變，使能帶構造變化下，藉由晶格振動所造成的載子散亂的減少或有效質量的減低來提升電洞(hole)及電子的移動度。
為了對MOSFET的通道領域施加壓縮應力或拉伸應力，而提案使Si磊晶成長於源極/汲極領域之所謂嵌入(埋入)構造的電晶體。
作為實現如此的磊晶成長的裝置，例如有揭示於專利文獻1的基板處理裝置。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開2011-216909號公報
另一方面，作為如此的微細化以外的半導體裝置的性能提升手段，有由planer型的2次元構造往Fin型的3次元構造的轉換，或將電子‧電洞(hole)的移動度比Si更佳的矽鍺(SiGe)或鍺(Ge)等的材料使用在通道部的情形被檢討。
本發明是有鑑於如此的問題點，提供一種在通道部使用含有高濃度的Ge原子的SiGe或Ge膜之半導體裝置的製造方法，基板處理方法，基板處理裝置。
若根據本發明之一形態，則可提供一種基板處理裝置，係具有： 基板，其係於表面的一部分露出含有雜質的SiGe膜或Ge膜；處理室，其係處理前述基板；蝕刻氣體供給部，其係對前述處理室內供給蝕刻氣體；成膜氣體供給部，其係對前述處理室內至少供給含有Si原子的成膜氣體；及控制部，其係控制前述加熱裝置，前述成膜氣體供給部及前述蝕刻氣體供給部，而使能夠藉由前述蝕刻氣體供給部來供給蝕刻氣體至前述處理室內，從前述SiGe膜或Ge膜的表面除去雜質，在藉由前述蝕刻氣體的供給來除去雜質之後藉由前述成膜氣體供給部來供給含有前述Si原子的成膜氣體，使含Si膜磊晶成長於前述SiGe膜或Ge膜上。
若根據本發明的其他形態，則可提供一種半導體裝置的製造方法，係具有：將在表面的一部分露出含有雜質的SiGe膜或Ge膜的基板往處理室搬送之工程；往前述處理室內供給蝕刻氣體，從前述SiGe膜或Ge膜的表面除去雜質之工程；及在除去前述雜質的工程後，往前述處理室內至少供給含有Si原子的成膜氣體，使含Si膜磊晶成長於除去雜質後的前述SiGe膜或Ge膜上之工程。
若根據本發明的另外其他形態，則可提供一 種基板處理方法，係具有：將在表面的一部分露出含有雜質的SiGe膜或Ge膜的基板往處理室搬送之工程；往前述處理室內供給蝕刻氣體，從前述SiGe膜或Ge膜的表面除去雜質之工程；及在除去前述雜質的工程後，往前述處理室內至少供給含有Si原子的成膜氣體，使含Si膜磊晶成長於除去雜質後的前述SiGe膜或Ge膜上之工程。
若根據本發明，則可提供一種能夠使半導體裝置的性能提升之基板處理方法，半導體裝置的製造方法，基板處理裝置。
101‧‧‧半導體製造裝置
110‧‧‧卡匣
111‧‧‧框體
114‧‧‧卡匣平台
118‧‧‧卡匣搬送裝置
105‧‧‧卡匣架
125‧‧‧晶圓移載機
125c‧‧‧臂
141‧‧‧裝載鎖定室
144‧‧‧氣體供給管
176、177、178‧‧‧閥
180‧‧‧第1氣體供給源
181‧‧‧第2氣體供給源
182‧‧‧第3氣體供給源
183、184、185‧‧‧MFC
200‧‧‧晶圓
201‧‧‧反應室
202‧‧‧處理爐
205‧‧‧反應管
206‧‧‧加熱器
209‧‧‧集流腔
217‧‧‧晶舟
16a‧‧‧晶舟隔熱部
238‧‧‧溫度控制部
235‧‧‧氣體流量控制部
231‧‧‧氣體排氣管
236‧‧‧壓力控制部
219‧‧‧密封蓋
237‧‧‧驅動控制部
239‧‧‧主控制部
240‧‧‧控制器
242‧‧‧APC閥
244‧‧‧滾珠螺桿
248‧‧‧昇降馬達
249‧‧‧昇降台
250‧‧‧昇降軸
254‧‧‧旋轉機構
255‧‧‧旋轉軸
264‧‧‧導軸
265‧‧‧波紋管
252‧‧‧昇降基板
253‧‧‧驅動部罩
256‧‧‧驅動部收納盒
257‧‧‧冷卻機構
258‧‧‧電力供給電纜
259‧‧‧冷卻水流路
260‧‧‧冷卻水配管
圖1是表示本發明之一實施形態的基板處理裝置的構成概要圖。
圖2是本發明之一實施形態的基板處理裝置的處理爐的縱剖面圖。
圖3是表示本發明的第1實施形態的基板處理的流程圖。
圖4是表示進行使用HCl氣體及Cl2氣體作為蝕刻氣體的基板洗滌時的各個蝕刻速率的圖表。
圖5是表示根據H2退火處理之基板洗滌的製程的流程圖。
圖6是解析實施根據H2退火處理之基板洗滌時的Si基板，SiGe及成為蓋層的Epi-Si(或Epi-SiGe)膜的各界面的氧濃度及碳濃度的圖表。
圖7是表示根據使用Cl2氣體的預蝕刻處理之基板洗滌的製程的流程圖。
圖8是表示以Cl2氣體來預蝕刻時的晶圓上的蝕刻速率的圖表。
圖9(A)是未實施預蝕刻處理時的基板中心及基板端部的成膜時間以及Si膜的膜厚的圖表，(B)是表示實施預蝕刻處理時的基板中心及基板端部的成膜時間以及Si膜的膜厚的圖表。
圖10(A)是在Si基板上形成STI部及通道部作為Fin型構造時的圖，(B)是藉由蝕刻STI部來使通道部的一部分露出時的圖，(C)在露出的通道部形成蓋層時的圖，(D)是在蓋層上形成閘極絕緣膜及閘極膜時的圖。
圖11(A)是在Si基板上形成STI部及通道部時的圖，(B)是在通道部上形成蓋層時的圖，(C)是形成源極汲極部及閘極部的半導體裝置的概略圖。
(發明者等所取得的見解)
首先，利用圖10及圖11來概略說明有關一般的3次元型及planar型的半導體裝置的製造工程。
圖10是表示在通道部使用含高濃度的Ge原子的SiGe膜或Ge膜之Fin型半導體裝置的成膜工程的圖，圖10(A)是在Si基板上形成STI(Shallow Trench Isolation)部101及通道部102時的圖面。在Si基板上形成STI部101之後進入通道領域，對該部分進行磊晶成長。以具有高濃度的Ge原子的SiGe或Ge作為通道進行磊晶成長時，因為藉由與基板Si的晶格常數差所引起的應變來成為3次元成長(Stranski-Krastanov(SK)mode成長)，所以有時表面是成為粗糙的狀態。藉由CMP(Chemical Mechanical Polishing)處理或回蝕處理等來使此表面平坦化。
然後，如圖10(B)所示般，將STI部101蝕刻成露出通道部102的一部分的形式。一旦通道部102露出，則如圖10(C)所示般在露出的通道部上形成成為蓋層的Si或SiGe的磊晶膜(以下，將磊晶Si及磊晶SiGe記載為Epi-Si，Epi-SiGe)103。
一旦形成成為蓋層的Epi-Si，或Epi-SiGe層103，則在其層上形成作為閘極絕緣膜104使用的High-K膜等，在閘極絕緣膜104上，MetalGate膜(MG膜)等的閘極膜會如圖10(D)所示般形成。
圖11是簡單顯示planar型的半導體裝置的成 膜工程者。
圖11(A)是與圖10(A)同樣，在Si基板110上形成STI部111及通道部112時的圖。即使是planar型也與3次元型同樣，使含高濃度的Ge原子的SiGe或Ge磊晶成長時，成為3次元成長，有時基板表面為粗糙，因此為了謀求通道部112的平坦化，而藉由CMP處理或回蝕處理等來使通道部112的表面平坦化。
在被平坦化的通道部112上，如圖11(B)般形成成為蓋層的Epi-Si或Epi-SiGe膜，最後形成源極/汲極部或閘極部114等來製造如圖11(C)所示那樣的半導體裝置。
在此，若在半導體裝置的通道部使用含高濃度的Ge原子的SiGe或Ge，則會因產生於SiGe或Ge膜表面的Ge氧化膜，而在通道部的SiGe或Ge膜與設於通道部上的High-K膜等的閘極絕緣膜的界面產生界面態階。為了予以抑制，需要在通道部的SiGe或Ge膜表面上形成Si薄膜等的蓋層。
但，Fin型等的3次元構造時，或即使為planar型時也使用含高濃度的Ge原子的SiGe或Ge時，因與Si的大晶格常數差而引起表面粗糙，所以需要CMP處理等根據其他裝置的平坦化等的處理。為此，無法在SiGe成膜後連續進行Si成膜，需要再度在SiGe或Ge成長表面上將Si實施磊晶成長。因為CMP處理等的處理而搬送至其他裝置時基板會露出於大氣中，所以在基板表面 上形成自然氧化膜，因此成為蓋層的Si或SiGe的磊晶膜(以下稱為Epi-Si，Epi-SiGe)與通道部的界面不會成為清淨界面，無法取得所望的電氣特性。
在此，所謂含高濃度的Ge原子的SiGe是指至少含有50%以上的Ge原子的SiGe。
一般，如此的膜表面的雜質除去是進行氫(H2)退火處理。
在此，利用圖5，圖6來說明有關使用低溫進行的H2退火處理的基板洗滌的情況，作為除去雜質的技術。
圖5是根據H2退火處理之基板表面洗滌的製程流程圖。
H2退火工程S13是在氫環境下進行熱處理，藉此利用氫的還原作用來除去雜質的技術。
圖6是將處理室內設定成不會發生通道部的SiGe膜的鬆弛，Fin形狀不會崩潰的溫度帶的550℃，解析30分鐘的期間，實施H2退火處理的基板洗滌時的Si基板，SiGe膜及成為蓋層的Epi-Si(或Epi-SiGe)膜的各界面的氧濃度及碳濃度的圖表。在此，圖6的縱軸是表示氧濃度及碳濃度，橫軸是表示從成為蓋層的Epi-Si(或Epi-SiGe)膜的表面往基板下面方向的深度(nm)。
如圖6所示般，由於在550℃的低溫進行處理，因此氫的還原效果不夠充分，在通道部的SiGe膜與成為蓋層的Epi-Si(或Epi-SiGe)膜的界面是碳濃度及氧濃度會形成非常高，可確認無法取得清淨的界面。
如此，當通道部與蓋層的界面不清淨時，形成於通道部上的蓋層是無法具有所望的電氣特性，一旦在雜質會被充分地除去的溫度實施H2退火處理，則會在通道部產生應變鬆弛的缺陷或熱所造成的形狀崩潰。
本發明者等查明如此的現象為在通道部使用含高濃度的Ge原子的SiGe膜或Ge膜時所產生的特有的課題。
本發明是根據本發明者等所發現的上述見解者。
<第1實施的形態>
其次，根據圖面來說明本發明的一實施形態。
在圖1中顯示本發明之一實施形態的基板處理裝置10的概要。基板處理裝置10是所謂的熱壁(hot wall)式縱型減壓CVD裝置。如圖1所示般，藉由晶圓卡匣(亦稱為箍(hoop)或晶盒)12來搬入的晶圓(Si基板)a是藉由移載機14來從晶圓卡匣12往作為基板保持具的晶舟16移載。往晶舟16的移載是在待機室進行，在待機室有晶舟16時，處理室是藉由爐口閘閥29來保持於氣密。一旦晶舟16所有的晶圓a的移載完了，則移動爐口閘閥29，將爐口部開放，藉此晶舟16往處理爐18內插入，處理爐18內是藉由真空排氣系20來減壓。而且，藉由加熱器22來將處理爐18內加熱至所望的溫度，在溫度安定時從氣體供給部21交替供給原料氣體及蝕刻氣體，使Si或 SiGe等選擇磊晶成長於晶圓a上。另外，23是控制系，控制晶舟16往處理爐18內的插入及旋轉，從處理爐18的排出，在真空排氣系20的排氣，從氣體供給部21的氣體供給及加熱器22的加熱等。
使用SiH4或Si2H6，SiH2Cl2等的含Si氣體，作為Si或SiGe的選擇磊晶成長的原料氣體，在SiGe時更加上GeH4或GeCl4等的含Ge氣體。一旦在CVD反應中導入原料氣體，則在Si上立即開始成長，相對的，在SiO2或SiN的絕緣膜上產生被稱為潛伏期間(incubation time)的成長延遲。此潛伏期間之間，只在Si上使Si或SiGe成長為選擇成長。在此選擇成長中，在SiO2或SiN的絕緣膜上產生Si核的形成(不連續的Si膜的形成)，有損選擇性。於是，在原料氣體的供給後，供給蝕刻氣體，進行被形成於SiO2或SiN等的絕緣膜上之Si核(Si膜)的除去。予以重複下進行選擇磊晶成長。
其次，根據圖面來說明使用在本發明之一實施形態的基板處理裝置10的處理爐18的晶舟16的插入後的構成的詳細。圖2是本發明之一實施形態的晶舟16插入後的處理爐18的概略構成圖，作為縱剖面圖顯示。如圖2所示般，在處理爐18中設有：形成處理室24之例如由外管所構成的反應管26，及配置於反應管26的下部，從排氣口27排氣的氣體排氣管28，及對處理室24內供給原料氣體等的第1氣體供給系30，以及供給蝕刻氣體等的第2氣體供給系32，又，具備：隔著O型環33a 來與反應管26連接的集流腔(manifold)34，及將集流腔34的下端部閉塞，隔著O型環33b及33c來密閉處理室24的密封蓋36，及作為多段保持(支撐)晶圓(Si基板)a的晶圓保持體(基板支持構件)的晶舟16，及使晶舟16以預定的旋轉數旋轉的旋轉機構38，及在反應管26的外側，由未圖示的加熱器裸線及隔熱構件所構成，加熱晶圓a的加熱器(加熱構件)22。
反應管26是例如由石英(SiO2)或碳化矽(SiC)等的耐熱性材料所構成，形成上端為閉塞，下端為開口的圓筒形狀。集流腔34是例如由不鏽鋼等所構成，形成上端及下端為開口的圓筒形狀，上端是隔著O型環33a來與反應管26卡合。密封蓋36是例如由不鏽鋼等所構成，由環狀部35及圓盤狀部37所形成，隔著O型環33b及33c來閉塞集流腔34的下端部。並且，晶舟16是例如由石英或碳化矽等的耐熱性材料所構成，使複數片的晶圓a以水平姿勢且中心一致的狀態排列而保持成多段。晶舟16的旋轉機構38是旋轉軸39會貫通密封蓋36而連接至晶舟16，使晶舟16旋轉，藉此使晶圓a旋轉。
並且，加熱器22是分割成上部加熱器22A，中央上部加熱器22B，中央加熱器22C，中央下部加熱器22D及下部加熱器22E的5個領域，該等是分別具有圓筒形狀。
而且，在處理爐18內配設具有高度不同的第1氣體供給口40a，40b，40c之3個的第1氣體供給噴嘴 42a，42b，42c，構成第1氣體供給系30。又，有別於第1氣體供給噴嘴42a，42b，42c，另外配設具有高度不同的第2氣體供給口43a，43b，43c之3個的第2氣體供給噴嘴44a，44b，44c，構成第2氣體供給系32。第1氣體供給系及第2氣體供給系是被連接至氣體供給部21。
在此處理爐18的構成中，原料氣體(例如SiH4氣體)是由第1氣體供給系30的第1氣體供給噴嘴42a，42b，42c來供給至晶舟16的上部，中央部，下部的3處，蝕刻氣體(例如Cl2或HCl氣體)是由第2氣體供給系32的第2氣體供給噴嘴44a，44b，44c來供給至晶舟16的上部，中央部，下部的3處。並且，由第1氣體供給系30來供給原料氣體的期間，第2氣體供給系32是供給淨化氣體(例如H2氣體)，由第2氣體供給系32來供給蝕刻氣體的期間是由第1氣體供給系30來供給淨化氣體，藉此防止他方的氣體逆流至噴嘴內。
並且，處理室24內的環境是從作為排氣系的氣體排氣管28排氣。氣體排氣管28是連接排氣手段(例如真空泵59)。氣體排氣管28是設在處理室24的下方，如圖2所示般，從氣體供給噴嘴42，44噴出的氣體是由上部往下部流動。藉由如此將氣體的流動設為由上部往下部，可構成使通過溫度較低副生成物容易附著的處理室24的下部之氣體不會與基板a接觸，可期待膜質的提升。
其次，說明有關在本實施形態的基板處理裝置中所被實施的半導體裝置的製造工程之一工程的基板處 理工程。圖3是本發明的第1實施形態的基板處理的流程圖。
在本實施形態的基板處理工程中，如圖3所示般，具有：晶圓搬入工程S1，晶舟裝載(晶舟搬入)工程S2，減壓工程S3，昇溫工程S4，溫度安定工程S5，預蝕刻基板洗滌工程S6，Si選擇成長工程S7，淨化工程S8，大氣壓化S9，晶舟卸載(晶舟搬出)工程S10，晶圓‧晶舟冷卻工程S11，晶圓搬送工程S12。以下，具體說明本實施形態的基板處理工程。
(晶圓搬入工程S1)
保持藉由其他裝置所處理(例如HF溼蝕刻)的晶圓a之卡匣12是藉由OHT等的工廠內搬送裝置(圖示略)來搬入至基板處理裝置10內。一旦卡匣12被搬送至基板處理裝置10，則移載機14會從卡匣12將晶圓a裝填(晶圓載入)至晶舟16(晶圓搬入工程S1)。將晶圓a交接至晶舟16的移載機14會回到卡匣12將後續的晶圓a裝填於晶舟16。被裝填於晶舟16內的晶圓a是以水平姿勢且彼此中心一致的狀態排列，成為多段支撐的狀態。
在本實施形態中，晶圓a是以單結晶矽所構成，在其表面是部分地形成有作為絕緣體面的矽氧化膜或矽氮化膜等的絕緣膜。在絕緣膜之間，晶圓a的表面的一部分會露出，其露出的部分是作為半導體面的單結晶矽部。在該單結晶矽部上形成有含高濃度的Ge原子之SiGe或Ge磊晶 層，表面是SiGe或Ge會露出。
(晶舟裝載工程S2)
一旦預定的片數的晶圓a被裝填(晶圓載入)至晶舟16，則藉由未圖示的晶舟升降機來使晶舟16上昇動作(晶舟裝載工程S2)。於是，保持晶圓a群的晶舟16會藉由晶舟升降機的上昇動作來搬入(晶舟裝載)至處理爐18內，集流腔34的下端的開口會藉由密封蓋36來閉塞，晶舟升降機停止。另外，在將晶舟16收容於處理室24內時，處理室24內的溫度是設定在400℃以下。
(減壓工程S3)
接著，藉由真空排氣系20來真空排氣，使處理室24內能夠成為所望的壓力(真空度)(減壓工程S3)。此時，處理室24內的壓力是以未圖示的壓力感測器來測定，根據此被測定的壓力，排氣閥(例如APC閥)62藉由控制裝置60來反餽控制。
(昇溫工程S4，溫度安定工程S5)
並且，藉由加熱器22來加熱，而使處理室24內能夠成為所望的溫度(昇溫工程S4)。此時，根據未圖示的溫度感測器所檢測出的溫度資訊，往加熱器22的通電量藉由控制裝置60來反餽控制，而使處理室24內能夠成為500℃以上，未滿600℃。
並且，在減壓工程S3後，昇溫工程S4前，使旋轉機構38的旋轉開始，在藉由旋轉機構38來旋轉晶舟16之下，晶圓a會被旋轉。如此，待機至處理室24內的溫度安定為止，例如形成550℃為止(溫度安定工程S5)。
(預蝕刻基板洗滌工程S6)
其次，對晶圓a進行使用預蝕刻氣體的預蝕刻。本實施形態是使用氯化氫(HCl)氣體作為預蝕刻氣體。
在預蝕刻基板洗滌工程S6中，從氣體供給部21經由第2氣體供給系32來對反應管內供給HCl氣體。
此HCl氣體是藉由連接至氣體供給部21的MFC或流量調整閥等的氣體流量調整手段來調整流量。被調整流量的HCl氣體是從第2氣體供給系32來由第2氣體供給噴嘴44a，44b，44c的氣體供給口43a，43b，43c供給至晶舟16的上部，中央部，下部，下降於處理室24內而從氣體排氣管28排氣。
此預蝕刻基板洗滌工程時，控制加熱器22，將處理室24內調整成HCl氣體會活化，且在底層膜的SiGe或Ge膜不會產生應變之500℃以上600℃未滿的溫度範圍內。這是因為HCl氣體反應力小，在500℃未滿的溫度，HCl氣體不會活化，且在600℃以上的溫度，在底層膜之含高濃度的Ge原子的SiGe或Ge膜會產生應變，所以無法取得所望的電氣特性。另外，本工程的處理溫度範圍，較合適是在550℃以上~未滿600℃進行處理。藉 由如此在550℃以上~未滿600℃的溫度帶進行處理，不只是蝕刻，且需要在蝕刻後的晶圓表面使Si或SiGe膜磊晶成長時，可抑制在晶圓表面殘留成為Si或SiGe磊晶膜的成長阻礙因素的鹵原子，可形成良好的Si或SiGe磊晶膜。
並且，調整排氣閥62來將處理室24內的壓力設定於例如100~600Pa的範圍。這是因為HCl氣體反應力小，所以若處理室24內的壓力比100Pa更低，則無法取得蝕刻速率，難以蝕刻對象物，若爐內壓力成為600Pa以上，則難以取得均一的蝕刻速率。
在此，藉由本預蝕刻基板洗滌S6所被洗滌的通道部之含高濃度的Ge原子的SiGe膜或Ge膜是最好其表面粗度被處理成1nm以下(RMS表記時，0.3nm以下)。藉由形成如此的表面粗度，可在通道部上形成均一的蓋層。
(Si選擇成長工程S7)
在Si選擇成長工程S7中，在晶圓a成膜，亦即進行以SiGe或Ge膜作為底層的Si的磊晶選擇成長。以下說明有關Si的磊晶選擇成長的具體例，作為其一例。
(1)首先，從氣體供給部21供給原料氣體至第1氣體供給系30，藉此從第1氣體供給噴嘴42a，42b，42c的氣體供給口40a，40b，40c供給原料氣體至處理室24內。此原料氣體是例如SiH4氣體，藉由利用控制裝置60 所控制之連接至氣體供給部21的MFC或流量調整閥來調整流量。被調整流量的原料氣體是進入第1氣體供給噴嘴42a，42b，42c，一邊藉由加熱器22來加熱，一邊從第1氣體供給口40a，40b，40c供給至處理室24(成膜工程)。
此時，亦可同時流動氫(H2)氣體作為載流氣體。作為載流氣體供給至處理室24內的H2氣體是藉由利用控制裝置60所控制之連接至氣體供給部21的MFC或流量調整閥來調整流量。被調整流量的原料氣體會進入第1氣體供給噴嘴42a，42b，42c，一邊藉由加熱器22來加熱，一邊從第1氣體供給口40a，40b，40c供給至處理室24。
(2)其次，停止原料氣體及H2氣體的供給，進行處理室24內的排氣，處理室24內的排氣完了後，將成為淨化氣體的氮(N2)氣體或H2氣體等的惰性氣體供給至第1氣體供給噴嘴42a，42b，42c，或，第2氣體供給噴嘴44a，44b，44c，或該等全部的氣體供給噴嘴，淨化處理室24內的環境(選擇成長工程內淨化工程)。
(3)然後，將蝕刻氣體供給至第2氣體供給系32。此蝕刻氣體是例如氯(Cl2)氣體，經由第2氣體供給噴嘴44a，44b，44c來從第2氣體供給口43a，43b，43c往處理室24內供給(蝕刻工程)。
(4)然後，停止蝕刻氣體的供給，進行處理 室24內的排氣，處理室24內的排氣完了後，從第1氣體供給系30或第2氣體供給系32或其雙方供給成為淨化氣體的氮(N2)氣體或H2氣體等的惰性氣體，淨化處理室24內的環境(選擇成長工程內淨化工程)。
將以上的(1)~(4)的工程設為1循環，重複此循環至Si磊晶膜形成所望的厚度為止，藉此進行選擇磊晶成長(Si選擇成長工程S7)。
此時，適當調整排氣閥62，將處理室24內的壓力設定成例如未滿100Pa。將原料氣體例如SiH4氣體的流量設定於例如0~1000sccm的範圍內，將H2氣體的流量設定於0~20000sccm的範圍內。並且，按照製程，將蝕刻氣體的Cl2氣體的流量設定於0~100sccm以下的範圍內。
(淨化工程S8，大氣壓化工程S9)
其次，停止往第1氣體供給系30，第2氣體供給系32的氣體供給，停止往處理室內的原料氣體，H2氣體，蝕刻氣體的供給。其次，從氣體供給部21將氮氣體等的惰性氣體由第1氣體供給系30或第2氣體供給系32或其雙方供給，在Si選擇成長工程S7完了後實施將殘留於處理室24內的原料氣體或蝕刻氣體，反應生成物等與惰性氣體一起從氣體排氣管28排出的淨化工程S8。
如此，將處理室24內淨化，以惰性氣體來置換處理室24內的環境(淨化工程S8)。一旦處理室24 內的淨化完了，則一面調節氣體排氣管28的排氣閥62的開度，一面對處理室24內供給惰性氣體，使處理室24內的壓力恢復大氣壓(大氣壓化工程S9)
(晶舟卸載工程S10~晶圓搬送工程S12)
然後，使旋轉機構38停止，停止晶圓a的旋轉，使晶舟升降機下降動作，使密封蓋36下降，而打開集流腔34的下端，使晶舟16往集流腔34的下方下降，從處理室201搬出(晶舟卸載工程S10)。接著，保持裝填於晶舟16的狀態，設置待機至晶圓a及晶舟被冷卻為止的期間(晶圓‧晶舟冷卻工程S11)。一旦晶圓a被冷卻，則藉由晶圓移載機來從晶舟16取出處理完成的晶圓a，移載至晶圓卡匣12(晶圓搬出工程S12)。載置有處理完成晶圓a的晶圓卡匣12是藉由未圖示的工廠內搬送裝置來從基板處理裝置10取出。
藉由以上的工程(S1~S12)來進行本實施形態的基板處理工程。
(藉由Cl2蝕刻處理的基板洗滌與藉由HCl蝕刻處理的基板洗滌的比較)
其次，利用圖7，圖8來說明有關以Cl2氣體作為蝕刻氣體進行基板洗滌的情況。
圖7是適用基板洗滌(藉由使用Cl2氣體的預蝕刻處理)時的製程流程圖，與圖3不同的是Cl2預蝕刻工程 S14，其他的步驟是進行圖3同樣的處理。
將Cl2氣體使用在預蝕刻處理時，由於Cl2是蝕刻力比HCl更強，因此蝕刻速率會依成為底層的材質而大不同。
圖8是表示將成為蝕刻對象的膜種設為Si及SiGe時，將處理室內設定成不會發生SiGe膜的鬆弛，形狀不會崩潰的溫度帶的550℃，以Cl2氣體來預蝕刻時的晶圓上的蝕刻速率的圖表。在此，圖8的圖表的縱軸是表示蝕刻速率(Å/min)，橫軸是表示基板表面的位置，記載於橫軸中央的0.0的值是表示基板中心的位置。
如圖8所示般，可確認在基板端部(橫軸值為-150.0或150.0)的位置，蝕刻對象為Si時的蝕刻速率約為4Å/min，相對的，蝕刻對象為SiGe時的同位置，蝕刻速率約為200Å/min，約成為50倍的蝕刻速率。
同樣，在基板中心(橫軸值為0.0)的位置，蝕刻對象為Si時的蝕刻速率約為2Å/min，相對的，蝕刻對象為SiGe時的同位置，約30Å/min，約成為15倍的蝕刻速率。
因此，使用Cl2氣體來進行預蝕刻時，若為SiGe，則蝕刻速率會形成非常高，謀求均一地洗滌形成於通道部的SiGe，Ge膜是需要非常複雜且纖細的控制。
相對的，將表示進行基板洗滌時的各個蝕刻速率的結果顯示於圖4，該基板洗滌是將成為蝕刻的對象的膜種設為SiGe，使用HCl氣體及Cl2氣體作為蝕刻氣 體。
在圖4中，圖表的縱軸及橫軸所示的參數是分別與圖8相同。
如圖4所示般，以HCl作為蝕刻氣體進行基板洗滌時，基板端部(橫軸值為-150.0)的位置的蝕刻速率為3Å/min，相對於另一方的基板端部(橫軸值為150.0)的位置的蝕刻速率，稍微變高，但從基板中心部到基板端部，可取得1~2Å/min的蝕刻速率，大致均一的蝕刻速率。
(有無預蝕刻處理之Si膜的潛伏時間的比較)
其次，將比較有無預蝕刻處理之蓋層的Si膜的成膜時間的圖表顯示於圖9。
圖9(A)是表示未實施預蝕刻處理時的基板中心及基板端部的成膜時間以及Si膜的膜厚的圖表，圖9(B)是表示實施預蝕刻處理時的基板中心及基板端部的成膜時間以及Si膜的膜厚的圖表。在此，圖9(A)，圖9(B)皆是圖表的縱軸表示Si的膜厚，橫軸表示成膜時間。
未進行預蝕刻處理時，如圖9(A)所示般，涉及基板中心的Si膜形成的潛伏時間是0.61min，相對的，基板端部是1.45min，即使在同一基板表面上，潛伏時間也會有大不同。
相對的，進行預蝕刻處理時，如圖9(B)所示般，涉及基板中心的Si膜形成的潛伏時間是0.54min， 涉及基板端部的Si形成的潛伏時間是0.67min，在同一基板表面上，未產生大的差。
以上，若根據本實施形態，則可取得以下所示的1個或複數的效果。
若根據本實施形態，則在具有含高濃度的Ge原子的SiGe或Ge膜之基板或半導體裝置中，形成SiGe或Ge膜後，可在in-situ蝕刻表面洗滌，因此相較於ex-situ，可使往其他裝置移動基板或半導體裝置時產生的破損或自然氧化膜的形成等的風險降減，且可使基板或半導體裝置處理的處理能力提升。
又，若根據本實施形態，則在具有SiGe或Ge膜的基板或半導體裝置中，可在低溫蝕刻表面下洗滌，不會有使應變鬆弛或變形，破損等產生於SiGe或Ge膜的情形，可維持所望的膜質。
又，若根據本實施形態，則可控制僅所望的量均一蝕刻SiGe或Ge膜，因此不僅取得使含高濃度的Ge原子的SiGe膜或Ge膜的表面粗度成為1nm以下(RMS表記時，0.3nm以下)那樣均一的表面粗度，且在成為與蓋膜的界面的表面可取得清淨表面，可抑制形成於SiGe或Ge膜上的Si或SiGe的磊晶膜的潛伏(Incubation)時間的偏差，可形成結晶性良好的Si或SiGe的磊晶膜。
以上，按照實施形態來說明本發明，但上述各實施形態是可適當組合使用，可取得其效果。
並且，本發明是不限於上述的實施形態，可在不脫離其主旨的範圍實施各種的變更。
例如，在上述的實施形態中是在通道部使用含有高濃度Ge原子的SiGe或Ge膜來進行說明，但不限於通道部，只要是在Si基板上含有高濃度Ge原子的SiGe，或在Ge膜上形成Epi-Si或Epi-SiGe的半導體裝置，怎樣的部位皆可。
並且，在上述的實施形態中是使用縱型分批式基板處理裝置(使用作為基板保持具的晶舟)來進行說明，但不限於此，亦可為單片型的基板處理裝置，或單片型的分批式基板處理裝置。
以下，附記有關本發明的理想形態。
(附記1)
一種基板處理裝置，係具有：基板，其係於表面的一部分露出含有雜質的SiGe膜或Ge膜；處理室，其係處理前述基板；蝕刻氣體供給部，其係對前述處理室內供給蝕刻氣體；成膜氣體供給部，其係對前述處理室內至少供給含有Si原子的成膜氣體；及控制部，其係控制前述加熱裝置，前述成膜氣體供給部及前述蝕刻氣體供給部，而使能夠藉由前述蝕刻氣體供 給部來供給蝕刻氣體至前述處理室內，從前述SiGe膜或Ge膜的表面除去雜質，在藉由前述蝕刻氣體的供給來除去雜質之後藉由前述成膜氣體供給部來供給含有前述Si原子的成膜氣體，使含Si膜磊晶成長於前述SiGe膜或Ge膜上。
(附記2)
一種半導體裝置的製造方法，係具有：將在表面的一部分露出含有雜質的SiGe膜或Ge膜的基板往處理室搬送之工程；往前述處理室內供給蝕刻氣體，從前述SiGe膜或Ge膜的表面除去雜質之工程；及在除去前述雜質的工程後，往前述處理室內至少供給含有Si原子的成膜氣體，使含Si膜磊晶成長於除去雜質後的前述SiGe膜或Ge膜上之工程。
(附記3)
一種基板處理方法，係具有：將在表面的一部分露出含有雜質的SiGe膜或Ge膜的基板往處理室搬送之工程；往前述處理室內供給蝕刻氣體，從前述SiGe膜或Ge膜的表面除去雜質之工程；及在除去前述雜質的工程後，往前述處理室內至少供給含有Si原子的成膜氣體，使含Si膜磊晶成長於除去雜質 後的前述SiGe膜或Ge膜上之工程。
(附記4)
一種基板的製造方法，係具有：將在表面的一部分露出含有雜質的SiGe膜或Ge膜的基板往處理室搬送之工程；往前述處理室內供給蝕刻氣體，從前述SiGe膜或Ge膜的表面除去雜質之工程；及在除去前述雜質的工程後，往前述處理室內至少供給含有Si原子的成膜氣體，使含Si膜磊晶成長於除去雜質後的前述SiGe膜或Ge膜上之工程。
(附記5)
如附記1~附記4所記載的基板處理裝置，半導體裝置的製造方法，基板處理裝置及基板的製造方法，其中，前述基板處理裝置更具有加熱前述處理室內的加熱裝置，前述控制部係控制前述加熱裝置，而使能夠在前述蝕刻氣體供給前將前述處理室內形成500℃以上600℃未滿。
(附記6)
如附記1~附記4所記載的基板處理裝置，半導體裝置的製造方法，基板處理裝置及基板的製造方法，其中，前述蝕刻氣體為氯化氫氣體。
(附記7)
如附記1~附記4所記載的基板處理裝置，半導體裝置的製造方法，基板處理裝置及基板的製造方法，其中，前述成膜氣體為SiH4氣體，H2氣體，Cl2氣體。
(附記8)
如附記1~附記4所記載的基板處理裝置，半導體裝置的製造方法，基板處理裝置及基板的製造方法，其中，成為前述蓋的含Si膜為Epi-Si膜或Epi-SiGe膜。
(附記9)
一種基板處理裝置，係具有：基板，其係在表面的一部分露出SiGe膜或Ge膜；處理室，其係處理前述基板；加熱裝置，其係將前述處理室內加熱至預定的溫度；成膜氣體供給部，其係對前述處理室內至少供給含Si原子作為成膜氣體；蝕刻氣體供給部，其係對前述處理室內供給作為蝕刻氣體的氯化氫氣體；及控制部，其係控制前述加熱裝置，前述成膜氣體供給部及前述蝕刻氣體供給部，而使能夠將前述處理室內的溫度加熱至500℃以上600℃未滿，將前述處理室內加熱後，藉由前述蝕刻氣體供給部來供給氯化氫氣體，從前述SiGe膜或Ge膜的表面除去雜質，在藉由前述氯化氫氣體 供給來除去雜質之後，藉由前述成膜氣體供給部來供給含有前述Si原子的成膜氣體，在前述SiGe膜或Ge膜上形成成為蓋的膜。
[產業上的利用可能性]
如以上所述般，本發明是可利用在能夠使半導體裝置的性能提升之半導體裝置的製造方法，基板處理方法，基板處理裝置。

Claims (15)

  1. 一種基板處理裝置，其特徵係具有：基板，其係至少在表面的一部分露出SiGe膜或Ge膜；處理室，其係處理前述基板；蝕刻氣體供給部，其係對前述處理室內供給蝕刻氣體；成膜氣體供給部，其係對前述處理室內至少供給含Si氣體作為成膜氣體；控制部，其係控制前述成膜氣體供給部及前述蝕刻氣體供給部，而使能夠藉由供給前述蝕刻氣體來除去形成於前述SiGe膜或Ge膜的表面之Ge氧化膜，在藉由前述蝕刻氣體的供給來除去前述Ge氧化膜之後供給前述含Si氣體，使含Si膜磊晶成長於至少前述SiGe膜或前述Ge膜上。
  2. 如申請專利範圍第1項之基板處理裝置，其中，前述蝕刻氣體為氯化氫。
  3. 如申請專利範圍第2項之基板處理裝置，其中，前述基板處理裝置更具有加熱前述處理室內的加熱裝置，前述控制部係控制前述加熱裝置，而使供給前述蝕刻氣體時的前述處理室內的溫度能夠成為500℃以上600℃未滿。
  4. 如申請專利範圍第2項之基板處理裝置，其中，前述基板處理裝置更具有將前述處理室內的環境排氣的排氣 部，前述控制部係控制前述排氣部，而使供給前述蝕刻氣體時的前述處理室內的壓力能夠成為100Pa以上600Pa未滿。
  5. 如申請專利範圍第1項之基板處理裝置，其中，前述SiGe膜或Ge膜係至少含有50%以上的Ge原子。
  6. 一種半導體裝置的製造方法，其特徵係具有：將至少在表面的一部分露出SiGe膜或Ge膜的基板往處理室搬送之工程；將前述基板搬送後，從蝕刻氣體供給部供給蝕刻氣體至前述處理室內，除去形成於前述SiGe膜或Ge膜的表面的Ge氧化膜之工程；及將前述Ge氧化膜除去後，從成膜氣體供給部至少供給含Si氣體作為成膜氣體至前述處理室內，藉此使含Si膜磊晶成長於至少前述SiGe膜或Ge膜的表面之工程。
  7. 如申請專利範圍第6項之半導體裝置的製造方法，其中，前述蝕刻氣體為氯化氫。
  8. 如申請專利範圍第7項之半導體裝置的製造方法，其中，控制加熱前述處理室內的加熱裝置，而使除去前述Ge氧化膜的工程之前述處理室的溫度能夠成為500℃以上600℃未滿。
  9. 如申請專利範圍第7項之半導體裝置的製造方法，其中，控制將前述處理室內的環境排氣的排氣部及前述蝕刻氣體供給部，而使除去前述Ge氧化膜的工程之前述處 理室的壓力能夠成為100Pa以上600Pa未滿。
  10. 如申請專利範圍第6項之半導體裝置的製造方法，其中，前述SiGe膜或Ge膜係至少含有50%以上的Ge原子。
  11. 一種基板處理方法，其特徵係具有：將至少在表面的一部分露出SiGe膜或Ge膜的基板往處理室搬送之工程；將前述基板搬送後，從蝕刻氣體供給部供給蝕刻氣體至前述處理室內，除去形成於前述SiGe膜或Ge膜的表面的Ge氧化膜之工程；及將前述Ge氧化膜除去後，從成膜氣體供給部至少供給含Si氣體作為成膜氣體至前述處理室內，藉此使含Si膜磊晶成長於至少前述SiGe膜或Ge膜的表面之工程。
  12. 如申請專利範圍第11項之基板處理方法，其中，前述蝕刻氣體為氯化氫。
  13. 如申請專利範圍第12項之基板處理方法，其中，控制加熱前述處理室內的加熱裝置，而使除去前述Ge氧化膜的工程之前述處理室的溫度能夠成為500℃以上600℃未滿。
  14. 如申請專利範圍第12項之基板處理方法，其中，控制將前述處理室內的環境排氣的排氣部及前述蝕刻氣體供給部，而使除去前述Ge氧化膜的工程之前述處理室的壓力能夠成為100Pa以上600Pa未滿。
  15. 如申請專利範圍第11項之基板處理方法，其中，前述SiGe膜或Ge膜係至少含有50%以上的Ge原子。
TW103119029A 2013-05-31 2014-05-30 基板處理裝置、半導體裝置的製造方法及基板處理方法 TW201522697A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013116232 2013-05-31

Publications (1)

Publication Number Publication Date
TW201522697A true TW201522697A (zh) 2015-06-16

Family

ID=51988893

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103119029A TW201522697A (zh) 2013-05-31 2014-05-30 基板處理裝置、半導體裝置的製造方法及基板處理方法

Country Status (5)

Country Link
US (1) US20160126337A1 (zh)
JP (1) JPWO2014192870A1 (zh)
KR (1) KR20160003225A (zh)
TW (1) TW201522697A (zh)
WO (1) WO2014192870A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170018427A1 (en) * 2015-07-15 2017-01-19 Applied Materials, Inc. Method of selective epitaxy
JP6778139B2 (ja) 2017-03-22 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2018160585A (ja) * 2017-03-23 2018-10-11 東京エレクトロン株式会社 加熱方法、成膜方法、半導体装置の製造方法、および成膜装置
JP6812880B2 (ja) 2017-03-29 2021-01-13 東京エレクトロン株式会社 基板処理方法及び記憶媒体。
JP7113711B2 (ja) * 2018-09-25 2022-08-05 東京エレクトロン株式会社 エッチング方法、エッチング装置、および記憶媒体
JP7405070B2 (ja) 2020-12-17 2023-12-26 信越半導体株式会社 エピタキシャルウェーハの欠陥評価方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3372158B2 (ja) * 1996-02-09 2003-01-27 株式会社東芝 半導体装置及びその製造方法
JP4511092B2 (ja) * 2000-12-11 2010-07-28 セイコーエプソン株式会社 半導体素子の製造方法
WO2004086475A1 (ja) 2003-03-26 2004-10-07 Hitachi Kokusai Electric Inc. 基板処理装置及び半導体デバイスの製造方法
US7785995B2 (en) * 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
JP2007305730A (ja) * 2006-05-10 2007-11-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP4894390B2 (ja) * 2006-07-25 2012-03-14 信越半導体株式会社 半導体基板の製造方法
JP2010045254A (ja) * 2008-08-15 2010-02-25 Toshiba Corp 半導体装置の製造方法
JP5755931B2 (ja) * 2010-04-28 2015-07-29 株式会社半導体エネルギー研究所 半導体膜の作製方法、電極の作製方法、２次電池の作製方法、および太陽電池の作製方法
KR101852342B1 (ko) * 2011-03-23 2018-04-27 삼성전자주식회사 반도체 소자 및 그의 제조방법
US9093269B2 (en) * 2011-12-20 2015-07-28 Asm America, Inc. In-situ pre-clean prior to epitaxy

Also Published As

Publication number Publication date
WO2014192870A1 (ja) 2014-12-04
KR20160003225A (ko) 2016-01-08
JPWO2014192870A1 (ja) 2017-02-23
US20160126337A1 (en) 2016-05-05

Similar Documents

Publication Publication Date Title
US10269571B2 (en) Methods for fabricating nanowire for semiconductor applications
US20150147873A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable storage medium
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
TW201522697A (zh) 基板處理裝置、半導體裝置的製造方法及基板處理方法
JP5158068B2 (ja) 縦型熱処理装置及び熱処理方法
US10822714B2 (en) Method of growing crystal in recess and processing apparatus used therefor
KR100996689B1 (ko) 반도체장치의 제조방법, 막생성방법 및 기판처리장치
JP5235142B2 (ja) 半導体装置の製造方法及び基板処理装置
US8012885B2 (en) Manufacturing method of semiconductor device
TWI497610B (zh) Semiconductor device manufacturing method and substrate processing device
US9824919B2 (en) Recess filling method and processing apparatus
JP2007305730A (ja) 半導体装置の製造方法
WO2014125653A1 (ja) 基板処理装置、半導体装置の製造方法及び基板処理方法
US8293592B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP4490760B2 (ja) 半導体装置の製造方法及び基板処理装置
JP4143584B2 (ja) 半導体装置の製造方法
CN109891555B (zh) 低温外延层形成方法
JP2006294953A (ja) 半導体装置の製造方法及び製造装置
JP2015173212A (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2005294690A (ja) 半導体装置の製造方法及び基板処理装置
JP2007056288A (ja) 半導体デバイスの製造方法
JP2001057340A (ja) 半導体装置の製造方法および製造装置