JP2023043845A - エッチング処理方法およびエッチング処理装置 - Google Patents

エッチング処理方法およびエッチング処理装置 Download PDF

Info

Publication number
JP2023043845A
JP2023043845A JP2022135483A JP2022135483A JP2023043845A JP 2023043845 A JP2023043845 A JP 2023043845A JP 2022135483 A JP2022135483 A JP 2022135483A JP 2022135483 A JP2022135483 A JP 2022135483A JP 2023043845 A JP2023043845 A JP 2023043845A
Authority
JP
Japan
Prior art keywords
wafer
etching
modified layer
titanium nitride
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022135483A
Other languages
English (en)
Other versions
JP7508511B2 (ja
Inventor
信哉 三好
Shinya Miyoshi
ニック ピカ
Pica Nick
高廣 阿部
Takahiro Abe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of JP2023043845A publication Critical patent/JP2023043845A/ja
Application granted granted Critical
Publication of JP7508511B2 publication Critical patent/JP7508511B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

【課題】エッチング量の高精度な制御と、カーボン系材料に対する選択性を実現する等方性エッチング技術を提供する。【解決手段】窒化チタン膜１が形成されたウエハ８を真空容器１１内部の処理室７内のウエハステージ９上に載置し、ウエハに塩素ラジカルを供給して、窒化チタン膜の表面に改質層６を形成する工程と、ウエハを加熱し、改質層を脱離除去させる工程とを有し、改質層を形成する工程と改質層を脱離除去させる工程とを繰り返すことにより、窒化チタン膜をエッチングする。【選択図】図２

Description

本発明は、窒化チタン膜のエッチング処理方法およびエッチング処理装置に関する。
半導体デバイスの分野では、低消費電力化や記憶容量増大に対する要求のため、更なる微細化、およびデバイス構造の３次元化が進んでいる。３次元構造のデバイスは２次元構造のデバイスに比べ構造が立体的で複雑であり、その製造には、ウエハ面に対して垂直方向にエッチングを行う垂直性（異方性）エッチングに加え、ウエハ面に対して横方向にもエッチングが可能な等方性エッチングが多用されている。
等方性エッチングは、従来は薬液を用いたウエット処理により行っていたが、微細化の進展により、薬液の表面張力によるパターン倒れや微細な隙間のエッチング残りの問題が顕在化している。そのため、等方性エッチングでは、従来の薬液を用いたウエット処理から、薬液を用いないドライ処理に置き換える傾向が強まっている。
特許文献１は、窒化チタン膜のドライエッチングの一例として、プラズマによって反応性ラジカルを生成し、ラジカル照射によって窒化チタン膜表面を改質し、続いて基板を加熱して改質層を脱離、除去することで窒化チタン膜を除去する処理方法を開示する。
また非特許文献１は、窒化チタン膜のドライエッチング方法として、表面をチタン酸化膜に改質し、続いて改質層を除去することで窒化チタン膜を除去する処理方法を開示する。
特開２０１８－４１８８６号公報
Younghee Lee, et al.「Thermal Atomic Layer Etching of Titanium Nitride Using Sequential, Self-Limiting Reactions: Oxidation to TiO2 and Fluorination to Volatile TiF4」、Chemistry of Materials, 29 (2017) 、p.8202-8210
例えばFin型FET（FinFET）やGate-All-Around（GAA）デバイスのゲート周りの加工においては、窒化チタン膜をカーボン系材料やシリコン、さらにはシリコン酸化膜に対して、等方的かつ高選択に原子層レベルの制御性でエッチングする技術が求められることが予想される。
図１に、その一例として次世代GAAデバイスでの窒化チタン膜１の等方性加工を示す。Si/SiGeナノワイヤ２を覆うように窒化チタン膜１が成膜されており、またゲート構造の一部はカーボン系材料３によって保護されている。これらのゲート構造の下はシリコン酸化膜層４となっている。このエッチング工程においては、窒化チタン膜１を等方的にエッチングし、かつ３次元構造の全面に渡ってエッチング量を高精度かつ均一に制御することが求められている。
従来のウエット処理ではエッチング量の高精度な制御が困難であり、また薬液の表面張力によるパターン倒れや微細な隙間のエッチング残りなどが課題となる。また反応性ラジカルによる自発エッチングでは、ラジカルの供給律速によりパターンの上部と下部で窒化チタン膜のエッチングレートが異なり、窒化チタン膜をパターン上で均一に加工することが困難である。
さらに、特許文献１や非特許文献１に示された等方性原子層エッチング方法では、窒化チタン膜を改質するためのラジカルに酸素ラジカルまたはオゾンを用いているため、カーボン系材料に対して高選択なエッチングを実現することが困難である。
本発明は、かかる従来技術の問題点に鑑みてなされたものであり、エッチング量の高精度な制御と、カーボン系材料に対する選択性を実現できる等方性エッチング処理方法およびエッチング処理装置を提供することを目的とする。
本発明の一実施の態様であるエッチング処理方法は、ウエハに形成された窒化チタン膜をエッチングするエッチング処理方法であって、ウエハを真空容器内部の処理室内のウエハステージ上に載置し、ウエハに塩素ラジカルを供給して、窒化チタン膜の表面に改質層を形成する工程と、ウエハを加熱し、改質層を脱離除去させる工程とを有し、改質層を形成する工程と改質層を脱離除去させる工程とを繰り返す。
また、本発明の他の一実施の態様であるエッチング処理装置は、処理室と処理室の上方に設けられたプラズマ源とを内部に備える真空容器と、処理室内に設けられ、窒化チタン膜が形成されたウエハが載置されるウエハステージと、プラズマ源に塩素原子を含むガスを供給する第１のマスフローコントローラーと、ウエハを加熱する加熱装置と、窒化チタン膜のエッチング処理を制御する制御部とを有し、制御部は、第１のマスフローコントローラーで供給流量が調整された塩素原子を含むガスをプラズマ源に導入し、プラズマ源にプラズマを発生させることにより、生成された塩素ラジカルをウエハに供給して、窒化チタン膜の表面に改質層を形成する工程と、加熱装置によりウエハを加熱して改質層を脱離除去させる工程とを繰り返し実行する。
窒化チタン膜の等方性ドライエッチングにおいて、エッチング量の高精度な制御とカーボン系材料に対する高選択性を実現させることが可能となる。上記した以外の課題、構成および効果は、以下の実施形態の説明により明らかとなる。
GAAデバイスの製造プロセスにおける、窒化チタン膜の等方性エッチング工程の概略図である。 本実施例のエッチング処理手順の概略図である。 本実施例のエッチング処理方法における、エッチングレートのラジカル照射時間依存性を示す図である。 エッチング処理装置の概略図である。 本実施例のエッチング処理方法のタイムシーケンスである。 本実施例のエッチング処理方法における、エッチングレートとラジカル照射時間との関係の実験結果を示す図である。
以下、図面を参照して、本発明にかかる実施の形態を説明する。
本実施例のエッチング処理手順の概略を図２に示す。第１のステップとして、処理対象膜である窒化チタン膜１の表面にフッ化水素ガスを供給し、同時に熱エネルギーをウエハに付与してウエハを加熱することで、窒化チタン膜１表面に形成された自然酸化膜５を除去する。第２のステップとして、気相中に残留したフッ化水素ガスを真空排気する。第３のステップとして、真空容器内部に塩素原子を含むガスを導入し、プラズマ装置により真空装置内部にプラズマを発生させて塩素ラジカルを生成して、窒化チタン膜１の表面にチタン、窒素、酸素ならびに塩素を含む化合物の層（改質層）６を形成する。第４のステップとして、気相中に残留した塩素原子を含むガスを真空排気する。第５のステップとして、熱エネルギーをウエハに付与することで改質層６を揮発性の分子へと熱分解させ、脱離させることで窒化チタン膜１をエッチングする。その後、第６のステップとしてウエハを塩素ラジカル照射時の温度まで冷却する。第３から第６のステップを繰り返すことで最終的にエッチング量を所望の値に制御する。
第３から第６のステップを１サイクル実行したときの窒化チタン膜１のエッチング量（エッチングレート）の、ラジカル照射時間（第３のステップ時間）への依存性を図３に示す。このように、ラジカル照射時間の増加につれて、エッチングレートは増加し、一定の値に飽和する。したがって、パターンの上部と下部でラジカル照射直後のエッチングレートの増加に違いがある場合でも、一定のラジカル照射時間を確保することで、パターン内でエッチングレートをそろえること、すなわちパターン内で均一なエッチングが可能となる。
また、改質層６を形成する第３のステップでは気相中に酸素ガス、ラジカル、またはオゾンのいずれも含まれないため、カーボン系材料のエッチングを抑制することが可能であり、カーボン系材料に対して高選択に窒化チタン膜をエッチングすることが可能である。
図４を用いてエッチング処理装置の全体構成の概略を説明する。処理室７はベースチャンバー（真空容器）１１により構成され、その中にはウエハ８を載置するためのウエハステージ９が設置されている。処理室７の上方には、ＩＣＰ（Inductively Coupled Plasma）放電方式を用いたプラズマ源（ＩＣＰプラズマ源）が設置されている。ＩＣＰプラズマ源はプラズマによるチャンバー内壁のクリーニングやプラズマによる反応性ガスの生成に用いる。
ＩＣＰプラズマ源を構成する円筒型の放電管１２が、処理室７の上方に設置されており、放電管１２の外側にはＩＣＰコイル２０が設置されている。ＩＣＰコイル２０にはプラズマ生成のための高周波電源２１が、整合機２２を介して接続されている。高周波電源２１の高周波電力の周波数は１３．５６ＭＨｚなど、数十ＭＨｚの周波数帯を用いるものとする。放電管１２の上部には天板２５が設置されている。天板２５の下部にはガス分散板２４とシャワープレート２３が設置されており、処理ガスはガス分散板２４とシャワープレート２３を介して放電管１２内に導入される。放電管１２と高周波電源２１とでプラズマ源を構成する。
処理ガスはガス種毎に設置されたマスフローコントローラー５０によって供給流量が調整される。また、マスフローコントローラー５０の下流側にはガス分配器５１が設置されており、放電管１２の中心付近に供給するガスと外周付近に供給するガスの流量や組成をそれぞれ独立に制御して供給する。これにより、処理ガスの分圧の空間分布を詳細に制御できる。なお図４ではAr、N2、CHF3、CF4、SF6、O2、NF3、HF、Cl2、BCl3、NH3、H2、CH2F2、CH3F、CH3OHを処理ガスとして使用する例を示しているが、他のガスを用いてもよい。
処理室７の下部には処理室を減圧するため、真空排気配管１６を介して、排気機構１５が接続されている。排気機構は例えば、ターボ分子ポンプやメカニカルブースターポンプやドライポンプで構成されるものとするがそれに限られない。また、処理室７の圧力を調整するため、調圧機構１４が排気機構１５につながる真空排気配管１６に設置されている。
ウエハステージ９の上部にはウエハ８を加熱するためのＩＲランプユニットが設置されている。ＩＲランプユニットはＩＲランプ６０、ＩＲ光を反射する反射板６１、ＩＲ光透過窓７２を備える。ここでは、ＩＲランプ６０にそれぞれサークル型（円形状）のＩＲランプ６０－１、６０－２、６０－３を用いている。
ＩＲランプ６０は、可視光から赤外光領域の光を主とする光（ここではＩＲ光と呼ぶ）を放出するものとする。この例では３サークルのＩＲランプ６０－１、６０－２、６０－３が同心円状に設置されているものとしたが、２サークル、または４サークル以上としてもよい。ＩＲランプ６０の上方にはＩＲ光を下方（ウエハ設置方向）に向けて反射するための反射板６１が設置されている。
ＩＲランプ６０にはＩＲランプ用電源７３が接続されており、その途中には高周波電力のノイズがＩＲランプ用電源７３に流入しないようにするための高周波カットフィルタ７４が設置されている。また、ＩＲランプ６０－１～３に供給する電力を独立に制御する機能がＩＲランプ用電源７３に設けられており、ウエハの加熱量の径方向分布を調節できるようになっている（配線は一部図示を省略した）。
ＩＲランプユニットの中央には流路２７が形成されている。この流路２７にはプラズマ中で生成されたイオンや電子を遮蔽し、中性のガスや中性のラジカルのみを透過させてウエハに照射するための複数の穴の開いたスリット板２６が設置されている。
ウエハステージ９にはステージを冷却するための冷媒の流路３９が内部に形成されており、チラー３８によって冷媒が流路３９を介して循環供給されるようになっている。また、ウエハ８を静電吸着によって固定するため、板状の電極板３０がステージに埋め込まれており、ＤＣ電源３１が接続されている。
また、ウエハ８を効率よく冷却するため、ウエハ８の裏面とウエハステージ９との間にマスフローコントローラー５５によって流量調節されたヘリウム（He）ガスが供給できるようになっている。また、ウエハを吸着したまま、加熱・冷却を行って、ウエハの裏面に傷がつかないようにするため、ウエハステージ９の表面（ウエハ載置面）はポリイミド等の樹脂でコーティングされているものとする。さらに、ウエハステージ９の内部にはステージの温度を測定するための熱電対７０が設置されており、この熱電対は熱電対温度計７１に接続されている。
本実施例のエッチングプロセスについて図５を用いて説明する。図５のシーケンスは、エッチング処理装置の制御部８０により制御される。制御部８０は、エッチング処理装置の電源、機構、コントローラーと制御線８１を介して接続されており、これらを所定のシーケンスを実行するように制御する。まず処理室７に設けられた搬送口（図示省略）を介してウエハ８を処理室７に搬送した後に、ＤＣ電源３１の給電によりウエハ８をウエハステージ９に静電吸着により固定するとともに、ウエハ８の裏面にウエハ冷却用のHeガスを供給する。
次にエッチングガスを希釈するためのArガスを、マスフローコントローラー５０、ガス分配器５１、シャワープレート２３を介して処理室７に供給する。以後、エッチングが終了するまで希釈用のArガスを流し続ける。
第１のステップでは、フッ化水素（HF）ガスを処理室７に供給し、同時にＩＲランプ６０によってウエハ８を加熱して、窒化チタン膜１の表面に形成された自然酸化膜５を除去する。このときのウエハ温度は１００℃以上とすることが望ましい。ＩＲランプ６０による加熱効率を上げるため、この処理に先立って、ウエハ８の裏面へのHeガスの供給を停止しておく。
第２のステップでは、気相中に残留したHFガスを真空排気する。これとともに、ウエハ８の裏面にウエハ冷却用のHeの供給を再開する。
第３のステップでは、処理室７に塩素原子を含むガス（Cl2ガス、BCl3ガスなど）を導入し、高周波電源２１をONにして放電領域１３内にプラズマを形成し、塩素（Cl）ラジカルを生成する。プラズマ中で生成された塩素ラジカルは流路２７、及びスリット板２６を介して処理室７に供給され、ウエハ８の表面に吸着する。塩素ラジカルと窒化チタン膜１の表面とが反応することで、窒化チタン膜１の表面にチタン、窒素、酸素ならびに塩素を含む化合物の層（改質層）６を形成する。その後、高周波電源２１をOFFにしてプラズマ生成を停止する。
第４のステップでは、気相中に残留した塩素原子を含むガスを真空排気する。
第５のステップでは、ＩＲランプ６０によってウエハを加熱して、膜表面に形成された改質層６を熱分解、脱離させることによって、窒化チタン膜１をエッチング（除去）する。このときのウエハ温度も１００℃以上とすることが望ましい。ＩＲランプ６０による加熱効率を上げるため、この処理に先立って、ウエハ８の裏面へのHeガスの供給を停止しておく。
第６のステップでは、ウエハ８の裏面にウエハ冷却用のHeガスを供給することでウエハを冷却し、ウエハ温度をウエハステージ９の温度に戻す。
第３から第６のステップを繰り返すことで最終的にエッチング量を所望の値に制御する。
図３について説明したように、本実施例のエッチング処理ではエッチングレートがラジカル照射時間に対して飽和するため、パターン内で均一なエッチングを可能としている。ここで、本実施例のエッチング処理によるエッチングレートのラジカル照射時間への依存性に関する実験結果を図６に示す。エッチングレートのラジカル照射時間への依存性はウエハ温度（冷媒温度）によって異なることが分かる。ラジカル照射中（第３のステップ）のウエハ温度が－１０℃の場合は、エッチングレートがラジカル照射時間の増加に対して早い段階で飽和する一方、飽和時のエッチングレートは小さい。一方、ラジカル照射中のウエハ温度が３０℃の場合は、全体として飽和傾向はみられるが、ラジカル照射時間の増加に対しエッチングレートの増加傾向が一貫して見られる。また、ウエハ温度が３０℃の場合のエッチングレートはウエハ温度が－１０℃の場合のエッチングレートよりも大きい。したがって、エッチングするパターンの複雑性に応じてラジカル照射中のウエハ温度を調整することが望ましい。例えば、比較的に複雑でない構造をもつパターンのエッチング処理を行う場合には、ラジカル照射中のウエハ温度を少なくとも３０℃以下としてなるべく高いエッチングレートが得られるようにする一方、より複雑な構造をもつパターンのエッチング処理を行う場合には、ラジカル照射中のウエハ温度をより低温に保つことで、より複雑なパターンについても均一なエッチングを実現することが可能となる。
なお本実施例ではウエハの加熱にＩＲランプ６０を用いる例を示したが、加熱方法はこれに限定されるものではなく、例えばウエハステージを加熱する方法や、加熱のみを行う装置にウエハを別途輸送して加熱処理を行う方法でもよい。
また本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態における構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態における構成の一部について、他の構成の追加・削除・置換をすることも可能である。
１：窒化チタン膜、２：Si/SiGeナノワイヤ、３：カーボン系材料、４：シリコン酸化膜層、５：自然酸化膜、６：改質層、７：処理室、８：ウエハ、９：ウエハステージ、１１：ベースチャンバー、１２：放電管、１３：放電領域、１４：調圧機構、１５：排気機構、１６：真空排気配管、２０：ＩＣＰコイル、２１：高周波電源、２２：整合機、２３：シャワープレート、２４：ガス分散板、２５：天板、２６：スリット板、２７：流路、３０：電極板、３１：ＤＣ電源、３８：チラー、３９：流路、５０，５５：マスフローコントローラー、５１：ガス分配器、６０：ＩＲランプ、６１：反射板、７０：熱電対、７１：熱電対温度計、７２：ＩＲ光透過窓、７３：ＩＲランプ用電源、７４：高周波カットフィルタ、８０：制御部、８１：制御線。

Claims (15)

  1. ウエハに形成された窒化チタン膜をエッチングするエッチング処理方法であって、
    前記ウエハを真空容器内部の処理室内のウエハステージ上に載置し、
    前記ウエハに塩素ラジカルを供給して、前記窒化チタン膜の表面に改質層を形成する工程と、
    前記ウエハを加熱し、前記改質層を脱離除去させる工程とを有し、
    前記改質層を形成する工程と前記改質層を脱離除去させる工程とを繰り返すエッチング処理方法。
  2. 請求項１において、
    前記ウエハの温度を３０℃以下として、前記窒化チタン膜の表面に前記改質層を形成するエッチング処理方法。
  3. 請求項２において、
    前記ウエハと前記ウエハステージとの間にヘリウムガスを供給しながら、前記窒化チタン膜の表面に前記改質層を形成するエッチング処理方法。
  4. 請求項１において、
    前記改質層は、チタン、窒素、酸素ならびに塩素を含む化合物の層であるエッチング処理方法。
  5. 請求項１において、
    前記真空容器内部に塩素原子を含むガスを導入し、前記真空容器内部にプラズマを発生させることにより前記塩素ラジカルを生成するエッチング処理方法。
  6. 請求項１において、
    前記改質層を形成する工程に先立って、前記ウエハを加熱しつつ、前記ウエハにフッ化水素ガスを供給して、前記ウエハ表面の自然酸化膜を除去する工程を有するエッチング処理方法。
  7. 請求項６において、
    前記ウエハの上方から前記ウエハに可視光から赤外光領域の光を主とする光を照射することにより、前記ウエハを加熱するエッチング処理方法。
  8. 請求項１において、
    前記改質層を形成する工程において、前記ウエハに供給されるガスには、酸素ガス、ラジカルまたはオゾンのいずれも含まれないエッチング処理方法。
  9. 処理室と前記処理室の上方に設けられたプラズマ源とを内部に備える真空容器と、
    前記処理室内に設けられ、窒化チタン膜が形成されたウエハが載置されるウエハステージと、
    前記プラズマ源に塩素原子を含むガスを供給する第１のマスフローコントローラーと、
    前記ウエハを加熱する加熱装置と、
    前記窒化チタン膜のエッチング処理を制御する制御部とを有し、
    前記制御部は、前記第１のマスフローコントローラーで供給流量が調整された前記塩素原子を含むガスを前記プラズマ源に導入し、前記プラズマ源にプラズマを発生させることにより、生成された塩素ラジカルを前記ウエハに供給して、前記窒化チタン膜の表面に改質層を形成する工程と、前記加熱装置により前記ウエハを加熱して前記改質層を脱離除去させる工程とを繰り返し実行するエッチング処理装置。
  10. 請求項９において、
    前記制御部は、前記窒化チタン膜の表面に前記改質層を形成する工程において、前記ウエハの温度を３０℃以下とするエッチング処理装置。
  11. 請求項１０において、
    前記ウエハと前記ウエハステージとの間にヘリウムガスを供給する第２のマスフローコントローラーを有し、
    前記制御部は、前記窒化チタン膜の表面に前記改質層を形成する工程において、前記第２のマスフローコントローラーで供給流量が調整された前記ヘリウムガスを前記ウエハと前記ウエハステージとの間に導入するエッチング処理装置。
  12. 請求項９において、
    前記改質層は、チタン、窒素、酸素ならびに塩素を含む化合物の層であるエッチング処理装置。
  13. 請求項９において、
    前記処理室にフッ化水素ガスを供給する第３のマスフローコントローラーを有し、
    前記制御部は、前記改質層を形成する工程に先立って、前記加熱装置により前記ウエハを加熱しつつ、前記第３のマスフローコントローラーで供給流量が調整された前記フッ化水素ガスを前記ウエハに供給して、前記ウエハ表面の自然酸化膜を除去するエッチング処理装置。
  14. 請求項９において、
    前記加熱装置は、前記ウエハの上方から前記ウエハに可視光から赤外光領域の光を主とする光を照射するランプを備えるエッチング処理装置。
  15. 請求項９において、
    前記改質層を形成する工程において、前記ウエハに供給されるガスには、酸素ガス、ラジカルまたはオゾンのいずれも含まれないエッチング処理装置。
JP2022135483A 2021-09-16 2022-08-29 エッチング処理方法およびエッチング処理装置 Active JP7508511B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/477,144 US20230085078A1 (en) 2021-09-16 2021-09-16 Etching processing method and etching processing apparatus
US17/477,144 2021-09-16

Publications (2)

Publication Number Publication Date
JP2023043845A true JP2023043845A (ja) 2023-03-29
JP7508511B2 JP7508511B2 (ja) 2024-07-01

Family

ID=

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129263A (ja) * 1991-11-01 1993-05-25 Kawasaki Steel Corp 半導体基板の処理方法
JPH08213367A (ja) * 1995-02-08 1996-08-20 Fujitsu Ltd 気相化学反応を用いたエッチング方法
JPH09205094A (ja) * 1996-01-25 1997-08-05 Anelva Corp 電子デバイス並びに窒化チタン薄膜の作成方法及び作成装置
JP2009094307A (ja) * 2007-10-10 2009-04-30 Tokyo Electron Ltd エッチング方法及び記録媒体
JP2018041886A (ja) * 2016-09-09 2018-03-15 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
WO2020101997A1 (en) * 2018-11-15 2020-05-22 Lam Research Corporation Atomic layer etch systems for selectively etching with halogen-based compounds

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129263A (ja) * 1991-11-01 1993-05-25 Kawasaki Steel Corp 半導体基板の処理方法
JPH08213367A (ja) * 1995-02-08 1996-08-20 Fujitsu Ltd 気相化学反応を用いたエッチング方法
JPH09205094A (ja) * 1996-01-25 1997-08-05 Anelva Corp 電子デバイス並びに窒化チタン薄膜の作成方法及び作成装置
JP2009094307A (ja) * 2007-10-10 2009-04-30 Tokyo Electron Ltd エッチング方法及び記録媒体
JP2018041886A (ja) * 2016-09-09 2018-03-15 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
WO2020101997A1 (en) * 2018-11-15 2020-05-22 Lam Research Corporation Atomic layer etch systems for selectively etching with halogen-based compounds

Also Published As

Publication number Publication date
KR20230040879A (ko) 2023-03-23
CN115810558A (zh) 2023-03-17
US20230085078A1 (en) 2023-03-16
TW202314854A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
KR102510737B1 (ko) 원자층 에칭 방법
CN110660663B (zh) 蚀刻处理方法以及蚀刻处理装置
KR20190026589A (ko) 에칭 방법
US20150325415A1 (en) Etching method
TWI756348B (zh) 以原子層控制進行之膜的等向性蝕刻
JP2018041886A (ja) エッチング方法およびエッチング装置
TWI636503B (zh) 氧化矽膜的選擇性蝕刻方法
JP6086862B2 (ja) 酸化シリコンから構成された領域を選択的に除去する方法及びプラズマ処理装置
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
KR20170073504A (ko) 에칭 방법
JP2021184505A (ja) 基板処理システム及び基板処理方法
KR102306371B1 (ko) 플라스마 처리 장치 및 그것을 이용한 시료의 처리 방법
CN109923660B (zh) 高压退火及降低湿蚀刻速率
JP2023043845A (ja) エッチング処理方法およびエッチング処理装置
JP7508511B2 (ja) エッチング処理方法およびエッチング処理装置
KR101098975B1 (ko) 기판 처리 장치
JP6666601B2 (ja) 多孔質膜をエッチングする方法
KR102052337B1 (ko) 기판 처리 장치 및 기판 처리 방법
TWI536456B (zh) 基板處理裝置及基板處理方法
TWI826930B (zh) 蝕刻方法及蝕刻裝置
JP7457084B2 (ja) 基板処理方法及び基板処理装置
TW202422700A (zh) 利用材料改質及移除的基板處理
JP2009200181A (ja) 基板処理方法
KR20190021813A (ko) 기판 처리 장치 및 기판 처리 방법
KR20040064743A (ko) 반도체 소자 제조를 위한 애싱장치 및 애싱 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240315

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240619