KR101146118B1 - 실리콘 산화막의 건식 식각 방법 - Google Patents

실리콘 산화막의 건식 식각 방법 Download PDF

Info

Publication number
KR101146118B1
KR101146118B1 KR1020080124455A KR20080124455A KR101146118B1 KR 101146118 B1 KR101146118 B1 KR 101146118B1 KR 1020080124455 A KR1020080124455 A KR 1020080124455A KR 20080124455 A KR20080124455 A KR 20080124455A KR 101146118 B1 KR101146118 B1 KR 101146118B1
Authority
KR
South Korea
Prior art keywords
gas
oxide film
etching
substrate
silicon oxide
Prior art date
Application number
KR1020080124455A
Other languages
English (en)
Other versions
KR20100065875A (ko
Inventor
이상선
Original Assignee
주식회사 테스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테스 filed Critical 주식회사 테스
Priority to KR1020080124455A priority Critical patent/KR101146118B1/ko
Publication of KR20100065875A publication Critical patent/KR20100065875A/ko
Application granted granted Critical
Publication of KR101146118B1 publication Critical patent/KR101146118B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

실리콘 산화막의 건식 식각 방법을 제공한다. 본 발명에 따른 건식 식각 방법은 HF 가스와 NH3 가스의 혼합 가스 또는 HF 가스와 NH3 가스 및 이소프로필알콜(IPA)의 혼합 가스를 식각 가스로 사용하는 것으로, 본 발명에 따르면 기판 위에 형성된 실리콘 산화막을 매우 빠른 식각 속도를 가지고 식각하는 것이 가능해지며, 열산화막과 열산화막 이외의 다른 산화막을 포함하는 복합 산화막에 대하여 각 산화막의 식각 선택비 차이없이 식각하는 것이 가능해진다.

Description

실리콘 산화막의 건식 식각 방법{Dry etch method for silicon oxide}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 제조를 위해 흔히 형성하는 실리콘 산화막을 건식 식각하는 방법에 관한 것이다. 본 발명의 기술분야는 기판 위에 형성된 실리콘 산화막을 식각 가스에 의해 제거하는 것으로 넓게 정의될 수 있다.
일반적으로 반도체 소자의 제조 공정은 기판 상에 서로 성질을 달리하는 도전막, 반도체막 및 절연막 등의 박막을 그 적층의 순서 및 패턴의 형상을 조합하여 일정한 기능을 수행하는 전자회로를 실현하는 과정이라고 말할 수 있다. 이에 따라 반도체 소자 제조 공정에서는 여러 가지 박막의 증착과 식각이 반복적으로 이루어진다.
여러 가지 박막 중 특히 실리콘 산화막은 기판으로 흔히 이용되는 실리콘과 양립성(compatibility)이 우수하고 열 산화 등의 방법으로 형성하기가 쉬우며 취급이 용이하기 때문에 절연막으로 많이 이용되고 있다. 종래에는 HF 희석액이나 BOE(buffered oxide etchant)를 사용한 습식 식각으로 실리콘 산화막을 식각하였으나 반도체 소자의 디자인 룰(design rule)이 감소함에 따라 보다 미세한 패턴을 형 성하기 위해 건식 식각하는 방법이 제안되고 있다.
종래의 실리콘 산화막 건식 식각 방법은 HF 가스만 이용하는 경우가 많은데 이 방법은 습식 식각에 비하여 식각 속도가 느려 공정 시간이 오래 걸리며 작업처리량(throughput)이 감소되고, 열산화막에 대한 다른 산화막의 식각 선택비가 높아 단일 종류의 산화막에만 적용가능하다는 문제가 있어 개선이 필요하다.
본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명이 해결하고자 하는 과제는 실리콘 산화막을 상당히 높은 식각 속도로 효율적으로 식각하는 것이 가능하며 다수의 산화막을 포함하는 복합 산화막에 적용 가능한 실리콘 산화막 건식 식각 방법을 제공하는 것이다.
상기와 같은 과제를 해결하기 위하여, 본 발명에 따른 건식 식각 방법에서는 HF 가스와 NH3 가스 혹은 HF 가스와 NH3 가스 및 이소프로필알콜(IPA)의 혼합 가스를 식각 가스로 사용하여 실리콘 산화막을 챔버 내에서 식각하는 것을 특징으로 한다. 건식 식각시의 상기 기판 온도는 60℃ 내지 85℃ 범위에서 정한다. 나아가, 건식 식각 후 상기 기판 온도를 승온시켜 상기 기판으로부터 식각 부산물을 제거하는 후열처리(post heat) 단계를 인시튜(in-situ)로 더 실시한다. 60℃ 미만의 온도에서는 식각 장치의 작업처리량이 감소되며 85℃ 초과의 온도에서는 식각 선택비 에 있어서 열산화막과 열산화막 이외의 산화막을 포함하는 복합 산화막에 적용하기 어렵다.
이 때, N2, Ar 및 He 중 선택되는 적어도 하나의 불활성 가스를 더 포함시켜 사용할 수도 있다. 건식 식각시 상기 챔버 내부 압력이 낮을수록 공정 시간이 길어지며 부식의 문제가 있다. 따라서, 건식 식각시 상기 챔버 내부의 압력은 이 점을 고려하여 10 mTorr 내지 100 Torr의 범위로 할 수 있다.
상기 HF 가스 : NH3 가스 : IPA와 불활성 가스의 유량비는 x : y : z로 설정할 수 있고, x=1~5, y=1~5, z=1~5의 조합이 될 수 있다. 상기 후열처리는 100℃ 내지 150℃ 범위에서 실시함이 바람직한데, 100℃ 미만일 경우 식각 부산물의 제거가 용이하지 않고 150℃ 초과일 경우에는 열적 손상(damage)의 문제가 있을 수 있다.
바람직한 실시예에 있어서, 상기 실리콘 산화막은 열산화막과 열산화막 이외의 산화막을 포함하는 복합 산화막이고, 상기 열산화막에 대한 상기 열산화막 이외의 산화막의 식각 선택비가 1 이하가 되도록 상기 실리콘 산화막을 식각하는 동안 상기 기판 상에 식각 부산물을 생성한다.
본 발명에 따르면, HF 가스와 NH3 가스 (및 IPA)의 혼합 가스를 식각 가스로 사용함에 따라 기판 위에 형성된 실리콘 산화막을 매우 빠른 식각 속도를 가지고 식각하는 것이 가능해진다.
이에 따라 공정 시간이 단축되어 챔버 내 부품 손상이 적어지며 식각 효율성 을 극대화하며 식각 비용을 절감할 수 있으며, 식각 장치의 작업처리량이 향상된다. 나아가, 높은 작업처리량으로 인해 기존의 습식 식각을 대체할 수 있게 된다.
또한, 건식 식각에 의하므로 가스 종류와 유량과 식각 시간을 조절함으로써 식각 속도 등의 공정조건 설정이 습식 식각에 비해 용이할 뿐만 아니라, 유량 및 공정시간, 혼합비의 조절로 식각 속도를 조절할 수 있고, 정확하게 제어된 양만큼 식각하는 것이 가능해진다.
뿐만 아니라, 열산화막에 대한 다른 산화막의 식각 선택비를 1 이하로 만들 수 있는 특징이 있기 때문에 다수의 산화막을 포함하는 복합 산화막에 적용이 가능하게 된다.
이하, 첨부 도면들을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되어져서는 안 된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다.
(실시예)
도 1은 본 발명에 관한 실리콘 산화막 건식 식각 방법을 실시하기 위한 식각 장치의 일예를 도시한 구성도이다.
이 식각 장치(100)는 기판(w)이 로딩되는 챔버(10)를 갖고 있다. 챔버(10) 의 내부공간 중 하측에는 기판(w)이 배치되는 서셉터(20)가 승강 가능하게 설치될 수 있다. 여기에는 소정 히터(미도시)가 구비되어 있어 기판(w) 및/또는 챔버(10) 내부의 온도를 조절할 수 있게 되어 있다. 챔버(10)의 내부공간 중 상측에는 기판(w)에 형성된 실리콘 산화막을 식각할 수 있도록 식각 가스를 분사하는 샤워헤드(30)가 구비될 수 있다.
한편, 챔버(10)에는 유량 제어된 식각 가스를 챔버(10) 내로 도입하기 위한 가스 공급계(40)가 더 설치되어 있다. 본 발명에서는 HF 가스를 단독으로 사용하는 것이 아니라 HF 가스를 NH3 가스를 적어도 포함하는 혼합 가스를 식각 가스로 사용하게 되는데, 식각 가스를 구성하는 각 성분 가스가 미리 혼합되지 않고 챔버(10) 내에 공급되어 혼합될 수 있도록, 가스 공급계(40)는 식각 가스를 구성하는 성분 가스별로 각각 독립적으로 구비시킨다. 즉, 세분하여 도시하지는 않았지만 가스 공급계(40)는 각 성분 가스의 공급원(40a, 가스 봄베 또는 액체를 담은 캐니스터 등)과 연결된 가스 공급로(40b), 여기에 구비된 유량 제어기(40c, MFC) 등을 각각 포함하게 된다.
샤워헤드(30)는 이러한 가스 공급계(40)로부터 공급받은 성분 가스를 챔버(10) 내로 분사하는 수단이며, 샤워헤드(30) 안에서 혼합되어 챔버(10) 내로 분사되는 프리 믹스(pre mix) 타입인 것이 샤워헤드(30)의 유지 관리상 좋을 수 있다. 이를 위해 샤워헤드(30) 안에 적어도 한 개의 분사판이 있고 균일성(uniformity)을 위해 듀얼 타입(dual type)을 채용할 수도 있다. 물론 성분 가 스를 챔버(10) 내로 분사하는 수단은 가스 노즐이나 가스 분사판과 같은 샤워헤드 이외의 다른 형태일 수도 있고, 또한 챔버(10)의 상방이 아닌 하방 또는 측방으로부터 각 가스를 도입하여 구성하는 방식일 수도 있다.
또한, 도 1에 도시한 것은 한 번에 1매씩 처리하는 낱장식(single) 식각 장치이나 이것에 본 발명이 한정되지 않으며 다수매의 기판에 대해 한 번에 식각할 수 있는 배치(batch)식 식각 장치를 이용해 적용할 수도 있다. 또한, 기판(w)으로서는 실리콘 웨이퍼와 같은 반도체 기판에 한정되지 않고, LCD 기판, 유리 기판 등에도 적용할 수 있다. 뿐만 아니라 실리콘 산화막 위에 포토레지스트 등으로 마스크를 형성한 후 이를 통해 일부분만 식각하는 패터닝 이외에 마스크 없이 전면적으로 실리콘 산화막을 제거하는 에치백(etch back)에도 본 발명 방법이 적용될 수 있다. 나아가 자연 산화막, 열산화막, 증착 산화막, 케미컬 산화막, 도포 산화막 등, 실리콘 산화막의 종류에 구애됨이 없이 본 발명 방법이 적용될 수 있으며 열산화막과 열산화막 이외의 산화막, 즉 다른 종류의 산화막이 적층된 형태의 복합 산화막에 적용시 탁월한 효과를 발휘할 수 있다.
다음에, 이상과 같이 구성된 식각 장치를 이용하여 행할 수 있는 본 발명 방법에 대해 설명한다.
도 2는 본 발명에 따른 실리콘 산화막 건식 식각 방법의 순서도이다.
실리콘 산화막이 형성된 기판(w)을 상기 식각 장치(100)의 챔버(10) 내에 로딩하고(단계 s11), 여기에 HF 가스와 NH3 가스의 혼합 가스를 식각 가스로 사용하여 실리콘 산화막을 건식 식각한다(단계 s12). 식각 가스에 IPA 가스를 더 포함시켜 사용할 수도 있다.
구체적으로 챔버(10) 내부 압력을 10 mTorr 내지 100 Torr, 서셉터(20) 온도를 60℃ 내지 85℃로 조정한 다음, 기판(w)을 로딩한다. 서셉터(20) 온도는 식각 가스의 식각 반응에 가장 적합한 온도 범위에서 선정한다. 서셉터(20) 온도가 기판(w) 온도가 된다. 이 때, 기판(w)은 소정 프리 히팅 단계를 거쳐 고온의 서셉터(20) 상에 안치되는 것일 수 있다. 그러나 이와 반대 순서로 기판(w)을 먼저 서셉터(20) 상에 안치한 후 서셉터(20) 온도를 조정하여 기판(w) 온도를 조정하는 방식을 택할 수도 있다. 이 때, 챔버(10) 벽은 식각 가스에 의한 부식방지를 목적으로 80℃ 내지 100℃로 유지할 수 있다.
그런 다음, HF 가스 공급계로부터 유량 제어된 HF 가스를 챔버(10) 내로 도입하는 동시에, NH3 가스 공급계로부터 유량 제어된 NH3 가스를 챔버(10) 내로 도입한다. 또한 식각 가스에 IPA 가스를 추가로 사용하는 경우에는 IPA 공급계로부터 유량 제어된 IPA를 챔버(10) 내로 도입한다. 실온에서 IPA는 액상이므로 적당한 버블링 또는 기화기를 통해 기화시켜 도입시킨다. 가스 공급로(40b)의 온도는 실온에서 액체인 공급원의 특성에 따라 가스 공급로(40b) 상에서 액화되지 않도록 100℃ 내지 150℃로 조절한다.
이와 같이, 챔버(10) 내로 따로따로 도입된 HF 가스와 NH3 가스 (및 IPA)는 샤워헤드(30)를 통해 챔버(10) 내에 분사되면서 비로소 혼합되어 이 혼합 가스가 기판(w)에 형성되어 있는 실리콘 산화막을 식각하여 제거하게 된다. 식각 가스가 응축되지 않도록 샤워헤드(30)의 온도는 90℃ 내지 150℃로 유지할 수 있다.
이 때 상기 식각 가스에 N2, Ar 및 He 중 선택되는 적어도 하나의 불활성 가스를 더 포함시켜 사용할 수도 있다. 불활성 가스는 식각에 직접적으로 참여하여 유효한 작용을 하는 것은 아니지만 식각 가스를 구성하고 있는 각 성분 가스가 기판(w)까지 전달될 수 있도록 캐리어 가스(carrier gas) 역할을 하게 된다. 이 때에 불활성 가스는 식각 가스의 성분 가스와 다른 경로를 통해 단독으로 공급하여도 되지만, HF 가스 또는 NH3 가스 또는 IPA 가스와 혼합하여 공급하여도 된다. 상기 HF 가스, NH3 가스, IPA와 불활성 가스의 유량은 각각 10 내지 300 sccm에서 선택할 수 있으며 예컨대 모두 60 sccm을 공급하여 상기 HF 가스 : NH3 가스 : IPA와 불활성 가스의 유량비를 1 : 1 : 1로 설정할 수 있다. 그러나 적절한 유량비를 1~5 : 1~5 : 1~5에서 설정할 수 있다. 각 가스의 유량비 조절을 통해 식각 속도나 선택비 등의 변경이 가능하며 이 모두 본 발명의 범위에 속한다 할 것이다.
건식 식각시의 기판(w) 온도를 60℃ 내지 85℃로 하는 것은 기판(w) 위에 형성되는 실리콘 산화막이 열산화막과 열산화막 이외의 산화막을 포함하는 복합 산화막인 경우, 각 산화막의 식각 선택비 차이가 거의 없도록 하는 조건이면서, HF 가스와 NH3 가스 (및 IPA)의 혼합 가스를 사용하는 경우의 식각 부산물인 (NH4)2SiF6를 기판(w) 상에 생성하기 위해서이다. 식각 과정 중에 식각 부산물이 챔버(10) 내로 확산되어 버리면 공급해주는 식각 가스의 조성 등 챔버(10) 내 분위기에 영향을 미치게 되며, 특히 본 발명에서는 이 식각 부산물이 일정 시간동안 기판(w)에 쌓여 식각 반응을 억제하는 효과를 이용해 열산화막과 열산화막 이외의 산화막을 거의 동일하게 식각하고자 하기 때문에 이러한 온도 범위를 구성한다. 건식 식각시의 기판(w) 온도가 60℃ 미만이면 식각 시간이 오래 걸려 식각장치의 작업처리량이 감소되며 85℃ 초과의 온도에서는 식각 선택비에 있어서 열산화막과 열산화막 이외의 산화막을 포함하는 복합 산화막에 적용하기 어렵다. 또한, 60℃ 미만의 온도에서는 백색 파우더가 되는 현상이 발생하여 식각 특성 및 파티클에 영향을 미치게 된다.
HF 가스 단독으로는 실리콘 산화막 제거가 효율적이지 않지만 본 발명에 따라 여기에 NH3 가스를 혼합시킴으로써 실리콘 산화막을 효율적으로 제거할 수 있으며, IPA 가스를 더 혼합하는 경우에는 반응 시간을 좀 더 단축할 수 있으므로 작업 처리량을 향상시킬 수 있다. HF 가스와 NH3 가스 그리고 실리콘 산화막이 반응하면 물이 형성되는데 IPA를 추가로 이용하는 경우에는 이 물을 빨리 증발시키기 때문에 전체적인 반응 속도를 향상시키게 되며 이는 식각 속도의 증가로 귀결되고, 추가적으로 식각 균일성을 향상시킨다. 실험 결과, 식각 속도가 분당 300Å에 이른다. 그러나 후술하는 실험예에서 보는 바와 같이 건식 식각시의 기판(w) 온도가 60℃ 이상인 경우에는 IPA의 사용이 반드시 필수적인 것은 아니다.
이와 같이 하여, 실리콘 산화막을 식각한 후에는 챔버(10) 내부에 기판(w)을 그대로 유지한 상태에서 기판(w) 온도를 100℃ 내지 150℃ 사이의 온도로 승온시켜 상기 기판(w)에 붙어 있는 식각 부산물을 제거하는 후열처리 단계를 인시튜(in-situ)로 더 실시한다(단계 s13).
이와 같이 하면 식각 공정과 그에 필요한 후공정을 하나의 챔버에서 수행하기 때문에 작업처리량이 좋아지며, 부산물이 제거된 상태에서 챔버(10)를 빠져 나가게 된다. 따라서, 부산물을 제거하지 않은 채 다른 후열처리 챔버로 옮기는 과정에서 트랜스퍼 모듈(transfer module)과 같은 다른 부분에 발생할 수 있는 오염이 방지되는 효과가 있다.
후열처리는 100℃ 내지 150℃ 범위에서 실시함이 바람직한데, 100℃ 미만일 경우 식각 부산물의 제거가 용이하지 않고 150℃ 초과일 경우에는 열적 손상(damage)의 문제가 있을 수 있기 때문이다.
(실험예 1)
본 발명을 적용하여 실리콘 산화막의 종류에 따른 식각 속도를 실험하였다.
먼저 열산화막이 형성된 기판과 PETEOS 산화막(Plasma Enhanced Tetra Ethyl Ortho Silicate)이 형성된 기판을 준비하였다. 열산화막의 두께는 1000Å, 균일도는 1%이었고 PETEOS 산화막의 두께는 2000Å, 균일도는 2%이었다.
챔버(10) 내부 압력은 1 Torr, 서셉터(20)의 온도는 60℃인 경우와 85℃인 경우로 나누어 진행하였고, 챔버(10) 벽의 온도는 90℃, 가스 공급로(40c)와 샤워헤드(30)의 온도는 100℃ 조건을 이용하였다. 그리고, 샤워헤드(30)와 기판 사이 의 간격은 50mm로 유지하였다. 식각 가스는 HF 가스와 NH3 가스만을 사용하였으며 HF 가스와 NH3 가스의 유량은 각각 모두 20 sccm을 공급하였다(즉, HF 가스 : NH3 가스의 유량비는 1 : 1). 후열처리 단계는 기판 온도 130℃에서 60초간 실시하였으며 후열처리까지 실시한 기판을 꺼내어 25개 지점에 대해 식각 시간에 따른 식각된 양을 측정하였다.
한편, 본 발명과의 비교를 위해 나머지 조건은 동일하게 하고 건식 식각시의 서셉터(20) 온도를 90℃로 높인 경우(비교예)도 실험하였다.
도 3은 이렇게 본 발명(HF 가스와 NH3 가스의 혼합 가스를 사용하는 60℃ 공정)을 적용하여 식각 속도를 정리한 결과 그래프이다.
그래프에서 x축은 식각 시간, y축은 식각된 양을 표시한다. 본 발명에 따르면 30초 식각 후에는 열산화막(-◆-)이 81Å이 식각되었고 PETEOS 산화막(-■-)이 77Å이 식각되었다. 60초 식각 후의 식각량으로부터 식각 속도를 계산한 결과, 열산화막(-◆-)의 경우 분당 152.3Å의 식각 속도, PETEOS 산화막(-■-)의 경우 분당 134.4Å의 식각 속도를 얻을 수 있었다.
도 4는 비교예(HF 가스와 NH3 가스 그리고 IPA의 혼합 가스를 사용하는 90℃ 공정)를 적용한 경우의 식각 속도를 정리한 결과 그래프이다.
그래프에서 x축은 식각 시간, y축은 식각된 양을 표시하며, 열산화막(-◆-)의 경우 분당 35.1Å의 식각 속도, PETEOS 산화막(-■-)의 경우 분당 88.7Å의 식각 속도를 얻을 수 있었다.
따라서, 60℃ 공정을 적용한 본 발명의 경우 식각 속도가 월등히 향상된다는 것을 확인할 수 있고, 산화막 종류에 따른 식각 선택비 차이가 크지 않다는 것을 알 수 있으며, 특히 열산화막에 대한 PETEOS 산화막의 선택비가 1 이하가 된다는 것을 알 수 있다.
또한 본 발명에 따라 85℃ 공정을 적용한 경우에는 도 5에 도시한 바와 같이 열산화막과 PETEOS 산화막을 모두 등속도 또는 그에 가까운 속도로 식각할 수 있는 경우도 가능하였다. 도 5의 그래프에서 x축은 실리콘 산화막의 종류, y축은 식각 속도를 표시하며, 열산화막의 경우 식각 속도가 분당 71.1Å, PETEOS 산화막의 경우 식각 속도가 분당 70.9Å라는 결과를 얻었다. 이와 같이 온도 조절을 통해 열산화막과 PETEOS 산화막을 모두 등속도 또는 그에 가까운 속도로 식각할 수 있게 되므로 열산화막과 PETEOS 산화막을 포함하는 복합 산화막을 식각하는 경우에 각 산화막에 대하 선택비 차이없이 균일한 식각을 실시할 수 있게 된다.
일반적으로 PETEOS 산화막은 열산화막에 비해 무른 산화막인데 이러한 차이 때문에 동일한 식각 조건을 적용하더라도 보통은 열산화막이 PETEOS 산화막보다 덜 식각된다. 그런데 반도체 공정 중에는 다음 도 6에서와 같이 PETEOS 산화막과 열산화막과 PETEOS 산화막의 샌드위치 구조를 이용하는 경우가 더러 있을 수 있다. 이러한 복합 산화막에 대해 포토레지스트를 패터닝한 후 이를 통해 콘택홀을 식각할 때에, 열산화막과 PETEOS 산화막의 식각 선택비 차이가 크다면, 도 6의 (a)에서 보는 바와 같이중간에열산화막이덜식각됨에따라그밑의 PETEOS 산화막의 오픈 여부가 불확실하여 이른바 콘택홀의 낫오픈(not open) 문제를 일으킬 수 있다. 그러나 본 발명에서와 같이 열산화막과 PETEOS 산화막의 식각 선택비 차이를 작게 한다면 도 6의 (b)에서 보는 바와 같이이러한문제가없고콘택홀을확실히뚫을수있다. 따라서, 본 발명은 서로 다른 종류의 산화막을 포함하는 복합 산화막에 대하여 탁월한 식각 효과를 발휘할 수 있는 것이다.
(실험예 2)
공정 온도 변화에 따른 식각 특성을 비교해 보았다.
도 7은 본 발명과 다른 조건은 동일하고 공정 온도가 30℃인 경우인 비교예를 선택하여 산화막 종류에 따른 식각 시간별 식각량의 경향을 나타낸 그래프이고, 도 8은 60℃ 공정을 진행하는 본 발명에 있어서 산화막 종류에 따른 식각 시간별 식각량의 경향을 나타낸 그래프이다.
도 7에서 보는 바와 같이, 30℃ 공정에서는 열산화막(-◆-) 기준으로 다른 산화막인 SOD(Spin On Dielectric) 산화막(-■-)의 선택비가 1 이하가 되려면 60초 이상의 공정 시간이 필요하다. 그리고 공정시간 변화에 따라 선택비의 특성이 바뀌기 때문에 안정적인 선택비를 얻으려면 HF와 NH3의 공급량을 늘릴 수 밖에 없고, 이에 따라 장치 작업처리량이 떨어지는 문제가 있게 된다.
이에 반하여 도 8을 참조하면, 60℃ 공정에서는 열산화막(-◆-) 기준으로 다른 산화막인 PETEOS 산화막(-■-)의 선택비가 1 이하가 되려면 20초 정도의 공정시간이 필요하다. 그리고, 공정시간을 늘려도 선택비의 변화가 없기 때문에 안정적으로 사용할 수 있게 된다. 더불어 공정 시간이 단축됨에 따라 장치 작업처리량이 향상되게 된다.
도 9는 본 발명과 다른 조건은 동일하고 공정 온도가 30℃인 경우인 비교예에 따라 동일 챔버 내에서 식각과 후열처리를 진행한 후의 서셉터 사진이다. 동일 챔버 내에서 식각과 후열처리를 진행함에 따라 기판 위에 존재하던 식각 부산물이 분해되면서 HF, NH3, H2O 등이 발생하여 온도가 30℃로 낮은 서셉터 부분에 NH4F, NH4F(HF) 화합물이 흡착되어 백색 파우더가 되는 현상이 발생한 것이다. 이 화합물은 식각 특성 및 파티클에 영향을 미치게 된다. 이에 따라 화합물이 발생하지 않게 하려면 후열처리 공정에서 서셉터의 온도를 상승시킨다든지 혹은 식각과 후열처리의 격리 등의 구속 조건을 동반하게 됨에 따라 장치가 구조적으로 복잡해지고, 처리시간이 길어져서 생산성이 떨어지고, 장치 가격이 상승한다.
도 10은 60℃ 공정을 진행하는 본 발명에 따라 동일 챔버 내에서 식각과 후열처리를 진행한 후의 서셉터 사진이다. 서셉터에 백색 파우더가 발생하지 않은 것을 확인할 수 있는데, 이는 서셉터의 온도가 상대적으로 높기 때문에 부산물 분해로 인한 화합물의 흡착이 없어서 안정적인 식각 공정을 수행할 수 있음을 알게 해준다. 또한, 화합물 흡착이 없으므로 후열처리 방식에 대한 제한이 없다.
한편, HF(무수불화수소)가 대부분의 금속을 부식시키고 온도가 낮을수록 부식 가능성이 높기 때문에, 30℃ 공정에서는 부식으로 인한 금속의 기계적 성질 저하 및 금속 오염(metal contamination) 등의 우려가 있다. 그러나 60℃ 공정은 상대적으로 서셉터의 온도가 높기 때문에 부식에 있어서 안전하다.
도 11은 본 발명과 다른 조건은 동일하고 공정 온도가 30℃인 경우인 비교예에 따라 실리콘 산화막을 식각한 경우인데, HF와 NH3 가스의 혼합 가스를 식각 가스로 사용하고 여기에 N2를 캐리어 가스로 사용한 경우와 HF와 NH3 가스 및 IPA의 혼합 가스를 식각 가스로 사용하고 여기에 N2를 캐리어 가스로 사용한 경우의 식각 속도를 비교한 것이다.
IPA를 첨가하지 않은 경우에는 열산화막의 식각 속도가 분당 93Å이고 IPA를 첨가한 경우에는 분당 123Å으로서, IPA 첨가를 통하여 식각 속도 증가 및 균일성 향상의 효과는 있지만, 제어상의 문제 등으로 인하여 재현성(repeatability)이 좋지 않을 가능성이 있다.
도 12는 60℃ 공정을 진행하는 본 발명에 따라 실리콘 산화막을 식각한 경우인데, HF와 NH3 가스의 혼합 가스를 식각 가스로 사용하고 여기에 N2를 캐리어 가스로 사용하면서 IPA 가스의 첨가량을 증가시켜 가며 식각 속도를 측정한 결과이다.
기판의 공정 진행 온도가 상대적으로 높아 IPA 첨가에 따른 식각 속도 증가 및 균일성 향상의 효과가 30℃ 비교예에 비해서는 없어서, IPA를 반드시 사용하지 않아도 되기 때문에 재현성이 좋고 장치 단가도 낮출 수 있다.
한편, 본 발명에서와 같이 공정 온도를 60℃로 하는 경우에는 30℃로 하는 경우에 비해서 후열처리를 위해 기판 온도를 상승시키는 데 상대적으로 짧은 시간이 걸리므로 장치 작업처리량이 더욱 증대되는 효과도 있다.
(실험예 3)
도 13은 식각 온도에 따른 식각 속도 변화 경향을 열산화막과 PETEOS 산화막에 대하여 나타낸 그래프이다.
본 발명에 따라 건식 식각시의 기판 온도는 60℃ 내지 85℃인 경우에는 두 산화막에 대한 식각 선택비 차이가 거의 없이 식각할 수 있음에 반하여, 기판 온도가 90℃인 경우에는 두 산화막에 대한 식각 선택비 차이가 크게 나타나, 85℃를 초과하는 공정 온도에서는 반응 메커니즘이 바뀐다는 것을 알 수 있다.
이상, 본 발명을 몇몇 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다. 따라서, 이러한 변형 모두가 본 발명의 영역에 포함되는 것을 의도한다.
도 1은 본 발명에 따른 건식 식각 방법을 수행할 수 있는 식각 장치의 도면이다.
도 2는 본 발명에 따른 실리콘 산화막 건식 식각 방법의 순서도이다.
도 3과 도 5는 본 발명을 적용하여 식각 속도를 정리한 결과 그래프이다.
도 4는 비교예를 적용한 경우의 식각 속도를 정리한 결과 그래프이다.
도 6은 반도체 공정 중에 사용되는 복합 산화막의 콘택홀 형성 과정 중 식각 선택비 차이에 따른 결과를 보여주는 도면이다.
도 7은 비교예를 선택하여 산화막 종류에 따른 식각 시간별 식각량의 경향을 나타낸 그래프이고, 도 8은 본 발명에 있어서 산화막 종류에 따른 식각 시간별 식각량의 경향을 나타낸 그래프이다.
도 9는 비교예에 따라 동일 챔버 내에서 식각과 후열처리를 진행한 후의 서셉터 사진이고, 도 10은 본 발명에 따라 동일 챔버 내에서 식각과 후열처리를 진행한 후의 서셉터 사진이다.
도 11은 비교예에 따라 실리콘 산화막을 식각한 경우인데 IPA의 첨가 효과를 본 것이고, 도 12는 본 발명에 따라 실리콘 산화막을 식각한 경우인데, HF와 NH3 가스의 혼합 가스를 식각 가스로 사용하고 여기에 N2를 캐리어 가스로 사용하면서 IPA 가스의 첨가량을 증가시켜 가며 식각 속도를 측정한 결과이다.
도 13은 식각 온도에 따른 식각 속도 변화 경향을 열산화막과 PETEOS 산화막 에 대하여 나타낸 그래프이다.

Claims (7)

  1. 기판 상에 형성된 열산화막과 열산화막과 다른 종류의 산화막을 포함하는 복합 산화막으로 이루어진 실리콘 산화막을 챔버 내에서 건식 식각하는 방법에 있어서,
    HF 가스와 NH3 가스의 혼합 가스를 식각 가스로 사용하며,
    건식 식각시의 상기 기판 온도는 60℃ 내지 85℃이고,
    건식 식각 후 상기 기판 온도를 승온시켜 상기 기판으로부터 식각 부산물을 제거하는 후열처리 단계를 인시튜(in-situ)로 더 실시하는 것을 특징으로 하는 실리콘 산화막 건식 식각 방법.
  2. 제1항에 있어서, 상기 식각 가스에 이소프로필알콜(IPA) 가스를 더 포함시켜 사용하는 것을 특징으로 하는 실리콘 산화막 건식 식각 방법.
  3. 제1항 또는 제2항에 있어서, 상기 식각 가스에 N2, Ar 및 He 중 선택되는 적어도 하나의 불활성 가스를 더 포함시켜 사용하는 것을 특징으로 하는 실리콘 산화막 건식 식각 방법.
  4. 제3항에 있어서, 건식 식각시의 상기 챔버 내부 압력은 10 mTorr 내지 150 Torr인 것을 특징으로 하는 실리콘 산화막 건식 식각 방법.
  5. 제3항에 있어서, 상기 HF 가스 : NH3 가스 : IPA와 불활성 가스의 유량비는 1~5 : 1~5 : 1~5로 설정되는 것을 특징으로 하는 실리콘 산화막 건식 식각 방법.
  6. 제1항에 있어서, 상기 후열처리는 100℃ 내지 150℃ 범위에서 실시하는 것을 특징으로 하는 실리콘 산화막 건식 식각 방법.
  7. 제5항에 있어서,
    상기 열산화막에 대한 상기 열산화막과 다른 종류의 산화막의 식각 선택비가 1 이하가 되도록 상기 실리콘 산화막을 식각하는 동안 상기 기판 상에 식각 부산물을 생성하는 것을 특징으로 하는 실리콘 산화막 건식 식각 방법.
KR1020080124455A 2008-12-09 2008-12-09 실리콘 산화막의 건식 식각 방법 KR101146118B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080124455A KR101146118B1 (ko) 2008-12-09 2008-12-09 실리콘 산화막의 건식 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080124455A KR101146118B1 (ko) 2008-12-09 2008-12-09 실리콘 산화막의 건식 식각 방법

Publications (2)

Publication Number Publication Date
KR20100065875A KR20100065875A (ko) 2010-06-17
KR101146118B1 true KR101146118B1 (ko) 2012-05-16

Family

ID=42365043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080124455A KR101146118B1 (ko) 2008-12-09 2008-12-09 실리콘 산화막의 건식 식각 방법

Country Status (1)

Country Link
KR (1) KR101146118B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8741778B2 (en) * 2010-12-14 2014-06-03 Applied Materials, Inc. Uniform dry etch in two stages
KR101976393B1 (ko) * 2012-09-11 2019-05-09 주식회사 테스 에칭 방법
KR101874822B1 (ko) * 2016-04-01 2018-07-06 주식회사 테스 실리콘산화막의 선택적 식각 방법
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
CN110942987A (zh) * 2018-09-21 2020-03-31 长鑫存储技术有限公司 一种半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010087489A (ko) * 2000-03-07 2001-09-21 윤종용 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법
KR20030026475A (ko) * 2001-09-25 2003-04-03 삼성전자주식회사 웨이퍼의 처리 방법 및 처리 장치, 그리고 웨이퍼의 식각방법 및 식각 장치
JP2007180418A (ja) * 2005-12-28 2007-07-12 Tokyo Electron Ltd エッチング方法及び記録媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010087489A (ko) * 2000-03-07 2001-09-21 윤종용 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법
KR20030026475A (ko) * 2001-09-25 2003-04-03 삼성전자주식회사 웨이퍼의 처리 방법 및 처리 장치, 그리고 웨이퍼의 식각방법 및 식각 장치
JP2007180418A (ja) * 2005-12-28 2007-07-12 Tokyo Electron Ltd エッチング方法及び記録媒体

Also Published As

Publication number Publication date
KR20100065875A (ko) 2010-06-17

Similar Documents

Publication Publication Date Title
US20220328301A1 (en) Film deposition apparatus for fine pattern forming
KR102430939B1 (ko) 반도체 디바이스 제조시 고품질 실리콘 옥사이드 막들의 저온 형성
KR0170557B1 (ko) 애싱과 에칭을 포함한 반도체장치의 제조방법
KR100442167B1 (ko) 자연산화막 제거방법
US8901004B2 (en) Plasma etch method to reduce micro-loading
US10153172B2 (en) Etching method and recording medium
JP2009016815A (ja) 微細パターンの形成方法
TW201533800A (zh) 用於選擇性地蝕刻氧化物及氮化物材料的技術以及使用此技術所形成的產品
KR20140016900A (ko) 질화규소막에 피처를 에칭하는 방법
KR101146118B1 (ko) 실리콘 산화막의 건식 식각 방법
TWI405260B (zh) A plasma etching treatment method and a plasma etching processing apparatus
KR20140029501A (ko) 미세 패턴의 형성 방법
KR20130056040A (ko) 반도체 제조 장치 및 반도체 제조 방법
TWI314343B (en) Chamber cleaning method
KR101725711B1 (ko) 에칭 방법 및 기록 매체
TWI745590B (zh) 蝕刻多孔質膜之方法
KR100870914B1 (ko) 실리콘 산화막의 건식 식각 방법
KR101134909B1 (ko) 실리콘 산화막의 건식 식각 방법
KR101132568B1 (ko) 흄 발생없이 패턴을 형성하는 방법
US9646818B2 (en) Method of forming planar carbon layer by applying plasma power to a combination of hydrocarbon precursor and hydrogen-containing precursor
JP2001351896A (ja) 半導体装置の製造方法
KR20090126165A (ko) 실리콘 산화막의 건식 식각 방법
CN106298494B (zh) 一种多晶硅刻蚀方法
KR19990002648A (ko) 반도체 소자의 산화막 형성 방법
JP2023133683A (ja) エッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190311

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 9