KR20090126165A - 실리콘 산화막의 건식 식각 방법 - Google Patents

실리콘 산화막의 건식 식각 방법 Download PDF

Info

Publication number
KR20090126165A
KR20090126165A KR1020080083261A KR20080083261A KR20090126165A KR 20090126165 A KR20090126165 A KR 20090126165A KR 1020080083261 A KR1020080083261 A KR 1020080083261A KR 20080083261 A KR20080083261 A KR 20080083261A KR 20090126165 A KR20090126165 A KR 20090126165A
Authority
KR
South Korea
Prior art keywords
gas
etching
silicon oxide
substrate
chamber
Prior art date
Application number
KR1020080083261A
Other languages
English (en)
Inventor
이상선
Original Assignee
주식회사 테스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테스 filed Critical 주식회사 테스
Priority to KR1020080083261A priority Critical patent/KR20090126165A/ko
Publication of KR20090126165A publication Critical patent/KR20090126165A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

실리콘 산화막의 건식 식각 방법을 제공한다. 본 발명에 따른 건식 식각 방법은 HF 가스와 알킬아민의 혼합 가스를 식각 가스로 사용하는 것으로, 본 발명에 따르면 기판 위에 형성된 실리콘 산화막을 매우 빠른 식각 속도를 가지고 식각하는 것이 가능해진다.

Description

실리콘 산화막의 건식 식각 방법{Dry etch method for silicon oxide}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 제조를 위해 흔히 형성하는 실리콘 산화막을 건식 식각하는 방법에 관한 것이다. 본 발명의 기술분야는 기판 위에 형성된 실리콘 산화막을 식각 가스에 의해 제거하는 것으로 넓게 정의될 수 있다.
일반적으로 반도체 소자의 제조 공정은 기판 상에 서로 성질을 달리하는 도전막, 반도체막 및 절연막 등의 박막을 그 적층의 순서 및 패턴의 형상을 조합하여 일정한 기능을 수행하는 전자회로를 실현하는 과정이라고 말할 수 있다. 이에 따라 반도체 소자 제조 공정에서는 여러 가지 박막의 증착과 식각이 반복적으로 이루어진다.
여러 가지 박막 중 특히 실리콘 산화막은 기판으로 흔히 이용되는 실리콘과 양립성(compatibility)이 우수하고 열 산화 등의 방법으로 형성하기가 쉬우며 취급이 용이하기 때문에 절연막으로 많이 이용되고 있다. 종래에는 HF 희석액이나 BOE(buffered oxide etchant)를 사용한 습식 식각으로 실리콘 산화막을 식각하였으나 반도체 소자의 디자인 룰(design rule)이 감소함에 따라 보다 미세한 패턴을 형 성하기 위해 건식 식각하는 방법이 제안되고 있다.
종래의 실리콘 산화막 건식 식각 방법은 HF 가스만 이용하는 경우가 많은데 이 방법은 습식 식각에 비하여 식각 속도가 느려 공정 시간이 오래 걸리며 작업처리량(throughput)이 감소되는 문제가 있어 개선이 필요하다.
본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명이 해결하고자 하는 과제는 실리콘 산화막을 상당히 높은 식각 속도로 효율적으로 식각하는 것이 가능한 실리콘 산화막 건식 식각 방법을 제공하는 것이다.
상기와 같은 과제를 해결하기 위하여, 본 발명에 따른 건식 식각 방법의 일 구성은 HF 가스와 알킬아민의 혼합 가스를 식각 가스로 사용하여 실리콘 산화막을 챔버 내에서 식각하는 것을 특징으로 한다.
이 때 상기 식각 가스에 이소프로필알콜(IPA) 가스를 더 포함시켜 사용할 수 있으며, N2, Ar 및 He 중 선택되는 적어도 하나의 불활성 가스를 더 포함시켜 사용할 수도 있다. 상기 기판 온도는 식각 가스의 식각 반응이 원활하도록 20 ℃ 내지 50 ℃ 범위에서 정할 수 있다. 건식 식각시 상기 챔버 내부 압력이 낮을수록 공정 시간이 길어지며 부식의 문제가 있다. 따라서, 건식 식각시 상기 챔버 내부의 압력은 이 점을 고려하여 10 mTorr 내지 150 Torr의 범위로 할 수 있다.
나아가, 건식 식각 후 상기 기판 온도를 승온시켜 상기 기판으로부터 식각 부산물을 제거하는 후열처리(post heat) 단계를 인시튜(in-situ)로 더 실시할 수도 있다.
본 발명에 따르면, HF 가스와 알킬아민의 혼합 가를 식각 가스로 사용함에 따라 기판 위에 형성된 실리콘 산화막을 매우 빠른 식각 속도를 가지고 식각하는 것이 가능해진다.
이에 따라 공정 시간이 단축되어 챔버 내 부품 손상이 적어지며 식각 효율성을 극대화하며 식각 비용을 절감할 수 있으며, 작업처리량이 향상된다. 나아가, 높은 작업처리량으로 인해 기존의 습식 식각을 대체할 수 있게 된다.
또한, 건식 식각에 의하므로 가스 종류와 유량과 식각 시간을 조절함으로써 식각 속도 등의 공정조건 설정이 습식 식각에 비해 용이할 뿐만 아니라, 유량 및 혼합비의 조절로 식각 속도를 조절할 수 있다.
이하, 첨부 도면들을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되어져서는 안 된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다.
(실시예)
도 1은 본 발명에 관한 실리콘 산화막 건식 식각 방법을 실시하기 위한 식각 장치의 일예를 도시한 구성도이다.
이 식각 장치(100)는 기판(w)이 로딩되는 챔버(10)를 갖고 있다. 챔버(10)의 내부공간 중 하측에는 기판(w)이 배치되는 서셉터(20)가 승강 가능하게 설치될 수 있다. 여기에는 소정 히터(미도시)가 구비되어 있어 기판(w) 및/또는 챔버(10) 내부의 온도를 조절할 수 있게 되어 있다. 챔버(10)의 내부공간 중 상측에는 기판(w)에 형성된 실리콘 산화막을 식각할 수 있도록 식각 가스를 분사하는 샤워헤드(30)가 구비될 수 있다.
한편, 챔버(10)에는 유량 제어된 식각 가스를 챔버(10) 내로 도입하기 위한 가스 공급계(40)가 더 설치되어 있다. 본 발명에서는 HF 가스를 단독으로 사용하는 것이 아니라 HF 가스를 적어도 포함하는 혼합 가스를 식각 가스로 사용하게 되는데, 예를 들어 식각 가스로 HF 가스와 알킬아민의 혼합 가스를 사용하는 경우 식각 가스를 구성하는 각 성분 가스가 미리 혼합되지 않고 챔버(10) 내에 공급되어 혼합될 수 있도록, 가스 공급계(40)는 식각 가스를 구성하는 성분 가스별로 각각 독립적으로 구비시킨다. 즉, 세분하여 도시하지는 않았지만 가스 공급계(40)는 각 성분 가스의 공급원(40a, 가스 봄베 또는 액체를 담은 캐니스터 등)과 연결된 가스 공급로(40b), 여기에 구비된 유량 제어기(40c, MFC) 등을 각각 포함하게 된다.
샤워헤드(30)는 이러한 가스 공급계(40)로부터 공급받은 성분 가스를 챔버(10) 내로 분사하는 수단이며, 샤워헤드(30) 안에서도 혼합되지 않고 챔버(10) 내로 분사되어 비로소 혼합되는 포스트 믹스(post mix) 타입인 것이 샤워헤드(30)의 유지 관리상 좋다. 이를 위해 샤워헤드(30) 안에 적어도 두 개의 독립적인 유로가 형성된 듀얼 타입(dual type)을 채용하도록 한다. 물론 성분 가스를 챔버(10) 내로 분사하는 수단은 가스 노즐이나 가스 분사판과 같은 샤워헤드 이외의 다른 형태일 수도 있고, 또한 챔버(10)의 상방이 아닌 하방으로부터 각 가스를 도입하여 구성하는 방식일 수도 있다.
또한, 도 1에 도시한 것은 한 번에 1매씩 처리하는 낱장식(single) 식각 장치이나 이것에 본 발명이 한정되지 않으며 다수매의 기판에 대해 한 번에 식각할 수 있는 배치(batch)식 식각 장치를 이용해 적용할 수도 있다. 또한, 기판(w)으로서는 실리콘 웨이퍼와 같은 반도체 기판에 한정되지 않고, LCD 기판, 유리 기판 등에도 적용할 수 있다. 뿐만 아니라 실리콘 산화막 위에 포토레지스트 등으로 마스크를 형성한 후 이를 통해 일부분만 식각하는 패터닝 이외에 마스크 없이 전면적으로 실리콘 산화막을 제거하는 에치백(etch back)에도 본 발명 방법이 적용될 수 있다. 나아가 자연 산화막, 열 산화막, 증착 산화막, 케미컬 산화막, 도포 산화막 등, 실리콘 산화막의 종류에 구애됨이 없이 본 발명 방법이 적용될 수 있다.
다음에, 이상과 같이 구성된 식각 장치를 이용하여 행할 수 있는 본 발명 방법에 대해 설명한다.
도 2는 실시예에 따른 실리콘 산화막 건식 식각 방법의 순서도이다.
실리콘 산화막이 형성된 기판(w)을 상기 식각 장치(100)의 챔버(10) 내에 로딩하고(단계 s1), 여기에 본 발명 특유의 HF 가스와 알킬아민의 혼합 가스를 식각 가스로 사용하여 실리콘 산화막을 식각한다(단계 s2). 알킬아민으로는 탄소 수가 적고 쉽게 구할 수 있는 메틸아민(CH3NH2)을 사용할 수 있다.
구체적으로 챔버(10) 내부 압력을 10 mTorr 내지 150 Torr, 서셉터(20) 온도를 20 ℃ 내지 50 ℃로 조정한 다음, 기판(w)을 로딩한다. 서셉터(20) 온도는 식각 가스의 식각 반응에 가장 적합한 온도 범위에서 선정한다. 서셉터(20) 온도가 기판(w) 온도가 된다. 이 때, 기판(w)은 소정 프리 히팅 단계를 거쳐 고온의 서셉터(20) 상에 안치되는 것일 수 있다. 그러나 이와 반대 순서로 기판(w)을 먼저 서셉터(20) 상에 안치한 후 서셉터(20) 온도를 조정하여 기판(w) 온도를 조정하는 방식을 택할 수도 있다. 이 때, 챔버(10) 벽은 식각 가스가 응축되지 않도록 50℃ 내지 100℃로 유지할 수 있다.
그런 다음, HF 가스 공급계로부터 유량 제어된 HF 가스(무수 HF 가스)를 챔버(10) 내로 도입하는 동시에, 알킬아민 공급계로부터 유량 제어된 알킬아민을 챔버(10) 내로 도입한다. 사용하는 알킬아민이 액상인 경우 적당한 버블링(bubbling)이나 기화기를 통해 기화시켜 도입시킬 수 있다. 가스 공급로(40b)의 온도는 실온에서 액체인 공급원의 특성에 따라 가스 공급로(40b) 상에서 액화되지 않도록 50℃ 내지 150℃로 조절한다.
이와 같이, 챔버(10) 내로 따로따로 도입된 HF 가스와 알킬아민은 샤워헤드(30)를 통해 챔버(10) 내에 분사되면서 비로소 혼합되어 이 혼합 가스가 기판(w)에 형성되어 있는 실리콘 산화막을 식각하여 제거하게 된다. 식각 가스가 응축되 지 않도록 샤워헤드(30)의 온도는 50℃ 내지 150℃로 유지할 수 있다.
이 때 상기 식각 가스에 IPA 가스를 더 포함시켜 사용할 수 있으며, N2, Ar 및 He 중 선택되는 적어도 하나의 불활성 가스를 더 포함시켜 사용할 수도 있다. HF 가스와 알킬아민 그리고 실리콘 산화막이 반응하면 물이 형성되는데 IPA는 이 물을 빨리 증발시키기 때문에 전체적인 반응 속도를 향상시키게 되며 이는 식각 속도의 증가로 귀결된다. 실험 결과, 식각 속도가 분당 300Å에 이른다. 또한 불활성 가스는 식각에 직접적으로 참여하여 유효한 작용을 하는 것은 아니지만 식각 가스를 구성하고 있는 각 성분 가스가 기판(w)까지 전달될 수 있도록 캐리어 가스(carrier gas) 역할을 하게 된다.
HF 가스 단독으로는 실리콘 산화막 제거가 효율적이지 않지만 여기에 알킬아민을 혼합시킴으로써 실리콘 산화막을 효율적으로 제거할 수 있으며, 특히 IPA 가스를 더 혼합하는 경우에는 반응 시간을 단축할 수 있으므로 작업 처리량을 향상시킬 수 있다.
이와 같이 하여, 실리콘 산화막을 식각한 후 챔버(10) 내부에 기판(w)을 그대로 유지한 상태에서 기판(w) 온도를 80℃ 내지 200℃ 사이의 온도, 예컨대 100℃까지 승온시켜 상기 기판(w)에 붙어 있는 식각 부산물을 제거하는 후열처리 단계를 인시튜(in-situ)로 더 실시할 수도 있다(단계 s3). 이와 같이 하면 식각 공정과 그에 필요한 후공정을 하나의 챔버에서 수행하기 때문에 작업처리량이 좋아지며, 부산물이 제거된 상태에서 챔버(10)를 빠져 나가게 된다. 따라서, 부산물을 제거 하지 않은 채 다른 후열처리 챔버로 옮기는 과정에서 트랜스퍼 모듈(transfer module)과 같은 다른 부분에 발생할 수 있는 오염이 방지되는 효과가 있다.
이상, 본 발명을 몇몇 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다. 따라서, 이러한 변형 모두가 본 발명의 영역에 포함되는 것을 의도한다.
도 1은 본 발명에 따른 건식 식각 방법을 수행할 수 있는 식각 장치의 도면이다.
도 2는 실시예에 따른 실리콘 산화막 건식 식각 방법의 순서도이다.

Claims (6)

  1. 기판 상에 형성된 실리콘 산화막을 챔버 내에서 건식 식각하는 방법에 있어서,
    HF 가스와 알킬아민의 혼합 가스를 식각 가스로 사용하는 것을 특징으로 하는 실리콘 산화막 건식 식각 방법.
  2. 제1항에 있어서, 상기 식각 가스에 이소프로필알콜(IPA) 가스를 더 포함시켜 사용하는 것을 특징으로 하는 실리콘 산화막 건식 식각 방법.
  3. 제1항 또는 제2항에 있어서, 상기 식각 가스에 N2, Ar 및 He 중 선택되는 적어도 하나의 불활성 가스를 더 포함시켜 사용하는 것을 특징으로 하는 실리콘 산화막 건식 식각 방법.
  4. 제3항에 있어서, 건식 식각시의 상기 챔버 내부 압력은 10 mTorr 내지 150 Torr인 것을 특징으로 하는 실리콘 산화막 건식 식각 방법.
  5. 제1항에 있어서, 건식 식각시의 상기 기판 온도는 20 ℃ 내지 50 ℃인 것을 특징으로 하는 실리콘 산화막 건식 식각 방법.
  6. 제5항에 있어서, 건식 식각 후 상기 기판 온도를 승온시켜 상기 기판으로부터 식각 부산물을 제거하는 후열처리 단계를 인시튜(in-situ)로 더 실시하는 것을 특징으로 하는 실리콘 산화막 건식 식각 방법.
KR1020080083261A 2008-08-26 2008-08-26 실리콘 산화막의 건식 식각 방법 KR20090126165A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080083261A KR20090126165A (ko) 2008-08-26 2008-08-26 실리콘 산화막의 건식 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080083261A KR20090126165A (ko) 2008-08-26 2008-08-26 실리콘 산화막의 건식 식각 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080052134A Division KR100870914B1 (ko) 2008-06-03 2008-06-03 실리콘 산화막의 건식 식각 방법

Publications (1)

Publication Number Publication Date
KR20090126165A true KR20090126165A (ko) 2009-12-08

Family

ID=41687434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080083261A KR20090126165A (ko) 2008-08-26 2008-08-26 실리콘 산화막의 건식 식각 방법

Country Status (1)

Country Link
KR (1) KR20090126165A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230093364A (ko) 2017-03-10 2023-06-27 엔오케이 가부시키가이샤 시일 링

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230093364A (ko) 2017-03-10 2023-06-27 엔오케이 가부시키가이샤 시일 링

Similar Documents

Publication Publication Date Title
TWI746728B (zh) 半導體處理裝置
US9997371B1 (en) Atomic layer etch methods and hardware for patterning applications
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
US9269587B2 (en) Methods for etching materials using synchronized RF pulses
US20180308695A1 (en) Atomic layer etch, reactive precursors and energetic sources for patterning applications
JP5679153B2 (ja) 低温でプラズマ励起原子膜の成膜によりシリコン酸化膜を成膜する方法
US20130224960A1 (en) Methods for etching oxide layers using process gas pulsing
US8435419B2 (en) Methods of processing substrates having metal materials
US20130115778A1 (en) Dry Etch Processes
JP2011082560A (ja) 微細パターンの形成方法
US20210017643A1 (en) Chamfer-less via integration scheme
KR101146118B1 (ko) 실리콘 산화막의 건식 식각 방법
KR100870914B1 (ko) 실리콘 산화막의 건식 식각 방법
KR20230006004A (ko) 하드 마스크 선택도 (selectivity) 개선을 위한 불활성 가스 주입
KR101725711B1 (ko) 에칭 방법 및 기록 매체
KR101134909B1 (ko) 실리콘 산화막의 건식 식각 방법
US7452823B2 (en) Etching method and apparatus
US20110303639A1 (en) Methods for processing substrates having metal hard masks
CN113811400B (zh) 使用等离子体和蒸汽的干式清洁设备
KR20090126165A (ko) 실리콘 산화막의 건식 식각 방법
WO2020096720A1 (en) Process chamber component cleaning method
TWI674625B (zh) 原位羥化裝置
KR101132568B1 (ko) 흄 발생없이 패턴을 형성하는 방법
JP6920309B2 (ja) エッチングハードウェアに対する水素プラズマベース洗浄処理
KR102599830B1 (ko) 결함 평탄화

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Withdrawal due to no request for examination