KR20130056040A - 반도체 제조 장치 및 반도체 제조 방법 - Google Patents
반도체 제조 장치 및 반도체 제조 방법 Download PDFInfo
- Publication number
- KR20130056040A KR20130056040A KR1020110121767A KR20110121767A KR20130056040A KR 20130056040 A KR20130056040 A KR 20130056040A KR 1020110121767 A KR1020110121767 A KR 1020110121767A KR 20110121767 A KR20110121767 A KR 20110121767A KR 20130056040 A KR20130056040 A KR 20130056040A
- Authority
- KR
- South Korea
- Prior art keywords
- process chamber
- plasma
- supply amount
- temperature
- oxygen
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 232
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 230000008569 process Effects 0.000 claims abstract description 199
- 239000007789 gas Substances 0.000 claims abstract description 86
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 62
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 62
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 48
- 239000001301 oxygen Substances 0.000 claims abstract description 48
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 229920005591 polysilicon Polymers 0.000 claims abstract description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims description 92
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 40
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 claims description 21
- PBYMHCSNWNVMIC-UHFFFAOYSA-N C.F.F Chemical compound C.F.F PBYMHCSNWNVMIC-UHFFFAOYSA-N 0.000 claims description 19
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000007599 discharging Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 113
- 239000010409 thin film Substances 0.000 description 10
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- ZQXCQTAELHSNAT-UHFFFAOYSA-N 1-chloro-3-nitro-5-(trifluoromethyl)benzene Chemical compound [O-][N+](=O)C1=CC(Cl)=CC(C(F)(F)F)=C1 ZQXCQTAELHSNAT-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Analytical Chemistry (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 제조 장치 및 방법을 제공한다. 본 발명은 공정 챔버의 외부에서 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2) 가스로부터 플라즈마를 발생시키고, 발생된 플라즈마를 공정 챔버 내로 공급한다. 본 발명에 의하면, 소스 가스의 변경 없이 산소의 공급량 및 척의 온도를 조절함으로써, 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비와 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비 간의 상대적인 크기를 역으로 조절할 수 있다.
Description
본 발명은 반도체 제조 장치 및 방법에 관한 것으로, 보다 상세하게는 기판을 식각하는 장치 및 방법에 관한 것이다.
반도체 소자의 제조를 위해서는 증착, 사진, 식각, 애싱, 그리고 세정 등 다양한 공정이 요구된다. 이들 중 식각 공정은 웨이퍼와 같은 반도체 기판 상에 형성된 박막 중 원하는 영역을 제거하는 공정으로, 최근에는 플라즈마를 이용하여 박막을 식각하는 방법이 사용되고 있다. 이러한 식각 공정에서 중요하게 고려되고 있는 인자 중 하나는 식각 선택비이다. 식각 선택비는 다른 박막의 식각 없이 식각하고자 하는 박만만을 식각할 수 있는 정도를 나타낸다.
박막 중에 실리콘 질화막(Silicon Nitride, SiN)의 식각은 일반적으로 다음과 같이 이루어진다. 먼저 공정 챔버 내 척(chuck) 상에 기판을 위치시키고, 공정 챔버 내로 소스 가스를 공급하고, 이들 가스로부터 공정 챔버 내에서 플라즈마를 발생시킨다.
플라즈마는 박막과 화학적으로 반응하여 기판에서 박막을 제거한다. 실리콘 질화막을 식각하기 위한 소스 가스로는 사불화탄소(CF4, tetra fluoro methane), 삼불화메탄(CHF3, trifluoro methane), 그리고 산소(O2)가 사용된다. 그러나 상술한 장치 구조 및 상술한 가스를 사용하여 실리콘 질화막을 식각하는 경우, 척의 온도나 공정 챔버 내 압력 등과 같은 공정 조건을 다양하게 변화하여도 실리콘 산화막이나 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비는 약 30 : 1 내지 50 : 1 정도로 낮다.
또한, 일반적으로 식각 공정이 진행되는 동안, 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비와 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비 간의 상대적 크기는 크게 변경되지 않고 유지된다. 그러나 식각 공정이 진행됨에 따라 기판 상에 형성된 박막들의 상태가 변경되는 경우, 위와 같은 식각 방법으로 공정 진행시 식각이 비효율적으로 이루어질 수 있다.
본 발명의 실시예들은 기판에 대해 식각 공정 수행시 다른 박막에 대한 질화막의 식각 선택비를 향상시킬 수 있는 반도체 제조 장치 및 방법을 제공하고자 한다.
또한, 본 발명은 식각 공정이 진행되는 도중 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비와 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비의 상대적 크기를 조절할 수 있는 반도체 제조 장치 및 방법을 제공하고자 한다.
본 발명이 해결하고자 하는 과제는 여기에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명은 기판 상에 형성된 질화막을 식각하는 반도체 제조 방법을 제공한다. 본 발명의 일 실시예에 의하면, 공정 챔버 내에 제공된 서셉터 상에 기판을 위치시키고, 상기 공정 챔버의 외부에서 제 1 소스가스로부터 플라즈마를 발생시키고, 상기 플라즈마를 상기 공정 챔버로 공급하되, 상기 제 1 소스가스는 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)를 포함하고, 공정 진행 도중에 상기 산소의 공급량 또는 상기 공정 챔버의 온도가 변경된다.
일 예에 의하면, 상기 산소의 공급량 또는 상기 공정 챔버의 온도 중 어느 하나는 증가하고, 다른 하나는 감소할 수 있다.
일 예에 의하면, 상기 공정 챔버의 온도 조절은 상기 서셉터의 온도를 조절함으로써 이루어질 수 있다.
일 예에 의하면, 상기 산소의 공급량은 100 내지 2000 Sccm 의 범위와 2000 내지 2500 Sccm 의 범위 간에 변경되고, 상기 공정 챔버의 온도는 섭씨 40 도 내지 섭씨 70도의 범위와 섭씨 10도 내지 섭씨 40도의 범위 간에 변경될 수 있다.
상기 산소의 공급량 또는 상기 공정 챔버의 온도가 변경될 때 상기 이불화메탄공급량은 일정하게 유지될 수 있다.
상기 산소의 공급량 또는 상기 공정 챔버의 온도가 변경될 때 상기 질소 가스의 공급량은 변경될 수 있다.
일 예에 의하면, 상기 공정 진행시 상기 서셉터의 온도는 섭씨 0 내지 70도이고, 상기 이불화메탄(CH2F2) 가스의 공급량은 10 내지 500 SCCM 이고, 상기 질소(N2) 가스의 공급량은 100 내지 2500 SCCM 이고, 상기 산소(O2) 가스의 공급량은 100 내지 2500 SCCM 일 수 있다. 또한, 상기 공정 챔버 내 압력은 300 내지 1000 미리토르(mT)일 수 있다. 또한, 공정 진행시 상기 플라즈마를 발생시키기 위해 공급되는 전력은 1000 내지 3000 W 일 수 있다.
일 예에 의하면, 상기 산소의 공급량 또는 상기 공정 챔버의 온도가 변경될 때 상기 전력의 크기도 변경될 수 있다.
또한, 상기 플라즈마가 상기 공정 챔버로 공급되는 통로로 제 2 소스가스가 공급되고, 상기 제 2 소스가스는 삼불화질소(NF3)를 포함할 수 있다. 공정 진행시 상기 삼불화질소의 공급량은 0보다 크고 1000 SCCM 이하일 수 있다.
또한, 본 발명은 폴리 실리콘막, 실리콘 산화막, 실리콘 질화막이 형성된 기판 상에서 실리콘 질화막을 식각하는 반도체 제조 방법을 제공한다. 상기 반도체 제조 방법에 의하면, 상기 기판이 공정 챔버 내 서셉터 상에 로딩된 상태에서 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)를 포함하는 제 1 소스 가스로부터 플라즈마를 발생시켜 상기 실리콘 질화막을 식각하되, 상기 산소의 공급량 또는 상기 공정 챔버의 온도를 변경함으로서 상기 실리콘 산화막에 대한 상기 실리콘 질화막의 식각 선택비와 상기 폴리 실리콘막에 대한 상기 실리콘 질화막의 식각 선택비 간의 상대적인 크기가 조절된다.
일 예에 의하면, 상기 플라즈마는 상기 공정 챔버의 외부에서 발생된 후 상기 공정 챔버로 공급될 수 있다.
일 예에 의하면, 상기 산소의 공급량 또는 상기 공정 챔버의 온도 중 어느 하나는 증가하고, 다른 하나는 감소하도록 변경될 수 있다.
일 예에 의하면, 상기 공정 챔버의 온도 조절은 상기 서셉터의 온도를 조절하는 것을 포함하고, 상기 산소의 공급량은 100 내지 2000 Sccm 의 범위와 2000 내지 2500 Sccm 의 범위 간에 변경되고, 상기 서셉터의 온도는 섭씨 40 도 내지 섭씨 70도의 범위와 섭씨 10도 내지 섭씨 40도의 범위 간에 변경될 수 있다.
일 예에 의하면, 상기 산소의 공급량 또는 상기 공정 챔버의 온도를 변경할 때 상기 이불화메탄과 상기 질소의 공급량은 변경될 수 있다. 또한, 상기 산소의 공급량 또는 상기 공정 챔버의 온도를 변경할 때 상기 공정 챔버 내 압력은 일정하게 유지될 수 있다.
일 예에 의하면, 상기 산소의 공급량 또는 상기 공정 챔버의 온도를 변경할 때, 상기 플라즈마를 발생시키기 위해 공급되는 전력의 크기를 변경할 수 있다.
일 예에 의하면, 상기 이불화메탄(CH2F2)의 공급량은 10 내지 500 SCCM 이고, 상기 질소의 공급량은 100 내지 2500 SCCM이고, 상기 산소의 공급량은 100 내지 2500 SCCM 일 수 있다. 또한, 상기 기판이 놓이는 서셉터의 온도는 섭씨 0 내지 70도(℃)이고, 상기 공정 챔버 내 압력은 300 내지 1000 미리토르(mT) 일 수 있다.
또한, 본 발명은 반도체 제조 장치를 제공한다. 상기 반도체 제조 장치는 식각 공정이 수행되는 공정 유닛, 상기 공정 유닛의 외부에 제공되며, 상기 공정 유닛으로 플라즈마를 공급하는 플라즈마 공급 유닛, 그리고 상기 공정 유닛 및 상기 플라즈마 공급 유닛을 제어하는 제어기를 포함한다. 상기 공정 유닛은 공정 챔버, 상기 공정 챔버 내에 위치되며 기판을 지지하며 가열부재를 가지는 서셉터를 포함한다. 상기 플라즈마 공급 유닛은 상기 공정 유닛의 외부에 제공되며 내부에 방전 공간을 가지는 플라즈마 챔버, 상기 방전 공간으로 제 1 소스 가스를 공급하는 제 1 소스 가스 공급부, 상기 방전 공간 내에서 제 1 소스 가스로부터 플라즈마가 발생하도록 전력을 제공하는 전력 인가부, 그리고 상기 방전 공간에서 발생된 플라즈마가 상기 공정 챔버로 공급되는 통로로 제공되는 유입 덕트를 포함한다. 상기 제 1 소스 가스는 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)를 포함한다. 상기 제어기는 공정 진행 도중에 상기 산소의 공급량 또는 상기 공정 챔버의 온도를 변경시킨다.
일 예에 의하면, 상기 플라즈마 챔버는 상기 공정 챔버의 상부에서 상기 공정 챔버에 결합되고, 상기 공정 유닛은 상기 서셉터의 상부에 위치되며 상하 방향으로 다수의 홀이 형성된 배플을 포함할 수 있다.
일 예에 의하면, 상기 플라즈마 공급 유닛은 상기 방전 공간에서 발생된 상기 플라즈마가 상기 공정 챔버로 흐르는 경로에 제 2 소스 가스를 공급하는 제 2 소스 가스 공급부를 더 포함하되, 상기 제 2 소스 가스는 삼불화질소(NF3)를 포함할 수 있다.
본 발명의 실시예에 의하면, 기판에 대해 식각 공정 수행시 질화막의 식각 선택비를 향상시킬 수 있다.
또한, 본 발명의 실시예에 의하면, 기판에 대해 플라즈마를 이용하여 식각 공정 수행시 실리콘 산화막이나 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비를 크게 높일 수 있다.
또한, 본 발명의 실시예에 의하면, 식각 공정이 진행되는 동안 공정 조건을 변경함으로써, 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비와 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비 간의 크기를 조절할 수 있다.
또한, 본 발명의 실시예에 의하면, 동일한 소스 가스를 사용하는 경우에도, 사용되는 산소 가스의 량 및/또는 공정 챔버의 온도를 변경하여 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비와 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비 간의 크기를 역으로 전환시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 제조 장치를 개략적으로 보여주는 도면이다.
도 2는 도 1의 장치를 이용하여 제 1 공정조건에서 식각 공정 수행시 실리콘 산화막과 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험 예이다.
도 3은 도 1의 장치를 이용하여 제 2 공정조건에서 식각 공정 수행시 실리콘 산화막과 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험 예이다.
도 4는 도 1과 상이한 장치 구조를 이용하여 식각 공정 수행시 실리콘 산화막과 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험 예이다.
도 5는 본 발명의 일 실시예에 따라 식각 공정을 수행하는 방법을 순차적으로 보여주는 플로우차트이다.
도 2는 도 1의 장치를 이용하여 제 1 공정조건에서 식각 공정 수행시 실리콘 산화막과 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험 예이다.
도 3은 도 1의 장치를 이용하여 제 2 공정조건에서 식각 공정 수행시 실리콘 산화막과 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험 예이다.
도 4는 도 1과 상이한 장치 구조를 이용하여 식각 공정 수행시 실리콘 산화막과 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험 예이다.
도 5는 본 발명의 일 실시예에 따라 식각 공정을 수행하는 방법을 순차적으로 보여주는 플로우차트이다.
이하 첨부된 도면을 참조하여 본 발명의 일 실시 예에 따른 반도체 제조 장치 및 반도체 방법을 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
본 실시예에서 기판은 반도체 웨이퍼일 수 있다. 그러나 이에 한정되지 않고, 기판은 유리 기판 등과 같이 다른 종류의 기판일 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 제조 장치를 나타내는 도면이다.
도 1을 참조하면, 반도체 제조 장치(1)는 플라즈마를 이용하여 기판(W) 상의 박막을 식각 한다. 기판에는 폴리 실리콘막, 실리콘 산화막, 그리고 실리콘 질화막을 포함하는 복수의 막이 형성되고, 식각하고자 하는 박막은 질화막일 수 있다. 일 예에 의하면, 질화막은 실리콘 질화막(Silicon nitride)일 수 있다.
반도체 제조 장치(1)는 공정 유닛(processing unit, 100), 배기 유닛(exhausting unit, 200), 플라즈마 공급 유닛(plasma supplying unit, 300), 그리고 제어기(도시되지 않음)를 가진다. 공정 유닛(100)은 기판이 놓이고 식각 공정이 수행되는 공간을 제공한다. 배기 유닛(200)은 공정 챔버(100) 내부에 머무르는 공정 가스 및 기판 처리 과정에서 발생한 반응 부산물 등을 외부로 배출하고, 공정 챔버(100) 내 압력을 설정 압력으로 유지한다. 플라즈마 공급 유닛(300)은 공정 유닛(100)의 외부에서 공정 가스로부터 플라즈마(plasma)를 생성시키고, 이를 공정 유닛(100)으로 공급한다. 제어기는 공정 유닛(100) 및 플라즈마 공급 유닛(300)를 제어한다.
공정 유닛(100)은 공정 챔버(110), 기판 지지부(120), 그리고 배플(130)을 가진다. 공정 챔버(110)의 내부에는 기판 처리 공정을 수행하는 처리 공간(111)이 형성된다. 공정 챔버(110)는 상부벽이 개방되고, 측벽에는 개구(도시되지 않음)가 형성될 수 있다. 기판은 개구를 통하여 공정 챔버(110) 내부로 출입한다. 개구는 도어(미도시)와 같은 개폐 부재에 의해 개폐될 수 있다. 공정 챔버(110)의 바닥면에는 배기홀(112)이 형성된다. 배기홀(112)은 배기유닛(200)과 연결되며, 공정 챔버(110) 내부에 머무르는 가스와 반응 부산물이 외부로 배출되는 통로를 제공한다.
기판 지지부(120)는 기판(W)을 지지한다. 기판 지지부(120)는 서셉터(121)와 지지축(122)을 포함한다. 서셉터(121)는 처리 공간(111) 내에 위치되며 원판 형상으로 제공된다. 서셉터(121)는 지지축(122)에 의해 지지된다. 기판(W)은 서셉터(121)의 상면에 놓인다. 서셉터(121)의 내부에는 전극(미도시)이 제공될 수 있다. 전극은 외부 전원과 연결되며, 인가된 전력에 의해 정전기를 발생시킨다. 발생된 정전기는 기판(W)을 서셉터(121)에 고정시킬 수 있다. 서셉터(121)의 내부에는 가열부재(125)가 제공될 수 있다. 일 예에 의하면, 가열부재(125)는 히팅 코일일 수 있다. 또한, 서셉터(121)의 내부에는 냉각부재(126)가 제공될 수 있다. 냉각부재(126)는 냉각수가 흐르는 냉각라인으로 제공될 수 있다. 가열부재(125)는 기판(W)을 기 설정된 온도로 가열한다. 냉각부재(126)는 기판(W)을 강제 냉각시킨다.
또한, 공정 챔버(110)의 외측에 월 히터(118)가 제공될 수 있다. 월 히터(118)는 코일의 형상으로 제공될 수 있다. 선택적으로 월 히터(118)는 공정 챔버(110)의 외벽 내에 제공될 수 있다. 배플(130)은 서셉터(121)의 상부에 위치한다. 배플(130)에는 홀(131)들이 형성된다. 홀(131)들은 배플(130)의 상면에서 하면까지 제공되는 관통홀로 제공되며, 배플(130)의 각 영역에 균일하게 형성된다.
다시 도 1을 참조하면, 플라즈마 공급 유닛(300)은 공정 챔버(110)의 상부에 위치한다. 플라즈마 공급 유닛(300)은 소스가스를 방전시켜 플라즈마를 생성하고, 생성된 플라즈마를 처리 공간(111)으로 공급한다. 플라즈마 공급 유닛(300)은 플라즈마 챔버(310), 제 1 소스 가스 공급부(320), 제 2 소스 가스 공급부(322), 전력 인가부(330), 그리고 유입 덕트(340)를 포함한다.
플라즈마 챔버(310)는 공정 챔버(110)의 외부에 위치한다. 일 예에 의하면, 플라즈마 챔버(310)는 공정 챔버(110)의 상부에 위치되어 공정 챔버(110)에 결합된다.플라즈마 챔버(310)에는 상면 및 하면이 개방된 방전 공간(311)이 내부에 형성된다. 플라즈마 챔버(310)의 상단은 가스 공급 포트(315)에 의해 밀폐된다. 가스 공급 포트(315)는 제 1 소스 가스 공급부(320)와 연결된다. 제 1 소스 가스는 가스 공급 포트(315)를 통해 방전 공간(311)으로 공급된다. 제 1 소스 가스는 이불화메탄(CH2F2, Difluoromethane), 질소(N2), 그리고 산소(O2)를 포함한다. 선택적으로 제 1 소스가스는 사불화탄소(CF4, Tetrafluoromethane) 등 다른 종류의 가스를 더 포함할 수 있다.
전력 인가부(330)는 방전 공간(311)에 고주파 전력을 인가한다. 전력 인가부(330)는 안테나(331)와 전원(332)을 포함한다.
안테나(331)는 유도 결합형 플라즈마(ICP) 안테나로, 코일 형상으로 제공된다. 안테나(331)는 플라즈마 챔버(310) 외부에서 플라즈마 챔버(310)에 복수 회 감긴다. 안테나(331)는 방전 공간(311)에 대응하는 영역에서 플라즈마 챔버(310)에 감긴다. 안테나(331)의 일단은 전원(332)과 연결되고, 타단은 접지된다.
전원(332)은 안테나(331)에 고주파 전류를 공급한다. 안테나(331)에 공급된 고주파 전력은 방전 공간(311)에 인가된다. 고주파 전류에 의해 방전 공간(311)에는 유도 전기장이 형성되고, 방전 공간(311) 내 제 1 소스가스는 유도 전기장으로부터 이온화에 필요한 에너지를 얻어 플라즈마 상태로 변환된다.
전력 인가부(330)의 구조는 상술한 예에 한정되지 않고, 제 1 소스 가스로부터 플라즈마를 발생시키기 위한 다양한 구조가 사용될 수 있다.
유입 덕트(340)는 플라즈마 챔버(310)와 공정 챔버(110) 사이에 위치한다. 유입 덕트(340)는 공정 챔버(110)의 개방된 상면을 밀폐하며, 하단에 배플(130)이 결합한다. 유입 덕트(340)의 내부에는 유입공간(341)이 형성된다. 유입 공간(341)은 방전 공간(311)과 처리 공간(111)을 연결하며, 방전 공간(311)에서 생성된 플라즈마가 처리 공간(111)으로 공급되는 통로로 제공한다.
유입 공간(341)은 유입구(341a)와 확산 공간(341b)을 포함할 수 있다. 유입구(341a)는 방전 공간(311)의 하부에 위치하며, 방전 공간(311)과 연결된다. 방전 공간(311)에서 생성된 플라즈마는 유입구(341a)를 통해 유입된다. 확산 공간(341b)은 유입구(341a)의 하부에 위치하며, 유입구(341a)와 처리 공간(111)을 연결한다. 확산 공간(341b)은 아래로 갈수록 단면적이 점차 넓어진다. 확산 공간(341b)은 역 깔때기 형상을 가진 수 있다. 유입구(341a)에서 공급된 플라즈마는 확산 공간(341b)을 통과하는 동안 확산된다.
방전 공간(311)에서 발생된 플라즈마가 공정 챔버(110)로 공급되는 통로에는 제 2 소스 가스 공급부(341)가 연결될 수 있다. 예컨대, 제 2 소스 가스 공급부(341)는 안테나(331)의 하단이 제공되는 위치와 확산 공간(341b)의 상단이 제공되는 위치 사이에서 플라즈마가 흐르는 통로로 제 2 소스 가스를 공급한다. 일 예에 의하면, 제 2 소스 가스는 삼불화질소(NF3, Nitrogen trifluoride)를 포함한다. 선택적으로 제 2 소스 가스의 공급 없이 제 1 소스 가스만으로 식각 공정이 수행될 수도 있다.
다음에는 도 1의 반도체 제조 장치(1)를 이용하여 기판(W)을 식각하는 방법을 설명한다. 도 1의 반도체 제조 장치(1)는 공정 처리 유닛(100)의 외부에서 플라즈마를 발생시키고 이를 다운 스트림(downstream) 방식에 의해 공정 챔버(110)로 공급하는 리모트 플라즈마 장치의 한 종류이다. 본 실시예에 의하면, 소스 가스로는 이불화메탄(CH2F2), 삼불화질소(NF3), 질소(N2), 그리고 산소(O2)가 사용된다. 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)는 방전 공간(311)으로 직접 공급되고, 삼불화질소(NF3)는 방전 공간(311)에서 발생된 플라즈마가 공정 챔버(110)로 공급되는 통로로 공급된다. 추가적으로 사불화탄소(CF4)가 제 1 소스 가스로 더 사용될 수 있다.
식각 공정이 진행되는 동안 공정 조건은 다음과 같이 제공될 수 있다. 이 경우 실리콘 산화막에 대한 실리콘 질화막의 선택비를 약 100:1 내지 3000:1로 구현할 수 있고, 폴리 실리콘막에 대한 실리콘 질화막의 선택비를 약 100:1 내지 1000:1의 고선택비로 구현할 수 있다.
(공정 조건)
서셉터의 온도 : 섭씨 0 내지 70도
이불화메탄(CH2F2) 가스의 공급량 : 10 내지 500 SCCM
삼불화질소(NF3) 가스의 공급량 : 0 내지 1000 SCCM
질소(N2) 가스의 공급량 : 100 내지 2500 SCCM
산소(O2) 가스의 공급량 : 100 내지 2500 SCCM
전력 : 1000~3000 W
공정 챔버 내 압력 : 300 내지 1000 mT
식각 공정 수행시 소스가스로서 사불화탄소(CF4)나 삼불화메탄(CHF3) 가스를 사용하는 경우에 비해 이불화메탄(CH2F2)과 질소(N2), 및 산소(O2)를 함께 사용하는 경우, 이불화메탄(CH2F2)이 폴리 실리콘막(poly silicon)과 실리콘 산화막(silicon oxide) 상에 CxHy의 폴리머 막을 형성하는 메카니즘과, 산소(O2)와 질소(N2)에 의해 상기 폴리머 막을 제거하는 메카니즘이 동시에 진행됨으로써 폴리 실리콘막과 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 크게 증가시킬 수 있다.
또한, 식각 공정 진행 중 공정 조건들 중 소스 가스의 종류를 변경하지 않고도 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비와 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비 간의 상대적인 크기를 변경할 수 있다.
실험에 의하면, 아래의 제 1 공정 조건에서 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비는 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비보다 높다.
(제 1 공정 조건)
서셉터의 온도 : 섭씨 0 내지 40도
이불화메탄(CH2F2) 가스의 공급량 : 10 내지 500 SCCM
삼불화질소(NF3) 가스의 공급량 : 0 내지 1000 SCCM
질소(N2) 가스의 공급량 : 100 내지 2500 SCCM
산소(O2) 가스의 공급량 : 2000 내지 2500 SCCM
전력 : 1000~3000 W
공정 챔버 내 압력 : 300 내지 1000 mT
또한, 아래의 제 2 공정 조건에서 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비는 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비보다 높다.
(제 2 공정 조건)
서셉터의 온도 : 섭씨 40 내지 70도
이불화메탄(CH2F2) 가스의 공급량 : 10 내지 500 SCCM
삼불화질소(NF3) 가스의 공급량 : 0 내지 1000 SCCM
질소(N2) 가스의 공급량 : 100 내지 2500 SCCM
산소(O2) 가스의 공급량 : 100 내지 2000 SCCM
전력 : 1000~3000 W
공정 챔버 내 압력 : 300 내지 1000 mT
도 2는 제 1 공정 조건 내 범위에서 식각 공정 수행시 폴리 실리콘막 및 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 보여준다. 도 3은 제 2 공정 조건 내 범위에서 식각 공정 수행시 폴리 실리콘막 및 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 보여준다. 도 2와 도 3을 참조하면, 도 2의 공정 조건에서는 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비(180:1)가 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비(90:1)보다 높고, 도 3의 공정 조건에서는 이와 반대로 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비(170:1)가 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비(90:1)보다 높은 것을 알 수 있다.
본 발명의 실시예에 의하면, 소스 가스의 종류를 변경하지 않고 산소 가스의 공급량이나 공정 챔버 내 온도를 조절함으로써 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비와 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비 간에 상대적인 크기를 조절할 수 있다. 공정 챔버의 온도의 조절은 서셉터의 온도를 변경함으로 이루어질 수 있다. 따라서 공정 챔버(110) 내로 소스 가스를 공급하여 식각 공정 수행시 기판(W) 상에 형성된 실리콘 질화막, 실리콘 산화막, 그리고 폴리 실리콘 막의 상태 등이 변경되는 경우에도 소스 가스의 종류의 변경 없이 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비와 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비의 상대적인 크기를 조절함으로 공정을 수행할 수 있다.
도 4는 도 1의 장치 구조와 달리 공정 챔버 내부에서 직접 플라즈마를 발생시키는 구조의 장치에서 소스 가스로 이불화메탄(CH2F2), 산소(O2), 질소(N2), 그리고 아르곤(Ar) 가스를 사용하여 식각 공정을 수행시 실리콘 산화막과 폴리 실리콘에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험예이다.
도 4에 도시된 실험예에 의하면, 서셉터의 온도, 공정 챔버 내 압력, 이불화메탄(CH2F2), 아르곤(Ar), 산소(O2), 그리고 질소(N2)의 공급량, 그리고 전력을 도 4과 같이 제공할 때 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비는 약 36:1이고, 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비는 약 48:1로, 도 1과 같은 장치 구조를 사용하여 식각 공정을 수행할 때에 비해 식각 선택비가 상대적으로 매우 낮은 것을 알 수 있다.
도 5는 도 1의 장치(1)를 이용하여 실리콘 질화막을 식각하는 방법을 보여주는 플로우차트이다. 아래의 식각 방법은 제어기가 소스가스들의 량, 서셉터(120)의 온도, 공정 챔버(110) 내 압력, 전력의 크기 등을 제어함으로써 이루어질 수 있다.
도 5를 참조하면, 처음에 기판(W)이 서셉터(120) 상에 로딩된다(스텝 S10). 초기에 식각 공정을 수행시에는 제 1 공정 조건으로 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비가 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비보다 높도록 공정을 수행한다(스텝 S20). 이후 일정 시간이 경과되면, 기판(W)이 서셉터(120)에 유지되어 있는 상태에서 제 2 공정 조건으로 변경한다(스텝 S30). 이후 제 2 공정 조건으로 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비가 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비보다 높도록 공정을 수행한다(스텝 S40). 제 1 공정 조건에서 제 2 공정 조건으로 변경시, 산소 가스의 공급량, 서셉터(120)의 온도, 또는 산소 가스의 공급량과 서셉터(120)의 온도를 모두 변경시키고, 이불화메탄, 삼불화질소, 질소 가스의 공급량 및 공정 챔버(110) 내 압력은 동일하게 유지할 수 있다. 플라즈마 발생을 위해 공급되는 전력은 동일하게 유지되거나 변경될 수 있다. 공정이 완료되면 서셉터(120)로부터 기판(W)을 언로딩한다(스텝 S50).
그러나 이와 달리 이불화메탄, 삼불화질소, 질소 가스의 공급량 및 공정 챔버(110) 내 압력도 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비와 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비 간의 상대적인 크기 변경에 영향을 주지 않는 범위 내에서 변경될 수 있다.
선택적으로 초기에 식각 공정을 수행시에 제 2 공정 조건으로 공정을 수행하고, 일정 시간이 경과되면 제 1 공정 조건으로 변경하여 공정을 수행할 수 있다.
선택적으로, 제 1 공정 조건과 제 2 공정 조건을 교대로 번갈아가면서 식각 공정을 수행할 수 있다.
상술한 예에서는 제 1 공정 조건에서 제 2 공정 조건으로 변경시 공정 챔버(110) 내 온도는 서셉터(121)의 온도를 조절하여 이루어지는 것으로 설명하였다. 그러나 이에 한정되지 않고, 공정 챔버(110) 내 온도 조절은 월 히터(118)의 온도를 조절함으로써 이루어지거나, 월 히터(118)와 서셉터(121)의 온도를 모두 조절함으로써 이루어질 수 있다.
또한, 상술한 예에서는 제 1 공정 조건과 제 2 공정 조건에서 질소 가스의 공급량이 일정한 것으로 설명하였다. 그러나 제 1 공정 조건에서 제 2 공정 조건으로 공정 조건을 변경할 때 질소 가스의 공급량을 변화시킬 수 있다. 질소 가스의 공급량은 질화막의 식각량을 조절 할 수 있다. 예컨대 질소의 공급량을 증가시켜 질화막의 식각량을 줄일 수 있다. 따라서 제 1 공정 조건과 제 2 공정 조건에서 질소 가스의 공급량 변화로 인해 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비와 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 조절하여, 이들 간에 상대적인 크기를 조절할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 공정 챔버 200: 배기 유닛
300: 플라즈마 공급 부재 310: 플라즈마 챔버
320: 소스 가스 공급부 330: 전력 인가부
340: 유입 덕트
300: 플라즈마 공급 부재 310: 플라즈마 챔버
320: 소스 가스 공급부 330: 전력 인가부
340: 유입 덕트
Claims (23)
- 기판 상에 형성된 질화막을 식각하는 반도체 제조 방법에 있어서,
공정 챔버 내에 제공된 서셉터 상에 기판을 위치시키고, 상기 공정 챔버의 외부에서 제 1 소스가스로부터 플라즈마를 발생시키고, 상기 플라즈마를 상기 공정 챔버로 공급하되,
상기 제 1 소스가스는 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)를 포함하고,
공정 진행 도중에 상기 산소의 공급량 또는 상기 공정 챔버의 온도가 변경되는 반도체 제조 방법. - 제 1 항에 있어서,
상기 산소의 공급량 또는 상기 공정 챔버의 온도 중 어느 하나는 증가하고, 다른 하나는 감소하는 반도체 제조 방법. - 제 1 항 또는 제 2 항에 있어서,
상기 공정 챔버의 온도 조절은 상기 서셉터의 온도를 조절하는 것을 포함하는 반도체 제조 방법. - 제 1 항 또는 제 2 항에 있어서,
상기 산소의 공급량은 100 내지 2000 Sccm 의 범위와 2000 내지 2500 Sccm 의 범위 간에 변경되고, 상기 서셉터의 온도는 섭씨 40 도 내지 섭씨 70도의 범위와 섭씨 10도 내지 섭씨 40도의 범위 간에 변경되는 반도체 제조 방법. - 제 1 항에 있어서,
상기 산소의 공급량 또는 상기 공정 챔버의 온도가 변경될 때 상기 이불화메탄의 공급량은 일정하게 유지되는 반도체 제조 방법. - 제 1 항에 있어서,
상기 산소의 공급량 또는 상기 공정 챔버의 온도가 변경될 때 상기 질소 가스의 공급량은 변경되는 반도체 제조 방법. - 제 1 항에 있어서,
상기 공정 챔버의 온도를 조절하는 것은 상기 서셉터의 온도를 조절하는 것을 포함하고,
상기 공정 진행시 상기 서셉터의 온도는 섭씨 0 내지 70도이고, 상기 이불화메탄(CH2F2) 가스의 공급량은 10 내지 500 SCCM 이고, 상기 질소(N2) 가스의 공급량은 100 내지 2500 SCCM 이고, 상기 산소(O2) 가스의 공급량은 100 내지 2500 SCCM 인 반도체 제조 방법. - 제 7 항에 있어서,
상기 공정 챔버 내 압력은 300 내지 1000 미리토르(mT)이고, 상기 플라즈마를 발생시키기 위해 공급되는 전력은 1000 내지 3000 W 인 반도체 제조 방법. - 제 1 항에 있어서,
상기 플라즈마가 상기 공정 챔버로 공급되는 통로로 제 2 소스가스가 공급되고,
상기 제 2 소스가스는 삼불화질소(NF3)를 포함하는 반도체 제조 방법. - 제 9 항에 있어서,
공정 진행시 상기 삼불화질소의 공급량은 0보다 크고 1000 SCCM 이하인 반도체 제조 방법. - 폴리 실리콘막, 실리콘 산화막, 실리콘 질화막이 형성된 기판 상에서 실리콘 질화막을 식각하는 반도체 제조 방법에 있어서,
상기 기판이 공정 챔버 내 서셉터 상에 로딩된 상태에서 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)를 포함하는 제 1 소스 가스로부터 플라즈마를 발생시켜 상기 실리콘 질화막을 식각하되,
상기 산소의 공급량 또는 상기 공정 챔버의 온도를 변경함으로서 상기 실리콘 산화막에 대한 상기 실리콘 질화막의 식각 선택비와 상기 폴리 실리콘막에 대한 상기 실리콘 질화막의 식각 선택비 간의 상대적인 크기가 조절되는 반도체 제조 방법. - 제 11 항에 있어서,
상기 플라즈마는 상기 공정 챔버의 외부에서 발생된 후 상기 공정 챔버로 공급되는 반도체 제조 방법. - 제 12 항에 있어서,
상기 산소의 공급량 또는 상기 공정 챔버의 온도 중 어느 하나는 증가하고, 다른 하나는 감소하도록 변경되는 반도체 제조 방법. - 제 11 항에 있어서,
상기 공정 챔버의 온도 변경은 상기 서셉터의 온도 변경을 포함하고,
상기 산소의 공급량은 100 내지 2000 Sccm 의 범위와 2000 내지 2500 Sccm 의 범위 간에 변경되고, 상기 서셉터의 온도는 섭씨 40 도 내지 섭씨 70도의 범위와 섭씨 10도 내지 섭씨 40도의 범위 간에 변경되는 반도체 제조 방법. - 제 12 항에 있어서,
상기 산소의 공급량 또는 상기 공정 챔버의 온도를 변경할 때 상기 이불화메탄의 공급량 및 상기 공정 챔버 내 압력은 일정하게 유지되는 반도체 제조 방법. - 제 12 항에 있어서,
상기 산소의 공급량 또는 상기 공정 챔버의 온도를 변경할 때 상기 질소의 공급량은 변경되는 반도체 제조 방법. - 제 9 항 내지 제 16 항 중 어느 하나에 있어서,
상기 이불화메탄(CH2F2)의 공급량은 10 내지 500 SCCM 이고, 상기 질소의 공급량은 100 내지 2500 SCCM이고, 상기 산소의 공급량은 100 내지 2500 SCCM 인 반도체 제조 방법. - 제 17 항에 있어서,
상기 기판이 놓이는 서셉터의 온도는 섭씨 0 내지 70도(℃)이고, 상기 공정 챔버 내 압력은 300 내지 1000 미리토르(mT) 인 반도체 제조 방법. - 반도체 제조 장치에 있어서,
식각 공정이 수행되는 공정 유닛과;
상기 공정 유닛의 외부에 제공되며, 상기 공정 유닛으로 플라즈마를 공급하는 플라즈마 공급 유닛과;
상기 공정 유닛 및 상기 플라즈마 공급 유닛을 제어하는 제어기를 포함하되,
상기 공정 유닛은,
공정 챔버와;
상기 공정 챔버 내에 위치되며 기판을 지지하는, 그리고 가열부재를 가지는 서셉터를 포함하고,
상기 플라즈마 공급 유닛은,
상기 공정 유닛의 외부에 제공되며, 내부에 방전 공간을 가지는 플라즈마 챔버,
상기 방전 공간으로 제 1 소스 가스를 공급하는 제 1 소스 가스 공급부와;
상기 방전 공간 내에서 제 1 소스 가스로부터 플라즈마가 발생하도록 전력을 제공하는 전력 인가부; 그리고
상기 방전 공간에서 발생된 플라즈마가 상기 공정 챔버로 공급되는 통로로 제공되는 유입 덕트를 포함하되,
상기 제 1 소스 가스는 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)를 포함하고,
상기 제어기는 공정 진행 도중에 상기 산소의 공급량 또는 상기 서셉터의 온도를 변경시키는 반도체 제조 장치. - 제 19 항에 있어서,
상기 플라즈마 챔버는 상기 공정 챔버의 상부에서 상기 공정 챔버에 결합되고,
상기 공정 유닛은 상기 서셉터의 상부에 위치되며 상하 방향으로 다수의 홀이 형성된 배플을 포함하는 반도체 제조 장치. - 제 20 항에 있어서,
상기 플라즈마 공급 유닛은 상기 방전 공간에서 발생된 상기 플라즈마가 상기 공정 챔버로 흐르는 경로에 제 2 소스 가스를 공급하는 제 2 소스 가스 공급부를 더 포함하되,
상기 제 2 소스 가스는 삼불화질소(NF3)를 포함하는 반도체 제조 장치. - 제 19 항 내지 제 21 항 중 어느 하나의 반도체 제조 장치를 이용하여 질화막을 식각하는 반도체 제조 방법에 있어서,
상기 방전 공간으로 상기 제 1 소스 가스를 공급하는 단계와;
상기 방전 공간에서 상기 제 1 소스 가스로부터 플라즈마를 발생시키는 단계와;
상기 방전 공간에서 발생된 상기 플라즈마를 상기 공정 챔버로 공급하는 단계와; 그리고
상기 플라즈마로 상기 기판 상의 질화막을 식각하는 단계를 포함하되,
식각 공정이 진행되는 도중에 상기 산소의 공급량 또는 상기 공정 챔버의 온도는 변경되는 반도체 제조 방법. - 제 22 항에 있어서,
상기 공정 챔버의 온도 변경은 상기 서셉터의 온도 변경을 포함하고,
상기 식각 공정이 진행되는 동안 상기 이불화메탄(CH2F2)의 공급량은 10 내지 500 SCCM 이고, 상기 질소의 공급량은 100 내지 2500 SCCM이고, 상기 산소의 공급량은 100 내지 2500 SCCM 이고, 상기 서셉터의 온도는 섭씨 0 내지 70도(℃)이고, 상기 공정 챔버 내 압력은 300 내지 1000 미리토르(mT)이고, 상기 전력은 1000 내지 3000 W 인 반도체 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110121767A KR101276262B1 (ko) | 2011-11-21 | 2011-11-21 | 반도체 제조 장치 및 반도체 제조 방법 |
| TW101142371A TWI487023B (zh) | 2011-11-21 | 2012-11-14 | Semiconductor manufacturing apparatus and semiconductor manufacturing method |
| JP2012255628A JP2013110415A (ja) | 2011-11-21 | 2012-11-21 | 半導体製造装置及び半導体製造方法 |
| CN201210477226.1A CN103137415B (zh) | 2011-11-21 | 2012-11-21 | 半导体制造装置及半导体制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110121767A KR101276262B1 (ko) | 2011-11-21 | 2011-11-21 | 반도체 제조 장치 및 반도체 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130056040A true KR20130056040A (ko) | 2013-05-29 |
| KR101276262B1 KR101276262B1 (ko) | 2013-06-20 |
Family
ID=48497076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110121767A KR101276262B1 (ko) | 2011-11-21 | 2011-11-21 | 반도체 제조 장치 및 반도체 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2013110415A (ko) |
| KR (1) | KR101276262B1 (ko) |
| CN (1) | CN103137415B (ko) |
| TW (1) | TWI487023B (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150064518A (ko) * | 2013-12-03 | 2015-06-11 | 피에스케이 주식회사 | 온도 보상 방법 및 이를 이용하는 반도체 제조 장치 |
| KR20170123740A (ko) * | 2016-04-29 | 2017-11-09 | 피에스케이 주식회사 | 기판 처리 장치 및 기판 처리 방법 |
| CN111696863A (zh) * | 2019-03-15 | 2020-09-22 | 北京北方华创微电子装备有限公司 | 硅介质材料刻蚀方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101526507B1 (ko) * | 2013-11-15 | 2015-06-09 | 피에스케이 주식회사 | 기판 처리 장치 및 방법 |
| JP5800969B1 (ja) * | 2014-08-27 | 2015-10-28 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法、プログラム、記録媒体 |
| KR102496037B1 (ko) | 2016-01-20 | 2023-02-06 | 삼성전자주식회사 | 플라즈마 식각 방법 및 장치 |
| CN109075075B (zh) * | 2016-04-05 | 2023-06-06 | Tes股份有限公司 | 硅氧化膜的选择性蚀刻方法 |
| CN111489954A (zh) * | 2019-01-25 | 2020-08-04 | 东莞新科技术研究开发有限公司 | 一种半导体基片刻蚀后氮化物的去除方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3328416B2 (ja) * | 1994-03-18 | 2002-09-24 | 富士通株式会社 | 半導体装置の製造方法と製造装置 |
| DE69733962T2 (de) * | 1996-10-11 | 2006-05-24 | Tokyo Electron Ltd. | Plasma-ätzmethode |
| US7431859B2 (en) * | 2006-04-28 | 2008-10-07 | Applied Materials, Inc. | Plasma etch process using polymerizing etch gases with different etch and polymer-deposition rates in different radial gas injection zones with time modulation |
| JP4906425B2 (ja) * | 2006-07-26 | 2012-03-28 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置 |
| KR20080042264A (ko) * | 2006-11-09 | 2008-05-15 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| US7871926B2 (en) * | 2007-10-22 | 2011-01-18 | Applied Materials, Inc. | Methods and systems for forming at least one dielectric layer |
| KR101055962B1 (ko) * | 2008-05-15 | 2011-08-11 | 주성엔지니어링(주) | 박막패턴 형성방법 |
| KR101248625B1 (ko) * | 2008-09-25 | 2013-04-02 | 세키스이가가쿠 고교가부시키가이샤 | 실리콘 함유막의 에칭 방법 및 장치 |
-
2011
- 2011-11-21 KR KR1020110121767A patent/KR101276262B1/ko not_active IP Right Cessation
-
2012
- 2012-11-14 TW TW101142371A patent/TWI487023B/zh active
- 2012-11-21 JP JP2012255628A patent/JP2013110415A/ja active Pending
- 2012-11-21 CN CN201210477226.1A patent/CN103137415B/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150064518A (ko) * | 2013-12-03 | 2015-06-11 | 피에스케이 주식회사 | 온도 보상 방법 및 이를 이용하는 반도체 제조 장치 |
| KR20170123740A (ko) * | 2016-04-29 | 2017-11-09 | 피에스케이 주식회사 | 기판 처리 장치 및 기판 처리 방법 |
| CN111696863A (zh) * | 2019-03-15 | 2020-09-22 | 北京北方华创微电子装备有限公司 | 硅介质材料刻蚀方法 |
| CN111696863B (zh) * | 2019-03-15 | 2024-04-12 | 北京北方华创微电子装备有限公司 | 硅介质材料刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201327674A (zh) | 2013-07-01 |
| CN103137415A (zh) | 2013-06-05 |
| KR101276262B1 (ko) | 2013-06-20 |
| TWI487023B (zh) | 2015-06-01 |
| CN103137415B (zh) | 2016-08-10 |
| JP2013110415A (ja) | 2013-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101276262B1 (ko) | 반도체 제조 장치 및 반도체 제조 방법 | |
| KR101931134B1 (ko) | 2개의 스테이지들에서의 균일한 건식 에칭 | |
| US9269587B2 (en) | Methods for etching materials using synchronized RF pulses | |
| JP5492557B2 (ja) | 半導体基板を均一にエッチングするためのガス噴射 | |
| US20130224960A1 (en) | Methods for etching oxide layers using process gas pulsing | |
| EP3038142A1 (en) | Selective nitride etch | |
| KR101276258B1 (ko) | 반도체 제조 장치 및 반도체 제조 방법 | |
| US20160218012A1 (en) | Method of forming fine pattern, method of manufacturing semiconductor device, substrate processing apparatus and recording medium | |
| US9508546B2 (en) | Method of manufacturing semiconductor device | |
| KR20110091462A (ko) | 반도체 장치의 제조 방법 및 플라즈마 에칭 장치 | |
| WO2011087874A2 (en) | Method of controlling trench microloading using plasma pulsing | |
| US9018689B1 (en) | Substrate processing apparatus and method of manufacturing semiconductor device | |
| TWI405260B (zh) | A plasma etching treatment method and a plasma etching processing apparatus | |
| KR101423019B1 (ko) | 미세 패턴의 형성 방법 | |
| TW201611113A (zh) | 電漿處理方法 | |
| TW201727738A (zh) | 蝕刻方法 | |
| US20150064921A1 (en) | Low temperature plasma anneal process for sublimative etch processes | |
| US11745231B2 (en) | Cleaning method and processing apparatus | |
| CN101133682A (zh) | 用于蚀刻具有受控制的制程结果分配的方法 | |
| EP2819150B1 (en) | Deposit removing method | |
| KR101098975B1 (ko) | 기판 처리 장치 | |
| JP6529943B2 (ja) | 半導体素子の製造方法及びその製造方法に用いられるプラズマエッチング装置 | |
| TWI833516B (zh) | 基板處理裝置和基板處理方法 | |
| JP2005086080A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |