TWI487023B - Semiconductor manufacturing apparatus and semiconductor manufacturing method - Google Patents

Semiconductor manufacturing apparatus and semiconductor manufacturing method Download PDF

Info

Publication number
TWI487023B
TWI487023B TW101142371A TW101142371A TWI487023B TW I487023 B TWI487023 B TW I487023B TW 101142371 A TW101142371 A TW 101142371A TW 101142371 A TW101142371 A TW 101142371A TW I487023 B TWI487023 B TW I487023B
Authority
TW
Taiwan
Prior art keywords
plasma
temperature
supply amount
semiconductor manufacturing
oxygen
Prior art date
Application number
TW101142371A
Other languages
English (en)
Other versions
TW201327674A (zh
Inventor
Pyongsoo Shin
Byoung Hoon Kim
Original Assignee
Psk Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Psk Inc filed Critical Psk Inc
Publication of TW201327674A publication Critical patent/TW201327674A/zh
Application granted granted Critical
Publication of TWI487023B publication Critical patent/TWI487023B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

半導體製造裝置及半導體製造方法
本發明係關於一種半導體製造裝置及方法，更詳細而言，係關於蝕刻基板之裝置及方法。
為了製造半導體元件，需要蒸鍍、照相、蝕刻、灰化(ashing)、及清洗等多種製程。其等之中，蝕刻製程是在形成於如晶圓那樣的半導體基板上的薄膜中去除所期望之區域的製程，且最近使用的是利用電漿而蝕刻薄膜之方法。於如此之蝕刻製程中，重點考慮的要素之一為蝕刻選擇比。蝕刻選擇比表示不蝕刻其他薄膜而可僅蝕刻所欲蝕刻之薄膜的程度。
薄膜中，氮化矽膜(Silicon Nitride：SiN)之蝕刻一般如以下方式進行。首先，使基板位於製程腔室內之夾盤(chuck)上，向製程腔室內供給源氣體，並由該等氣體使製程腔室內產生電漿。
電漿與薄膜發生化學反應而於基板上去除薄膜。作為用於蝕刻氮化矽膜之源氣體，可使用四氟化碳(CF4 、tetra fluoro methane)、三氟甲烷(CHF3 、trifluoro methane)、及氧O2 。然而，於使用上述裝置構造及上述氣體而蝕刻氮化矽膜之情形時，即便如夾盤之溫度或製程腔室內之壓力等製程條件發生多種變化，氮化矽膜相對於氧化矽膜或多晶矽膜的蝕刻選擇比亦較低，約為30：1至50：1左右。
又，一般而言，於蝕刻製程進行期間，氮化矽膜相對於氧化矽膜之蝕刻選擇比與氮化矽膜相對於多晶矽膜之蝕刻選擇比的相對大小並未較大變化，而得到維持。然而， 伴隨著蝕刻製程的進行，當形成於基板上之薄膜的狀態變更之情形時，以如上文所述之蝕刻方法進行製程時，蝕刻則無效率地進行。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利公開第10-2004-0172584號公報
本發明之實施形態提供一種於對基板進行蝕刻製程時，可提高氮化膜相對於其他薄膜之蝕刻選擇比的半導體製造裝置及方法。
又，本發明提供一種可於蝕刻製程進行之中途，調節氮化矽膜相對於氧化矽膜之蝕刻選擇比與氮化矽膜相對於多晶矽膜之蝕刻選擇比的相對大小的半導體製造裝置及方法。
本發明所欲解決之課題並不限定於此，業者可根據以下之記載明確地理解未提及之其他課題。
本發明提供一種對形成於基板上之氮化膜進行蝕刻之半導體製造方法。根據本發明之一實施形態，使基板位於設在製程腔室內之基座(susceptor)上，於前述製程腔室的外部由第1源氣體產生電漿，並將前述電漿供給至前述製程腔室；前述第1源氣體包含二氟甲烷CH2 F2 、氮N2 、及氧O2 ；且於製程進行之中途，變更前述氧之供給量或前述製程腔室之溫度。
根據一例，可使前述氧之供給量或前述製程腔室之溫 度中的任一者增加，而使另一者減少。
根據一例，前述製程腔室之溫度調節可藉由調節前述基座之溫度而進行。
根據一例，前述氧之供給量可於100~2000 SCCM之範圍與2000~2500 SCCM之範圍間變更，前述製程腔室之溫度可於40℃~70℃之範圍與10℃~40℃之範圍間變更。
於前述氧之供給量或前述製程腔室之溫度變更時，前述二氟甲烷供給量可維持為固定。
於前述氧之供給量或前述製程腔室之溫度變更時，可變更前述氮氣體之供給量。
根據一例，於前述製程進行時，前述基座之溫度可為0~70℃，前述二氟甲烷CH2 F2 氣體之供給量可為10~500 SCCM，前述氮N2 氣體之供給量可為100~2500 SCCM，前述氧O2 氣體之供給量可為100~2500 SCCM。又，前述製程腔室內之壓力可為300~1000 mTorr。又，於製程進行時，用於產生前述電漿而供給之電力可為1000~3000 W。
根據一例，於前述氧之供給量或前述製程腔室之溫度變更時，前述電力的大小亦可變更。
又，可將第2源氣體供給至將前述電漿向前述製程腔室供給之通路，且前述第2源氣體可包含三氟化氮NF3 。於製程進行時，前述三氟化氮之供給量可大於0且為1000 SCCM以下。
又，本發明提供一種於形成有多晶矽膜、氧化矽膜、氮化矽膜之基板上蝕刻氮化矽膜的半導體製造方法。根據前述半導體製造方法，於前述基板裝載於製程腔室內之基座上的狀態下，由包含二氟甲烷CH2 F2 、氮N2 、及氧O2 之 第1源氣體產生電漿而蝕刻前述氮化矽膜，且藉由變更前述氧之供給量或前述製程腔室之溫度，而調節前述氮化矽膜相對於前述氧化矽膜之蝕刻選擇比與前述氮化矽膜相對於前述多晶矽膜之蝕刻選擇比的相對大小。
據一例，當自前述製程腔室的外部產生前述電漿後，可將其供給至前述製程腔室。
根據一例，可以如下之方式變更，即，使前述氧之供給量或前述製程腔室之溫度中的任一者增加，而使另一者減少。
根據一例，前述製程腔室之溫度調節包括調節前述基座之溫度，前述氧之供給量可於100~2000 SCCM之範圍與2000~2500 SCCM之範圍間變更，前述基座之溫度可於40℃~70℃之範圍與10℃~40℃之範圍間變更。
根據一例，於變更前述氧之供給量或前述製程腔室之溫度時，可變更前述二氟甲烷與前述氮之供給量。又，於變更前述氧之供給量或前述製程腔室之溫度時，前述製程腔室內之壓力可維持為固定。
根據一例，於變更前述氧之供給量或前述製程腔室之溫度時，可變更用於產生前述電漿而供給之電力的大小。
根據一例，前述二氟甲烷CH2 F2 之供給量可為10~500 SCCM，前述氮之供給量可為100~2500 SCCM，前述氧之供給量可為100~2500 SCCM。又，供前述基板放置之基座之溫度可為0~70℃，前述製程腔室內之壓力可為300~1000 mTorr。
又，本發明提供一種半導體製造裝置。前述半導體製造裝置包含：製程單元，其進行蝕刻製程；電漿供給單元， 其設於前述製程單元的外部，且向前述製程單元提供電漿；及控制器，其控制前述製程單元及前述電漿供給單元。前述製程單元包含：製程腔室；及基座，其位於前述製程腔室內，支持基板，並具有加熱構件。前述電漿供給單元包含：電漿室，其設於前述製程單元的外部，並於內部具有放電空間；第1源氣體供給部，其向前述放電空間供給第1源氣體；電力施加部，其以於前述放電空間內由第1源氣體產生電漿之方式提供電力；及流入管道，其形成為將前述放電空間產生之電漿向前述製程腔室供給的通路。前述第1源氣體包含二氟甲烷CH2 F2 、氮N2 、及氧O2 。於製程進行之中途，前述控制器變更前述氧之供給量或前述製程腔室之溫度。
根據一例，前述電漿室於前述製程腔室之上部與前述製程腔室連接，且前述製程單元可包含擋板，該擋板位於前述基座之上部、且於上下方向上形成有多個孔。
根據一例，前述電漿供給單元可進而包含第2源氣體供給部，該第2源氣體供給部向如下通路供給第2源氣體，該通路係供產生於前述放電空間中之前述電漿流向前述製程腔室；且前述第2源氣體可包含三氟化氮NF3 。
根據本發明之實施形態，當對於基板進行蝕刻製程時，可提高氮化膜之蝕刻選擇比。
又，根據本發明之實施形態，於利用電漿對於基板進行蝕刻製程時，可較大地提高氮化矽膜相對於氧化矽膜或多晶矽膜之蝕刻選擇比。
又，根據本發明之實施形態，藉由在蝕刻製程進行期 間變更製程條件，可調節氮化矽膜相對於氧化矽膜之蝕刻選擇比與氮化矽膜相對於多晶矽膜之蝕刻選擇比的相對大小。
又，根據本發明之實施形態，當使用相同的源氣體之情形時，可變更使用之氧氣體量及/或製程腔室之溫度，從而相反地轉換氮化矽膜相對於氧化矽膜之蝕刻選擇比與氮化矽膜相對於多晶矽膜之蝕刻選擇比的相對大小。
以下，參照隨附之圖式，對本發明之一實施形態之半導體製造裝置及半導體製造方法進行詳細說明。於說明本發明時，當判斷對於相關之公知構成或功能之具體說明會模糊本發明之主旨之情形時，省略其詳細說明。
本實施形態中，基板可為半導體晶圓。然而，並不限定於此，基板亦可為玻璃基板等其他種類之基板。
圖1係表示本發明之一實施形態之半導體製造裝置的圖式。
參照圖1，半導體製造裝置1利用電漿而蝕刻基板W上之薄膜。於基板上形成有包含多晶矽膜、氧化矽膜、及氮化矽膜之複數層膜，所欲蝕刻之薄膜可為氮化膜。根據一例，氮化膜可為氮化矽膜(Silicon nitride)。
半導體製造裝置1具有製程單元(processing unit，100)、排氣單元(exhausting unit，200)、電漿供給單元(plasma supplying unit，300)、及控制器(未圖示)。製程單元100中設置有基板，並具有進行蝕刻製程之空間。排氣單元200係將滯留於製程腔室100內部之製程氣體及於基板處理過程中產生之反應部產物等向外部排出，且將製 程腔室100內之壓力維持為設定壓力。電漿供給單元300係使製程單元100的外部由製程氣體生成電漿(plasma)，並將其供給至製程單元100。控制器控制製程單元100及電漿供給單元300。
製程單元100具有製程腔室110、基板支持部120、及擋板130。於製程腔室110之內部形成有進行基板處理製程之處理空間111。就製程腔室110而言，上部壁可開放，且於側壁形成開口(未圖示)。基板通過開口而出入於製程腔室110之內部。開口可藉由如門(未圖示)等開閉構件開閉。於製程腔室110之底面形成有排氣孔112。排氣孔112與排氣單元200連接，以提供將滯留於製程腔室110內部之氣體與反應部產物向外部排出的通路。
基板支持部120支持基板W。基板支持部120包含基座121與支持軸122。基座121位於處理空間111內，並為圓板形狀。基座121係藉由支持軸122支持。基板W位於基座121之上表面。可於基座121之內部設置電極(未圖示)。電極與外部電源連接，藉由施加之電力產生靜電。產生之靜電可將基板W固定於基座121上。可於基座121內部設置加熱構件125。根據一例，加熱構件125可為加熱線圈。又，可於基座121內部設置冷卻構件126。冷卻構件126可為供冷卻水流通之冷卻線。加熱構件125將基板W加熱至已設定之溫度。冷卻構件126強制冷卻基板W。
又，於製程腔室110之外側可具有壁面加熱器118。壁面加熱器118可為線圈之形狀。可選擇性地將壁面加熱器118設置於製程腔室110之外壁內。擋板130位於基座121之上部。於擋板130上形成有孔131。孔131形成為自擋板 130之上表面至下表面為止的貫通孔，且均勻地形成於擋板130之各區域內。
再次參照圖1，電漿供給單元300位於製程腔室110之上部。電漿供給單元300使源氣體放電而生成電漿，並將所生成之電漿向處理空間111供給。電漿供給單元300包含：電漿室310、第1源氣體供給部320、第2源氣體供給部322、電力施加部330、及流入管道340。
電漿室310位於製程腔室110的外部。根據一例，電漿室310位於製程腔室110之上部並與製程腔室110結合。就電漿室310而言，於內部形成有上表面及下表面均開放之放電空間311。藉由氣體供給埠315而密閉電漿室310之上端。氣體供給埠315與第1源氣體供給部320連接。第1源氣體係通過氣體供給埠315供給至放電空間311。第1源氣體包含二氟甲烷CH2 F2 (Difluoromethane)、氮N2 、及氧O2 。第1源氣體可選擇性地進一步包含四氟化碳CF4 (Tetrafluoromethane)等其他種類之氣體。
電力施加部330向放電空間311施加高頻電力。電力施加部330包含天線331與電源332。
天線331為感應耦合形電漿(ICP)天線，並為線圈形狀。天線331係於電漿室310外部以複數圈捲繞在電漿室310上。天線331在對應於放電空間311之區域捲繞於電漿室310上。天線331之一端與電源332連接，而另一端接地。
電源332向天線331供給高頻電流。將供給至天線331之高頻電力施加至放電空間311。藉由高頻電流使放電空間311中形成感應電場，放電空間311內之第1源氣體自感應 電場獲得離子化所需之能量而轉換為電漿狀態。
電力施加部330之構造並不限定於上述示例，可使用用於自第1源氣體產生電漿之多種構造。
流入管道340位於電漿室310與製程腔室110之間。流入管道340將製程腔室110的開放之上表面密閉，其下端與擋板130結合。於流入管道340之內部形成有流入空間341。流入空間341將放電空間311與處理空間111連接，形成為將放電空間311內生成之電漿向處理空間111供給的通路。
流入空間341可包含流入口341a與擴散空間341b。流入口341a位於放電空間311之下部，並與放電空間311連接。放電空間311中所生成之電漿通過流入口341a流入。擴散空間341b位於流入口341a之下部，並將流入口341a與處理空間111連接。就擴散空間341b而言，越位於下方，橫截面積越大。擴散空間341b可具有倒漏斗形狀。由流入口341a供給之電漿在通過擴散空間341b期間被擴散。
將放電空間311中所產生之電漿向製程腔室110供給之通路，可與第2源氣體供給部322連接。例如，第2源氣體供給部322於天線331之下端所處的位置與擴散空間341b之上端所處的位置之間，向供電漿流通之通路供給第2源氣體。根據一例，第2源氣體包含三氟化氮NF3 (Nitrogen trifluoride)。亦可選擇性地不供給第2源氣體而僅以第1源氣體進行蝕刻製程。
其次，利用圖1之半導體製造裝置1來說明蝕刻基板W之方法。圖1之半導體製造裝置1為遠程電漿裝置之1種，該遠程電漿裝置係於製程處理單元100的外部產生電 漿，並藉由下游(downstream)方式將該電漿供給至製程腔室110。根據本實施形態，作為源氣體可使用二氟甲烷CH2 F2 、三氟化氮NF3 、氮N2 、及氧O2 。可將二氟甲烷CH2 F2 、氮N2 、及氧O2 直接供給至放電空間311，而將三氟化氮NF3 供給至將放電空間311內所產生之電漿向製程腔室110供給的通路。作為第1源氣體，可追加性地使用四氟化碳CF4 。
於進行蝕刻製程期間，製程條件可如下所示。於此情形時，可實現如下之高選擇比：氮化矽膜相對於氧化矽膜之選擇比大約為100：1~3000：1，且氮化矽膜相對於多晶矽膜之選擇比大約為100：1~1000：1。
(製程條件)
基座之溫度：0~70℃
二氟甲烷CH2 F2 氣體之供給量：10~500 SCCM
三氟化氮NF3 氣體之供給量：0~1000 SCCM
氮N2 氣體之供給量：100~2500 SCCM
氧O2 氣體之供給量：100~2500 SCCM
電力：1000~3000 W
製程腔室內之壓力：300~1000 mTorr
於蝕刻製程進行時，與使用四氟化碳CF4 或三氟甲烷CHF3 氣體作為源氣體之情形相比，當一併使用二氟甲烷CH2 F2 、氮N2 、及氧O2 之情形時，同時進行使二氟甲烷CH2 F2 於多晶矽膜(poly silicon)與氧化矽膜(silicon oxide)上形成Cx Hy 之聚合物膜之機制、與藉由氧氣O2 與氮氣N2 去除前述聚合物膜之機制，藉此，可較大地增加氮化矽膜相對於多晶矽膜與氧化矽膜之蝕刻選擇比。
又，即便於蝕刻製程進行中途，於製程條件中不變更源氣體之種類，亦可變更氮化矽膜相對於氧化矽膜之蝕刻選擇比與氮化矽膜相對於多晶矽膜之蝕刻選擇比的相對大小。
就選擇比而言，於以下之第1製程條件中，氮化矽膜相對於氧化矽膜之蝕刻選擇比高於氮化矽膜相對於多晶矽膜之蝕刻選擇比。
(第1製程條件)
基座之溫度：0至40℃
二氟甲烷CH2 F2 氣體之供給量：10~500 SCCM
三氟化氮NF3 氣體之供給量：0至1000 SCCM
氮N2 氣體之供給量：100~2500 SCCM
氧O2 氣體之供給量：2000~2500 SCCM
電力：1000~3000 W
製程腔室內之壓力：300~1000 mTorr
又，於以下之第2製程條件中，氮化矽膜相對於多晶矽膜之蝕刻選擇比高於氮化矽膜相對於氧化矽膜之蝕刻選擇比。
(第2製程條件)
基座之溫度：40~70℃
二氟甲烷CH2 F2 氣體之供給量：10~500 SCCM
三氟化氮NF3 氣體之供給量：0至1000 SCCM
氮N2 氣體之供給量：100~2500 SCCM
氧O2 氣體之供給量：100~2000 SCCM
電力：1000~3000 W
製程腔室內之壓力：300~1000 mTorr
圖2表示於第1製程條件內之範圍內進行蝕刻製程時，氮化矽膜相對於多晶矽膜及氧化矽膜之蝕刻選擇比。圖3表示於第2製程條件內之範圍內進行蝕刻製程時，氮化矽膜相對於多晶矽膜及氧化矽膜之蝕刻選擇比。參照圖2與圖3可知：於圖2之製程條件中，氮化矽膜相對於氧化矽膜之蝕刻選擇比(180：1)高於氮化矽膜相對於多晶矽膜之蝕刻選擇比(90：1)；而於圖3之製程條件中，與此相反，氮化矽膜相對於多晶矽膜之蝕刻選擇比(170：1)高於氮化矽膜相對於氧化矽膜之蝕刻選擇比(90：1)。
根據本發明之實施形態，可不變更源氣體之種類，而調節氧氣體之供給量或製程腔室內之溫度，藉此可調節氮化矽膜相對於氧化矽膜之蝕刻選擇比與氮化矽膜相對於多晶矽膜之蝕刻選擇比的相對大小。可藉由變更基座之溫度而進行製程腔室之溫度的調節。因此，於向製程腔室110內供給源氣體而進行蝕刻製程時，即便在形成於基板W上之氮化矽膜、氧化矽膜、及多晶矽膜的狀態等有變更之情形時，亦可不變更源氣體之種類，而調節氮化矽膜相對於氧化矽膜之蝕刻選擇比與氮化矽膜相對於多晶矽膜之蝕刻選擇比的相對大小，藉此進行製程。
圖4係表示與圖1之裝置構造不同地，利用於製程腔室內部直接產生電漿之構造的裝置，且使用二氟甲烷CH2 F2 、氧O2 、氮N2 、及氬Ar氣體作為源氣體進行蝕刻製程時，氮化矽膜相對於氧化矽膜與多晶矽之蝕刻選擇比的實驗例。
根據圖4所示之實驗例可知：於如圖4般提供基座之溫度、製程腔室內之壓力、二氟甲烷CH2 F2 、氬Ar、氧O2 、 及氮N2 之供給量、及電力時，氮化矽膜相對於氧化矽膜之蝕刻選擇比約為36：1，氮化矽膜相對於多晶矽膜之蝕刻選擇比約為48：1，與使用如圖1所示之裝置構造進行蝕刻製程時相比，蝕刻選擇比相對來說非常低。
圖5係表示利用圖1之裝置1來蝕刻氮化矽膜之流程圖。以下之蝕刻方法可藉由控制器對源氣體之量、基座120之溫度、製程腔室110內之壓力、電力的大小等進行控制而進行。
參照圖5，最初，將基板W裝載於基座120上(步驟S10)。於初期進行蝕刻製程時，根據第1製程條件，以氮化矽膜相對於氧化矽膜之蝕刻選擇比高於氮化矽膜相對於多晶矽膜之蝕刻選擇比之方式進行製程(步驟S20)。以後，經過固定時間後，於基板W維持於基座120上的狀態下變更為第2製程條件(步驟S30)。以後，根據第2製程條件，以氮化矽膜相對於多晶矽膜之蝕刻選擇比高於氮化矽膜相對於氧化矽膜之蝕刻選擇比之方式進行製程(步驟S40)。於自第1製程條件變更為第2製程條件時，可變更氧氣體之供給量、基座120之溫度、或氧氣體之供給量與基座120之溫度全部，可同樣地維持二氟甲烷、三氟化氮、氮氣體之供給量及製程腔室110內之壓力。可同樣地維持用於產生電漿而供給之電力、或將其變更。若製程結束，則自基座120卸載基板W(步驟S50)。
然而，與此不同，就二氟甲烷、三氟化氮、氮氣體之供給量及製程腔室110內之壓力而言，亦可於影響不波及至氮化矽膜相對於多晶矽膜之蝕刻選擇比與氮化矽膜相對於氧化矽膜之蝕刻選擇比的相對大小變更的範圍內進行變 更。
於初期選擇性地進行蝕刻製程時，若根據第2製程條件進行製程，經過固定之時間後，可變更為第1製程條件而進行製程。
可選擇性地交替應用第1製程條件與第2製程條件，進行蝕刻製程。
上述示例已說明：自第1製程條件變更為第2製程條件時，製程腔室110內之溫度調節可藉由調節基座121之溫度而進行。然而，並不限定於此，製程腔室110內之溫度調節可藉由調節壁面加熱器118之溫度而進行、或藉由將壁面加熱器118與基座121之溫度全部調節而進行。
又，上述示例已說明：以第1製程條件與第2製程條件，氮氣體之供給量為固定。然而，於自第1製程條件向第2製程條件變更製程條件時，可使氮氣體之供給量變化。氮氣體之供給量可調節氮化膜之蝕刻量。例如，可增加氮之供給量而減少氮化膜之蝕刻量。因此，藉由以第1製程條件與第2製程條件使氮氣體之供給量變化，可調節氮化矽膜相對於多晶矽膜之蝕刻選擇比與氮化矽膜相對於氧化矽膜之蝕刻選擇比，並可調節其等的相對大小。
以上之說明僅為示例性地說明本發明之技術思想者，只要為於本發明所屬之技術領域中具有通常之知識者，則可於不脫離本發明之本質特性的範圍內進行多種修正及變形。因此，本發明所揭示之實施形態並非為了對本發明之技術思想加以限定，而是僅用於進行說明，且本發明之技術思想之範圍並不受如此之實施形態的限定。本發明之保護範圍必需基於以下之申請專利範圍進行解釋，且必需分 析為，與其處於同等範圍內的全部技術思想包含於本發明之權利範圍內。
1‧‧‧半導體製造裝置
100‧‧‧製程單元
110‧‧‧製程腔室
111‧‧‧處理空間
112‧‧‧排氣孔
118‧‧‧壁面加熱器
120‧‧‧基板支持部
121‧‧‧基座
122‧‧‧支持軸
125‧‧‧加熱構件
126‧‧‧冷卻構件
130‧‧‧擋板
131‧‧‧孔
200‧‧‧排氣單元
300‧‧‧電漿供給單元
310‧‧‧電漿室
311‧‧‧放電空間
315‧‧‧氣體供給埠
320‧‧‧第1源氣體供給部
322‧‧‧電源
330‧‧‧電力施加部
331‧‧‧天線
332‧‧‧電源
340‧‧‧流入管道
341‧‧‧流入空間
341a‧‧‧流入口
341b‧‧‧擴散空間
W‧‧‧基板
圖1係概略地表示本發明之一實施形態之半導體製造裝置的圖式。
圖2係表示於利用圖1之裝置以第1製程條件進行蝕刻製程時，氮化矽膜相對於氧化矽膜與多晶矽膜之蝕刻選擇比的實驗例。
圖3係表示於利用圖1之裝置以第2製程條件進行蝕刻製程時，氮化矽膜相對於氧化矽膜與多晶矽膜之蝕刻選擇比的實驗例。
圖4係表示利用與圖1不同之裝置構造進行蝕刻製程時，氮化矽膜相對於氧化矽膜與多晶矽膜之蝕刻選擇比的實驗例。
圖5係依序表示根據本發明之一實施形態進行蝕刻製程之方法的流程圖。
1‧‧‧半導體製造裝置
100‧‧‧製程單元
110‧‧‧製程腔室
111‧‧‧處理空間
112‧‧‧排氣孔
118‧‧‧壁面加熱器
120‧‧‧基板支持部
121‧‧‧基座
122‧‧‧支持軸
125‧‧‧加熱構件
126‧‧‧冷卻構件
130‧‧‧擋板
131‧‧‧孔
200‧‧‧排氣單元
300‧‧‧電漿供給單元
310‧‧‧電漿室
311‧‧‧放電空間
315‧‧‧氣體供給埠
320‧‧‧第1源氣體供給部
322‧‧‧電源
330‧‧‧電力施加部
331‧‧‧天線
332‧‧‧電源
340‧‧‧流入管道
341‧‧‧流入空間
341a‧‧‧流入口
341b‧‧‧擴散空間
W‧‧‧基板

Claims (21)

  1. 一種半導體製造方法，其係對形成於基板上之氮化膜進行蝕刻者；且該半導體製造方法中，使基板位於設在製程腔室內之基座上，於前述製程腔室的外部由第1源氣體產生電漿，並將前述電漿供給至前述製程腔室；前述第1源氣體包含二氟甲烷CH2 F2 、氮N2 、及氧O2 ；且於製程進行之中途，不變更源氣體而變更前述氧之供給量或前述製程腔室之溫度，其中前述氧之供給量於100~2000SCCM之範圍與2000~2500SCCM之範圍間變更，且前述基座之溫度於40℃~70℃之範圍與10℃~40℃之範圍間變更。
  2. 如申請專利範圍第1項之半導體製造方法，其中使前述氧之供給量或前述製程腔室之溫度中的任一者增加，而使另一者減少。
  3. 如申請專利範圍第1項或第2項之半導體製造方法，其中前述製程腔室之溫度調節包括調節前述基座之溫度。
  4. 如申請專利範圍第1項之半導體製造方法，其中於變更前述氧之供給量或前述製程腔室之溫度時，前述二氟甲烷之供給量維持為固定。
  5. 如申請專利範圍第1項之半導體製造方法，其中於變更前述氧之供給量或前述製程腔室之溫度時，前述氮氣體之供給量變更。
  6. 如申請專利範圍第1項之半導體製造方法，其中調節前述製程腔室之溫度包括調節前述基座之溫度；且 於前述製程進行時，前述基座之溫度為0~70℃，前述二氟甲烷CH2 F2 氣體之供給量為10~500SCCM，前述氮N2 氣體之供給量為100~2500SCCM，且前述氧O2 氣體之供給量為100~2500SCCM。
  7. 如申請專利範圍第6項之半導體製造方法，其中前述製程腔室內之壓力為300~1000mTorr，用於產生前述電漿而供給之電力為1000~3000W。
  8. 如申請專利範圍第6項之半導體製造方法，其中將第2源氣體供給至將前述電漿向前述製程腔室供給之通路；且前述第2源氣體包含三氟化氮NF3 。
  9. 如申請專利範圍第8項之半導體製造方法，其中於製程進行時，前述三氟化氮之供給量大於0且為1000SCCM以下。
  10. 一種半導體製造方法，其係於形成有多晶矽膜、氧化矽膜、氮化矽膜之基板上蝕刻氮化矽膜者；且該半導體製造方法中，於前述基板裝載於製程腔室內之基座上的狀態下，由包含二氟甲烷CH2 F2 、氮N2 、及氧O2 之第1源氣體產生電漿而蝕刻前述氮化矽膜；且藉由不變更源氣體而變更前述氧之供給量或前述製程腔室之溫度，而調節前述氮化矽膜相對於前述氧化矽膜之蝕刻選擇比與前述氮化矽膜相對於前述多晶矽膜之蝕刻選擇比的相對大小，其中前述製程腔室之溫度變更包括前述基座之溫度變更；前述氧之供給量於100~2000SCCM之範圍與2000~ 2500SCCM之範圍間變更，且前述基座之溫度於40℃~70℃之範圍與10℃~40℃之範圍間變更。
  11. 如申請專利範圍第10項之半導體製造方法，其中當於前述製程腔室的外部產生前述電漿後，將其供給至前述製程腔室。
  12. 如申請專利範圍第11項之半導體製造方法，其中以如下之方式變更，即，使前述氧之供給量或前述製程腔室之溫度中的任一者增加，而使另一者減少。
  13. 如申請專利範圍第11項之半導體製造方法，其中於變更前述氧之供給量或前述製程腔室之溫度時，前述二氟甲烷之供給量及前述製程腔室內之壓力維持為固定。
  14. 如申請專利範圍第11項之半導體製造方法，其中於變更前述氧之供給量或前述製程腔室之溫度時，前述氮之供給量變更。
  15. 如申請專利範圍第8項至第14項中任一項之半導體製造方法，其中前述二氟甲烷CH2 F2 之供給量為10~500SCCM，前述氮之供給量為100~2500SCCM，且前述氧之供給量為100~2500SCCM。
  16. 如申請專利範圍第15項之半導體製造方法，其中供前述基板放置之基座之溫度為0~70℃，前述製程腔室內之壓力為300~1000mTorr。
  17. 一種半導體製造裝置，其包含：製程單元，其進行蝕刻製程；電漿供給單元，其設於前述製程單元的外部，且向前述製程單元供給電漿；及控制器，其控制前述製程單元及前述電漿供給單元； 前述製程單元包含：製程腔室；及基座，其位於前述製程腔室內，支持基板，並具有加熱構件；前述電漿供給單元包含：電漿室，其設於前述製程單元的外部，並於內部具有放電空間；第1源氣體供給部，其向前述放電空間供給第1源氣體；電力施加部，其以於前述放電空間內由第1源氣體產生電漿之方式提供電力；及流入管道，其形成為將前述放電空間內所產生之電漿向前述製程腔室供給的通路；前述第1源氣體包含二氟甲烷CH2 F2 、氮N2 、及氧O2 ；且於製程進行之中途，不變更源氣體而前述控制器變更前述氧之供給量或前述基座之溫度，其中前述氧之供給量於100~2000SCCM之範圍與2000~2500SCCM之範圍間變更，且前述基座之溫度於40℃~70℃之範圍與10℃~40℃之範圍間變更。
  18. 如申請專利範圍第17項之半導體製造裝置，其中前述電漿室係於前述製程腔室之上部與前述製程腔室連接；且前述製程單元包含擋板，該擋板位於前述基座之上部、且於上下方向上形成有多個孔。
  19. 如申請專利範圍第18項之半導體製造裝置，其中前述電漿供給單元進而包含第2源氣體供給部，該第2源氣體 供給部向如下通路供給第2源氣體，該通路係供產生於前述放電空間中之前述電漿流向前述製程腔室；且前述第2源氣體包含三氟化氮NF3 。
  20. 一種半導體製造方法，其係利用申請專利範圍第17項至第19項中任一項之半導體製造裝置而蝕刻氮化膜者；其包含如下階段：向前述放電空間供給前述第1源氣體；於前述放電空間內由前述第1源氣體產生電漿；將前述放電空間內所產生之前述電漿供給至前述製程腔室；及由前述電漿蝕刻前述基板上之氮化膜；且於蝕刻製程進行之中途，不變更源氣體而變更前述氧之供給量或前述製程腔室之溫度，其中前述製程腔室之溫度變更包括前述基座之溫度變更；前述氧之供給量於100~2000SCCM之範圍與2000~2500SCCM之範圍間變更，且前述基座之溫度於40℃~70℃之範圍與10℃~40℃之範圍間變更。
  21. 如申請專利範圍第20項之半導體製造方法，其中於前述蝕刻製程進行期間，前述二氟甲烷CH2 F2 之供給量為10~500SCCM，前述氮之供給量為100~2500SCCM，前述氧之供給量為100~2500SCCM，前述基座之溫度為0~70℃，前述製程腔室內之壓力為300~1000mTorr，且前述電力為1000~3000W。
TW101142371A 2011-11-21 2012-11-14 Semiconductor manufacturing apparatus and semiconductor manufacturing method TWI487023B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110121767A KR101276262B1 (ko) 2011-11-21 2011-11-21 반도체 제조 장치 및 반도체 제조 방법

Publications (2)

Publication Number Publication Date
TW201327674A TW201327674A (zh) 2013-07-01
TWI487023B true TWI487023B (zh) 2015-06-01

Family

ID=48497076

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101142371A TWI487023B (zh) 2011-11-21 2012-11-14 Semiconductor manufacturing apparatus and semiconductor manufacturing method

Country Status (4)

Country Link
JP (1) JP2013110415A (zh)
KR (1) KR101276262B1 (zh)
CN (1) CN103137415B (zh)
TW (1) TWI487023B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101526507B1 (ko) * 2013-11-15 2015-06-09 피에스케이 주식회사 기판 처리 장치 및 방법
KR101629770B1 (ko) * 2013-12-03 2016-06-24 피에스케이 주식회사 온도 보상 방법 및 이를 이용하는 반도체 제조 장치
JP5800969B1 (ja) * 2014-08-27 2015-10-28 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラム、記録媒体
KR102496037B1 (ko) 2016-01-20 2023-02-06 삼성전자주식회사 플라즈마 식각 방법 및 장치
WO2017176027A1 (ko) * 2016-04-05 2017-10-12 주식회사 테스 실리콘산화막의 선택적 식각 방법
KR20170123740A (ko) * 2016-04-29 2017-11-09 피에스케이 주식회사 기판 처리 장치 및 기판 처리 방법
CN111489954A (zh) * 2019-01-25 2020-08-04 东莞新科技术研究开发有限公司 一种半导体基片刻蚀后氮化物的去除方法
CN111696863B (zh) * 2019-03-15 2024-04-12 北京北方华创微电子装备有限公司 硅介质材料刻蚀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263416A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法と製造装置
WO1998016950A1 (fr) * 1996-10-11 1998-04-23 Tokyo Electron Limited Procede de decapage au plasma
TW200802599A (en) * 2006-04-28 2008-01-01 Applied Materials Inc Plasma etch process using polymerizing etch gases with different etch and polymer-deposition rates in different radial gas injection zones with time modulation
JP2008034408A (ja) * 2006-07-26 2008-02-14 Hitachi High-Technologies Corp プラズマ処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080042264A (ko) * 2006-11-09 2008-05-15 주식회사 하이닉스반도체 반도체 소자 제조방법
US7871926B2 (en) * 2007-10-22 2011-01-18 Applied Materials, Inc. Methods and systems for forming at least one dielectric layer
KR101055962B1 (ko) * 2008-05-15 2011-08-11 주성엔지니어링(주) 박막패턴 형성방법
CN102132386B (zh) * 2008-09-25 2013-04-03 积水化学工业株式会社 含硅膜的蚀刻方法以及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263416A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法と製造装置
WO1998016950A1 (fr) * 1996-10-11 1998-04-23 Tokyo Electron Limited Procede de decapage au plasma
TW200802599A (en) * 2006-04-28 2008-01-01 Applied Materials Inc Plasma etch process using polymerizing etch gases with different etch and polymer-deposition rates in different radial gas injection zones with time modulation
JP2008034408A (ja) * 2006-07-26 2008-02-14 Hitachi High-Technologies Corp プラズマ処理装置

Also Published As

Publication number Publication date
KR101276262B1 (ko) 2013-06-20
CN103137415A (zh) 2013-06-05
TW201327674A (zh) 2013-07-01
KR20130056040A (ko) 2013-05-29
CN103137415B (zh) 2016-08-10
JP2013110415A (ja) 2013-06-06

Similar Documents

Publication Publication Date Title
TWI487023B (zh) Semiconductor manufacturing apparatus and semiconductor manufacturing method
KR102283949B1 (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
US20200035497A1 (en) Processing apparatus
EP3038142A1 (en) Selective nitride etch
KR101931134B1 (ko) 2개의 스테이지들에서의 균일한 건식 에칭
TWI627724B (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
KR20190026589A (ko) 에칭 방법
TWI479564B (zh) Semiconductor manufacturing apparatus and semiconductor manufacturing method
US9533332B2 (en) Methods for in-situ chamber clean utilized in an etching processing chamber
TWI584374B (zh) Plasma etching method and plasma etching device
US20130319615A1 (en) Apparatus and method for treating substrates
WO2015034590A1 (en) Methods for etching materials using synchronized rf pulses
WO2015026506A1 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
WO2011025655A2 (en) Silicon-selective dry etch for carbon-containing films
JP2007538397A (ja) 基板表面洗浄方法
KR20110091462A (ko) 반도체 장치의 제조 방법 및 플라즈마 에칭 장치
TW201517123A (zh) 微細圖案的形成方法、半導體裝置的製造方法、及基板處理裝置以及記錄媒體
TWI405260B (zh) A plasma etching treatment method and a plasma etching processing apparatus
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
JP2018113346A (ja) プラズマ処理方法及びプラズマ処理装置
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
KR102304163B1 (ko) 에칭 방법
KR20150043978A (ko) 플라즈마 처리 방법
KR101098975B1 (ko) 기판 처리 장치
TWI768564B (zh) 用於蝕刻硬體之基於氫電漿清洗處理