TWI627724B - 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法 - Google Patents

在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法 Download PDF

Info

Publication number
TWI627724B
TWI627724B TW105116333A TW105116333A TWI627724B TW I627724 B TWI627724 B TW I627724B TW 105116333 A TW105116333 A TW 105116333A TW 105116333 A TW105116333 A TW 105116333A TW I627724 B TWI627724 B TW I627724B
Authority
TW
Taiwan
Prior art keywords
spacer layer
substrate
gas mixture
deposition
gas
Prior art date
Application number
TW105116333A
Other languages
English (en)
Other versions
TW201705428A (zh
Inventor
周杰
殷正操
羅伊珊胡Ｎ
奈馬尼史林尼法斯Ｄ
劉菁菁
葉怡利
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201705428A publication Critical patent/TW201705428A/zh
Application granted granted Critical
Publication of TWI627724B publication Critical patent/TWI627724B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本文的實施例提供在多重圖案化製程中用於在間隔物層上進行沉積和圖案化製程且具有良好輪廓控制的設備和方法。在一個實施例中，一種在多重圖案化製程期間沉積和圖案化間隔物層的方法包括以下步驟：在位於基板上的圖案化結構之外表面上保形地形成間隔物層，其中該圖案化結構間界定有第一組開口；選擇性地處理形成在該基板上的該間隔物層之第一部分，而不處理該間隔物層之第二部分；以及選擇性地移除該間隔物層經處理的該第一部分。

Description

在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
本文中的實施例大體而言係關於用於在微影多重圖案化製造製程中形成間隔物層的設備和製造製程。
可靠地生產次微米和更小的特徵是半導體元件的極大型積體電路（VLSI）和超大型積體電路（ULSI）的關鍵要求之一。然而，隨著電路技術的不斷小型化，尺寸的大小和電路特徵（例如內連線）的間距對於製程的能力已有額外的需求。位處此技術核心地帶的多層內連線要求精確地成像和放置高深寬比的特徵，例如通孔和其它的內連線。可靠地形成這些內連線對於進一步增加元件和內連線的密度是關鍵的。此外，形成次微米大小的特徵和內連線並減少中間材料（例如抗蝕和硬光罩材料）的浪費是需要的。
隨著下一代元件的電路密度增加，諸如通孔、溝槽、觸點、閘極等內連線和其它特徵以及上述特徵之間的介電質材料之寬度或間距正減少到45 nm和32 nm及更小的尺寸。由於元件的縮放延伸到進一步低於微影術掃描器的解析極限，故採用了多重圖案化來滿足當今積體元件的特徵密度要求。多重圖案化是進行若干阻劑塗佈、微影圖案化及蝕刻操作以在多個步驟中最終圖案化薄膜層的製程。當組合時，重疊的圖案化操作在下方的硬光罩層中形成特徵，當被完全圖案化時，該硬光罩層可被用來圖案化下層，或作為佈植或擴散遮罩。
在一個實例中，多重圖案化製程被廣泛用於在硬光罩層中形成小的特徵。自對準雙重圖案化（SADP）是用於將光微影技術的能力延伸到超越最小間距的雙重圖案化製程。第1A-1D圖描繪用於蝕刻硬光罩層的自對準雙重圖案化（SADP）或自對準三重圖案化（SATP）或甚至自對準四重圖案化（SAQP）之傳統先前技術的循環100之實例。傳統的循環100被描繪在從第1A圖至第1D圖的快照中，第1A圖至第1D圖是基板進行處理時基板的相同部分的描繪。在實例中，低K層103位於基板101上。硬光罩層105可以位於低K層103上並且上面形成有圖案化結構108（例如藉由介電層、光阻劑層、或任何適用於圖案化的材料形成的圖案化結構），圖案化結構108中界定開口118。值得注意的是，在圖案化結構108與硬光罩層105之間可以形成附加的犧牲層來協助下層的圖案化。在第1B圖中，可以將間隔物層126保形地形成在圖案化結構108的側壁111和頂表面109上，以將開口118的尺寸（在第1A圖）進一步減小到開口125。在第1C圖中，進行蝕刻製程以從基板101蝕刻一部分的間隔物層126，直到圖案化結構108的頂表面109露出並且下方硬光罩層105的表面露出。在第1D圖中，進行最終的蝕刻製程以從基板101移除圖案化結構108，而留下界定新開口145的間隔物層126，開口145在基板101上的間隔物層116中具有減小的尺寸。在使用圖案化間隔物層126作為蝕刻遮罩進一步圖案化硬光罩層105之後，則將自對準雙重圖案化（SADP）視為已完成。在某些情況下，可以繼續進行此製程以形成附加的間隔物層來視需要將開口145的尺寸進一步縮小到更窄的開口。值得注意的是，可以形成數量如希望多的間隔物層，只要其間界定的開口不會閉合並且間隔物層由開口界定為分開即可。
在第1C圖的間隔物層126的蝕刻過程中，基板101上的不同材料（例如圖案化結構108、間隔物層126、及下方硬光罩層105）的不同蝕刻速率可能會導致不同的蝕刻尺寸或不對稱的蝕刻輪廓形成在所得結構的不同地方。特別是，在蝕刻製程之後，間隔物層126的角部132（如圓130所指）經常遭受圓形頂肩侵蝕、肩刻面或不希望的非垂直側壁蝕刻輪廓，導致臨界尺寸（CD）損失或變形的輪廓。圖案化結構的不精確臨界尺寸或輪廓變形可能會在後續的微影術曝光製程期間導致光束失焦問題、重疊誤差及明顯的解析度損失。在一些情況下，不精確的輪廓或結構尺寸可能會導致元件結構瓦解，最終導致元件失效和產物低產率。
因此，需要有在多重圖案化製程期間進行精確輪廓控制的改良方法。
本文的實施例提供在多重圖案化製程中用於形成間隔物層及在該間隔物層上原位進行選擇性移除製程且具有良好輪廓控制的設備和方法，以形成用於半導體應用的奈米線。在一個實施例中，一種在多重圖案化製程期間沉積和圖案化間隔物層的方法包括以下步驟：在位於基板上的圖案化結構之外表面上保形地形成間隔物層，其中該圖案化結構間界定有第一組開口；選擇性地處理形成在該基板上的該間隔物層之第一部分，而不處理該間隔物層之第二部分；以及選擇性地移除該間隔物層經處理的該第一部分。
在另一個實施例中，一種在多重圖案化製程期間沉積和圖案化間隔物層的方法包括以下步驟：在基板上進行前處理製程，該基板被提供在處理腔室中；在間隔物層沉積製程期間使用感應耦合電漿進行該沉積製程，以在該基板上形成間隔物層；在沉積後處理製程期間在沒有感應耦合電漿之下使用射頻偏壓功率進行該沉積後處理製程，以選擇性處理該間隔物層的一部分；以及在選擇性移除製程期間藉由遠端電漿源進行該選擇性移除製程，以選擇性移除該間隔物層的該部分。
在又另一個實施例中，一種在多重圖案化製程期間形成和圖案化間隔物層的方法包括一種用於沉積和圖案化位在基板上的間隔物層的方法，包括以下步驟：供應沉積氣體混合物到處理腔室中，該沉積氣體混合物包括矽基氣體和氮，以使用該沉積氣體混合物中形成的感應耦合電漿在基板上沉積間隔物層；供應包括惰性氣體的沉積後處理氣體混合物，以選擇性處理位在該基板上的該間隔物層之第一部分，而不處理該間隔物層之第二部分；以及供應選擇性移除氣體混合物，以使用從該選擇性移除氣體混合物形成的遠端電漿源從該基板只移除該間隔物層經處理的該第一部分。
本申請案的實施例包括在多重圖案化製程中用以沉積和圖案化間隔物層的製程，多重圖案化製程可以提供具有所需的精確尺寸和輪廓而沒有變圓、變形或受侵蝕角部及/或肩部的圖案化間隔物層。間隔物層可被用於多重圖案化製程，多重圖案化製程最終可被用於圖案化和蝕刻介電質互連材料以形成具有高深寬比及/或具有小尺寸的含金屬特徵（例如奈米線）。在一個實施例中，間隔物層沉積和圖案化製程可以包括形成間隔物層的沉積製程，隨後進行選擇性移除製程來有效塑形並控制生成的輪廓，以提供具有所需輪廓和尺寸的間隔物層。沉積和選擇性移除製程可以利用感應耦合電漿源（ICP）沉積製程進行，而且隨後利用遠端電漿源進行選擇性移除製程。感應耦合電漿源（ICP）沉積製程和遠端電漿源選擇性移除製程可以在配備有ICP源和RPS源的設備中原位進行，該設備提供需要的能力來進行沉積製程和選擇性移除製程。如此，可以在形成並圖案化間隔物層之後在間隔物層中獲得具有所需薄膜輪廓的受控沉積和選擇性移除製程。
第2圖為用於進行沉積製程以形成間隔物層隨後進行選擇性移除製程的設備200之剖視圖。可適合與本文揭示的教示一起使用的適當處理腔室包括例如可購自美國加州聖克拉拉的應用材料公司的HDP-Producer®或C3®處理腔室。雖然將設備200圖示為包括致能優異的沉積和選擇性移除性能的複數個特徵，但構思的是，可以改造其他的處理腔室來從本文揭示的一個或更多個發明特徵中獲益。
設備200包括處理腔室202及耦接到處理腔室202的遠端電漿源204。遠端電漿源204可以是能夠產生自由基的任何適當來源。遠端電漿源204可以是遠端電漿源，例如射頻(RF)或極高射頻(VHRF)電容耦合電漿(CCP)源、感應耦合電漿(ICP)源、微波感應(MW)電漿源、電子迴旋共振(ECR)腔室、或高密度電漿(HDP)腔室。遠端電漿源204可以包括一個或更多個氣源206，而且遠端電漿源204可以藉由自由基管道208耦接到處理腔室202。一種或更多種處理氣體(可以是形成自由基的氣體)可以經由一個或更多個氣源206進入遠端電漿源204。該一種或更多種處理氣體可以包含含氯氣體、含氟氣體、惰性氣體、含氧氣體、含氮氣體、含氫氣體、或上述氣體之任意組合。在遠端電漿源204中產生的自由基通過耦接到處理腔室 202的自由基管道208行進到處理腔室202中，從而到達處理腔室202中界定的內部處理區域251。
自由基管道208是蓋組件212的一部份，蓋組件212還包括自由基腔210、頂板214、蓋緣216、及噴頭218。自由基管道208可以包含基本上對自由基不起反應的材料。例如，自由基管道208可以包含AlN、SiO2、Y2O3、MgO、陽極化Al2O3、藍寶石、含有Al2O3、藍寶石、AlN、Y2O3、MgO、或塑膠中之一者或更多者的陶瓷。適當SiO2材料的代表性實例是石英。自由基管道208可以被設置在自由基管道支撐構件220內並由自由基管道支撐構件220支撐。自由基管道支撐構件220可以被設置在頂板214上，頂板214靜置在蓋緣216上。
自由基腔210位於自由基管道208下方並耦接到自由基管道208，而且在遠端電漿源204中產生的自由基通過自由基管道208行進到自由基腔210。自由基腔210是由頂板214、蓋緣216、及噴頭218界定。可選的是，自由基腔210可以包括襯墊222。襯墊222可以覆蓋頂板214和蓋緣216暴露於自由基腔210的表面。來自遠端電漿源204的自由基穿過被設置在噴頭218中的複數個管224而進入內部處理區域251中。噴頭218進一步包括複數個開口226，複數個開口226的直徑比複數個管224的直徑更小。複數個開口226被連接到不與複數個管224流體連通的內部容積(未圖示)。 可以將一個或更多個流體源219耦接到噴頭218用於將流體混合物引入處理腔室202的內部處理區域251中。流體混合物可以包括前驅物、成孔劑、及/或載流體。流體混合物可以是氣體和液體的混合物。
處理腔室202可以包括蓋組件212、腔室主體230及支撐組件232。支撐組件232可以至少部分位在腔室主體230內。腔室主體230可以包括流量閥235以提供到處理腔室202的內部容積的通道。腔室主體230可以包括襯墊234，襯墊234覆蓋腔室主體230的內表面。襯墊234可以包括形成在其中並與真空系統240流體連通的一個或更多個孔236和泵送通道238。孔236為氣體提供進入泵送通道238的流動路徑，泵送通道238為處理腔室202內的氣體提供出口。
真空系統240可以包括真空口242、閥244及真空泵246。真空泵246經由真空口242與泵送通道238流體連通。孔236允許泵送通道238與腔室主體230內的內部處理區域251流體連通。內部處理區域251是由噴頭218的下表面248和支撐組件232的上表面250界定，而且內部處理區域251被襯墊234包圍。
支撐組件232可以包括支撐構件252，以支撐基板(未圖示)用於在腔室主體230內進行處理。基板可以具有任何標準的晶圓尺寸，例如300mm。或者，基板可以大於300mm，例如450mm或更大。支撐構件252可以包含氮化鋁(AlN)或鋁，取決於操作溫度。 支撐構件252可設以將基板夾緊到支撐構件252。例如，支撐構件252可以是靜電夾盤或真空夾盤。
支撐構件252可通過軸256耦接到升舉機構254，軸256延伸穿過形成在腔室主體230的底表面中位於中心的開口258。升舉機構254可以藉由波紋管260彈性地密封於腔室主體230，此舉防止軸256周圍的真空洩漏。升舉機構254允許支撐構件252在腔室主體230內、在處理位置與較低的移送位置之間垂直移動。移送位置略低於流量閥235的開口。在操作過程中，可以將基板與噴頭218之間的間距最小化，以最大化在基板表面的自由基通量。例如，該間距可以介於約100mm和約5,000mm之間。升舉機構254可以是能夠轉動軸256的，軸256接著轉動支撐構件252，從而使位在支撐構件252上的基板在操作過程中被轉動。
可以將一個或更多個加熱元件262和冷卻通道264嵌入支撐構件252中。在操作過程中可以使用加熱元件262和冷卻通道264來控制基板的溫度。加熱元件262可以是任何適當的加熱元件，例如一個或更多個電阻加熱元件。可以將加熱元件262連接到一個或更多個電源(未圖示)。加熱元件262可以被個別控制，以在多區域的加熱或冷卻上具有獨立的加熱及/或冷卻控制。有了在多區域的加熱和冷卻上具有獨立控制的能力，可以在任何給定的製程條件下改善基板的溫度分佈。冷卻劑可以流經冷卻通道264來冷卻基板。支撐構件252可以進一步包括延伸到上表面250的氣體通道，用於使冷卻氣體流到基板的背側。
射頻電源243可以通過射頻電源匹配箱247耦接到噴頭218。射頻電源243可以是低頻、高頻、或極高頻的。在一個實施例中，射頻電源243是高頻射頻產生器，該高頻射頻產生器可以產生用於沉積高密度薄膜層的高密度電漿。在一個實例中，射頻電源243可以作為感應耦合射頻能量發送裝置，該感應耦合射頻能量發送裝置可以產生並控制在支撐構件252上方的內部處理區域251中產生的感應耦合電漿（ICP）。當產生感應耦合電漿（ICP）時，可以提供來自射頻電源匹配箱247的動態阻抗匹配。
除了射頻電源243之外，可以將射頻偏壓電源245耦接到支撐構件252。支撐構件252被設置作為陰極，並包括耦接到射頻偏壓電源245的電極263。射頻偏壓電源245被耦接在位於支撐構件252中的電極263與另一個電極之間，另一個電極例如噴頭218或腔室主體230的頂板（頂板214）。從射頻偏壓電源245產生的射頻偏壓功率激發並維持從位於腔室主體230的內部處理區域251中的氣體形成的電漿放電。
在一種操作模式中，基板101位在處理腔室202中的支撐構件252上。處理氣體及/或氣體混合物被從氣源206通過噴頭218引入腔室主體230中。真空泵246保持腔室主體230內部的壓力，同時移除沉積副產物。
控制器270被耦接到處理腔室202，以控制處理腔室202的操作。控制器270包括用以控制製程程序並調節來自氣源206的氣流的中央處理單元（CPU）272、記憶體274、及支持電路276。CPU 272可以具有任何在工業環境中可能使用的通用電腦處理器的形式。可以將軟體常式儲存在記憶體274中，記憶體274例如隨機存取記憶體、唯讀記憶體、軟碟、或硬碟驅動器、或其他形式的數位儲存器。支持電路276傳統上被耦接到CPU 272，而且可以包括快取記憶體、時鐘電路、輸入/輸出系統、電源、及類似物。控制器270與處理腔室202的各種元件之間的雙向通訊通過大量的訊號電纜進行處理。
第3圖圖示用於在基板上沉積和圖案化間隔物層的方法300，方法300稍後可被用於在半導體裝置的多重圖案化製程期間形成圖案化結構。第4A-4E圖為對應方法300之各種階段的部分基板402之剖視圖。在一個實例中，在多重圖案化製程期間/中可以利用間隔物層來減小形成於基板表面上的圖案化結構中的開口之尺寸。或者，可以有利地利用方法300來為其他類型的結構蝕刻或移除殘餘物。
方法300藉由提供基板而開始於操作302，該基板例如第A4圖中描繪的基板402，基板402上形成有薄膜疊層400，如第4A圖所示。基板402可被傳入處理腔室中，例如第2圖中描繪用於沉積和圖案化間隔物層的處理腔室202。基板402可以是諸如結晶矽（例如Si＜100＞或Si＜111＞）、氧化矽、應變矽、矽鍺、鍺、摻雜或未摻雜的多晶矽、摻雜或未摻雜的矽晶圓和圖案化或未圖案化的絕緣體上矽晶圓（SOI）、摻雜碳的矽氧化物、氮化矽、摻雜矽、鍺、砷化鎵、玻璃、或藍寶石等材料。基板402可以具有各種尺寸，例如200 mm、300 mm、450 mm、或其他直徑、以及作為矩形或方形板。除非另有說明，否則本文描述的實例是在直徑200 mm、直徑300 mm的基板、或直徑450 mm的基板上進行。
薄膜疊層400至少包括位在基板402上的介電層404，介電層404稍後可被用於形成另一個圖案化結構，以便於將特徵轉入基板402。在第4A圖圖示的實施例中，介電層404被形成在基板402上。應注意的是，可以視需要將介電層404形成為直接接觸或間接接觸（例如在介電層404與基板402之間形成附加的層或結構）。
在一個實施例中，介電層404為氧化矽、氮化矽、氧氮化矽、高k材料、或上述材料之組合及類似物。本文提及的高k材料是介電常數大於4.0的介電質材料。高k材料層的適當實例包括二氧化鉿（HfO2 ）、二氧化鋯（ZrO2 ）、鉿矽氧化物（HfSiO2 ）、鉿鋁氧化物（HfAlO）、鋯矽氧化物（ZrSiO2 ）、二氧化鉭（TaO2 ）、氧化鋁、摻雜鋁的二氧化鉿、鉍鍶鈦（BST）、及鉑鋯鈦（PZT）等等。在第4A圖描繪的實施例中，介電層404為厚度介於約10 nm和約300 nm之間的氧化矽層。
其中形成有複數個開口410（例如第一組開口）的圖案化結構408可以被配置在介電層404上，從而暴露出介電層404的部分406，以便於將特徵傳入介電層404中，以便視需要在基板402上的薄膜疊層400中形成所需的半導體結構。圖案化結構408可以視需要為單層或複合層。在一個實施例中，圖案化結構408可以由含矽材料製成，該含矽材料例如多晶矽、結晶矽、非晶矽、摻雜的矽材料、非晶碳材、氮化矽、二氧化矽碳化矽、或任何適當的含矽材料。在一個特定的實例中，圖案化結構408是由非晶矽層或多晶矽層製成。
在操作304，間隔物層416被保形地形成在圖案化結構408的側壁415和上表面418以及介電層404的部分406上，如第4B圖所示。間隔物層416是在電漿處理腔室中形成，例如第2圖描繪的處理腔室202。間隔物層416可以是與為介電層404選擇的材料不同的介電質材料。在一個實例中，間隔物層416是含矽層，例如多晶矽層、微晶矽層、奈米晶層、非晶矽層及類似物。間隔物層416可以藉由高密度電漿化學氣相沉積製程、磊晶沉積製程、爐製程、ALD製程或在PVD、CVD、ALD、或其他適當電漿處理腔室中的任何適當沉積技術形成。在一個特定的實例中，間隔物層416是藉由在處理腔室202中進行的高密度電漿（HDP）CVD製程形成的、具有介於約7 nm和約25 nm之間的厚度的非晶矽層（a-Si）。間隔物層416的適當例示性材料包括非晶矽、多晶矽、非晶碳材、氮化矽、二氧化矽或碳化矽。
在一個實例中，在間隔物層416的沉積過程中，可以供應沉積氣體混合物到處理腔室202中用於進行處理。在一個實施例中，該氣體混合物可以至少包括矽烷基氣體。該矽烷基氣體之適當實例包括矽烷（SiH4 ）、乙矽烷（Si2 H6 ）、四氟化矽（SiF4 ）、四氯化矽（SiCl4 ）、及二氯矽烷（SiH2 Cl2 ）、以及類似物。
在一些實例中，也可以在沉積過程中將載氣供應到氣體混合物中。載氣的適當實例包括N2 、N2 O、NO2 、NH3 、CO、CO2 、O2 、O3 、H2 O及類似物。可選的是，還可以在該氣體混合物中供應諸如He、Ar、Kr、Ne或類似的惰性氣體。在一個特定的實例中，該氣體混合物中使用的矽烷基氣體為矽烷（SiH4 ）或乙矽烷（Si2 H6 ），並且該載氣為N2 ，而且該惰性氣體為He，以形成非晶矽（a-Si）層或氮化矽層。
在一個實例中，保持矽烷基氣體與N2 氣體的氣體比例，以控制氣體混合物的反應行為，而產生所需的薄膜性質。在一個實施例中，可以將矽烷基氣體與N2 氣體的氣體比例控制在約1：3和約1：5之間。
在沉積過程中，可以利用諸如感應耦合電漿（ICP）功率的射頻電源來沉積間隔物層416。用以沉積間隔物層416的射頻電源（即ICP功率）可以有助於形成具有所需薄膜性質的間隔物層416，該所需薄膜性質例如具有所需蝕刻速率的所需密度或應力。在一個實例中，在沉積過程中可以供應相對低的射頻電源到處理腔室202，該相對低的射頻電源例如小於650瓦，例如介於約200瓦和約600瓦之間，例如約500瓦。在沉積過程中還可以供應相對低的射頻偏壓功率到處理腔室202中，該相對低的射頻偏壓功率例如約小於600瓦、介於100瓦和約500瓦之間。據信，在沉積製程期間利用具有感應耦合電漿（ICP）功率的相對較低射頻電源（例如小於650瓦）伴隨相對低的射頻偏壓功率可以提供可增強離子從氣體混合物離解的較低電漿密度以及較低離子轟擊。然而，過量的矽元素局促到各個晶格單元中不僅增大薄膜密度、而且還會不利地產生高應力，此舉可能會在隨後的圖案化製程期間提供良好的薄膜蝕刻/侵蝕抗性。
在沉積過程中，基板溫度可被控制在約攝氏200度和約攝氏450度之間，例如約攝氏350度。該矽烷基氣體（例如矽烷（SiH4 ））可被以介於約8 sccm和約60 sccm之間（例如介於約30 sccm和約40 sccm之間）的速率供應在該氣體混合物中。諸如He氣的惰性氣體可被以介於約200 sccm和約2000 sccm（例如介於約600 sccm和約1200 sccm）之間的速率供應在該氣體混合物中。諸如N2 氣的載氣可被以介於60 sccm和約200 sccm（例如介於約120 sccm和約160 sccm）之間的速率供應在該氣體混合物中。可以施加介於約400瓦至約2000瓦（例如450瓦至約1000瓦）之間的射頻電源來保持從該氣體混合物形成的電漿。可以將處理壓力保持在約5毫托至約100毫托，例如約15毫托和約50毫托。可以將基板與噴頭之間的間距控制在約200密耳至約6000密耳。沉積製程可以進行約2秒和約100秒之間，例如約5秒和約10秒之間。
另外，在基板402上沉積間隔物層416之前，可以在在操作304進行的沉積製程之前進行基板前處理製程。該前處理製程可以在同一處理腔室（例如進行操作304的沉積製程的處理腔室202）中原位進行。在操作304的前處理製程和沉積製程可以被全部調整並設置在儲存於控制器270中用於進行處理的單一製作方法中。或者，在操作304的前處理製程和沉積製程可以被儲存在不同的製作方法中，並視需要沒有中斷地連續進行。
在前處理製程期間，可以藉由加熱上面放置基板402的支撐構件252來將基板402預熱到所需的溫度範圍。在一個實施例中，基板的溫度可以被控制在從攝氏25度左右（即室溫）到介於約攝氏200度和約攝氏450度之間，例如約攝氏350度。可以在前處理製程期間施加射頻電源，例如ICP電源。可以供應射頻電源到處理腔室以具有介於約1500瓦和約2500瓦之間、例如約2000瓦的頂部電源、以及介於約3000瓦和約5000瓦之間、例如約4000瓦的側邊電源。在前處理製程期間可以保持介於約5毫托和約15毫托之間的處理壓力。前處理氣體混合物至少包括一種惰性氣體，例如Ar、He、Ne、或Kr可以在前處理製程期間供應。在一個實例中，前處理氣體混合物可以包括在前處理製程期間以介於約5：1和約1：5之間（例如介於約1：1和約1：2之間）的比例供應到處理腔室的Ar氣和He氣。前處理製程可以進行約30秒和約90秒之間，例如約50秒。
在操作306，進行沉積後處理製程以選擇性地處理間隔物層的某些部分。據信，在沉積後處理製程期間來自生成電漿的離子具有受控的軌跡和方向性，則可以得到受控的處理貢獻，以便以將產出所需的生成薄膜輪廓的方式有效地刻出間隔物層416。在一個實施例中，在操作306期間進行的沉積後處理製程主要可以特別在間隔物層416的頂表面424和底表面425上形成經處理層，如第4C圖所示。結果，來自電漿的活性處理物種可以選擇性地只處理某些部分，例如間隔物層416的頂表面424和底表面425而不會明顯攻擊、侵蝕或損壞其他部分，例如間隔物層416的角部422和側壁415，以便在處理製程之後獲得良好的間隔物層416輪廓。藉由這樣進行，可以有效地降低或消除在間隔物層416上形成圓角、刻面角、受侵蝕側壁、或變形輪廓的可能性。
在操作306從沉積後處理製程中產生的電漿提供的離子/自由基可改變及/或修改間隔物層416的部分薄膜性質，特別是在頂表面424或底表面425，以便生成與其他區域(例如間隔物層416的側壁415和角部422)不同的經處理區域(例如頂表面424或底表面425)的薄膜接合結構。在經處理區域(例如頂表面424或底表面425)與未處理區域(例如側壁415和角部422)之間的薄膜性質不相似可以在經處理區域與從間隔物層416殘留的其他材料之間提供自然的蝕刻阻障層，從而在後續的選擇性移除製程中的操作期間提供高的選擇率。
沉積後處理製程可以改變接合結構，以形成經處理區域，例如頂表面424或底表面425，以視需要形成所需的輪廓/薄膜接合結構變化，從而提供具有改變的薄膜性質的經處理區域，例如頂表面424或底表面425，從而能夠在後續的選擇性移除製程期間獲得不同的處理結果。
由於在操作306在沉積後處理製程期間施加到電漿的功率可以提供來自沉積後處理氣體混合物(例如惰性氣體)的原子動量，所以相較於未處理區域，例如間隔物層416的側壁415和角部422，當與來自頂表面424或底表面425的原子碰撞時，頂表面424或底表面425中的接合結構可能會被損壞和重新排列，從而對選擇進行處理的區域造成受損/鬆脫的接合結構。由於來自惰性氣體的原子損壞並鬆開存在於頂表面424或底表面425的接合結構，故處理後的頂表面424或底表面425可具有損壞的接合結構，該損壞的接合結構可被移除製程輕易移除。
在一個實例中，可以在操作306在沉積後處理製程期間供應沉積後處理氣體混合物。沉積後處理氣體混合物可以至少包括一種惰性氣體，例如具有受控方向性（例如藉由定向偏壓功率控制）的Ar、Ne、He、或Kr、及/或H2 氣體，以進行沉積後處理製程。來自惰性氣體的原子可以提供所需的碰撞功率來撞擊間隔物層416的頂表面424或底表面425，以便提供有效的碰撞來改變並損壞間隔物層416的頂表面424或底表面425的晶格/接合結構，以促進在操作306進行的後續選擇性移除製程。
在操作306可以在沉積後處理製程期間控制幾個處理參數。可以將諸如He氣等惰性氣體以介於約200 sccm和約1200 sccm之間的流動速率供應到處理腔室中。通常將腔室壓力保持在約10毫托和約100毫托之間，例如約20毫托。可以將基板的溫度控制在約攝氏100度和約攝氏450度之間，例如約攝氏350度。射頻偏壓功率，例如電容或感應射頻功率、直流功率、電磁能、或磁控濺射可以被供應到處理腔室202中，以協助在處理過程中解離沉積後處理氣體混合物。可以使用藉由施加射頻偏壓功率到支撐構件252所產生的電場使由解離能量產生的離子加速前往基板。在一個實施例中，提供頻率約13.56 MHz的射頻偏壓功率來以介於約50瓦和約1500瓦之間、例如約100瓦的功率電平對支撐構件252加偏壓。如此產生的離子通常將藉由如上所述對基板或氣體分配器加偏壓而被加速前往基板的所需區域，例如頂表面424和底表面425。在一個實施例中，在操作306可以可選地在沉積後處理製程期間施加射頻電源到處理腔室202。在一個特定的實例中，在沒有施加射頻電源之下將射頻偏壓功率控制在約100瓦。
在操作308，然後進行殘餘物移除製程以從基板402移除經處理區域，例如頂表面424和底表面425，如第4D圖所示，從而形成具有期望輪廓和尺寸的間隔物層416。將移除氣體混合物供應到具有遠端電漿源的處理腔室中，例如第2圖所描繪在處理腔室202中的遠端電漿源204，以移除經處理區域，例如頂表面424和底表面425，直到圖案化結構408的上表面418和介電層404的部分406被露出。如以上所討論的，經處理區域（例如頂表面424和底表面425）具有與間隔物層416的側壁415和角部422相比不同的薄膜性質，間隔物層416的側壁415和角部422在移除製程期間作為具有高選擇性的蝕刻阻障層，以便只選擇性地移除經處理區域，例如頂表面424和底表面425，而不會損壞或攻擊間隔物層416的側壁415和角部422。
選擇用來移除經處理區域（例如頂表面424和底表面425）的移除氣體混合物包括從遠端電漿源供應的氣體混合物，以從基板402移除頂表面424和底表面425。遠端電漿移除製程是一種被進行以緩慢和選擇性地移除基板402上的頂表面424和底表面425且實質上不攻擊其他表面的溫和移除製程。遠端電漿移除製程是藉由供應移除氣體混合物到處理腔室202中以從移除氣體混合物形成遠端電漿來進行。
在一個實施例中，用以移除經處理區域（例如頂表面424和底表面425）的移除氣體混合物是氨（NH3 ）氣和三氟化氮（NF3 ）氣體的氣體混合物。移除氣體混合物中使用的氨（NH3 ）氣可以視需要使用N2 氣體取代。還可以添加另外的氣體（例如H2 、Ar、He）到移除氣體混合物中以提高移除效率。可以改變和調整每種被引入處理腔室的氣體之量，以適應例如待移除間隔物層416的厚度、被處理的基板之幾何形狀、電漿腔的容積容量、腔室主體的容積容量、以及耦接到腔室主體的真空系統之能力。
由於電漿是在遠端電漿源204中遠端產生的，故從來自遠端電漿的移除氣體混合物解離的蝕刻劑是相對溫和且和緩的，以便緩慢地、溫和地、且逐步地與經處理區域（例如頂表面424和底表面425）發生化學反應，直到圖案化結構408和介電層404被露出，如第4D圖所示。據信，在遠端電漿源中，氨（NH3 ）氣和三氟化氮（NF3 ）氣體在遠端電漿源204中被解離，從而形成氟化銨（NH4 F）及/或具有HF的氟化銨（NH4 F.HF）。一旦氟化銨（NH4 F）和具有HF的氟化銨（NH4 F.HF）的蝕刻劑被引入處理腔室202的內部處理區域251中，則氟化銨（NH4 F）和具有HF的氟化銨（NH4 F.HF）的蝕刻劑可以在到達基板時與經處理區域（例如頂表面424和底表面425）反應，從而形成將被從基板402移除的含NH4 鹽。氟化銨（NH4 F）和具有HF的氟化銨（NH4 F.HF）的蝕刻劑與經處理區域（例如頂表面424和底表面425）發生化學反應，從而形成處於氣態且被從處理腔室抽出、或處於固態且稍後將被使用低溫昇華製程從基板表面移除的含NH4 鹽。
在一個或更多個實施例中，添加氣體以提供具有至少1：1的氨（NH3 ）對三氟化氮（NF3 ）莫耳比的移除氣體混合物。在一個或更多個實施例中，移除氣體混合物的莫耳比為至少約3：1（氨對三氟化氮）。該氣體被以約5：1（氨對三氟化氮）至約20：1的莫耳比引入處理腔室202中。在又另一個實施例中，蝕刻氣體混合物的莫耳比為約5：1（氨對三氟化氮）至約10：1。
在一個實施例中，還可以在移除氣體混合物中供應其他類型的氣體，例如惰性氣體或載氣，以有助於攜帶移除氣體混合物進入處理腔室202的內部處理區域251。惰性氣體或載氣的適當實例包括Ar、He、N2 、H2 、O2 、N2 O、NO2 、NO、及類似物中之至少一者。在一個實施例中，可被供應到處理腔室202中的惰性氣體或載氣是體積流動速率介於約500 sccm和約2000 sccm之間的Ar或He及H2 或N2 。
在供應移除氣體混合物來進行遠端電漿源蝕刻/移除製程時，可以將基板的溫度保持在介於約攝氏40度和約攝氏150度之間的範圍中，例如約攝氏100度。值得注意的是，與例如約攝氏350度的高溫相比，在前處理製程、在操作304的沉積製程、以及在操作306的沉積後處理製程約攝氏100度的相對低溫可以有助於穩定以穩定的方式進行的經處理區域移除製程，使得經處理區域可被以溫和/和緩的方式移除而不會攻擊或損壞未處理區域，以便能夠有成功的選擇性移除製程。
將移除氣體混合物供應到處理腔室中之後，然後可以蝕刻並移除經處理區域，例如頂表面424和底表面425，從而在基板表面上留下固體蝕刻副產物，例如銨鹽（若有的話）。殘留在基板402上的蝕刻副產物（例如銨鹽）具有相對低的熔點，例如約攝氏100度，這允許藉由在操作308的選擇性移除製程之後進行的昇華製程從基板移除副產物。昇華製程可以與以上討論在操作304進行的沉積製程之前的前處理製程相同。由於在操作304的沉積製程、在操作306的沉積後製程及在操作308的選擇性移除製程可以視需要被重複進行多次，如第3圖圖示的迴路310所指示，在操作308用以移除蝕刻副產物的昇華製程可以是在操作304的沉積製程之前進行的前處理製程，如以上所討論的。在一個實施例中，進行操作304至操作308的循環次數可以是約2至約10次。
在操作308的蝕刻/移除製程期間，可以調整幾個處理參數來控制蝕刻/移除製程。在一個例示性實施例中，處理腔室202中的處理壓力被調整到介於約500毫托至約5000毫托之間，例如約1500毫托。可以施加頻率約70 KHz的RPS來供應遠端電漿。例如，可以施加約20瓦至約60瓦、例如約40瓦的RPS功率到蝕刻氣體混合物。
在基板402上形成具有期望輪廓的間隔物層416之後，然後可以進行蝕刻後製程來從基板402移除圖案化結構408，如第4E圖所示，留下其間界定尺寸減小的開口440（例如第二組開口）並作為用於後續製造製程的蝕刻遮罩的間隔物層416。可以進行蝕刻後氣體混合物以在大體上不蝕刻或損壞間隔物層416之下選擇性地主要蝕刻圖案化結構408。
應當注意的是，前處理製程、在操作304的沉積製程、在操作306的沉積後處理製程、在操作308的選擇性移除製程、及在選擇性移除製程之後進行以移除圖案化結構408的可選蝕刻後製程可以全部都在相同的處理腔室中進行（例如在原位）。
因此，提供圖案化間隔物層用於進行多重圖案化製程的實施例，以產生具有所需邊緣/角部輪廓的圖案化間隔物層。藉由在間隔物層沉積和圖案化製程期間利用前處理製程、沉積製程、沉積後處理製程、及選擇性蝕刻製程，可以得到受控的離子軌跡/方向性，以便以期望的方式圖案化間隔物層，從而產生具有期望的精確直角角部及垂直側壁輪廓的圖案化間隔物層。
雖然前文係針對本發明的實施例，但在不偏離本發明的基本範圍下可以設計出本發明其他和進一步的實施例，而且本發明的範圍係由以下的申請專利範圍所決定：
100‧‧‧循環
101‧‧‧基板
103‧‧‧低K層
105‧‧‧硬光罩層
108‧‧‧圖案化結構
109‧‧‧頂表面
111‧‧‧側壁
118‧‧‧開口
125‧‧‧開口
126‧‧‧間隔物層
130‧‧‧圓
132‧‧‧角部
145‧‧‧開口
200‧‧‧設備
202‧‧‧處理腔室
204‧‧‧遠端電漿源
206‧‧‧氣源
208‧‧‧自由基管道
210‧‧‧自由基腔
212‧‧‧蓋組件
214‧‧‧頂板
216‧‧‧蓋緣
218‧‧‧噴頭
219‧‧‧流體源
220‧‧‧自由基管道支撐構件
222‧‧‧襯墊
224‧‧‧管
226‧‧‧開口
230‧‧‧腔室主體
232‧‧‧支撐組件
234‧‧‧襯墊
235‧‧‧流量閥
236‧‧‧孔
238‧‧‧泵送通道
240‧‧‧真空系統
242‧‧‧真空口
243‧‧‧射頻電源
244‧‧‧閥
245‧‧‧射頻偏壓電源
246‧‧‧真空泵
247‧‧‧射頻電源匹配箱
248‧‧‧下表面
250‧‧‧上表面
251‧‧‧內部處理區域
252‧‧‧支撐構件
254‧‧‧升舉機構
256‧‧‧軸
258‧‧‧位於中心的開口
260‧‧‧波紋管
262‧‧‧加熱元件
263‧‧‧電極
264‧‧‧冷卻通道
270‧‧‧控制器
272‧‧‧CPU
274‧‧‧記憶體
276‧‧‧支持電路
300‧‧‧方法
302‧‧‧操作
304‧‧‧操作
306‧‧‧操作
308‧‧‧操作
310‧‧‧迴路
400‧‧‧薄膜疊層
402‧‧‧基板
404‧‧‧介電層
406‧‧‧部分
408‧‧‧圖案化結構
410‧‧‧開口
414‧‧‧側壁
415‧‧‧側壁
416‧‧‧間隔物層
418‧‧‧上表面
422‧‧‧角部
424‧‧‧頂表面
425‧‧‧底表面
440‧‧‧尺寸減小的開口
為了得到並可以詳細了解本文實施例之上述特徵，可參照附圖中圖示的實例而對以上簡要概述的揭示內容作更詳細的描述。
第1A-1D圖繪示利用間隔物層來減小開口尺寸的多重圖案化製程之傳統循環；
第2圖繪示可被用於形成間隔物層和進行選擇性移除製程的處理腔室；
第3圖繪示用於進行間隔物層沉積和圖案化製程的流程圖；以及
第4A-4E圖繪示在基板上利用第3圖繪示的製程沉積和圖案化間隔物層的多重圖案化製程的期間在各個階段的薄膜疊層。
為了便於理解，已在可能處使用相同的元件符號來指稱對於圖式為相同的元件。構思的是，可以將一個實施例的元件和特徵有益地併入其他的實施例中而毋需另外詳述。
然而，應注意的是，附圖只圖示出例示性的實例，因此不應將附圖視為本發明範圍的限制，因本發明可認可其他同樣有效的實施例。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無

Claims (17)

  1. 一種在一多重圖案化製程期間沉積和圖案化一間隔物層的方法，包含以下步驟：在位於一基板上的一圖案化結構之一外表面上保形地形成一間隔物層，其中該圖案化結構間界定有一第一組開口；選擇性地處理形成在該基板上的該間隔物層之一頂表面和一底表面，而不處理該間隔物層之側壁和角部，其中選擇性地處理該間隔物層的該頂表面和該底表面進一步包含供應一沉積後處理氣體混合物到該基板，該沉積後處理氣體混合物包括一惰性氣體，以及在沒有射頻電源之下施加介於250瓦和約1500瓦之間的一射頻偏壓功率到該沉積後處理氣體混合物；以及選擇性地移除該間隔物層經處理的該頂表面和經處理的該底表面。
  2. 如請求項1所述之方法，其中該圖案化結構包含一非晶碳材、氮化矽、二氧化矽或碳化矽。
  3. 如請求項1所述之方法，其中該間隔物層包含多晶矽或非晶矽。
  4. 如請求項1所述之方法，其中保形地形成該間隔物層進一步包含以下步驟： 供應一沉積氣體混合物，該沉積氣體混合物包括一矽基氣體和N2氣體。
  5. 如請求項4所述之方法，其中供應該沉積氣體混合物進一步包含以下步驟：施加小於6500瓦的一感應耦合電源到該氣體混合物；以及施加介於100瓦和約500瓦之間的一射頻偏壓功率到該氣體混合物。
  6. 如請求項1所述之方法，其中選擇性地移除該間隔物層經處理的該頂表面和經處理的該底表面進一步包含以下步驟：供應一選擇性移除氣體混合物，該選擇性移除氣體混合物包括氨(NH3)氣和三氟化氮(NF3)氣體；以及施加一遠端電漿源到該氣體混合物而至該基板。
  7. 如請求項6所述之方法，其中該選擇性移除氣體混合物進一步包含一惰性氣體。
  8. 如請求項1所述之方法，進一步包含以下步驟：從該基板移除該圖案化結構。
  9. 如請求項8所述之方法，進一步包含以下步驟： 在經蝕刻的該間隔物層中形成一第二組開口，該第二組開口的尺寸小於該第一組開口的尺寸。
  10. 如請求項1所述之方法，進一步包含以下步驟：在該基板上保形地形成一間隔物層之前前處理該基板。
  11. 如請求項10所述之方法，其中前處理該基板進一步包含以下步驟：供應一前處理氣體混合物到該基板，該前處理氣體混合物包括一惰性氣體；以及將該基板的溫度保持在介於約200℃和約400℃之間。
  12. 如請求項11所述之方法，進一步包含以下步驟：施加在約2000瓦的一頂部感應耦合電源及在約4000瓦的一側邊感應耦合電源。
  13. 如請求項1所述之方法，其中選擇性地移除該間隔物層經處理的該頂表面和經處理的該底表面進一步包含以下步驟：主要蝕刻該間隔物層的該頂表面和該底表面而實質上不攻擊該間隔物層的該側壁和該角部。
  14. 如請求項13所述之方法，其中該前處理 製程、該保形沉積製程、該選擇性處理製程、及該選擇性移除製程全部都在一單一處理腔室中進行。
  15. 如請求項14所述之方法，其中該間隔物層包含多晶矽或非晶矽。
  16. 一種在一多重圖案化製程期間沉積和圖案化一間隔物層的方法，包含以下步驟：在一基板上進行一前處理製程，該基板被提供在一處理腔室中；在一間隔物層沉積製程期間使用一感應耦合電漿進行該沉積製程，以在該基板上形成一間隔物層；在一沉積後處理製程期間在沒有感應耦合電漿之下使用介於250瓦和約1500瓦之間的一射頻偏壓功率進行該沉積後處理製程，以選擇性處理該間隔物層的一部分；以及在一選擇性移除製程期間藉由一遠端電漿源進行該選擇性移除製程，以選擇性移除該間隔物層的該部分。
  17. 一種用於沉積和圖案化一間隔物層的方法，該間隔物層位在一基板上，包含以下步驟：供應一沉積氣體混合物到一處理腔室中，該沉積氣體混合物包括一矽基氣體和氮，以使用該沉積氣體混合物中形成的一感應耦合電漿在一基板上沉積一間 隔物層；供應包括一惰性氣體的一沉積後處理氣體混合物，以選擇性處理位在該基板上的該間隔物層之一第一部分，而不處理該間隔物層之一第二部分，其中選擇性地處理該間隔物層的該第一部分進一步包含在沒有射頻電源之下施加介於250瓦和約1500瓦之間的一射頻偏壓功率到該沉積後處理氣體混合物；以及供應一選擇性移除氣體混合物，以使用從該選擇性移除氣體混合物形成的一遠端電漿源從該基板只移除該間隔物層經處理的該第一部分。
TW105116333A 2015-06-03 2016-05-25 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法 TWI627724B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/729,932 US9484202B1 (en) 2015-06-03 2015-06-03 Apparatus and methods for spacer deposition and selective removal in an advanced patterning process
US14/729,932 2015-06-03

Publications (2)

Publication Number Publication Date
TW201705428A TW201705428A (zh) 2017-02-01
TWI627724B true TWI627724B (zh) 2018-06-21

Family

ID=57189280

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105116333A TWI627724B (zh) 2015-06-03 2016-05-25 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法

Country Status (6)

Country Link
US (1) US9484202B1 (zh)
JP (1) JP6810059B2 (zh)
KR (1) KR102483741B1 (zh)
CN (1) CN107735851B (zh)
TW (1) TWI627724B (zh)
WO (1) WO2016196073A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170345673A1 (en) * 2016-05-29 2017-11-30 Tokyo Electron Limited Method of selective silicon oxide etching
US10373828B2 (en) * 2016-05-29 2019-08-06 Tokyo Electron Limited Method of sidewall image transfer
US10858727B2 (en) 2016-08-19 2020-12-08 Applied Materials, Inc. High density, low stress amorphous carbon film, and process and equipment for its deposition
US10276379B2 (en) * 2017-04-07 2019-04-30 Applied Materials, Inc. Treatment approach to improve film roughness by improving nucleation/adhesion of silicon oxide
US10559465B2 (en) * 2017-07-24 2020-02-11 Applied Materials, Inc. Pre-treatment approach to improve continuity of ultra-thin amorphous silicon film on silicon oxide
US10147611B1 (en) 2017-08-28 2018-12-04 Nanya Technology Corporation Method for preparing semiconductor structures
US10607852B2 (en) * 2017-09-13 2020-03-31 Tokyo Electron Limited Selective nitride etching method for self-aligned multiple patterning
KR20190035036A (ko) * 2017-09-25 2019-04-03 삼성전자주식회사 박막 형성 장치 및 이를 이용한 비정질 실리콘 막 형성방법
US10636675B2 (en) 2017-09-27 2020-04-28 Applied Materials, Inc. Methods of etching metal-containing layers
US10734228B2 (en) * 2017-12-19 2020-08-04 Tokyo Electron Limited Manufacturing methods to apply stress engineering to self-aligned multi-patterning (SAMP) processes
US10910381B2 (en) * 2018-08-01 2021-02-02 Applied Materials, Inc. Multicolor approach to DRAM STI active cut patterning
US11114306B2 (en) * 2018-09-17 2021-09-07 Applied Materials, Inc. Methods for depositing dielectric material
US11551930B2 (en) * 2018-12-12 2023-01-10 Tokyo Electron Limited Methods to reshape spacer profiles in self-aligned multiple patterning
CN111384172B (zh) * 2018-12-29 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10629451B1 (en) * 2019-02-01 2020-04-21 American Air Liquide, Inc. Method to improve profile control during selective etching of silicon nitride spacers
CN109979816A (zh) * 2019-03-26 2019-07-05 上海华力集成电路制造有限公司 改善隔离侧墙形貌的方法
US11355342B2 (en) * 2019-06-13 2022-06-07 Nanya Technology Corporation Semiconductor device with reduced critical dimensions and method of manufacturing the same
CN112786436A (zh) * 2019-11-06 2021-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113496895A (zh) * 2020-04-01 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140170853A1 (en) * 2012-12-14 2014-06-19 Lam Research Corporation Image reversal with ahm gap fill for multiple patterning

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949203B2 (en) * 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
CN100451831C (zh) * 2001-10-29 2009-01-14 旺宏电子股份有限公司 减小图案间隙或开口尺寸的方法
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
CN101339361A (zh) * 2007-06-01 2009-01-07 应用材料公司 利用间隔物掩模的频率加倍
CN104037065A (zh) * 2007-11-08 2014-09-10 朗姆研究公司 使用氧化物垫片减小节距
US20090286402A1 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
US8232212B2 (en) * 2008-07-11 2012-07-31 Applied Materials, Inc. Within-sequence metrology based process tuning for adaptive self-aligned double patterning
US8361338B2 (en) * 2010-02-11 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask removal method
US8728956B2 (en) * 2010-04-15 2014-05-20 Novellus Systems, Inc. Plasma activated conformal film deposition
US9390909B2 (en) * 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
KR20120121795A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 에어 갭을 포함하는 스페이서를 구비한 반도체 소자의 제조방법
US8609548B2 (en) * 2011-06-06 2013-12-17 Lam Research Corporation Method for providing high etch rate
KR101835114B1 (ko) 2011-09-07 2018-03-06 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
US8431461B1 (en) * 2011-12-16 2013-04-30 Lam Research Corporation Silicon nitride dry trim without top pulldown
US20130189845A1 (en) * 2012-01-19 2013-07-25 Applied Materials, Inc. Conformal amorphous carbon for spacer and spacer protection applications
US8980111B2 (en) 2012-05-15 2015-03-17 Tokyo Electron Limited Sidewall image transfer method for low aspect ratio patterns
CN102709230B (zh) * 2012-05-22 2015-05-20 上海华力微电子有限公司 一种形成半导体通孔的方法
CN103779211B (zh) * 2012-10-18 2017-02-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US20150014772A1 (en) 2013-07-11 2015-01-15 International Business Machines Corporation Patterning fins and planar areas in silicon
US9318412B2 (en) 2013-07-26 2016-04-19 Nanya Technology Corporation Method for semiconductor self-aligned patterning
US9159579B2 (en) 2013-10-25 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography using multilayer spacer for reduced spacer footing
TWI531032B (zh) * 2013-11-21 2016-04-21 力晶科技股份有限公司 記憶體線路結構以及其半導體線路製程

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140170853A1 (en) * 2012-12-14 2014-06-19 Lam Research Corporation Image reversal with ahm gap fill for multiple patterning

Also Published As

Publication number Publication date
JP6810059B2 (ja) 2021-01-06
CN107735851A (zh) 2018-02-23
WO2016196073A1 (en) 2016-12-08
KR20180005265A (ko) 2018-01-15
US9484202B1 (en) 2016-11-01
CN107735851B (zh) 2021-11-05
TW201705428A (zh) 2017-02-01
KR102483741B1 (ko) 2023-01-03
JP2018516463A (ja) 2018-06-21

Similar Documents

Publication Publication Date Title
TWI627724B (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
JP7250857B2 (ja) 低ｋ及びその他の誘電体膜をエッチングするための処理チャンバ
KR102283949B1 (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
US9543163B2 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
US9269587B2 (en) Methods for etching materials using synchronized RF pulses
US9640385B2 (en) Gate electrode material residual removal process
JP7176106B2 (ja) 誘電体材料の堆積方法
US9741566B2 (en) Methods for manufacturing a spacer with desired profile in an advanced patterning process
TW201725279A (zh) 基板處理設備及方法
TW202004902A (zh) 基板處理方法及基板處理裝置
JP2023159347A (ja) 基板処理方法および基板処理装置
TWI768564B (zh) 用於蝕刻硬體之基於氫電漿清洗處理
US20240213032A1 (en) Etching method and plasma processing apparatus
KR20240112205A (ko) 에칭 방법 및 플라즈마 처리 장치
TW202242953A (zh) 用於半導體圖案化應用之氧化錫及碳化錫材料
JP2020177958A (ja) 基板処理方法及び基板処理装置