KR20080042264A - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR20080042264A KR20080042264A KR1020060110436A KR20060110436A KR20080042264A KR 20080042264 A KR20080042264 A KR 20080042264A KR 1020060110436 A KR1020060110436 A KR 1020060110436A KR 20060110436 A KR20060110436 A KR 20060110436A KR 20080042264 A KR20080042264 A KR 20080042264A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- semiconductor device
- manufacturing
- etching
- barrier metal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 86
- 239000002184 metal Substances 0.000 claims abstract description 86
- 230000004888 barrier function Effects 0.000 claims abstract description 35
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 14
- 239000010937 tungsten Substances 0.000 claims abstract description 14
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract 2
- 239000007789 gas Substances 0.000 claims description 14
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 238000009616 inductively coupled plasma Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 5
- 230000020169 heat generation Effects 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 53
- 238000001465 metallisation Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 비트라인 금속전극과 금속배선 콘택 장벽금속의 열팽창율 차이로 인한 접촉면의 들뜸 현상 및 이에 따른 콘택홀 불량 발생을 방지하기 위한 반도체 소자 제조방법을 제공하기 위한 것으로, 본 발명은 기판 상에 제1장벽금속층과 배선용 금속층이 적층된 비트라인패턴을 형성하는 단계, 상기 비트라인패턴 상에 절연층을 형성하는 단계, 마스크패턴을 사용한 상기 절연층의 식각으로 상기 금속층을 노출시키는 단계, 상기 금속층을 식각하여 상기 제1장벽금속층이 노출된 금속배선 콘택홀을 형성하는 단계, 상기 콘택홀 내에 제2장벽금속층과 플러그용 도전층을 매립하는 단계를 포함하고, 상기한 본 발명은 콘택홀 내 접촉면을 동일 티타늄질화막으로 안정하게 형성함으로써 소자의 고집적, 고속화에 따라 특정 콘택홀에 고속의 전류 이동이 있어도 열 발생을 최소화 할 수 있어 콘택홀의 불량을 방지할 수 있는 효과가 있다.
접촉면, 금속배선, 금속배선 콘택홀
Description
도 1a와 도 1b는 종래 기술에 따른 반도체 소자 제조방법을 설명하기 위한 공정 단면도,
도 2는 종래 기술에 따른 금속배선 콘택을 나타내는 TEM사진,
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자 제조방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 기판 32 : 제1장벽금속층
33 : 금속층 34 : 하드마스크
35 : 절연층 36 : 마스크패턴
37 : 금속배선 콘택홀 38A : 제2장벽금속
39A : 콘택 플러그 40 : 금속배선
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 금속배선 콘택홀 제조방법에 관한 것이다.
잘 알려진 바와 같이, DRAM등의 반도체 소자는 고속 동작을 위해 텅스텐과 같은 금속을 비트라인에 사용하고 있으며, 텅스텐 원자의 확산방지등을 목적으로 티타늄질화막(TiN)과 같은 장벽금속층을 적용하고 있다.
도 1a와 도 1b는 종래 기술에 따른 반도체 소자 제조방법을 설명하기 위한 공정 단면도이다.
도 1a에 도시된 바와 같이, 기판(11) 상에 비트라인패턴을 형성한다. 여기서, 비트라인패턴은 티타늄막(Ti, 12A)과 티타늄질화막(TiN, 12B)이 적층된 장벽금속층(12), 텅스텐층(13)과 비트라인하드마스크질화막(14)의 적층구조로 형성된다.
이어서, 비트라인패턴 상에 절연층(15)을 형성하고, 절연층(15)을 선택적으로 식각하여 비트라인패턴의 텅스텐층(13)을 오픈시키는 금속배선 콘택홀(16)을 형성한다.
이어서, 도 1b에 도시된 바와 같이, 금속배선 콘택홀(16) 상에 금속배선 콘택 장벽금속용 티타늄질화막(17)과 플러그용 텅스텐(18)을 형성한다.
위와 같이, 종래 기술은 금속배선 콘택홀(16)을 비트라인패턴의 텅스텐층(13)이 드러나도록 형성하고, 장벽금속용 티타늄질화막(17)과 플러그용 텅스텐(18)을 형성한다.
한편 금속배선 콘택 플러그가 형성된 이후 후속 공정으로 적어도 400℃이상 의 고온 열공정이 수반된다. 때문에, 종래 기술은 후속 고온 열공정 과정에서 텅스텐층(13)과 장벽금속용 티타늄질화막(17)의 열팽창율 차이로 인해 서로 만나는 접촉면이 약간 들뜨게 되는 문제점이 있다(도 2참조).
이러한 들뜸 현상(도 2의 100)은 소자의 고집적, 고속화에 따라 특정 콘택홀에 고속의 전류 이동으로 인한 열이 발생되어 접속면의 금속이 융해되므로써 콘택홀의 불량이 발생되는 문제점을 야기한다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 비트라인 금속층과 금속배선 콘택 장벽금속의 열팽창율 차이로 인한 접촉면의 들뜸 현상 및 이에 따른 콘택홀 불량 발생을 방지하기 위한 반도체 소자 제조방법을 제공하는데 그 목적이 있다.
본 발명은 기판 상에 제1장벽금속층과 배선용 금속층이 적층된 비트라인패턴을 형성하는 단계, 상기 비트라인패턴 상에 절연층을 형성하는 단계, 마스크패턴을 사용한 상기 절연층의 식각으로 상기 금속층을 노출시키는 단계, 상기 금속층을 식각하여 상기 제1장벽금속층이 노출된 금속배선 콘택홀을 형성하는 단계, 상기 콘택홀 내에 제2장벽금속층과 플러그용 도전층을 매립하는 단계를 포함하는 것을 특징으로 한다.
특히, 제1 및 제2장벽금속층을 티타늄질화막(TiN)을 포함하고, 배선용 금속층은 텅스텐인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3e는 본 발명의 바람직한 실시예에 따른 반도체 소자 제조방법을 설명하기 위한 공정 단면도이다.
도 3a에 도시된 바와 같이, 기판(31) 상에 비트라인패턴을 형성한다. 여기서, 기판(31)은 반도체 기판 상에 게이트패턴 및 랜딩 플러그 콘택 등의 소정공정이 완료된 기판일 수 있다. 또한, 비트라인패턴은 제1장벽금속층(32), 배선용 금속층(33), 및 하드마스크(34)의 적층구조로 형성하되, 제1장벽금속층(32)은 티타늄(Ti, 32A)과 티타늄질화막(TiN, 32B)의 적층구조로 형성될 수 있다. 그리고, 배선용 금속층(33)은 텅스텐(Ｗ), 하드마스크(34)는 질화막으로 형성될 수 있다.
이어서, 비트라인패턴 상에 절연층(35)을 형성한다. 여기서, 절연층(35)은 비트라인패턴 간의 절연 역할 및 상부층과의 층간절연 역할을 하기 위한 것으로, 단층 또는 다층으로 형성될 수 있고, 산화막으로 형성할 수 있다.
이어서, 절연층(35) 상에 마스크패턴(36)을 형성한다. 여기서, 마스크패턴(36)은 금속배선 콘택홀 마스크패턴으로, 마스크패턴(36)은 포토레지스트패턴 또는 포토레지스트패턴 및 콘택하드마스크패턴을 포함할 수 있다.
도 3b에 도시된 바와 같이, 절연층(35) 및 하드마스크(37)를 식각한다.
여기서, 절연층(35)이 산화막이고, 하드마스크(37)가 질화막인 경우 이들의 식각은 FC 비율이 낮은 불화탄소(F에 비해 C의 비율이 낮은 불화탄소)와 H기가 포함된 하이드로플로로카본계열의 기체를 혼합한 플라즈마에 산소 및 아르곤을 첨가한 조건을 사용하여 실시한다. 또한, FC 비율이 낮은 불화탄소는 예컨대 C4F8 또는 C4F6를 사용하고, 하이드로플로로카본계열의 기체는 예컨대 CH2F2를 사용할 수 있다.
그리고, 이 가스들은 텅스텐으로 형성된 비트라인패턴의 배선용 금속층(33)과 식각선택비가 높은 가스이기 때문에 금속층(33)은 그대로 잔류한다.
배선용 금속층(33)이 오픈되어 있는 상태에서 플러그용 장벽금속을 형성하면 후속 400℃이상의 고온 열공정에서 각 금속간의 열팽창율로 인해 접촉면의 들뜸현상이 나타난다.
따라서, 본 발명의 바람직한 실시예에서는 도 3c에 도시된 바와 같이, 노출된 금속층(33)을 제거한다.
금속층(33)을 제거하기 위해 전면 건식식각을 실시하는데 이때, 전면 건식식각은 불소를 포함한 가스의 플라즈마를 사용한다. 특히, 불소를 포함한 가스의 플라즈마는 예컨대 SF6와 N2를 혼합한 가스의 플라즈마, CF4와 O2를 혼합한 가스의 플라즈마 및 NF3를 포함하는 가스의 플라즈마의 그룹 중에서 선택된 어느 하나를 사용한다.
본 실시예에서는 SF6와 N2를 혼합한 가스의 플라즈마를 사용하여 실시하는데, 이때 제1장벽금속층(32)인 티타늄질화막(32B)과 적어도 5:1이상의 식각선택비를 갖도록 할 수 있다. 자세히는 SF6와 N2를 혼합한 가스의 플라즈마에서 티타늄질화막(32B)의 식각율은 13Å/sec이고, 금속층(33)인 텅스텐의 식각율은 67Å/sec가 된다.
이때, 전면 건식식각은 고밀도 플라즈마 장치에서 실시하되 고밀도 플라즈마 장치는 예컨대, TCP(Transformer Coupled Plasma) 또는 ICP(Inductively Coupled Plasma)를 사용한다. 또한, 5mT∼50mT의 압력, 100Ｗ∼1000Ｗ의 소스파워, 0Ｗ∼300Ｗ의 바이어스 파워를 사용하여 실시한다. 즉, 바이어스 파워는 인가하지 않거나, 적어도 300Ｗ 이하를 인가할 수 있다.
또한, SF6, CF4 및 NF3의 그룹 중에서 선택된 어느 하나의 불소계 가스는 10sccm∼100sccm의 유량을 사용하고, 이에 첨가되는 N2 또는 O2가스는 첨가하지 않거나 0sccm∼50sccm의 유량을 사용한다.
위의 조건으로 전면 건식식각을 실시하면 티타늄질화막(32B)과의 충분한 식각선택비를 갖기 때문에 충분한 과도식각을 실시하여도 티타늄질화막(32B)의 소모는 거의 없다.
이어서, 마스크패턴(36)을 제거한다. 마스크패턴(36)이 포토레지스트패턴인 경우 산소 스트립공정으로 제거할 수 있다. 본 실시예에서는 마스크패턴(36)을 금속층(33)이 식각된 이후 제거하였지만, 금속층(33)을 제거하는 전면 건식식각을 실 시하기 전에 제거할 수도 있다. 이에 의해 금속배선 콘택홀(37)이 형성된다.
도 3d에 도시된 바와 같이, 금속배선 콘택홀(37)이 형성된 기판 상에 플러그용 제2장벽금속층(38)을 형성하고, 제2장벽금속층(38) 상에 금속배선 콘택홀(37)을 매립시키는 콘택 플러그용 도전물질(39)을 형성한다. 여기서, 제2장벽금속층(38)은 티타늄질화막(TiN), 도전물질(39)은 텅스텐(Ｗ)으로 형성할 수 있다.
위와 같이, 제2장벽금속층(38)을 형성하기 전에 금속층(33)을 제거하였기 때문에 후속 고온 열공정에서 접촉면의 들뜸 현상은 발생하지 않는다. 즉, 금속층(33) 하부 제1장벽금속층(32)의 티타늄질화막(32B)과 티타늄질화막으로 형성된 제2장벽금속층(38)은 동일한 막이기 때문에 열팽창율의 차이가 발생하지 않고, 따라서 접촉면이 안정하게 되므로 소자의 고집적, 고속화에 따라 특정 콘택홀에 고속의 전류 이동이 있어도 열 발생을 최소화 할 수 있어 콘택홀의 불량을 방지할 수 있다.
도 3e에 도시된 바와 같이, 제2장벽금속층(38) 및 도전물질(39)을 분리하여 금속배선 콘택홀(37) 내에만 잔류하는 제2장벽금속(38A) 및 금속배선 콘택 플러그(39A)를 형성한다.
이어서, 금속배선 콘택 플러그(39A)와 연결되는 금속배선(40)을 형성한다.
본 발명은 금속배선 콘택홀 형성 시, 배선용 금속층(33) 제거공정을 추가로 실시하여 플러그용 제2장벽금속(38A)이 동일한 물질로 형성된 제1장벽금속층(32)에 접촉되도록함으로써 열팽창율에 따른 접촉면의 들뜸 현상을 방지할 수 있는 장점이 있다. 따라서, 소자의 고집적, 고속화에 따라 특정 콘택홀에 고속의 전류 이동이 있어도 열 발생을 최소화 할 수 있어서 콘택홀의 불량을 방지할 수 있는 효과가 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기한 본 발명은 콘택홀 내 접촉면을 동일 티타늄질화막으로 안정하게 형성함으로써 소자의 고집적, 고속화에 따라 특정 콘택홀에 고속의 전류 이동이 있어도 열 발생을 최소화 할 수 있어 콘택홀의 불량을 방지할 수 있는 효과가 있다.
Claims (12)
- 기판 상에 제1장벽금속층과 배선용 금속층이 적층된 비트라인패턴을 형성하는 단계;상기 비트라인패턴 상에 절연층을 형성하는 단계;마스크패턴을 사용한 상기 절연층의 식각으로 상기 금속층을 노출시키는 단계; 및상기 금속층을 식각하여 상기 제1장벽금속층이 노출된 금속배선 콘택홀을 형성하는 단계; 및상기 콘택홀 내에 제2장벽금속층과 플러그용 도전층을 매립하는 단계를 포함하는 반도체 소자 제조방법.
- 제1항에 있어서,상기 제1 및 제2장벽금속층을 티타늄질화막(TiN)을 포함하는 반도체 소자 제조방법.
- 제1항에 있어서,상기 배선용 금속층은 텅스텐인 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 금속층을 식각하는 단계는,전면 건식식각을 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제4항에 있어서,상기 전면 건식식각은 상기 금속층과 제1장벽금속층의 식각선택비가 적어도 5:1이상이 되도록 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제5항에 있어서,상기 전면 건식식각은 불소를 포함한 플라즈마를 사용하여 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제6항에 있어서,상기 불소를 포함한 플라즈마는 SF6와 N2를 혼합한 플라즈마, CF4와 O2를 혼합한 플라즈마 및 NF3를 포함하는 플라즈마의 그룹 중에서 선택된 어느 하나를 사용 하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제7항에 있어서,상기 전면 건식식각은 TCP(Transformer Coupled Plasma) 또는 ICP(Inductively Coupled Plasma)의 고밀도 플라즈마 장치에서 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제8항에 있어서,상기 전면 건식식각은 5mT∼50mT의 압력, 100Ｗ∼1000Ｗ의 소스파워, 0Ｗ∼300Ｗ의 바이어스 파워를 사용하여 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제7항에 있어서,상기 전면 건식식각은 SF6, CF4 및 NF3의 그룹 중에서 선택된 어느 하나의 불소계 가스는 10sccm∼100sccm의 유량을 사용하고, 이에 첨가되는 N2 또는 O2가스는 첨가하지 않거나 0sccm∼50sccm의 유량을 사용하여 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 절연층을 식각하는 단계는,FC 비율이 낮은 불화탄소와 H기가 포함된 하이드로플로로카본계열의 기체를 혼합한 플라즈마에 산소 및 아르곤을 첨가하여 실시하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제11항에 있어서,상기 불화탄소는 C4F8 또는 C4F6를 사용하고, 하이드로플로로카본계열의 기체는 CH2F2를 사용하는 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060110436A KR20080042264A (ko) | 2006-11-09 | 2006-11-09 | 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060110436A KR20080042264A (ko) | 2006-11-09 | 2006-11-09 | 반도체 소자 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080042264A true KR20080042264A (ko) | 2008-05-15 |
Family
ID=39649013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060110436A KR20080042264A (ko) | 2006-11-09 | 2006-11-09 | 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080042264A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137415A (zh) * | 2011-11-21 | 2013-06-05 | Psk有限公司 | 半导体制造装置及半导体制造方法 |
| CN103137468A (zh) * | 2011-11-21 | 2013-06-05 | Psk有限公司 | 半导体制造装置及半导体制造方法 |
-
2006
- 2006-11-09 KR KR1020060110436A patent/KR20080042264A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137415A (zh) * | 2011-11-21 | 2013-06-05 | Psk有限公司 | 半导体制造装置及半导体制造方法 |
| CN103137468A (zh) * | 2011-11-21 | 2013-06-05 | Psk有限公司 | 半导体制造装置及半导体制造方法 |
| KR101276262B1 (ko) * | 2011-11-21 | 2013-06-20 | 피에스케이 주식회사 | 반도체 제조 장치 및 반도체 제조 방법 |
| KR101276258B1 (ko) * | 2011-11-21 | 2013-06-20 | 피에스케이 주식회사 | 반도체 제조 장치 및 반도체 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7670891B2 (en) | Method of manufacturing semiconductor device | |
| KR100475931B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
| JP2007189237A (ja) | 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法 | |
| US6825124B2 (en) | Method of forming metal line in semiconductor device | |
| JP2000077625A5 (ko) | ||
| KR19990048917A (ko) | 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법 | |
| KR100695484B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| CN1661799B (zh) | 半导体器件 | |
| KR20080042264A (ko) | 반도체 소자 제조방법 | |
| KR100548542B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| US20070000860A1 (en) | Method for fabricating semiconductor device | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| JP4380414B2 (ja) | 半導体装置の製造方法 | |
| KR101019704B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2004158821A (ja) | 半導体装置の製造方法 | |
| KR101102967B1 (ko) | 반도체 소자 제조 방법 | |
| KR100452042B1 (ko) | 반도체 소자의 구리배선 형성 방법 | |
| KR20080060310A (ko) | 반도체소자의 플러그 형성 방법 | |
| KR20080050784A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR20080002537A (ko) | 반도체소자의 깊은 콘택홀 형성 방법 | |
| JP2005217108A (ja) | 半導体装置の製造方法 | |
| KR20040037836A (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR20010005182A (ko) | 반도체소자의 폴리사이드 배선 형성 방법 | |
| KR20080060383A (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR20020049873A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |