TWI833516B - 基板處理裝置和基板處理方法 - Google Patents
基板處理裝置和基板處理方法 Download PDFInfo
- Publication number
- TWI833516B TWI833516B TW111149488A TW111149488A TWI833516B TW I833516 B TWI833516 B TW I833516B TW 111149488 A TW111149488 A TW 111149488A TW 111149488 A TW111149488 A TW 111149488A TW I833516 B TWI833516 B TW I833516B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- temperature
- gas injection
- gas
- substrate processing
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 234
- 238000003672 processing method Methods 0.000 title claims abstract description 48
- 238000012545 processing Methods 0.000 title claims abstract description 36
- 239000007789 gas Substances 0.000 claims abstract description 186
- 238000002347 injection Methods 0.000 claims abstract description 116
- 239000007924 injection Substances 0.000 claims abstract description 116
- 239000012495 reaction gas Substances 0.000 claims abstract description 36
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 23
- 150000002367 halogens Chemical class 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 230000005611 electricity Effects 0.000 claims abstract description 5
- 230000003213 activating effect Effects 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 87
- 238000000034 method Methods 0.000 claims description 69
- 239000002131 composite material Substances 0.000 claims description 37
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000010408 film Substances 0.000 description 55
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 12
- 229910052786 argon Inorganic materials 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32174—Circuits specially adapted for controlling the RF discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32357—Generation remote from the workpiece, e.g. down-stream
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
- H01J37/32449—Gas control, e.g. control of the gas flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32458—Vessel
- H01J37/32522—Temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
- H01J37/32724—Temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67326—Horizontal carrier comprising wall type elements whereby the substrates are vertically supported, e.g. comprising sidewalls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本發明提供一種利用基板處理裝置的基板處理方法,包括:對基板支撑部和氣體噴射部進行加熱的步驟,使所述氣體噴射部的溫度等於或低於所述基板支撑部的溫度;向電漿反應器供應包含含鹵氣體的反應氣體的步驟;向所述電漿反應器施加電力後將含鹵氣體激活使其生成自由基的步驟;通過所述氣體噴射部將自由基供應至安裝在所述基板支撑部上的所述基板,並對複數個第二絕緣層而言,有選擇性地對複數個第一絕緣層沿側向至少進行部分蝕刻的步驟。
Description
本發明涉及半導體製造領域,具體而言涉及一種基板處理裝置和基板處理方法。
為了能順利製造半導體元件,需要在真空環境下的基板處理裝置上執行各種製程。例如,可以在製程腔室中裝載基板,在基板上沉積薄膜或蝕刻薄膜等製程。在此,基板被支撑在設置於製程腔室中的基板支撑部上,並可以通過安裝在基板支撑部上部的氣體噴射部將製程氣體噴射到基板上。
另一方面,當在基板上形成一個或複數個薄膜圖案時,基板上的複數個薄膜有可能會暴露出來。例如,氧化矽膜、氮化矽膜等絕緣膜可能暴露於基板上。之後,可以有選擇性地對這些絕緣膜中的某一個施加額外的絕緣膜蝕刻製程。近來,由於半導體元件的高度集成化趨勢,這些絕緣膜的厚度越來越薄,因此在這些絕緣膜的蝕刻步驟中,由於選擇性(selectivity)不足而導致蝕刻不必要的絕緣膜持續出現的問題。此外,當絕緣膜的厚度變薄時,蝕刻液的滲透變得更加困難,從而限制了濕式的蝕刻。
《要解決的問題》
本發明是為了解決所述問題以及諸多問題製程而設計出的,其目的在於提供一種基板處理裝置和基板處理方法,可在進行高度集成電子元件的製造時具有高度蝕刻選擇比的乾式蝕刻。但是所述課題也只是示例,本發明的核心技術範圍並不侷限於所述範圍。
《解決問題的手段》
本發明為了解決所述課題而提出利用基板處理裝置的基板處理方法,所述基板處理裝置包括:製程腔室,形成有反應空間,用於處理由複數個第一絕緣層和複數個第二絕緣層交替疊加而成的複合膜圖案;基板支撑部,與所述製程腔室相結合,從而支撑一基板;氣體噴射部,與所述製程腔室的上部相結合,並與所述基板支撑部的位置相對;以及電漿反應器,設置於所述製程腔室的外部,並與所述氣體噴射部相連接;所述基板處理方法包括:對所述基板支撑部和所述氣體噴射部進行加熱的步驟,使所述氣體噴射部的溫度等於或低於所述基板支撑部的溫度;向所述電漿反應器供應包含含鹵氣體的反應氣體的步驟;向所述電漿反應器施加電力後將所述含鹵氣體激活使其生成自由基的步驟;通過所述氣體噴射部將所述自由基供應至安裝在所述基板支撑部上的所述基板,並對所述複數個第二絕緣層而言,有選擇性地對所述複數個第一絕緣層沿側向至少進行部分蝕刻的步驟。
所述基板處理方法中,為了能在所述複合膜圖案內提高所述複數個第一絕緣層中頂部的第一絕緣層和底部的第一絕緣層的蝕刻均勻性,在所述加熱步驟中,維持所述氣體噴射部的溫度低於所述基板支撑部的溫度。
所述基板處理方法中,可維持所述基板支撑部的溫度高於常溫而低於110℃,以及維持所述氣體噴射部的溫度高於常溫而低於70℃。
所述基板處理方法中,可維持所述基板支撑部的溫度高於常溫而低於80℃,以及維持所述氣體噴射部的溫度高於常溫而低於50℃。
所述基板處理方法中,所述反應氣體可以包含鹵素氣體和惰性氣體,但不含有氫氣。
所述基板處理方法中,所述反應氣體可以只包含有NF
3和Ar氣體。
所述基板處理方法的所述蝕刻步驟中,所述氣體噴射部與所述基板支撑部之間的間隙距離可以大於25mm。
所述基板處理方法的所述加熱步驟中,所述基板支撑部的溫度是通過設置在所述基板支撑部上的第一加熱器來進行加熱和控制,所述氣體噴射部的溫度是通過設置在所述氣體噴射部的第二加熱器來進行加熱和控制。
所述基板處理方法中,所述複數個第一絕緣層包括氮化矽膜,所述複數個第二絕緣層包括氧化矽膜。
本發明為了解決所述技術課題,提供一種基板處理裝置,包括:製程腔室,形成有反應空間,用於處理由複數個第一絕緣層和複數個第二絕緣層交替疊加而成的複合膜圖案;基板支撑部,與所述製程腔室相結合,從而支撑一基板;氣體噴射部,與所述製程腔室的上部相結合,並與所述基板支撑部的位置相對;電漿反應器,設置於所述製程腔室的外部,並與所述氣體噴射部相連接;以及控制部,控制所述基板支撑部、所述氣體噴射部以及所述電漿反應器;其中,所述控制部控制所述氣體噴射部的溫度,使其等於或低於所述基板支撑部的溫度,所述控制部控制所述電漿反應器,向所述電漿反應器供應含有鹵素氣體的反應氣體,再向所述電漿反應器施加電力後將所述含鹵氣體激活使其生成自由基,所述控制部控制所述氣體噴射部,通過所述氣體噴射部將所述自由基供應至安裝在所述基板支撑部上的所述基板,並對所述複數個第二絕緣層而言,有選擇性地對所述複數個第一絕緣層沿側向至少進行部分蝕刻。
所述基板處理裝置中,為了能在所述複合膜圖案裏提高所述複數個第一絕緣層中頂部的第一絕緣層和底部的第一絕緣層的蝕刻均勻性,所述控制部維持所述氣體噴射部的溫度,使其低於所述基板支撑部的溫度。
所述基板處理裝置中,所述控制部控制所述基板支撑部,使其溫度高於常溫而低於100℃,所述控制部控制所述氣體噴射部,使其溫度高於常溫而低於70℃。
所述基板處理裝置中,所述控制部控制所述基板支撑部,使其溫度高於常溫而低於80℃,所述控制部控制所述氣體噴射部,使其溫度高於常溫而低於70℃。
所述基板處理裝置中,包括:設置於所述基板支撑部的第一加熱器;以及設置於所述氣體噴射部的第二加熱器,其中,所述控制部利用所述第一加熱器和所述第二加熱器控制所述基板支撑部和所述氣體噴射部的溫度。
所述基板處理裝置中,所述控制部可維持所述氣體噴射部與所述基板支撑部之間的間隙距離大於25mm。
《發明的效果》
基於如上所述的本發明中各個實施例的基板處理方法,在製造高度集成的元件時,可以在絕緣膜蝕刻製程中實現更高的蝕刻選擇比。當然,本發明的核心技術範圍並不侷限於這種技術效果。
以下內容將參照附圖,對本發明中較佳實施例的各個實施例進行詳細說明。
在本發明的各個實施例中,是根據本領域中具有相應技術知識的技術人員的理解來進行說明的,下文的實施例可以進行多種形態的變更。本發明的範圍並不侷限於下文中實施例。與此相反地,這些實施例能對本發明進行進一步補充說明,並可向本領域的技術從業人員更好地說明和闡述本發明的技術思想。另外,在附圖中,各個層的厚度或者大小進行了相應的誇張表達,為的就是能提高說明的便利性和明確性而已。
圖1是顯示本發明一實施例中之基板處理裝置的概略圖。
參照圖1,基板處理裝置100包括:氣體噴射部120;基板支撑部130;電漿反應器150;以及控制部190。
具體而言,在製程腔室110中可以形成能够處理基板S的反應空間112。製程腔室110可通過排氣管114與真空泵(圖未顯示)相連,以形成真空環境。此外,製程腔室110包括:出入口,用於將基板S加載到反應空間112或從反應空間112卸載;以及閘極結構(圖未顯示),用於打開和關閉該出入口。製程腔室110可以形成各種形狀,例如,可以包括:限定反應空間112的側壁部;以及位於側壁部上端的封蓋部,例如頂部引線(top lead)。
氣體噴射部120可以結合於所述製程腔室110,以將從製程腔室110外部供應的製程氣體供應至所述反應空間112。更具體而言,所述氣體噴射部120可以與所述製程腔室110結合,並與所述基板支撑部130位置相對。例如,所述氣體噴射部120可以安裝在製程腔室110的上部,以便將製程氣體噴射到安裝在所述基板支撑部130上的基板S。
在一些實施例中,所述氣體噴射部120可以包括:流入口122,通過氣體管道152引入製程氣體;以及噴射板 (distribution plate) 124,將通過流入口122引入並在內部分散的製程氣體噴射到反應空間112內。此外,所述氣體噴射部120還可以包括阻隔板(bloker plate),用於將通過入口122的處理氣體分散。
在部分實施例中,所述氣體噴射部120可以具有各種形狀,例如淋浴頭(shower head)形狀和噴嘴(nozzle)形狀。當所述氣體噴射部120為噴頭形式時,所述氣體噴射部120也可以以部分覆蓋所述製程腔室110上部的形式與所述製程腔室110結合。例如,氣體噴射部120可以與所述製程腔室110的封蓋部或頂部引線相結合。
所述基板支撑部130可與所述製程腔室110相結合,從而在所述反應空間112內能支撑所述基板S。例如,所述基板支撑部130可以安裝於所述製程腔室110,在位置上與所述氣體噴射部120相對。進一步而言,所述基板支撑部130上可以設置用於加熱所述基板S的加熱器182。例如,加熱器182可以設置在所述基板支撑部130。而加熱器電源180連接於所述加熱器182以向所述加熱器182施加功率,並且RF濾波器185可以設置於所述加熱器182與所述加熱器電源180之間。
所述基板支撑部130的上板形狀大體上與所述基板S的形狀相對應,但並不侷限與此,為了穩定地安裝所述基板S,可以設置比所述基板S更大的多種形狀。例如,所述基板支撑部130的軸可以連接至外部馬達(圖未顯示),以便進行上下升降。在這種情况下,為了保持氣密性,可以連接波紋管(圖未顯示)。此外,由於所述基板支撑部130的設置能將所述基板S安置在其上部,因此也可以稱為基板安裝部、基座等。
在部分實施例中,所述基板支撑部130還可以包括靜電電極,通過向所述基板S施加靜電從而將其固定在其上部。在這種情况下,靜電電極可以從靜電電源部(圖未顯示)獲得直流電。
電漿反應器(plasma reactor)150可以設置在所述製程腔室110的外部,以便與所述氣體噴射部120連接。電漿反應器150可通過所述氣體管道152與所述氣體噴射部120連接。此外,製程氣體可以通過所述氣體管道154流入電漿反應器150。所述電漿反應器150設置在所述製程腔室110的外部,因此也可以稱為遠端電漿反應器(remote plasma reactor)或遠端電漿生成器(remote plasma generator)。
此外,所述電漿反應器150可以連接用於施加電力的電漿電源部140。例如,所述電漿電源部140可以至少設置一個RF電源,以向所述製程腔室110施加至少一個RF(radio frequency)功率。所述電漿反應器150可以通過感應耦合電漿(inductive coupled plasma, ICP)方式、容量耦合電漿(capacitive coupled plasma, CCP)方式、Toroidal plasma方式、微波(microwave, MW)方式等形成電漿環境。
所述電漿反應器150通過所述氣體管道154至少接受一種反應氣體,並在得到電漿的電力後,在內部形成電漿環境,再激活反應氣體,就生成自由基。而這種自由基通過所述氣體管道152提供給所述氣體噴射部120,並且通過所述氣體噴射部120噴射至所述基板S。在部分實施例中,所述氣體噴射部120可以不通過所述電漿反應器150而單獨獲得附加的製程氣體。
在部分實施例中,所述氣體噴射部120可以設置加熱裝置,例如加熱器128。因此,所述氣體噴射部120可以通過所述加熱器128控制溫度。所述加熱器128可利用盒式加熱器、加熱器、熱交換器、紅外線加熱器、雷射加熱器等多種加熱手段的方式來進行加熱。
在以下內容中,為了便於區分,將設置在所述基板支撑部130上的加熱器182稱為第一加熱器182,將設置在所述氣體噴射部120上的加熱器128稱為第二加熱器128。
所述控制部190可以控制所述基板處理裝置100,例如控制電漿反應器150、氣體噴射部120、基板支撑部130等結構。例如,所述控制部190可以控制所述氣體噴射部120的溫度(T
SH)和所述基板支撑部130的溫度(T
HT)等,也可控制所述電漿反應器150中的電漿功率的施加及反應氣體的供給等,還可控制通過氣體噴射部120的氣體供應。
例如,所述控制部190可以使用第一加熱器182和第二加熱器128來控制基板支撑部130的溫度(T
HT)和氣體噴射部120的溫度(T
SH)。在部分實施例中,所述控制部190可以控制所述氣體噴射部120的溫度(T
SH),使其等於或低於基板支撑部130的溫度(T
HT)。
在部分實施例中,所述基板處理裝置100可以作為蝕刻所述基板S薄膜的蝕刻裝置或預處理裝置等。以下內容將參照基板處理裝置100,進一步說明基於本發明實施例的基板處理方法。
圖2是顯示本發明一實施例中之基板處理方法的流程圖。圖3a和圖3b是顯示本發明部分實施例中之基板處理方法的基板,其大致上的截面圖。
參照圖3a,在基板S上可形成複合膜圖案56。例如,所述基板S包括半導體晶片52,並可以形成用於在半導體晶片52上形成半導體器件的結構。更具體而言,複合膜圖案56可以形成在所述半導體晶片52上。所述半導體晶片52可以包含半導體物質,例如可以是矽、鍺、矽-鍺等單晶結構,還可以進一步包括半導體外延層等。
所述複合膜圖案56可以包括複數個第一絕緣層54和複數個第二絕緣層55交替堆疊的圖案結構。在所述第一絕緣層54和第二絕緣層55交替堆疊之後,可以通過使用光刻和蝕刻技術來進行圖案化從而形成複數個溝槽57。例如,所述第一絕緣層54包括氮化矽膜,而所述第二絕緣層55可以包括氧化矽膜。
參照圖1、圖2及圖3a,在部分實施例中,可以使用基板處理裝置100來處理基板S。例如,所述基板S可以在設置在製程腔室110內的基板支撑部130上的狀態下進行處理。更具體而言,可以執行將所述基板S引入製程腔室110並將其放置在所述基板支撑部130上的步驟。
參照圖1、圖2和圖3b,根據本實施例基板處理方法,加熱所述基板支撑部130和所述氣體噴射部120,向所述電漿反應器150供應反應氣體(S20),向所述電漿反應器150施加電力以産生自由基(S30),將自由基供應至所述基板S,並在第一絕緣層54沿側方向進行至少一部分的蝕刻(S40)。
例如,所述控制部190的控制使所述氣體噴射部120的溫度(T
SH)與所述基板支撑部130的溫度(T
HT)相同或更低(S10),向所述電漿反應器150供應含有鹵素氣體的反應氣體,向所述電漿反應器150施加電力,使含鹵素氣體活性化,從而生成自由基(S20、S30),同時控制所述氣體噴射部120(S40),使該自由基通過所述氣體噴射部120供應至安置於所述基板支撑部130的所述基板S對所述第二絕緣層55,進而有選擇性地將所述第一絕緣層54進行至少部分性地蝕刻。
更具體而言,可以通過加熱所述基板支撑部130和氣體噴射部120來執行所述加熱步驟(S10),從而使所述氣體噴射部120的溫度(T
SH)等於或低於所述基板支撑部130的溫度(T
HT)。例如,在加熱步驟(S10)中,所述基板支撑部130的溫度(T
HT)通過加熱所述基板支撑部130內的第一加熱器182來完成控制,而所述氣體噴射部120的溫度(T
SH)可以通過加熱所述氣體噴射部120內的第二加熱器128來完成控制。另一方面,所述製程腔室110的壁面溫度也被控制,使其與所述氣體噴射部120的溫度(T
SH)相差不大。
在部分實施例中,為了提高複合膜圖案56內第一絕緣層54中頂部的第一絕緣層54b和底部的第一絕緣層54a的蝕刻均勻性,在加熱階段,所述氣體噴射部120的溫度(T
SH)可以低於所述基板支撑部130的溫度(T
HT)。此時的所述基板支撑部130的溫度(T
HT)和氣體噴射部120的溫度(T
SH)可以通過控制部190來控制。
對這種基板支撑部130的溫度(T
HT)和氣體噴射部120的溫度(T
SH)控制,可能會影響第一絕緣層54對第二絕緣層55的蝕刻選擇比率。例如,當第一絕緣層54是氮化矽膜,而第二絕緣層55是氧化矽膜時,作為反應氣體的含鹵素氣體不僅可以蝕刻氮化矽膜,還可以蝕刻氧化矽膜。但隨著所述基板S溫度的降低,氧化矽膜的蝕刻速度與氮化矽膜相比則大大降低,因此,為了提高蝕刻選擇比,所述基板S的溫度可以維持在預定溫度以下,例如位置在110℃以下。
另一方面,隨著複合膜圖案56高度的不斷增加,所述溝槽57的深度也會隨之變深,因此就有可能産生上下蝕刻速度的差異。特別是當頂部第一絕緣層54b的蝕刻速度很快時,而底部第一絕緣層54a的蝕刻速度會逐步變慢。因此,為了能在垂直方向上提高蝕刻的均勻性,可以使靠近頂部第一絕緣層54b的所述氣體噴射部120的溫度(T
SH)低於靠近底部第一絕緣層54a的所述基板支撑部130的溫度(T
HT)。
所述加熱步驟(S10)可以在基板S安置在所述基板支撑部130上之前進行,或者可以在所述基板S安置在所述基板支撑部130之後進行。
另外,供應反應氣體的步驟(S20)可以通過向所述電漿反應器150供應包含含鹵素氣體的反應氣體來進行。例如,可以通過所述氣體管道154向所述電漿反應器150內供應反應氣體。反應氣體可以是含鹵氣體,可包括從HF、NF
3和F
2氣體中選擇的一種或其組合。此外,反應氣體可以包括含鹵素氣體和惰性氣體。在部分實施例中,考慮到傳熱效率,所述反應氣體可以不包含含氫氣體,例如H
2和NH
3氣體。
另外,在産生自由基的步驟(S30)中,可以藉由所述電漿電源部140向所述電漿反應器150施加能量來激活含鹵素氣體以産生自由基。在該實施例中,當反應氣體由含鹵氣體和惰性氣體組成而不含氫氣體時,在反應氣體被激活的情形下不會産生新的化合物或鹽,而是含鹵氣體被激活進而形成自由基。
另外,在蝕刻步驟(S40)中,自由基通過氣體噴射部120供應至安置在所述基板支撑部130上的基板S,對於第二絕緣層55而言,第一絕緣層54可以有選擇性地沿側方至少進行部分地蝕刻。例如,所述電漿反應器150産生的自由基通過所述氣體管道152供應至所述製程腔室110,並可以通過所述氣體噴射部120噴射至所述基板S。
在這種蝕刻步驟(S40)中,對於第二絕緣層55而言,第一絕緣層54有必要具有較高的蝕刻選擇比。亦即,在第一絕緣層54進行蝕刻的期間,第二絕緣層55要麽不被蝕刻要麽以最小限度進行蝕刻。例如,第一絕緣層54與第二絕緣層55的蝕刻選擇比可以大於50:1。
這種由自由基引起的蝕刻可以通過化學乾式蝕刻(Chemical dry etching)引導等向性蝕刻(isotropic etching)。因此,自由基通過所述溝槽57沿垂直方向供應,接著在側向擴散的同時,可以沿側向對第一絕緣層54進行預定深度的蝕刻。因此,利用這種蝕刻方法,可以代替傳統的濕法蝕刻,通過乾式蝕刻進行等向性蝕刻。與濕法蝕刻劑相比,由於這種自由基可以滲透到非常狹窄的空間中,因此可以使用這種蝕刻方法在非常精細的圖案中選擇性地蝕刻第一絕緣層54。
另一方面,如上所述,為了提高蝕刻選擇比,需要控制所述基板S的溫度,因此可以在加熱所述基板支撑部130和氣體噴射部120的同時,進行反應氣體或自由基的溫度的調整,又或者單獨調整反應氣體或自由基的溫度,進而達到調節所述基板S溫度的效果。但反應氣體或自由基對基板S的溫度控制可能受到一定限制,因為它能影響所述複合膜圖案56的主要表面。
在部分實施例中,所述蝕刻步驟(S40)可以通過氣體噴射部120將自由基以預設周期至少重複一次供應於所述基板S。例如,如果蝕刻時間延長,則所述第二絕緣層55的蝕刻量可能會增加,因此可以在預定周期內重複多次執行蝕刻步驟(S40)。
以下將進一步具體說明使用基板處理設備100的基板處理方法中的製程條件。在以下各個實施例中,所述第一絕緣層54是氮化矽膜,所述第二絕緣層55是氧化矽膜,反應氣體是NF
3和Ar的混合氣體。
圖4a和圖4b,是從模式上概略性顯示本發明部分實施例中的基板處理方法中,基於基板支撑部和氣體噴射部的溫度的複合膜圖案的蝕刻輪廓的截面圖。圖4a顯示當氣體噴射部120的溫度(T
SH)等於或低於基板支撑部130的溫度(T
HT)的情形,而圖4b顯示氣體噴射部120的溫度(T
SH)高於基板支撑部130的溫度(T
HT)的情形。
如圖4a所示,當所述氣體噴射部120的溫度(T
SH)等於或低於基板支撑部130的溫度(T
HT)時,所述第一絕緣層54的蝕刻輪廓整體呈現比較好。相反地,如圖4b所示,當所述氣體噴射部120的溫度(T
SH)高於所述基板支撑部130的溫度(T
HT)時,所述第一絕緣層54的蝕刻輪廓整體呈現就比較差,並且所述第一絕緣層54的蝕刻量從上到下越來越少。
圖5是基於本發明一部分實施例的基板處理方法中,概念性地顯示基於基板支撑部130的溫度的複合膜圖案的蝕刻輪廓的截面圖。
參照圖5可知,在(d)的情况下,所述基板支撑部130的溫度(T
HT)在高達110℃時,過度蝕刻(over etch)現象嚴重,形成了針形(needle)的形狀,蝕刻選擇比較差。但在(a)至(c)過程中,所述基板支撑部130的溫度(T
HT)越低,蝕刻輪廓却越好。因此,所述基板支撑部130的溫度(T
HT)至少可以保持在110℃以下,如果要進一步限定則可以保持在80℃以下,如果再進一步限定則還可以保持在65℃以下。在部分實施例中,所述基板支撑部130的溫度(T
HT)可至少以高於常溫並維持在低於50℃,以確保一定的蝕刻速度和控制的便利性。
圖6是基於本發明一部分實施例的基板處理方法中,概念性顯示基於氣體噴射部的溫度的複合膜圖案的蝕刻輪廓的截面圖。
參照圖6可以得出,隨著所述氣體噴射部120的溫度(T
SH)的不斷升高,所述第一絕緣層54的上部和下部,其蝕刻變得不均勻。更具體而言,在(a)的情况下,當所述氣體噴射部120的溫度(T
SH)為30℃時,所述第一絕緣層54的蝕刻輪廓良好,而在(b)的情况下,當所述氣體噴射部120的溫度(T
SH)為50℃時,蝕刻量開始趨向於下降趨勢,而在(c)和(d)的情况下,所述氣體噴射部120的溫度(T
SH)在70~90℃範圍時,所述第一絕緣層54自上而下其蝕刻量變得更加小。因此,在這種條件下,所述氣體噴射部120的溫度(T
SH)可以保持在70℃以下, 具體限定的話可以將溫度維持低於或等於50℃,更具體限定的話溫度可以保持在低於50℃的溫度條件。 為了將蝕刻速度和控制便利性維持在一定水平,所述氣體噴射部120的溫度(T
SH)可至少高於常溫。
從所述結果來看,通過對複合膜圖案56進行均勻蝕刻,所述基板支撑部130的溫度(T
HT)可高於常溫而維持在110℃以下,所述氣體噴射部120的溫度(T
SH)可高於常溫而維持在70℃以下。較佳為,所述基板支撑部130的溫度(T
HT)高於常溫而維持在80℃以下,所述氣體噴射部120的溫度(T
SH)高於常溫而維持在50℃以下。更較佳的是,所述基板支撑部130的溫度(T
HT)高於常溫而維持在65℃以下,所述氣體噴射部120的溫度(T
SH)高於常溫而維持在50℃以下。這種對溫度的控制可以通過控制部190來執行。
圖7是基於本發明一部分實施例的基板處理方法中,顯示基於反應氣體的類型的導熱特性的示意圖。
參照圖7可以得知,不同類型的反應氣體導熱率存在著差異。當反應氣體的導熱性高時,所述電漿反應器150環境中的高溫可以通過反應氣體傳遞到所述基板S。如上所述,當所述基板S的溫度升高時,所述複合膜圖案56的蝕刻選擇比就會變差。因此,為了能防止所述電漿反應器150的溫度轉移到所述基板S,有必要對反應氣體的導熱率進行降低。
因此,由於將含鹵氣體作為主要的蝕刻劑是確定的,因此有必要選擇作為載流子氣體的惰性氣體作為低導熱率的氣體。從這點來看,氬(Ar)比其他載流子氣體,例如氦氣(He)、氮氣(N
2)、氖氣(Ne)氣體等更有利。而另一方面,氫氣(H
2)也可以作為一部分反應氣體,但是由於導熱率較高因此就更不利。考慮到這種導熱率,反應氣體就可以包括含鹵素氣體和惰性氣體,例如氬(Ar)氣體,但不包括含氫氣體。
圖8a和圖8b是根據本發明部分實施例的基板處理方法中,顯示反應氣體之一的氬(Ar)氣體和NF
3氣體流量下的複合膜圖案56的頂部和底部的蝕刻比的圖表。
如圖8a所示,隨著氬(Ar)流量的增加,頂部對底部的蝕刻比逐漸增大,而如圖8b所示,隨著NF
3流量的增加,頂部對底部的蝕刻比逐漸變小。因此,為了能在所述條件下維持垂直方向的蝕刻均勻性,氬(Ar)流量可以維持在預定值以下,例如可維持在3000sccm以下,NF3流量可以維持在預定值以上,例如60sccm以上。
圖9是基於本發明一些實施例的基板處理方法中,概略性顯顯示當NH
3氣體作為反應氣體時,複合膜圖案56的蝕刻輪廓的截面圖。
參照圖9可知,當反應氣體中含有Ar和NF
3作為NH
3時,沿垂直方向的蝕刻均勻性非常差。如上所述,這些結果可能是要部分歸咎於含氫(H)氣體的高導熱率。因此,NH
3氣體在所述電漿反應器150中可與NF
3氣體反應,生成NH
4F、NH
4(HF)x等聚合物,這些聚合物的生成會降低部分複合膜圖案56的蝕刻均勻性。
這些聚合物不僅質量大且形成的量難以控制,並且平均自由程(mean free path)也很短,這導致移動距離可能會很短。因此,當複合膜圖案56的縱橫比不大時,這種聚合物對蝕刻沒有太大的影響;但當縱橫比較大時,這些聚合物在移動到所述溝槽57下部的過程就會受到限制,從而導致蝕刻不良。特別是在複合膜圖案56的上部發生主要的蝕刻時,在下部的蝕刻速率就會大幅度降低。
因此,考慮到這一點,當複合膜圖案56的縱橫比較大時,反應氣體可以的選擇就可以排除NH
3氣體,選擇僅由NF
3氣體和Ar氣體組成。
圖10是基於本發明一些實施例的基板處理方法中,顯示基於製程腔室110內的壓力下的複合膜圖案56的頂部和底部蝕刻速度的圖表。
參照圖10可得知,隨著製程腔室110壓力的增加,蝕刻速率顯著降低。這可以解釋為,隨著製程腔室110壓力的增加,自由基的生成速率降低,自由基的平均自由程(mean free path)就變短。因此,為了確保在此條件下能有適當的蝕刻速率,製程腔室110的壓力可以維持在預定壓力以下,例如2.5Torr以下,如果更嚴格地講,可維持在2.0Torr以下。
圖11是基於本發明一些實施例的基板處理方法中,模擬性顯示基於基板支撑部130與氣體噴射部120之間的間隙距離下複合膜圖案56的蝕刻輪廓的概念性截面圖。
參照圖11可知,在製程進行時,隨著基板支撑部130與氣體噴射部120之間的間隙距離不斷減小,會發生蝕刻不良的現象。更具體而言,在所述基板支撑部130與氣體噴射部120之間的間隙距離小於15mm的(a)至(b)的情况下,蝕刻輪廓産生了嚴重不良。但在間隙距離為25mm的(c)的情况下,蝕刻輪廓稍微差一些,但整體上還可以接受的程度。而在間隙距離為35mm的(d)的情况下,蝕刻輪廓非常良好。因此,在該條件下,為了獲得可接受的蝕刻輪廓,所述基板支撑部130與氣體噴射部120之間的間隙距離可以大於25mm,如果更嚴格的話可以維持在35mm以上。
如上所述,在高光譜比的複合膜圖案56中,當對所述第一絕緣層54進行側向蝕刻時,使用自由基進行化學乾式蝕刻時,可以在使用適當的製程條件下以高蝕刻選擇比而獲得均勻的蝕刻輪廓。因此,在此後就可以基於複合膜圖案56形成具有比較可靠的垂直結構半導體元件。
本發明在參考顯示的實施例的情况下進行了詳細說明,但這些都只是例示,只要是在相關技術領域具有一般技術常識人,就可以理解該內容並可以實現多種變形和均等的其他實施例。因此,本發明的真正技術保護範圍應根據所附申請專利範圍來確定其相應的技術思想。
100:基板處理裝置
110:製程腔室
112:反應空間
114:排氣管
120:氣體噴射部
122:流入口
124:噴射板
128:第二加熱器(加熱器)
130:基板支撐部
140:電漿電源部
150:電漿反應器
152:氣體管道
154:氣體管道
180:加熱器電源
182:第一加熱器(加熱器)
185:RF濾波器
190:控制部
52:半導體晶片
54:第一絕緣層
54a:底部的第一絕緣層
54b:頂部的第一絕緣層
55:第二絕緣層
56:複合膜圖案
57:溝槽
S:基板
S10:加熱步驟
S20:供應反應氣體的步驟
S30:生成自由基的步驟
S40:蝕刻步驟
T
HT:基板支撐部的溫度
T
SH::氣體噴射部的溫度
圖1是顯示本發明一實施例中之基板處理裝置的概略圖;
圖2是顯示本發明一實施例中之基板處理方法的流程圖;
圖3a和圖3b是顯示本發明部分實施例中之基板處理方法的基板的大致上截面圖;
圖4a和圖4b是基於本發明部分實施例中的基板處理方法中,模式上概略性顯示基於基板支撑部和氣體噴射部的溫度的複合膜圖案的蝕刻輪廓的截面圖;
圖5是基於本發明一部分實施例的基板處理方法中,基於基板支撑部的溫度的複合膜圖案的蝕刻輪廓的概念截面圖;
圖6是基於本發明一部分實施例的基板處理方法中,概略性顯示基於氣體噴射部的溫度的複合膜圖案的蝕刻輪廓的截面圖;
圖7是基於本發明一部分實施例的基板處理方法中,顯示基於反應氣體的類型的導熱特性的示意圖;
圖8a和圖8b是根據本發明部分實施例的基板處理方法中,顯示反應氣體之一的氬(Ar)氣體和NF
3氣體流量下的複合膜圖案的頂部和底部的蝕刻比的圖表;
圖9是基於本發明一些實施例的基板處理方法中,概略性顯顯示當NH
3氣體作為反應氣體時,複合膜圖案的蝕刻輪廓的截面圖;
圖10是基於本發明一些實施例的基板處理方法中,顯示基於製程腔室內的壓力下的複合膜圖案的頂部和底部蝕刻速度的圖表;以及
圖11是基於本發明一些實施例的基板處理方法中,模擬性顯示基於所述基板支撑部與氣體噴射部之間的間隙距離下複合膜圖案的蝕刻輪廓的概念性截面圖。
S10:加熱步驟
S20:供應反應氣體的步驟
S30:生成自由基的步驟
S40:蝕刻步驟
Claims (15)
- 一種利用基板處理裝置的基板處理方法,所述基板處理裝置包括: 一製程腔室,形成有一反應空間,用於處理由複數個第一絕緣層和複數個第二絕緣層交替疊加而成的一複合膜圖案; 一基板支撑部,與所述製程腔室相結合,從而支撑一基板; 一氣體噴射部,與所述製程腔室的上部相結合,並與所述基板支撑部的位置相對;以及 一電漿反應器,設置於所述製程腔室的外部,並與所述氣體噴射部相連接; 所述基板處理方法包括: 對所述基板支撑部和所述氣體噴射部進行加熱的步驟,使所述氣體噴射部的溫度等於或低於所述基板支撑部的溫度; 向所述電漿反應器供應包含含鹵氣體的反應氣體的步驟; 向所述電漿反應器施加電力後將所述含鹵氣體激活使其生成自由基的步驟;以及 通過所述氣體噴射部將所述自由基供應至安裝在所述基板支撑部上的所述基板,並對所述複數個第二絕緣層而言,有選擇性地對所述複數個第一絕緣層沿側向至少進行部分蝕刻的步驟。
- 根據請求項1所述的基板處理方法,其中,為了能在所述複合膜圖案內提高所述複數個第一絕緣層中頂部的第一絕緣層和底部的第一絕緣層的蝕刻均勻性,在所述加熱步驟中,維持所述氣體噴射部的溫度低於所述基板支撑部的溫度。
- 根據請求項2所述的基板處理方法,其中,維持所述基板支撑部的溫度高於常溫而低於110℃,以及維持所述氣體噴射部的溫度高於常溫而低於70℃。
- 根據請求項3所述的基板處理方法,其中,維持所述基板支撑部的溫度高於常溫而低於80℃,以及維持所述氣體噴射部的溫度高於常溫而低於50℃。
- 根據請求項1所述的基板處理方法,其中,所述反應氣體包含鹵素氣體和惰性氣體,但不含有氫氣。
- 根據請求項5所述的基板處理方法,其中,所述反應氣體只包含有NF 3和Ar氣體。
- 根據請求項1所述的基板處理方法,其中,在所述蝕刻步驟中,所述氣體噴射部與所述基板支撑部之間的間隙距離大於25mm。
- 根據請求項1所述的基板處理方法,其中,在所述加熱步驟中,所述基板支撑部的溫度是通過設置在所述基板支撑部上的一第一加熱器來進行加熱和控制,以及 其中,所述氣體噴射部的溫度是通過設置在所述氣體噴射部的第二加熱器來進行加熱和控制。
- 根據請求項1所述的基板處理方法,其中,所述複數個第一絕緣層包括氮化矽膜,所述複數個第二絕緣層包括氧化矽膜。
- 一種基板處理裝置,包括: 一製程腔室,形成有一反應空間,用於處理由複數個第一絕緣層和複數個第二絕緣層交替疊加而成的一複合膜圖案; 一基板支撑部,與所述製程腔室相結合,從而支撑一基板; 一氣體噴射部,與所述製程腔室的上部相結合,並與所述基板支撑部的位置相對; 一電漿反應器,設置於所述製程腔室的外部,並與所述氣體噴射部相連接;以及 一控制部,控制所述基板支撑部、所述氣體噴射部以及所述電漿反應器; 其中,所述控制部控制所述氣體噴射部的溫度,使其等於或低於所述基板支撑部的溫度, 其中,所述控制部控制所述電漿反應器向所述電漿反應器供應含有鹵素氣體的反應氣體,再向所述電漿反應器施加電力後將所述含鹵氣體激活使其生成自由基,以及 其中,所述控制部控制所述氣體噴射部通過所述氣體噴射部將所述自由基供應至安裝在所述基板支撑部上的所述基板,並對所述複數個第二絕緣層而言,有選擇性地對所述複數個第一絕緣層沿側向至少進行部分蝕刻。
- 根據請求項10所述的基板處理裝置,其中,為了能在所述複合膜圖案內提高所述複數個第一絕緣層中頂部的第一絕緣層和底部的第一絕緣層的蝕刻均勻性,所述控制部維持所述氣體噴射部的溫度,使其低於所述基板支撑部的溫度。
- 根據請求項10所述的基板處理裝置,其中,所述控制部控制所述基板支撑部,使其溫度高於常溫而低於100℃,並控制所述氣體噴射部,使其溫度高於常溫而低於70℃。
- 根據請求項12所述的基板處理裝置,其中,所述控制部控制所述基板支撑部,使其溫度高於常溫而低於80℃,以及 所述控制部控制所述氣體噴射部,使其溫度高於常溫而低於70℃。
- 根據請求項10所述的基板處理裝置,還包括: 一第一加熱器,設置於所述基板支撑部;以及 一第二加熱器,設置於所述氣體噴射部; 其中,所述控制部利用所述第一加熱器和所述第二加熱器控制所述基板支撑部和所述氣體噴射部的溫度。
- 根據請求項10所述的基板處理裝置,其中,所述控制部維持所述氣體噴射部與所述基板支撑部之間的間隙距離大於25mm。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220051602A KR20230151810A (ko) | 2022-04-26 | 2022-04-26 | 기판 처리 장치 및 기판 처리 방법 |
KR10-2022-0051602 | 2022-04-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202343563A TW202343563A (zh) | 2023-11-01 |
TWI833516B true TWI833516B (zh) | 2024-02-21 |
Family
ID=88415954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111149488A TWI833516B (zh) | 2022-04-26 | 2022-12-22 | 基板處理裝置和基板處理方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230343609A1 (zh) |
KR (1) | KR20230151810A (zh) |
CN (1) | CN116959976A (zh) |
TW (1) | TWI833516B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5413670A (en) * | 1993-07-08 | 1995-05-09 | Air Products And Chemicals, Inc. | Method for plasma etching or cleaning with diluted NF3 |
US9613822B2 (en) * | 2014-09-25 | 2017-04-04 | Applied Materials, Inc. | Oxide etch selectivity enhancement |
CN110249417A (zh) * | 2017-02-10 | 2019-09-17 | 应用材料公司 | 用于深沟槽内的低温选择性外延的方法及设备 |
TW202109705A (zh) * | 2019-05-17 | 2021-03-01 | 韓商無盡電子有限公司 | 使用電漿及蒸氣之乾式清潔設備 |
TW202118902A (zh) * | 2019-07-18 | 2021-05-16 | 日商東京威力科創股份有限公司 | 利用金屬的可控制蝕刻選擇性之氣相蝕刻 |
TW202142323A (zh) * | 2020-04-22 | 2021-11-16 | 美商應用材料股份有限公司 | 用於清潔噴頭的方法及設備 |
-
2022
- 2022-04-26 KR KR1020220051602A patent/KR20230151810A/ko unknown
- 2022-12-21 CN CN202211650253.4A patent/CN116959976A/zh active Pending
- 2022-12-21 US US18/086,366 patent/US20230343609A1/en active Pending
- 2022-12-22 TW TW111149488A patent/TWI833516B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5413670A (en) * | 1993-07-08 | 1995-05-09 | Air Products And Chemicals, Inc. | Method for plasma etching or cleaning with diluted NF3 |
US9613822B2 (en) * | 2014-09-25 | 2017-04-04 | Applied Materials, Inc. | Oxide etch selectivity enhancement |
CN110249417A (zh) * | 2017-02-10 | 2019-09-17 | 应用材料公司 | 用于深沟槽内的低温选择性外延的方法及设备 |
TW202109705A (zh) * | 2019-05-17 | 2021-03-01 | 韓商無盡電子有限公司 | 使用電漿及蒸氣之乾式清潔設備 |
TW202118902A (zh) * | 2019-07-18 | 2021-05-16 | 日商東京威力科創股份有限公司 | 利用金屬的可控制蝕刻選擇性之氣相蝕刻 |
TW202142323A (zh) * | 2020-04-22 | 2021-11-16 | 美商應用材料股份有限公司 | 用於清潔噴頭的方法及設備 |
Also Published As
Publication number | Publication date |
---|---|
US20230343609A1 (en) | 2023-10-26 |
TW202343563A (zh) | 2023-11-01 |
KR20230151810A (ko) | 2023-11-02 |
CN116959976A (zh) | 2023-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5212116A (en) | Method for forming planarized films by preferential etching of the center of a wafer | |
JP5706946B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
US8372761B2 (en) | Plasma oxidation processing method, plasma processing apparatus and storage medium | |
KR101276262B1 (ko) | 반도체 제조 장치 및 반도체 제조 방법 | |
KR101163276B1 (ko) | 플라즈마 산화 처리 방법 및 플라즈마 처리 장치 | |
KR101423019B1 (ko) | 미세 패턴의 형성 방법 | |
TWI405260B (zh) | A plasma etching treatment method and a plasma etching processing apparatus | |
US11996296B2 (en) | Substrate processing method and substrate processing system | |
US9263283B2 (en) | Etching method and apparatus | |
KR101276258B1 (ko) | 반도체 제조 장치 및 반도체 제조 방법 | |
US5451435A (en) | Method for forming dielectric | |
JP2023540582A (ja) | 堆積及びエッチングのための半導体処理チャンバ | |
US20220301881A1 (en) | Etching method and etching apparatus | |
US11289339B2 (en) | Plasma processing method and plasma processing apparatus | |
TWI833516B (zh) | 基板處理裝置和基板處理方法 | |
JP7278456B2 (ja) | プラズマ処理装置 | |
KR101098975B1 (ko) | 기판 처리 장치 | |
CN118291946B (zh) | 可改善深孔填充均匀性的薄膜沉积方法 | |
US12051595B2 (en) | Plasma processing method and plasma processing apparatus | |
KR20230170428A (ko) | 기판 처리 방법 | |
KR20230166329A (ko) | 기판 처리 장치 및 기판 처리 방법 | |
TW202405942A (zh) | 用於半導體製造的蝕刻方法 | |
CN118291946A (zh) | 可改善深孔填充均匀性的薄膜沉积方法 | |
TW202343549A (zh) | 基板處理方法 | |
KR20230094745A (ko) | 기판 처리 방법 |