TW202405942A - 用於半導體製造的蝕刻方法 - Google Patents

用於半導體製造的蝕刻方法 Download PDF

Info

Publication number
TW202405942A
TW202405942A TW112111227A TW112111227A TW202405942A TW 202405942 A TW202405942 A TW 202405942A TW 112111227 A TW112111227 A TW 112111227A TW 112111227 A TW112111227 A TW 112111227A TW 202405942 A TW202405942 A TW 202405942A
Authority
TW
Taiwan
Prior art keywords
substrate
processing
dielectric layer
phosphorus
hydrogen
Prior art date
Application number
TW112111227A
Other languages
English (en)
Inventor
蔡宇浩
張度
明梅 王
大類貴俊
高橋基
横井雅彦
田中康基
木原嘉英
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202405942A publication Critical patent/TW202405942A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種處理基板的方法包括在介電層上圖案化遮罩和在介電層中蝕刻開口。介電層設置於基板上。蝕刻包括供應蝕刻劑、極性或含氫氣體和鹵化磷氣體。該方法還可以包括藉由以導電材料填充開口來形成接點。

Description

用於半導體製造的蝕刻方法
本申請主張以下優先權：2022年3月25日提交的美國非臨時專利申請案第17/704,372號，該申請案的全部內容通過引用併入本文。
本發明總體關於半導體製造的系統和方法，且在特定實施例中，關於以鹵化磷氣體蝕刻介電材料的系統和方法。
一般來說，半導體裝置，例如積體電路(IC)，是藉由在基板上依序沉積和圖案化介電質、導電和半導體材料的層體以形成整合在一個單片(monolithic)結構中的電子部件和互連元件(例如，電晶體、電阻器、電容器、金屬線、接觸部和通孔)的網路來製造的。許多用於形成半導體裝置的組成結構的處理步驟是使用蝕刻製程來執行的。
半導體工業反覆將半導體裝置中的最小特徵部尺寸減小到幾奈米以增加元件的封裝密度。因此，半導體工業越來越需要蝕刻技術以提供具有準確度、精確度和輪廓控制之用於圖案化特徵部的製程，通常在原子尺度上。應對這一挑戰以及大批量IC製造所需的均一性和可重複性需要蝕刻技術的進一步創新。
根據一個實施例，一種處理基板的方法包括：在介電層上圖案化遮罩，該介電層設置在基板上；在介電層中蝕刻開口，蝕刻包括供應蝕刻劑、極性或含氫氣體和鹵化磷氣體；藉由以導電材料填充開口來形成接點。
根據另一實施例，一種處理基板的方法包括：執行循環蝕刻製程，其中循環蝕刻製程的每個循環包括：供應蝕刻劑於基板上的介電層上，基板在處理室中；藉由供應極性或含氫氣體和鹵化磷氣體於處理室中的介電層上而在處理室中形成催化劑；以及從處理室中淨化催化劑。
根據又一實施例，一種在處理室中處理基板的方法包括：供應蝕刻劑和極性或含氫氣體於介電層上，該介電層包括基板的暴露表面；以及執行循環調整製程，循環調整製程的每個循環包括：調整處理室的溫度；供應鹵化磷氣體於介電層上。
應當理解，前面的一般性描述和下面的詳細描述都只是示例性和解釋性的，並非對所要求保護的揭露內容進行限制。
下面詳細討論各種實施例的製作和使用。然而，應當理解，本文描述的各種實施例適用於廣泛的各種特定環境。所討論的具體實施例僅是說明製作和使用各種實施例的具體方式，而不應被解釋為限制範圍。
在本說明書的框架中提及「一實施例」或「一個實施例」旨在指出關於該實施例描述的特定配置、結構或特性被包括在至少一個實施例中。因此，可能出現在本說明書的一個或多個點中的諸如「在一實施例中」或「在一個實施例中」的片語不一定指一個或相同的實施例。此外，在一個或多個實施例中可以任何適當的方式組合特定構造、結構或特性。
此處使用的參考文獻僅為方便起見而提供，因此不限定保護範圍或實施例的範圍。根據本揭露的一個或多個實施例，本申請關於半導體裝置的製造，例如，包括半導體裝置的積體電路，且更具體地關於高電容三維(3D)記憶裝置，例如3D-NAND(或垂直NAND)、3D-NOR或動態隨機存取記憶體(DRAM)裝置。所述裝置的製造通常可能需要形成電路元件的共形、高縱橫比特徵部(例如，接觸孔)。縱橫比(特徵部高度與特徵部寬度之比)高於50：1的特徵部通常被認為是高縱橫比特徵部，在某些情況下，可能需要製造更高的縱橫比(例如 100：1)用於先進的3D半導體裝置。然而，傳統的高縱橫比蝕刻方法通常可能包括數十個，有時數百個製程步驟，從而使製程最佳化和蝕刻產率複雜化。因此可能需要一種簡單而有效的高縱橫比製程。本申請的實施例揭露藉由基於蝕刻劑、極性或含氫氣體及鹵化磷氣體的組合的蝕刻製程製造高縱橫比特徵部的方法。蝕刻製程可進一步應用於製造不是高縱橫比特徵部的其他半導體特徵部，例如同向性蝕刻製程。所揭露的蝕刻製程的較高蝕刻速率可以實現更快的生產時間和降低的成本。
本揭露中描述的蝕刻方法可以克服對用於高縱橫比特徵部的蝕刻製程而造成的各種挑戰。在各種實施例中，使用蝕刻劑、極性或含氫氣體及鹵化磷氣體的組合的蝕刻製程提供增加的蝕刻速率，其可用於高縱橫比特徵部的異向性蝕刻。所揭露的蝕刻製程也可用於在介電材料上實現提高同向性蝕刻製程的蝕刻速率。
在下文中，圖1至圖5首先繪示根據各種實施例形成理想的高縱橫比特徵部的示例性蝕刻製程。描述了蝕刻化學物質對蝕刻速率的影響。接下來，圖6A-6E中描述了蝕刻化學物質背後的原理。然後在圖7、8和9中繪示示例性製程流程圖。圖10提供根據各種實施例之用於執行半導體製造的製程的示例性電漿系統。所有圖僅供說明之用，並非按比例繪示。
圖1至圖5繪示根據各種實施例之在包括蝕刻製程以在基板上形成高縱橫比特徵部的半導體製造的示例性製程期間基板100的橫剖面圖。
圖1繪示包括介電層110和圖案化硬遮罩層120(也稱為遮罩)的進入基板100。在一個或多個實施例中，基板100可以是矽晶圓或絕緣體上矽(SOI)晶圓。在某些實施例中，基板可以包括矽鍺晶圓、碳化矽晶圓、砷化鎵晶圓、氮化鎵晶圓和其他化合物半導體。在其他實施例中，基板包括異質層，例如矽上的矽鍺、矽上的氮化鎵、矽上的矽碳，以及矽上的矽層或SOI基板。
在各種實施例中，基板100是半導體裝置的一部分，且可以經過依循例如一傳統製程的多個處理步驟。例如，半導體結構可以包括其中形成有各種裝置區域的基板100。在這個階段，基板100可以包括諸如淺溝槽隔離(STI)區域的隔離區域以及形成在其中的其他區域。
介電層110可以形成在基板100之上。在各種實施例中，介電層110是將被圖案化成一個或多個高縱橫比特徵部的目標層。在某些實施例中，被蝕刻到介電層110中的高縱橫比特徵部可以是接觸孔、狹縫或包括凹槽的其他合適結構。在一些實施例中，介電層110包括氧化物(例如，氧化矽)、氮化矽、氮氧化矽、O/N/O/N堆疊(氧化物和氮化物的堆疊層)等。介電層110可以使用適當技術沉積，例如氣相沉積，其包括化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)，以及其他電漿製程，例如電漿增強CVD(PECVD)和其他製程。在一個實施例中，介電層110是O/N/O/N堆疊且具有在1μm至10μm範圍的總厚度，其中堆疊的每一層具有介於50nm和2.5μm之間的厚度。
繼續參照圖1，圖案化硬遮罩層120形成在介電層110上。在各種實施例中，圖案化硬遮罩層120可以包括非晶質碳層(ACL)。圖案化硬遮罩層120可藉由使用例如適當的旋塗技術或諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)之氣相沉積沉積技術，以及其他電漿製程(諸如電漿增強CVD(PECVD)和其他製程)沉積硬遮罩層來形成。然後可以使用微影製程和異向性蝕刻製程圖案化沉積的硬遮罩層。圖案化硬遮罩層120和介電層110的相對厚度可以具有任何適當的關係。例如，圖案化硬遮罩層120可比介電層110厚，比介電層110薄，或與介電層110厚度相同。在某些實施例中，圖案化硬遮罩層120的厚度在1 µm至 4 µm之範圍。
圖案化硬遮罩層120及/或介電層110可以一起視為基板100的一部分。此外，基板100還可以包括其他層。例如，為了圖案化硬遮罩層，可以存在包括光阻層、SiON層和光學平坦化層(OPL)的三層結構。
圖2繪示在用於形成一個或多個高縱橫比特徵部(例如，通過介電層或記憶體陣列的堆疊形成的接觸塞)的蝕刻製程開始期間的基板100。蝕刻製程可以在諸如電漿處理室510(見下文，圖10)的處理室中執行。然而，可以使用任何合適的處理室。
根據各種實施例，在介電層110中製造高縱橫比特徵部是藉由使用氣體組合的蝕刻製程來執行的。具體地，使用蝕刻劑130、極性或含氫氣體140和鹵化磷氣體150。為了實現所需的高縱橫比，蝕刻製程具有增加的蝕刻速率是有利的。然而，所形成的高縱橫比開口的幾何形狀可能在高縱橫比開口的底表面上的蝕刻界面處抑制蝕刻劑自由基的供給。因此，所揭露的蝕刻製程可以增加蝕刻界面處蝕刻劑的濃度，導致更快的蝕刻速率。
蝕刻劑130是適合於蝕刻介電材料(例如，介電層110)的化學品，其可以被保留在介電層110的暴露表面上的極性分子催化。在各種實施例中，蝕刻劑130是氟化氫(HF)、氯化氫(HCl)等或其組合。極性或含氫氣體140是包含極性分子或在介電層110的暴露表面上產生極性分子的氣體。在各種實施例中，極性或含氫氣體140包括水蒸氣(H 2O)、過氧化氫(H 2O 2)、氫氣(H 2)、氫氣(H 2)和氧氣(O 2)之混合物、溴化氫(HBr)等，或其組合。然而，可以使用任何合適的極性氣體或含氫氣體。鹵化磷氣體150與介電層110的暴露表面上的極性分子相互作用以形成用於蝕刻劑130的催化劑。在各種實施例中，鹵化磷氣體150是三氟化磷(PF 3)、三氯化磷(PCl 3)、磷醯氟(POF 3)、磷醯氯(POCl 3)、化學式為PX n(其中X表示H、F、Cl、Br或其組合)的含磷氣體等，或其組合。
在蝕刻製程期間，極性或含氫氣體140與鹵化磷氣體150相互作用以-OH基團取代鹵化磷氣體150的鹵素原子以形成含磷的酸160。該含磷的酸160扮演與極性分子(例如，水)的共吸附物且有助於將蝕刻劑130保留在介電層110的蝕刻界面上。在蝕刻界面上所致的蝕刻劑130之更高密度可以有利地增加蝕刻速率。
諸如水的含氫極性分子也可以保留在介電層110的蝕刻界面上，其可以進一步催化蝕刻劑130與介電層110的反應。例如，當蝕刻劑130為HF時，介電層110的蝕刻界面殘留的水可能與HF反應生成氫氟酸，從而提高蝕刻速率。含磷的酸160亦可進一步催化蝕刻劑130與介電層110的反應。
圖3繪示在用於形成一個或多個高縱橫比特徵部的蝕刻製程的後期階段的基板100。具有高縱橫比的開口170延伸到介電層110中。圖3所示的蝕刻製程是異向性的，因此產生具有高縱橫比的開口170。
在一些實施例中，異向性蝕刻藉由提供蝕刻劑130、極性或含氫氣體140和鹵化磷氣體150在合適的電漿處理系統(例如參照以下圖10)中執行的電漿處理來實現。由於定向電漿轟擊，含磷的酸160和極性分子(例如，水、羥基等)在開口170的底表面上比在開口170的側壁上形成更多。電漿製程的高功率可啟動極性或含氫氣體140與介電層110的氧或氮原子之間的反應，以優先在開口170的底表面上形成極性分子。開口170的底表面上的極性分子然後與鹵化磷氣體150相互作用以形成含磷的酸160作為開口170的底表面上的共吸附物。相對於開口170的側壁上，電漿製程還提供更多蝕刻劑130在開口170的底面上。此外，在開口170的底表面上更大量的極性分子有助於進一步保有蝕刻劑130。這可能造成蝕刻劑130與介電層110的材料之催化反應主要導向至基板100，從而實現異向性蝕刻。
在一些實施例中，藉由調整烴類氣體和含磷氣體的流速以促進H 2O和蝕刻劑130在開口170的暴露表面上的吸附，在沒有電漿處理的情況下實現同向性蝕刻。這可以在開口170的暴露表面上使用蝕刻劑130催化同向性蝕刻製程。
同樣在圖2-3的示例中，與傳統的高縱橫比蝕刻方法相比，足夠的蝕刻速率使得開口170能夠在短的處理時間內具有高縱橫比。同時，由於在蝕刻製程期間對圖案化硬遮罩層120具有良好的選擇性，因此可以僅消耗一小部分圖案化硬遮罩層120。
在圖4中，從介電層110上方去除圖案化硬遮罩層120，且去除來自蝕刻製程的殘留物。圖案化硬遮罩層120可以合適的製程去除，例如平坦化製程(例如，CMP)等。在一些實施例中，來自蝕刻製程的殘留物以合適的清潔製程去除，例如用去離子水、過氧化氫、SC -1等或其組合沖洗。
在圖5中，導電特徵部180形成在開口170中(參見上文，圖4)。在各種實施例中，導電特徵部180是高縱橫比特徵部。導電特徵部180可以形成以與基板100的導電部分物理耦合及電耦合。作為形成導電特徵部180的示例，共形阻擋金屬(例如，TiN或TaN)襯墊形成在基板100及介電層110的暴露表面上。接著，以諸如金屬之導電材料填充開口170。例如，導電材料可以是使用電鍍形成的銅。然而，可以使用任何合適的導電材料和沉積方法。然後使用平坦化製程(例如，CMP)從介電層110的頂表面去除多餘的導電材料，從而形成鑲嵌在介電層110中的導電特徵部180。
圖6A繪示根據各種實施例之藉由水的存在之氧化物蝕刻的催化模型。各種表面能和反應勢壘可以用合適的方法(例如密度泛函理論)來計算。左側繪示氧化物分子或原子結構。氧化物可以包括矽原子(例如，氧化物可以是氧化矽)，且氧化物可以在其表面上具有羥基(OH)基團。蝕刻劑HF可以取代羥基且氟原子F可以與矽原子鍵結，形成SiF基團。這個過程可能會分解氧化物並將其蝕刻掉。然而，HF與氧化物的化學反應的預測反應勢壘為0.76 eV。如果添加極性分子(例如H 2O)並附著到氧化物表面，如下方中央所示，則極性分子可以作為反應的催化劑，因為H 2O附著到氧化物表面是有利的(例如，具有比初始狀態低0.24 eV的能階)。氧化物與附著的H 2O之隨後反應以形成蝕刻氧化物(例如，具有SiF基團)加H 2O是更有利的(例如，具有比初始狀態低0.33 eV的能階)。儘管圖6A說明了氧化物作為介電材料、HF作為蝕刻劑和H 2O作為極性分子之示例，但可以使用其他介電材料(例如氮化物)、蝕刻劑(例如HCl)或極性分子或含氫氣體(例如HBr)而允許催化。因此，圖6A說明了極性分子可以藉由降低反應勢壘來提高介電材料的蝕刻速率。
圖6B說明了根據各種實施例，藉由鹵化磷與羥基的組合形成酸。例如，鹵化磷可以與H 2O反應，使得羥基(-OH)基團取代鹵化磷的鹵素原子以形成含磷的酸。該反應可以式(1)描述： (1)
在上面的式(1)中，X代表鹵素原子(例如，氟、氯等)且Y代表連接到羥基(-OH)基團的原子或原子團。例如，式(1)表示反應物PX n和Y-OH形成產物PX n-1OH和Y-X的系統中的水解反應，Y是氫原子，Y-OH是水(H 2O)分子，PX n-1OH表示含磷的酸，Y-X表示與其中一個鹵原子X相連的氫原子。在PX n為PF 3的情況中，水解反應可使系統內能變化ΔE為-0.1 eV。在PX n為PCl 3的情況中，水解反應可使系統內能變化ΔE為-0.2eV。在PX n為POF 3的情況中，水解反應可使系統的內能變化ΔE為-0.3eV。在PX n為POCl 3的情況中，水解反應可使系統的內能變化ΔE為-0.33eV。然而，任何合適的PX n氣體都可以與極性或含氫氣體反應形成含磷的酸。
圖6C說明了根據各種實施例，藉由酸分子的存在而增加表面水保留的模型數據。具有鍵合的氟原子的氧化物(例如，氧化矽)原子結構顯示在左上角，例如可能在使用HF的氧化物之蝕刻製程中產生。由於氟原子的存在，氧化物的表面可能是相對疏水的。右上角顯示了氧化物與水的吸附反應。水與氧化物表面的吸附能E ads(H 2O)可能為-0.24 eV。
如圖6C進一步繪示，水在氧化物表面上的吸附可以藉由含磷的酸之共吸附來催化。在左下方，顯示了含磷的酸分子(α-OH，其中α含有磷)與氧化物的吸附反應。水與氧化物表面的吸附能E ads(H 2O)可能為-0.50 eV。右下方顯示了具有含磷的酸的氧化物與水的進一步吸附反應，吸附能E ads(H 2O)為-0.54 eV。這比沒有共吸附含磷的酸的吸附能E ads(H 2O)降低了-0.3 eV，而總吸附能是兩倍多。這種隨共吸附的含磷的酸而增加的吸附能可以增加吸附在氧化物的表面上的水(或其他極性分子)的濃度，其增加了蝕刻反應的催化並擴大了蝕刻製程的操作條件。藉由與含磷的酸的共吸附反應所增加的水吸附也可以降低水蒸氣壓，其可以增加催化蝕刻製程的操作溫度區段。
圖6D繪示根據各種實施例之對於不同的含氟氣體所達到的蝕刻速率對流速之關係的實驗結果。x軸顯示不同含氟氣體PF 3、NF 3和SF 6在氧化物上的相應蝕刻製程(例如，以HF蝕刻氧化矽的製程)期間供應的相對流速，y軸顯示氧化物上各個蝕刻製程的相對蝕刻速率(Ox E/R)。如圖6D所示，與不含磷的NF 3和SF 6相比，含磷的PF 3的相對蝕刻速率與增加的流量成比例增加最多。即使NF 3和SF 6提供與PF 3一樣多或更多的氟，使用PF 3也會出現更增加的蝕刻速率。這表示藉由供應PF 3觀察到更增加的蝕刻速率可能是由於磷的存在，其可能是藉由上面關於圖2和6C描述的機制催化蝕刻製程。
圖6E繪示根據各種實施例之在藉由供應HF、H 2O和PF 3在氧化物(例如，氧化矽)上的蝕刻製程執行期間，HF、H 2O和PF 2OH的實驗測量歸一化四極質譜儀(QMS)強度與溫度的關係。HF和H 2O的歸一化QMS強度隨著溫度降低而降低，表示HF和H 2O在氧化物表面上的吸附增加。此外，隨著溫度降低，PF 2OH的歸一化QMS強度增加，意味著PF 2OH的量增加是由於吸附的H 2O量增加導致氧化物的表面附近的水解反應量增加。這進一步表示，在圖6D中藉由包含PF 3觀察到的蝕刻速率增加可能是由於PF 2OH的共吸附物形成催化水的吸附及HF的蝕刻反應被吸附的水進一步催化。
圖7繪示根據一些實施例之用於連續催化蝕刻製程的方法200的製程流程圖。在步驟202中，遮罩(例如，圖案化硬遮罩層120)在介電層110上被圖案化，如上文關於圖1所述。
在步驟204中，藉由供應蝕刻劑130、極性或含氫氣體140和鹵化磷氣體150，在介電層110中蝕刻開口170，如上文關於圖2-3所述。蝕刻製程是連續催化蝕刻，其中蝕刻劑130、極性或含H氣體140和鹵化磷氣體150連續流入包含介電層110的處理室中。極性或含氫氣體140與鹵化磷氣體150相互作用，以-OH基團取代鹵化磷氣體150的鹵素原子而形成含磷的酸160。這種含磷的酸160作為共吸附物作用且有助於保留極性分子(例如，水、羥基等)與介電層110的蝕刻界面上的蝕刻劑130。蝕刻界面上的蝕刻劑130和極性分子(例如，水、羥基等)的所得之較高密度可以催化蝕刻製程並增加蝕刻速率。
在一些實施例中，連續催化蝕刻是以電漿處理系統執行的異向性電漿蝕刻(見下文，圖10)。在一些實施例中，連續催化蝕刻是同向性蝕刻。同向性蝕刻可藉由調節烴類氣體和含磷氣體的流速以促進H 2O和蝕刻劑130在開口170的暴露表面上的吸附，從而催化同向性蝕刻製程來執行。
在連續催化電漿蝕刻的一個實施例中，蝕刻劑130(例如，HF、HCl等)的流速在1sccm至1000sccm之範圍，極性或含氫氣體140(例如，H 2O、HBr等)的流速在1sccm至1000sccm之範圍，鹵化磷氣體150的流速在1sccm至1000sccm之範圍。連續催化電漿蝕刻在-200°C至250°C之範圍的溫度和0.1 mTorr至1000 mTorr之範圍的壓力下執行。連續催化電漿蝕刻以50W至15000W之範圍的電漿功率執行。
在步驟206中，藉由以導電材料填充開口170來形成導電特徵部180(例如，用於記憶體陣列的接觸塞)，如上文關於圖5所述。導電特徵部180可以是高縱橫比特徵部，例如具有縱橫比大於50：1。
圖8繪示根據一些實施例之用於準原子層(quasi-atomic layer)催化蝕刻製程的方法300的製造流程圖。準原子層催化蝕刻製程可以增加蝕刻製程的可控性，例如增加所形成的開口170(參見圖3)的異向性或控制蝕刻深度。
在步驟302中，蝕刻劑130(例如，HF、HCl等)供應於處理室中的介電層110上。在一實施例中，蝕刻劑130的流速為1sccm至1000sccm之間。蝕刻劑130在-200℃至50℃之範圍的溫度和0.1 mTorr至1000 mTorr之範圍的壓力下供應1秒至300秒的持續時間。在介電層110的暴露表面上形成少量蝕刻劑130(例如，單層或雙層)。
在步驟304中，藉由供應極性或含氫氣體140 (例如，H 2O、HBr等)和鹵化磷氣體150進入包含介電層110的處理室中來形成用於蝕刻製程的催化劑。鹵化磷氣體150與極性或含氫氣體140相互作用以形成催化劑，例如介電層110的蝕刻界面上的含磷的酸160(參見上文，圖2-3)和極性分子。此催化了蝕刻製程並增加了蝕刻速率，如上文關於圖2-3所述。蝕刻製程消耗介電層110的暴露表面上的少量蝕刻劑，留下催化劑，例如含磷的酸160和極性分子。
在一些實施例中，形成催化劑之步驟包括流速範圍為1sccm至1000sccm的極性或含氫氣體140和流速範圍為0.1sccm至1000sccm的鹵化磷氣體150。極性或含氫氣體140和鹵化磷氣體150在-200℃至250℃之範圍的溫度和在0.1 mTorr至1000 mTorr之範圍的壓力下供應1秒至300秒範圍的持續時間。
在步驟306中，淨化處理室以去除剩餘的催化劑，例如含磷的酸160和極性分子。也可以淨化任何剩餘的蝕刻劑130。淨化可藉由供應惰性氣體(例如，氬氣等)進入處理室、藉由以真空泵抽空處理室或其組合來執行。以淨化去除催化劑可以增加準原子層催化蝕刻製程的隨後步驟的可控性，例如，使得在每個步驟中蝕刻期望量的介電層110且實現所形成的開口170的期望形狀(參見上文，圖3)。
可以重複步驟302至306任何合適的循環次數，以便將介電層110蝕刻到期望深度。在一些實施例中，準原子層催化蝕刻製程包括步驟302至306的1個循環至1000個循環。
圖9繪示根據一些實施例之用於具有溫度調節的蝕刻製程方法的方法400的製造流程圖。調節溫度可以使溫度和蝕刻速率去耦(decouple)，從而可以實現期望的蝕刻速率。
在步驟402中，供應蝕刻劑130(例如HF或HCl)和極性或含氫氣體140(例如H 2O、H 2O 2、H 2、HBr等或其組合)於處理室中的介電層110上。在一實施例中，蝕刻劑130的流速為1sccm至1000sccm之範圍，且極性或含氫氣體140的流速為1sccm至1000sccm之範圍。蝕刻劑130和極性或含氫氣體140在1秒至300秒之範圍的持續時間和在1 mTorr至1000 mTorr之範圍的壓力下供應。步驟402中處理室中的溫度在-200℃至250℃之範圍，這有助於控制保留在介電層110表面上的極性或含氫氣體140的量。例如，較低溫度可以增加保留在介電層110表面上的極性或含氫氣體140的量，其有利於增加蝕刻速率。
在步驟404中，調節處理室的溫度以提供期望的蝕刻速率。在一些實施例中，方法400的第一循環中的初始製程溫度在-200℃至250℃之範圍。在隨後的循環中，可以適當地向上或向下調整溫度以改變蝕刻速率。
在步驟406中，供應鹵化磷氣體150進入處理室。鹵化磷氣體150與極性或含氫氣體相互作用以在介電層110的蝕刻界面上形成催化劑(例如含磷的酸160(參見上文，圖2-3)和極性分子)。此催化了蝕刻製程並增加了蝕刻速率，如上文關於圖2-3所述。鹵化磷氣體150與極性或含氫氣體的相互作用及蝕刻劑130與介電層110反應的隨後催化可以藉由步驟404中設定的製程溫度的溫度來控制。
在一實施例中，鹵化磷氣體150以1 sccm至1000 sccm之範圍的流速進入處理室，持續1秒至300秒之範圍的持續時間，壓力為為0.1 mTorr至1000 mTorr之範圍。可以在每個重複的步驟406中增加或減少鹵化磷氣體150的流速以獲得期望的蝕刻速率。
可以將步驟404和406重複任何合適的循環次數，以便將介電層110蝕刻到期望的深度。在一些實施例中，製程包括步驟404和406的1個循環到1000個循環。可以在每個步驟404中調整處理室的溫度以在步驟406中實現期望的蝕刻速率。
圖10繪示根據各種實施例之用於執行半導體製造製程的電漿處理系統500。為了說明的目的，圖10繪示基板100放置在電漿處理室510內靠近底部的基板支撐架554(例如，圓形靜電卡盤(ESC))上。基板100可以可選地使用圍繞基板支撐架554的加熱器/冷卻器556保持在期望的溫度。基板100的溫度可以藉由連接到基板支撐架554和加熱器/冷卻器556的溫度控制器540來維持。ESC可以塗有導電材料(例如，碳基或金屬氮化物基塗層)，以便可以對基板支撐架554進行電連接。
如圖10所示，基板支架554可以是電漿處理室510的底部電極。在圖5的說明性示例中，基板支架架554通過阻隔電容器590和591連接到兩個RF偏壓電源570和580。在一些實施例中，電漿處理室510內靠近頂部的導電圓板是頂部電極552。在圖5中，頂部電極552連接到電漿處理系統500的DC電源550。
可以藉由氣體輸送系統520將氣體引入電漿處理室510。氣體輸送系統520包括多個氣體流量控制器以控制多種氣體進入腔室中的流量。氣體輸送系統520的每一個氣體流量控制器可以分配給蝕刻劑130、極性或含氫氣體140及/或鹵化磷氣體150中的每一者(參見上文，圖2-3)。在一些實施例中，可選的中心/邊緣分離器可用於獨立地調節基板100的中心和邊緣處的氣體流速。
RF偏壓電源570和580可用於提供連續波(CW)或脈衝RF功率以維持電漿，例如電漿560。電漿560，其顯示在頂部電極552和底部電極(也稱為基板支撐架554)之間，示例了在電漿處理系統500的電漿處理室510中靠近基板100產生的直接電漿。電漿560可以包括來自蝕刻劑130、極性或含氫氣體140及/或鹵化磷氣體150的離子。可以藉由將基板100暴露於電漿560同時以RF偏壓電源570、580為基板支撐架554供電且可選地以DC電源550為頂部電極552供電來執行蝕刻。執行的蝕刻製程可以是如上圖2-3中所示的高縱橫比特徵部的蝕刻，使用方法200(參見上文，圖7)、方法300(參見上文，圖8)、方法400(參見上文，圖9)等或其組合。
上述電漿處理系統500的配置僅是示例。在替代的實施例中，各種替代的配置可用於電漿處理系統500。例如，電感耦合電漿(ICP)可與RF電源一起使用，RF電源耦合到頂部介電覆蓋件上的平面線圈，氣體入口及/或氣體出口可以耦合到上壁等。在各種實施例中，可以根據各自的製程配方來選擇RF功率、腔室壓力、基板溫度、氣體流速和其他電漿製程參數。在一些實施例中，電漿處理系統500可以是諸如螺旋共振腔的共振腔。
雖然本文沒有描述，但是本發明的實施例也可以應用於遠程電漿系統以及批次處理系統。例如，基板支撐架能夠支撐多個晶圓，當這些晶圓通過不同的電漿區時使這些晶圓以一中心軸旋轉。
這裡總結了本揭露的示例性實施例。從整個說明書以及在此提交的申請專利範圍也可以理解其他實施例。
示例1. 一種處理基板的方法，該方法包括：在一介電層上圖案化一遮罩，該介電層設置在該基板上；在該介電層中蝕刻開口，該蝕刻之步驟包括供應一蝕刻劑、一極性或含氫氣體及一鹵化磷氣體；以及藉由以一導電材料填充該些開口來形成接點。
示例2. 如示例1之方法，其中該蝕刻劑是HF或HCl。
示例3. 如示例1之方法，其中該極性或含氫氣體包括水蒸氣(H 2O)、過氧化氫(H 2O 2)、氫氣(H 2)、氫氣(H 2)和氧氣(O 2)之混合物或溴化氫(HBr)。
示例4. 如示例1之方法，其中該鹵化磷氣體包括三氟化磷(PF 3)、三氯化磷(PCl 3)、磷醯氟(POF 3)或磷醯氯(POCl 3)。
示例5. 如示例1之方法，其中該介電層包括氧化矽或氮化矽。
示例6. 如示例5之方法，其中該介電層包括O/N/O/N堆疊。
示例7. 如示例1之方法，其中該蝕刻之步驟在異向性蝕刻製程中異向性地蝕刻該些開口。
示例8. 如示例7之方法，其中該異向性蝕刻製程作為電漿處理系統中的電漿製程來執行。
示例9. 如示例1之方法，其中該些接點各自具有大於50：1的縱橫比。
示例10. 一種處理基板的方法，該方法包括：執行一循環蝕刻製程，其中該循環蝕刻製程的每個循環包括：供應一蝕刻劑於該基板上的一介電層上，該基板在一處理室中；藉由供應一極性或含氫氣體和鹵化磷氣體於該處理室中的該介電層上而在該處理室中形成一催化劑；以及從該處理室淨化該催化劑。
示例11. 如示例10之方法，其中該蝕刻劑是HF。
示例12. 如示例10之方法，其中該鹵化磷氣體是三氟化磷(PF 3)。
示例13. 如示例10之方法，其中該催化劑包括PF 2OH。
示例14. 如示例10之方法，其中該蝕刻製程是電漿製程。
示例15. 如示例10之方法，其中該蝕刻製程是異向性的。
示例16. 一種在處理室中處理基板的方法，該方法包括：供應一蝕刻劑和一極性氣體或含氫氣體於一介電層上，該介電層包括該基板的暴露表面；以及執行一循環調整製程，其中該循環調整製程的每個循環包括：調節該處理室的溫度；以及供應一鹵化磷氣體於該介電層上。
示例17. 如示例16之方法，其中該極性或含氫氣體包括H 2O。
示例18. 如示例16之方法，其中該鹵化磷氣體包括磷和氟。
示例19. 如示例16之方法，其中該介電層包括氧化矽。
示例20. 如示例16之方法，還包括在該介電層中形成一開口，該開口具有大於50：1的縱橫比。
雖然本發明已經參考示例性實施例進行了描述，但是說明書不旨在被解釋為限制意義。示例性實施例的各種調整和組合以及本揭露的其他實施例對於所屬技術領域中具有通常知識者在參考說明書後將是顯而易見的。因此，所附申請專利範圍旨在涵蓋任何此類調整或實施例。
100:基板 110:介電層 120:圖案化硬遮罩層 130:蝕刻劑 140:極性或含氫氣體 150:鹵化磷氣體 160:含磷的酸 170:開口 180:導電特徵部 500:電漿處理系統 510:電漿處理室 520:氣體輸送系統 540:溫度控制器 550:DC電源 552:頂部電極 554:基板支撐架 556:加熱器/冷卻器 560:電漿 570:RF偏壓電源 580:RF偏壓電源 590:阻隔電容器 591:阻隔電容器
為了更完整地理解本發明及其優點，現參考以下結合附圖的描述，其中：
圖1-5繪示根據各種實施例的在包括蝕刻製程以在基板上形成高縱橫比(HAR)特徵部的半導體製造的示例性製程期間基板的橫剖面圖，其中圖1繪示包括介電層和經圖案化的硬遮罩層的基板，圖2-3繪示藉由蝕刻製程形成高縱橫比特徵部期間的基板，圖4繪示完成蝕刻製程之後的基板，圖5繪示形成高縱橫比特徵部之後的基板；
圖6A繪示根據各種實施例之藉由水的存在之氧化物蝕刻的催化；
圖6B繪示根據各種實施例之藉由鹵化磷與羥基的組合形成酸；
圖6C繪示根據各種實施例之藉由酸分子的存在而增加表面水保留；
圖6D繪示根據各種實施例之不同含氟氣體所達到的蝕刻速率與流速的關係；
圖6E繪示根據各種實施例之四極質譜儀(QMS)強度對H 2O、HF和PF 2OH的溫度的關係；
圖7繪示根據各種實施例之用於蝕刻製程的方法的製程流程圖；
圖8繪示根據各種實施例之用於蝕刻處理的方法的製程流程圖；
圖9繪示根據各種實施例之用於蝕刻處理的方法的製程流程圖；以及
圖10繪示根據各種實施例之用於執行半導體製造的製程的電漿系統。
除非另有說明，否則不同圖式中的對應標號和符號一般係指對應的部分。繪製圖式是為了清楚地說明實施例的相關態樣且不一定按比例繪示。圖中繪示的特徵部邊緣不一定表示特徵部範圍的終止。

Claims (20)

  1. 一種處理基板的方法，該方法包括： 在一介電層上圖案化一遮罩，該介電層設置在該基板上； 在該介電層中蝕刻開口，該蝕刻之步驟包括供應一蝕刻劑、一極性或含氫氣體及一鹵化磷氣體；以及 藉由以一導電材料填充該些開口來形成接點。
  2. 如請求項1所述之處理基板的方法，其中該蝕刻劑是HF或HCl。
  3. 如請求項1所述之處理基板的方法，其中該極性或含氫氣體包括水蒸氣(H 2O)、過氧化氫(H 2O 2)、氫氣(H 2)、氫氣(H 2)和氧氣(O 2)之混合物或溴化氫(HBr)。
  4. 如請求項1所述之處理基板的方法，其中該鹵化磷氣體包括三氟化磷(PF 3)、三氯化磷(PCl 3)、磷醯氟(POF 3)或磷醯氯(POCl 3)。
  5. 如請求項1所述之處理基板的方法，其中該介電層包括氧化矽或氮化矽。
  6. 如請求項5所述之處理基板的方法，其中該介電層包括O/N/O/N堆疊。
  7. 如請求項1所述之處理基板的方法，其中該蝕刻之步驟在異向性蝕刻製程中異向性地蝕刻該些開口。
  8. 如請求項7所述之處理基板的方法，其中該異向性蝕刻製程作為電漿處理系統中的電漿製程來執行。
  9. 如請求項1所述之處理基板的方法，其中該些接點各自具有大於50：1的縱橫比。
  10. 一種處理基板的方法，該方法包括： 執行一循環蝕刻製程，其中該循環蝕刻製程的每個循環包括： 供應一蝕刻劑於該基板上的一介電層上，該基板在一處理室中； 藉由供應一極性或含氫氣體和鹵化磷氣體於該處理室中的該介電層上而在該處理室中形成一催化劑；以及 從該處理室淨化該催化劑。
  11. 如請求項10所述之處理基板的方法，其中該蝕刻劑是HF。
  12. 如請求項10所述之處理基板的方法，其中該鹵化磷氣體是三氟化磷(PF 3)。
  13. 如請求項10所述之處理基板的方法，其中該催化劑包括PF 2OH。
  14. 如請求項10所述之處理基板的方法，其中該循環蝕刻製程是電漿製程。
  15. 如請求項10所述之處理基板的方法，其中該循環蝕刻製程是異向性的。
  16. 一種在處理室中處理基板的方法，該方法包括： 供應一蝕刻劑和一極性氣體或含氫氣體於一介電層上，該介電層包括該基板的暴露表面；以及 執行一循環調整製程，其中該循環調整製程的每個循環包括： 調節該處理室的溫度；以及 供應鹵化磷氣體於該介電層上。
  17. 如請求項16所述之在處理室中處理基板的方法，其中該極性或含氫氣體包括H 2O。
  18. 如請求項16所述之在處理室中處理基板的方法，其中該鹵化磷氣體包括磷和氟。
  19. 如請求項16所述之在處理室中處理基板的方法，其中該介電層包括氧化矽。
  20. 如請求項16所述之在處理室中處理基板的方法，還包括在該介電層中形成一開口，該開口具有大於50：1的縱橫比。
TW112111227A 2022-03-25 2023-03-24 用於半導體製造的蝕刻方法 TW202405942A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/704,372 US20230307242A1 (en) 2022-03-25 2022-03-25 Method for etching for semiconductor fabrication
US17/704,372 2022-03-25

Publications (1)

Publication Number Publication Date
TW202405942A true TW202405942A (zh) 2024-02-01

Family

ID=88096309

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112111227A TW202405942A (zh) 2022-03-25 2023-03-24 用於半導體製造的蝕刻方法

Country Status (3)

Country Link
US (1) US20230307242A1 (zh)
TW (1) TW202405942A (zh)
WO (1) WO2023183539A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3867218A (en) * 1973-04-25 1975-02-18 Philips Corp Method of etching a pattern in a silicon nitride layer
KR100485388B1 (ko) * 2003-02-28 2005-04-27 삼성전자주식회사 트렌치 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
JP2014049466A (ja) * 2012-08-29 2014-03-17 Tokyo Electron Ltd エッチング処理方法及び基板処理装置
US10541144B2 (en) * 2017-12-18 2020-01-21 Lam Research Corporation Self-assembled monolayers as an etchant in atomic layer etching
SG10202010798QA (en) * 2019-11-08 2021-06-29 Tokyo Electron Ltd Etching method and plasma processing apparatus

Also Published As

Publication number Publication date
WO2023183539A1 (en) 2023-09-28
US20230307242A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US10354888B2 (en) Method and apparatus for anisotropic tungsten etching
JP7344867B2 (ja) 水平表面上におけるＳｉＮの選択的堆積
JP6810059B2 (ja) 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
EP3038142A1 (en) Selective nitride etch
US20200279757A1 (en) Substrate processing method and substrate processing apparatus
JP2014507073A (ja) 遠隔励起式のフッ素および水蒸気エッチング
US11398386B2 (en) Plasma etch processes
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
US9748366B2 (en) Etching oxide-nitride stacks using C4F6H2
JP7483933B2 (ja) 窒化物含有膜除去のためのシステム及び方法
TW202405942A (zh) 用於半導體製造的蝕刻方法
CN115485819A (zh) 用于选择性金属化合物移除的系统及方法
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
US20240112887A1 (en) In-Situ Adsorbate Formation for Plasma Etch Process
US20240162043A1 (en) Sidewall Inorganic Passivation for Dielectric Etching Via Surface Modification
US20240112919A1 (en) Low-Temperature Etch
US20240112888A1 (en) In-Situ Adsorbate Formation for Dielectric Etch
US20230094212A1 (en) Plasma etch process for fabricating high aspect ratio (har) features
JP2023552977A (ja) 半導体パターニングアプリケーションのための酸化スズおよび炭化スズ材料
WO2024063871A1 (en) High aspect ratio contact (harc) etch
KR20220022461A (ko) 구조들을 에칭하고 측벽들을 평활화하기 위한 방법들