CN101133682A - 用于蚀刻具有受控制的制程结果分配的方法 - Google Patents

用于蚀刻具有受控制的制程结果分配的方法 Download PDF

Info

Publication number
CN101133682A
CN101133682A CNA200680006797XA CN200680006797A CN101133682A CN 101133682 A CN101133682 A CN 101133682A CN A200680006797X A CNA200680006797X A CN A200680006797XA CN 200680006797 A CN200680006797 A CN 200680006797A CN 101133682 A CN101133682 A CN 101133682A
Authority
CN
China
Prior art keywords
substrate
etching
distribution
temperature
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200680006797XA
Other languages
English (en)
Other versions
CN101133682B (zh
Inventor
T·J·克罗皮尼基
T·帕纳古普洛斯
N·加尼
W·保尔
M·盛
J·P·霍兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/246,012 external-priority patent/US8075729B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority claimed from PCT/US2006/007525 external-priority patent/WO2006094162A2/en
Publication of CN101133682A publication Critical patent/CN101133682A/zh
Application granted granted Critical
Publication of CN101133682B publication Critical patent/CN101133682B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的实施例大体上提供用来蚀刻一基材的方法。在一实施例中,该方法包括决定一基材温度目标曲线(profile),其对应在一基材上的蚀刻副产物的一均匀的沉积率;偏好地调节一基材支撑件的一第一部分相对于该基材支撑件的一第二部分的温度用以获得在该基材上的该基材温度目标曲线;及蚀刻在被偏好地调节的基材支撑件上的该基材。在另一实施例中,该方法包括提供一基材于一处理室中,该处理室具有一可选择的物质分配于该处理室内,及一具有侧向温度控制的基材支撑件,其中一由该基材支撑件及一物质分配选择所引起的温度曲线包含一控制参数组;用不同的控制参数组来分别蚀刻一第一层物质及蚀刻一第二层物质。

Description

用于蚀刻具有受控制的制程结果分配的方法
技术领域
本发明的实施例大体上有关于一种蚀刻方法。详言之,本发明系有关于用于蚀刻具有受控制的制程结果分配的方法。
背景技术
在集成电路的制造中,各式制程参数的精准控制是在一基材内达到一致的结果,以及达到基材到下一基材之间可重复的结果所必需的。在制程期间,在温度及整个基材的温度梯度上的变动对于物质沉积,蚀刻率,级阶覆盖,特征结构锥形角,及半导体组件的其它参数而言是不利的。因此,在产生在该基材上的一预定的温度分布图样是达到高产量的关键要求的一。
2003年版的International Technology Roadmap for Semiconductors记载了在晶体管栅极关键尺寸(CD)上的减小对于未来的蚀刻技术而言将会是一项重要的挑战。因此,有许多的工作已被完成,用以研究栅极蚀刻制程参数在控制CD的能力上的影响,因为栅极CD对于一组件的最终效能有着重大的影响。已有数种关于栅极CD控制的不同的策略被发表,包括有光阻整剪与栅极硬光罩蚀刻化学物的控制。前者的方法可将光阻尺寸减小到低于光阻的侧向蚀刻可微影地达到的尺寸,而后者的方法则依赖蚀刻在硬光罩蚀刻期间被再沉积到侧壁上的副产物来控制侧向蚀刻相对于垂直蚀刻的量并使侧向蚀刻钝化。蚀刻副产物造成的侧壁钝化并不单单局限在硬光罩蚀刻步骤上,其亦会在栅极主蚀刻,软着陆,及所有蚀刻步骤期间发生。
蚀刻副产物的沉积率被预期可遵守副产物的气相浓度及副产物的黏着系数。黏着系数已被使用在气体-表面反应机构中用以描述一入射的气相物质被吸收到一表面中的可能性,且此系数典型地被近似为被反应性地吸收到一表面上的物质数对总入射物质数的比例。
然而,传统的基材托盘并不具有足够的机构来控制在该基材上的基材温度分布。不能控制基材温度均匀性对于在一单一基材内及在基材与基材之间的制程均匀性,组件良率及经过处理的基材的整体品质具有一不利的影响。
因此,在此技艺中对于一种用于蚀刻一基材的改良的方法存在着需求。
发明内容
本发明的实施例大体上提供用来蚀刻一基材的方法。在一实施例中,该方法包括决定一基材温度目标曲线(profile),其对应在一基材上的蚀刻副产物的一均匀的沉积率,优先地调节一基材支撑件的一第一部分相对于该基材支撑件的一第二部分的温度用以获得在该基材上的该基材温度目标曲线,及蚀刻在该被优先地调节的基材支撑件上的该基材。
在另一实施例中,该方法包括提供一第一制程控制旋钮用来实施一第一制程条件,其中该第一制程条件是由制程结果的一第一分配来代表;提供一第二制程控制旋钮用来实施一第二制程条件,其中该第二制程条件是由制程结果的一第二分配来代表;将该第一及第二制程控制旋钮两者设定至一预定的设定,其中该第一制程控制旋钮选择气体注入该处理室的位置,及该第二制程控制旋钮选择该基材支撑件的温度曲线。
在另一实施例中,该方法包括提供一基材至一处理室中,该处理室具有一可选择的物质分配于该处理室内,及一具有侧向温度控制的基材支撑件,其中一由该基材支撑件及物质分配选择所引起的温度曲线包含一控制参数组,用一第一控制参数组蚀刻一第一层物质,及用第二控制参数组蚀刻第二层物质,其中该第一及第二参数组不相同。
附图说明
本发明的一更为特定的描述可通过参照显示于附图中的实施例而被作成,使得本发明的上述特征,优点及目地可被详细地了解。然而,应注意的是,附图中所示者为本发明的典型的实施例,因此不应被认为是本发明范围的限制,因为本发明可以有其它等效的实施例。
图1A-B为栅极蚀刻制程的示意图;
图2为一图表,其显示平均CD偏压,基材温度及经过计算的黏着系数之间的关系;
图3为一图表,其显示产物质量分数(mass fraction)与经过标准化的距离之间的关系;
图4为一图表,其显示蚀刻副产物通量与基材板径之间的关系;
图5为一图表,其显示CD偏压与基材半径之间的关系;
图6为一依据本发明的实施例的示范性半导体基材制程室的示意图;
图7-9为可图6的制程室或其它制程室中实施的蚀刻制程的实施例的流程图;
图10A-F显示用来制造一结构的一连串顺序的实施例,该结构可使用图7,图8的方法,及/或图9的方法来蚀刻;及
图11A-C显示用来制造一结构的一连串顺序的实施例,该结构可使用图7,图8的方法,及/或图9的方法来蚀刻。
为了便于了解,相同的标号被用来代表在所有图中的相同的组件。而且,一个实施例的组件及特征可在没有进一步的详述的下被包含到其它的实施例中。
主要组件符号说明
100栅极结构        102气相物质
600蚀刻反应器      610处理室
620天花板          630导电本体(侧壁)
638气体面板        640控制器
644中央处理单元    646支持电路
618配接网络及射频等离子体电源
612天线            684电源
604第一出口端口    606第二出口端口
608喷嘴            614基材
616托盘组件        662安装板
664基座                668夹头
666静电夹头            676嵌埋式加热器
674嵌埋式绝缘体        672流体源
668,670导管           690第一温度感应器
692第二温度感应器      650控制器
648环盖                682夹头电源
680夹持电极            684RF电源及配接电路
702决定一基材温度目标曲线,其相应于蚀刻副产物在一基材上的均匀沉积比例
704偏好地调整一基材支撑件的一第一部分相对于该基材支撑件的一第二部分的温度,用以获得于该基材上的该基材温度目标曲线
706蚀刻在经过偏好地调整的基材支撑件上的该基材
802提供一用来实施一第一制程条件的制程控制旋钮,其中该第一制程条件是用制程结果的第一分配来代表
804提供一用来实施一第二制程条件的制程控制旋钮,其中该第二制程条件是用制程结果的第二分配来代表
806将该第一及第二制程控制旋钮两者设定至一预定的设定,用以产生制程结果的一第三分配,其中该制程结果的第三分配不同于制程结果的第一及第二分配
808蚀刻一放置在一设置在一处理室内的基材支撑件上的基材,该处理室具有被设定在该预定设定的第一及第二制程控制旋钮,其中该第一制程控制旋钮选择气体注入到该处理室的位置,及该第二制程控制旋钮选择该基材支撑件的温度曲线
902提供一基材至一处理室中,该处理室具有一可选择的物质分配于该处理室内及一具有侧向温度控制的基材支撑件,其中一由该基材支撑件及一物质分配选择所引发的温度曲线包含了一控制参数组
904使用第一控制参数组来蚀刻一第一层物质
906使用一第二控制参数组来蚀刻一第二层物质,其中该第一与第二控制参数组是不相同的
具体实施方式
该栅极蚀刻制程的一示意图被示于图1A-B中。吾人已在实验中观察到栅极蚀刻偏压与基材温度有一很强的关连性,现将揭示此一关系,且展示该栅极蚀刻副产物黏着系数与基材温度的相依性,这让在整个基材上的制程结果分配的控制成为可能。
蚀刻副产物的此一再沉积速率被预期会遵循副产物的气相浓度及这些副产物的黏着系数。黏着系数已被使用在气体-表面反应机构中用以描述一入射的气相物质102被吸收到一表面(被显示为一栅极结构100)中的可能性,且此系数典型地被近似为被反应性地吸收到一表面上的物质数对总入射物质数的比例。该黏着系数与表面温度的相依性的分析已被用来描述在硅膜的取向附生的生长期间的杂质等级及二氧化硅在基材上的级阶覆盖沉积行为。这两个模型把该黏着系数和吸收,去吸附,及气相物质在该表面上的反应速率之间的竞争关连在一起。因此,负值的黏着系数可被解读为蚀刻良率。使用Bennet等人的方程式结合Langmuir的去吸附理论,温度相依性S可被表示为:
s * ( T ) = R ads ( eff ) 2 πMRT PN A exp ( - E eff kT ) - - - ( 1 )
其中P为该副产物的部分压力,NA为Avogadro数,M为该吸收物质的分子重量,R为理想气体常数,T为温度,及Eeff为用于沉积的能量与用于表面反应的能量两者间的差异。假设不论早先的情况为何,该蚀刻副产物均匀地再沉积到任何表面位置上,所以表面覆盖率可被忽略。此假设是合理的,因为在栅极蚀刻期间钝态层被观察到的厚度典型地大于一单一的单层(monolayer)的厚度。
可直接从公式(1)中被撷取出来的两个重要的蚀刻制程参数为到达该表面的物质通量及基材温度。这两个可调谐的配方(recipe)参数对于钝态物质在栅极侧壁上的黏着系数有重大的影响,因此该栅极CD偏压在蚀刻之后。在公式(1)中的显然的复杂性在于Rads一项,其不易被决定且本身具有一些温度的相依性。为了此分析,项将被用作为一配适参数(fittingparameter)起将于下文中作进一步说明。
为了要测试物质通量及基材温度对于栅极蚀刻制程的影响,具有一多晶硅栅极堆的图案化的基材被制造出来。用来将基材形成图案的光罩被设计为用在90nm技术节点上。蚀刻实验是在由Applied Materials公司所制造的设有DPS II硅蚀刻室的CenturaDPS蚀刻系统中实施的。基材系在一标准的栅极蚀刻室中使用一个四步骤制程(突破,主蚀刻,软着陆,及过度蚀刻)来蚀刻。预蚀刻及后蚀刻的CD在一由Applied Materials公司制造的VeraSEM度量系统上被测量。
基材温度对于平均CD偏压的影响(CD偏压被界定为后蚀刻CD减预蚀刻CD)可在图2中被清楚地看出。该数据显示提高基材温度造成平均栅极线宽变窄,这与在较高的温度下在闸侧壁上的钝态物质较少的理论吻合。图2中的黏着系数的最配适曲线紧紧地跟随着平均CD偏压数据且使用公式(1)来加以计算,其中Eeff被假定为0.250eV及Rads=9E13atoms/cm2s。为了要确保此配适参数的值,Rads,是合理的,Rads的一独立的计算可使用下面的公式(2)的CD偏压数据来实施:
R ads = ( CDBias ) ρN A 2 Mt - - - ( 2 )
当然,公式(2)所得到的Rads的平均值与在所考量的温度范围内经由配适程序所获得的数值相符。介于这三个测试(runs)的平均CD偏压与基材温度之间的关系显示-0.8607nm/℃的一平均变化率。在黏着系数上的相应百分比变化,S,为-0.2%/℃。示于图2中的黏着系数的计算范围亦与CF2基团入射到一被充能的硅基电极上所获得的数值相符。
图2的CD偏压平均值上的一标准差棒为在基材CD偏压不均匀性内的测量。不均匀性的程度对于所有三个基材温度都是一致的,在边缘区域被观察到的线宽比在中心区域的线宽小。在条件与这参个测试类似的情况下,于基材温度均匀性内的测量显示出,该基材温度范围小于±1℃,这意谓着,这些例子中于基材线宽不均匀性内被观察到的系导因于除了基材温度以外的其它东西。
以前的工作显示,在基材边缘处的CD偏压上的减小可以是通过降低在此基材范围内的副产物浓度来造成。此浓度梯度是因为在基材边缘处相对于基材中心处的一更有效率的蚀刻副产物去除所产生的。其结果为,对于一给定的基材温度而言,在基材边缘处的局部(local)的吸收率在吸收地点的紧邻周围处,即,栅极侧壁,被降低。钝态物质的局部部分压力可通过馈入气体注入到该室中的位置来加以部分地控制。图3显示仿真的结果,其显示三种不同的气体注入设计。当气体在室的顶部以一垂直该基材表面的方向上被注入到室中(在图3中被标注为中心气体馈入),因为对流流动的增加所造成的气体速度的增加而使得在中心处的先驱物质的密度实际上被降低。相反地,当气体在室顶端处于一平行于该基材表面的方向上被注入到室中时(在图3中被标注为侧边气体馈入),流至基材表面的气流是更为扩散性的,且可获得一更均匀的先驱物质的分配结果。
通过利用基材温度与黏着系数之间的关系以及蚀刻副产物在该蚀刻室内的知识,基材CD偏压均匀性可通过引入多温度区于该静电夹头(ESC)内被最佳化。一典型的栅极蚀刻制程的蚀刻副产物的径向分配及黏着系数的一相应的径向要求被示于图4中。因为黏着系数随着温度的改变在小的温度范围内几乎是线性的,所以预测的温度曲线能够非常接近地反映局部气相物质分配。因此,对于基材的边缘区域而言,所想要的基材温度必需要比较低,用以补偿因为抽泵所造成的钝态物质的减少。实际上,此局部的基材表面温度降低可提高钝态物质的黏着系数,用以保持一固定且均匀的到达到该基材表面的被吸收物质的通量,及均匀的栅极线宽。
图5显示三个例子:一处于均匀温度的基材,一具有双区ESC的佳化的状态,及一被故意不当调整的制程用以突显控制在整个基材上的CD偏压的能力。均匀基材温度条件的在基材边缘处的较小栅极线宽在图5被观察到,当ESC的温度被分为两个区域(其中外区的温度低于内区的温度)时可达到中心对边缘偏压均匀性上的一显著的改善。ESC在均匀温度的CD偏压范围为15.3nm,及双区ESC的CD偏压范围为9.5nm,其改善率达37.9%。第三个例子显示的是中心对边缘基材温度差的一夸大的情形,其结果为该CD偏压被故意朝向正值调整用以突显出随着基材温度控制CD偏压的能力。在最低的基材温度时,有更多的副产物在侧壁被吸收且造成的一反逆的效果为边缘线宽变得比基材中的线宽还要宽。
综言之,平衡吸收理论可被用来解释在CD偏压均匀性于晶体管栅极蚀刻制程期间被观察到的趋势。详言之,蚀刻副产物的黏着系数的温度相依性是很显著的。因此,一具有多个可独立地控制的温度区的ESC(如,在DPS II硅蚀刻室中所设置者)对于关键蚀刻应用(如,栅极蚀刻)而言是最佳的。相同的现象亦很可能发生在侧壁钝态化对于CD效能而言是很关键的其它应用上,譬如铝线的蚀刻或接点或介层孔的介电蚀刻。
本文中所描述的蚀刻制程可被使用在等离子体蚀刻室中,譬如,一HART蚀刻反应器,一HART TS蚀刻反应器,一解耦合的等离子体源(DPS),DPS II,或DPS Plus,或CENTU RA蚀刻系统的DPS DT蚀刻反应器,所有这些设备都可向设在美国加州Santa Clara市的AppliedMaterials公司购得。其它制造厂商的等离子体蚀刻室亦可被用来实施本发明。该DPS反应器使用13.56MHz的感应等离子体源来产生及维持一高密度等离子体及一13.56MHz源偏压功率来将一基材偏压。该等离子体及偏压源的解耦合(decoupled)本质让离子能量及离子密度可被独立地控制。该DPS反应器在来源及騈压功率,压力,及蚀刻气体化学物上的改变提供一宽阔的制程窗口且使用一终点系统来决定该制程的终点。
图6显示一可被用来实施本发明示范性蚀刻反应器600的示意图。示于本文中的该蚀刻反应器600的特定实施例是为了举例的目地而被提供的,其不应被用来限制本发明的范围。
蚀刻反应器600大体上包括一处理室610,一气体面板638及一控制器640。该处理室610包括一导电本体(壁)630及一天花板620,它们围起一处理空间。处理气体从该气体面板638被提供至该室610的处理空间。
控制器640包括一中央处理单元(CPU)644,一内存642,及支持电路646。控制器640被耦接至该蚀刻反应器600的控制构件并控制它们,制程在该室610中被实施,以及可促进与集成电路代工厂的数据库之间的一非必要的数据交换。
在所描述的实施例中,天花板620是一大致平的构件。处理室610的其它实施例可具有其它种类的天花板,如圆顶型天花板。在天花板610上方设置有一天线其包含一或多个感应线圈组件(在图中示出的是两个同轴线圈组件)。天线612被耦接至一配接网络及射频等离子体电源618。电力被供应至天线612且在处理期间感应地耦接至形成在该室100内的等离子体。或者,室100可通过使用一电源684而利用电容等离子体耦接,这将于下文中详细说明。
该气体面板638被耦接至一或多个喷嘴,使得经过该等喷嘴进入到该室中的义流可被控制,藉以控制在该室中的物质分配。该一或多个喷嘴被建构及/或安排成可实施制程气体流位置,制程气体流的流动方向或在该室内的物质分配等功能中的至少一个。
在一实施例中,一具有至少两个出口端口604,606的喷嘴608被提供用以耦接至该室本体610的天花板620。出口端口604,606被建构来分别引起一直接及一间接的气流方向至该室中。例如,该第一出口端口604可提供一直接气流方向,即,产生一大致垂直于该基材表面的气流进入到该室中。该第二出口端口606可提供一间接的气流方向,即产生一大致平行于该基材表面的气流进入到该室中,或在另一实施例中,被导引在一相对于该基材的表面小于或等于60度的入射角度的方向上。一或多个出口端口604,606可被设置在分开的喷嘴608上(即,每个喷嘴一个出口端口)。
一托盘组件616被设置在该处理室600的内部空间606内的在喷嘴608底下的位置处。该托盘组件616在处理期间固持该基材614。该托盘组件616大体上包括数个举升销(未示出)被设置成穿过该托盘组件,它们被建构将基材从托盘组件616上举起,方便以一传统的方式与一机器人(未示出)交换该基材614。
在一实施例中,该托盘组件616包括一安装板662,一基座664及一静电夹头666。该安装板662被耦接至该室本体630的底部612且包括用来安排管路的信道,譬如流体管线,电力线及感应器导线等等,通至该基座664及夹头668。
静电夹头666或基座664中的至少一个包括至少一非必要的嵌埋式加热器676,至少一非必要的嵌埋式绝缘体674,及复数根导管它们流体地耦接至一提供一温度调节流体的流体源672。在一示于图6的实施例中,一加热器676被示范性地显示在耦接到一电源供应器678的该静电夹头666中,而被一环形绝缘体674分隔开的两个导管668,670则被显示在该基座664中。导管668,670及加热器676可被用来控制该托盘组件616的温度,藉以加热及/或冷却该静电夹头666,藉以至少部分地控制放置在该静电夹头666上的基材614的温度。
形成在该基座664内的两个分离的冷却导管668,670界定至少两个可独立地控制的温度区域。额外的冷却导管及/或导管布局亦可被安排用以界定额外的温度控制区域。在一实施例中,第一冷却导管668被安排在该第二冷却导管670的径向内侧,使得温度控制区域是同心圆的区域。导管668,670可以是被径向定向,或具有其它形状的结构。冷却导管668,670可被耦接至一温控的热传流体的单一来源,或可被分别地耦接至一分离的热传流体源。
该绝缘体674是用一物质制成的,该物质具有的导热系数不同于与其相邻的该基座664的区域的物质的导热系数。在一实施例中,该绝缘体674具有的导热系数小于该基座664导热系数。在图6所示的实施例中,该基座664是用铝或其它金属物质所制成的。在一进一步的实施例中,绝缘体674可用一具有一非等方向性(即,导热系数是与方向有关)的物质制成。该绝缘体674是用来局部地改变托盘组件616经由该基座664到达导管668,670的热传速率,相对于经由该基底664的不具有一绝缘体于热传路径上的邻近部分的热传速率。一绝缘体674被侧向地设置在该第一及第二冷却导管668,670之间,用以在该托盘组件616的该等温度控制区域之间提供加强的热绝缘。
在示于图6的实施例中,该绝缘体674被设置在导管668,670之间,藉以阻碍侧向热传递及促成该托盘组件616的侧向温度控制区域。因此,通过控制插入件的数量,形状,大小,位置及热传系数,则静电夹头666及放在其上的基材614的温度曲线就可被控制。虽然示于图6中的该绝缘体674是一环形的圆环,但该绝缘体674的形状可以有许多不同的形状。
一非必要的导热膏或黏胶(未示出)可被施用在该基座664与静电夹头666之间。该导电膏有助于静电夹头666与该基座64之间的热交换。在一示范性的实施例中,该黏胶机械性地将该静电夹头666黏结到该基座664上。或者,该托盘组件616可包括一硬件(如,夹子,螺钉,及类此者)其被设计来将该静电夹头666固定到基座664上。
该静电夹头666与该基座64的温度系使用数个感应器来监测。在示于图6的实施例中,一第一温度感应器690及一第二温度感应器692被径向间隔地设置,使得第一温度感应器690可将该托盘组件616的一中心区域的一公制的温度表示提供给该控制器650,而该第二温度感应器692可将该托盘组件616的一周边区域的一公制的温度表示提供给该控制器650。
该静电夹头666被设置在该基座664上且被一盖环648所围。该静电夹头666可用铝,陶瓷,或其它适合在制程期间支撑该基材614的材质制成。在一实施例中,该静电夹头666是陶瓷。或者,该静电夹头666可用一真空夹头,机械式夹头或其它适当的基材支撑件来取代。
该静电夹头666大体上是用陶瓷或类似的介电材质制成且包含至少一用一夹头电源682来控制的夹持电极680。该电极680(或设置在该夹头666或该基座664内的其它电极)可非必要地被耦接至一或多个RF电源用以维持一用制程气体及/或其它气体形成的等离子体于该室600内。在示于图6的实施例中,电极680被耦接至一RF电源及配接电路684,它能够产生一用来维持一用制程气体形成的等离子体于该室600内的RF讯号。
静电夹头666亦可包括数个信道(未示出),如沟槽,它们被形成在夹头的基材支撑表面上且被流体地耦接至一热传气体(或背侧气体)的来源(未示出)。在操作时,背侧气体(如,氦气(He))在控制的压力下被提供至该信道中,用以加强介于该静电夹头666与该基材614之间的热传递。传统地,至少该静电夹头的基材支撑表面被提供可抵抗基材制程期间所使用的化学物及温度的涂层。
图7-9为可在室100或其它适当的处理室中实施的蚀刻制程700,800,900的实施例的流程图。每一制程都可被用来制造示于图10A-F及图11A-C中的结构。虽然制程700,800,900是用来制造图10A-F中的栅极结构及在图11A-C中的浅沟渠隔离(STI)结构,但该等制程亦可被有利地用来蚀刻其它结构。制程700,800,900可被用来控制每一制程结果的侧向分配。例如,制程700,800,900可被用来产生蚀刻制程结果的一大致均匀的中心至边缘分配,其中制程结果包括蚀刻深度,CD偏压,微负载(microloading),侧壁曲线,钝态物,蚀刻率,步阶覆盖性,特征结构变窄角度及下切(undercutting),中的至少者。
图7的制程700开始于步骤702,决定一基材温度目标曲线其相应于蚀刻副产物在一基材上的均匀沉积比例。在步骤704,一基材支撑件的一第一部分的温度相对于该基材支撑件的一第二部分被偏好地调整,用以获得该基材温度目标曲线于该基材上。在步骤706,该基材在该经过偏好地调整的基材温度上被蚀刻。
图8的制程800开始于步骤802,一用来实施一第一制程条件制程控制旋钮被提供,其中该第一制程条件是用制程结果的第一分配来代表。在步骤804,一用来实施一第二制程条件制程控制旋钮被提供,其中该第二制程条件是用制程结果的第二分配来代表。在步骤806,该第一及第二制程控制旋钮两者都被设定在一预定的设定位置,用以产生制程结果的一第三分配,其中该制程结果的第三分配不同于制程结果的第一及第二分配。在步骤808,一放置在一设置在一处理室内的基材支撑件上的基材被蚀刻,该处理室具有被设定在该预定的设定位置的第一及第二制程控制旋钮,其中该第一制程控制旋钮选择气体注入到该处理室的位置,及该第二制程控制旋钮选择该基材支撑件的温度曲线。
图9的制程900在步骤902开始,其提供一基材至一处理室中,该处理室具有一可选择的物质分配于该处理室内及一具有侧向温度控制的基材支撑件,其中一由该基材支撑件所引发的温度曲线及一物质分配的选择包含了一控制参数组。在步骤904,使用第一控制参数组来蚀刻一第一层物质。在步骤906,使用一第二控制参数组来蚀刻一第二层物质,其中该第一与第二控制参数组是不相同的。方法900可在一单一层的递增蚀刻期间实施,其中每一递增蚀刻步骤都如一层的蚀刻步骤般地被对待。
蚀刻方法700,800,900可被用来制造一值极结构,如图10A-F所示的顺序。控制旋钮的设定及/或调整,物质分配,制程气体流的方向,制程气体的注入位置及基材及/或基材支撑件的温度曲线可在该薄膜堆100的任何一层的蚀刻期间或在各层的蚀刻之间被实施。
首先参照图10A,一薄膜堆100被提供,它包括一光阻层1002,一BARC层1004,一硬罩层1006,一栅极电极层1008及一设置在一基材1014上的栅极介电层。该栅极介电层可包括一高k层1010及一非必要的底下多晶硅层1012。该基材1014可以是半导体基材,硅基材,玻璃基材及类此者中的任何一种。包含该薄膜堆1000在内的层可用一或多种适当的传统沉积技术,譬如,原子层沉积(ALD),物理气相沉积(PVD),化学气相沉积(CVD),等离子体强化的CVD(PECVD),及类此者来制造。该薄膜堆1000可由设在美国加州Santa Clara市的Applied Materials公司所制造的CENTURA,PRODUCER,ENDURA及其它半导体基材制程系统用来沉积。在示于图10A的实施例中,BARC层1004的一部分通过形成在该光阻层1002上的一或多个孔洞1016而被露出来。该薄膜堆经由这些孔洞1016而被蚀刻。
薄膜堆1000的蚀刻包括首先蚀刻该BARC层1004。该BARC层1004典型地为一有机材质,以方便光阻层1002被形成图样。在BARC层1004的蚀刻期间,流入到该处理室中的制程气体流被大致相等的分到第一出口端口604及第二出口端口606,用以控制在处理室内的物质分配。在其它实施例中,蚀刻该BARC层1004可在从出口端口604提供100%的流体到从出口端口606提供100%的流体之间变动,包括了界定于它们之间的端口604至端口606的整个流体比例。在BARC层1004如图10B所示地已被蚀刻之后,孔洞1016被用来蚀刻硬罩层1006,如图10C所示。
硬罩层1006可以是SiO2,SiO3,SiON或其它适当的物质。在蚀刻硬罩层1006期间,进入到该处理室内的制程气体的至少50%会是从出口端口606被提供的。在其它实施例中,该硬罩层蚀刻使用的气体流分配在出口端口604,606之间是大致相等的,或者是在出口端口604,606之间的比例是约25∶75。在另一实施例中,该制程气体流最好是从出口端口606被提供。当该硬罩层1006被蚀刻之后,该栅极电极层1008即被蚀刻,如图10D所示。
该栅极电极层1008可包含一多晶硅层或一沉积在一多晶硅层上的金属层。该多晶硅层可以是α-Si或c-Si。适合使用在该栅极电极层1008上的金属层包括有钨(W),氮化钨(WSi),多晶硅钨(W/poly),钨合金,钽(Ta),氮化钽(TaN),硅化钽氮化物(TaSiN),氮化钛(TiN),或它们的组合。
栅极电极层1008的蚀刻可分段为主蚀刻步骤,软着陆(soft landing)蚀刻步骤及过度蚀刻(over etch)步骤。每一个步骤都具有一或多个制程参数依据本发明被不同地设定。例如,在主蚀刻及软着陆蚀刻步骤时,最好是让制程气体流经出口端口604,而在过度蚀刻步骤时则平均地从出口端口604,606提供。在其它实施例中,该过度蚀刻步骤最好是让制程气体流经出口端口606。适用来蚀刻栅极电极层1008的制程气体包括HBr,BCl3,HCl,氯气(Cl2),三氟化氮(NF3),六氟化硫气体(SF6),及含碳与氟气体,如,CF4,CHF3,C4F8,中的至少一个。
数种制程参数在蚀刻期间会被调整。在一实施例中,该室压被调整于约2mTorr至约100mTorr之间。一介于约100瓦至约1500瓦之间的RF源功率可被施加用以维持一由制程气体形成的等离子体。
在蚀刻该栅极电极层1008之间,该栅极介电层被蚀刻。适合的栅极介电层的物质包括,但不局限于,氧化物层,一含氮层,一氧化物与含氮层的混合层,至少一或多层氧化物层夹住一含氮层,等等。在一实施例中,该栅极介电层物质为一高k物质(高k物质具有大于4.0的介电常数)。高k物质的例子包括二氧化铪(HfO2),二氧化锆(ZrO2),硅氧化铪(HfSiO2),硅氧化锆(ZrSiO2),二氧化钽(TaO2),氧化铝,掺杂了二氧化铪的铝,铋锶钛(BST),及铂锆钛(PZT),等等。
在示于图10A-E的实施例中,该栅极介电层被显示为一高K层1010及一多晶硅层1012。该多晶硅层1012可如上文所述地被蚀刻。该高K层1010可通过将该层1010曝露在一含一氧化碳的等离子体及一含卤素的气体中来被蚀刻。在蚀刻栅极介电层之后,该光阻层1002可通过使用一剥除制程,譬如通过曝露到一含氧等离子体中,而被去除掉,如图10F所示。
蚀刻方法700,800,900可被用来制造一浅沟渠隔离(STI)结构,如第11A-C图所示的顺序。控制旋钮,物质分配,制程气体流的方向,制程气体注入位置及基材及/或基材支撑件的温度曲线的设定及/或调整可在蚀刻该薄膜堆的任何一层期间或蚀刻各层之间被实施。
首先参照图11A,该薄膜堆1100包括一光阻层1102及一沉积在一基材1106上的多晶硅层1104。该基材1106可以是半导体基材,硅基材,玻璃基材及类此者中的任何一个。在示于图11A的实施例中,部分的多晶硅层1104通过一或多个形成在该图样化的光阻层1102上的孔洞1108而被外露。该薄膜堆1100系通过该等孔洞1108被蚀刻,用以形成该浅沟渠隔离(STI)结构。
该多晶硅层1104系使用一含卤素气体,譬如Cl2,BCl3,HCl,HBr,CF4及类此者,而被蚀刻,如图11B中所示。该多晶硅层的蚀刻可用钝态沉积步骤被圆柱形地实施。多晶硅层的蚀刻可包括主蚀刻步骤,软着陆(softlanding)蚀刻步骤及过度蚀刻(over etch)步骤,其中方法700,800,900可如上文所述地在这些蚀刻步骤中的至少一个步骤中被实施。在蚀刻该多晶硅层1104之后,该光阻层1102可通过使用一剥除制程,譬如通过曝露到一含氧等离子体中,而被去除掉,如图11C所示。
因此,一蚀刻制程已被提供,其可控制制程结果侧向地跨越一基材的表面的分配。有利地,本发明的制程可通过可调整的制程控制来获得中心至边缘的蚀刻深度,CD偏压,微负载,侧壁曲线,钝态物,蚀刻率,步阶覆盖性,特征结构变窄角度及下切的实质上均匀分布。
虽然以上所述是有关于本发明的实施例,但本发明的其它及进一步实施例可在不偏离本发明的基本范围下被达成,且本发明的范围是由下面的权利要求来界定的。

Claims (33)

1.一种用于蚀刻一基材的方法,其至少包含:
决定一基材温度目标曲线,其对应于蚀刻副产物在一基材上的均匀沉积率;
偏好地调整一基材支撑件的一第一部分相对于该基材支撑件的一第二部分的温度,用以获得在该基材上的该基材温度目标曲线;及
在该经过偏好调整的基材支撑件上蚀刻该基材。
2.如权利要求1所述的方法,其中决定该基材温度目标曲线进一步包含:
决定蚀刻副产物横跨该基材的表面的分配;及
将该分配与该基材温度目标曲线关连在一起。
3.如权利要求2所述的方法,其中决定该蚀刻副产物的分配进一步包含:
决定该基材的表面的一黏着系数。
4.如权利要求2所述的方法,其中决定该蚀刻副产物的分配进一步包含:
决定到达该基材的表面的物质的通量。
5.如权利要求1所述的方法,其中决定该基材温度目标曲线进一步包含:
将该蚀刻副产物的黏着与基材温度之间的关系模型化;及
由此模型产生该基材温度目标曲线。
6.如权利要求1所述的方法,其中决定该基材温度目标曲线进一步包含:
使用经验上的数据来产生该基材温度目标曲线。
7.一种用于蚀刻一基材的方法,其至少包含:
提供一第一制程控制旋钮来实施一第一制程条件,其中该第一制程条件是由制程结果的一第一分配来代表;
提供一第二制程控制旋钮来实施一第二制程条件,其中该第二制程条件是由制程结果的一第二分配来代表;
设定该第一与第二制程控制旋钮至一预定的设定以产生制程结果的一第三分配,其中该制程结果的第三分配是不同于该制程结果的第一与第二分配;及
蚀刻一基材,该基材被放置在一设置于一处理室内的基材支撑件上,该处理室具有该第一及第二制程控制旋钮且使它们被设定至一预定的设定,其中该第一制程控制旋钮选择气体注入该处理室的位置,及该第二制程控制旋钮选择该基材支撑件的温度曲线。
8.如权利要求7所述的方法,其中设定该第一制程控制旋钮进一步包含:
选择直接气体注入方向对间接气体注方向的比例。
9.如权利要求7所述的方法,其中设定该第一制程控制旋钮进一步包含:
将占大多数的气体于一大致垂直该基材的平面的方向上流入该处理室。
10.如权利要求7所述的方法,其中设定该第一制程控制旋钮进一步包含:
将占大多数的气体于一大致平行该基材的平面的方向上流入该处理室。
11.如权利要求7所述的方法,其中设定该第一制程控制旋钮进一步包含:
控制在该处理室内的钝态物质的一局部的部分压力。
12.如权利要求7所述的方法,其中设定该第一制程控制旋钮进一步包含:
在直接及间接气体注入方向的两个方向上将气体流入该处理室。
13.如权利要求7所述的方法,其中设定该第二制程控制旋钮进一步包含:
偏好地将该基材支撑件的一第一部分相对于一第二部分加热。
14.如权利要求7所述的方法,其中设定该第二制程控制旋钮进一步包含:
偏好地将该基材支撑件的一周边部分相对于一中心部分加热。
15.如权利要求7所述的方法,其中设定该第二制程控制旋钮进一步包含:
偏好地将该基材支撑件的一第一部分相对于一第二部分冷却。
16.如权利要求7所述的方法,其中蚀刻该基材进一步包含:
a)蚀刻一BARC层;
b)蚀刻一硬罩层;及
c)蚀刻一栅极电极层,其中蚀刻步骤a-c中的至少两个步骤对于该第一及第二制程控制旋钮的至少一个是在不同的设定下实施的。
17.如权利要求16所述的方法,其中蚀刻该栅极电极层进一步包含:
蚀刻一多晶硅层。
18.如权利要求17所述的方法,其中蚀刻该栅极电极层进一步包含:
蚀刻一在该多晶硅层上方的一金属物质。
19.如权利要求7所述的方法,其中蚀刻该基材进一步包含:
蚀刻多晶硅用以形成一高深宽比的特征结构。
20.如权利要求19所述的方法,其中设定该第一制程控制旋钮进一步包含:
在直接气体注入方向及间接气体注入方向的两个方向上将气体流入该处理室,其中直接气体注入流量对间接气体注入流量的比例介于约50∶50至0∶100之间。
21.一种用于蚀刻一基材的方法,其至少包含:
提供一基材至一处理室中,该处理室具有一可选择的物质分配于该处理室内,及一具有侧向温度控制的基材支撑件,其中一由该基材支撑件及一物质分配选择所引起的温度曲线包含一控制参数组;
用一第一控制参数组蚀刻一第一层物质;及
用一第二控制参数组蚀刻一第二层物质,其中该第一及第二控制参数组不相同。
22.如权利要求21所述的方法,其中蚀刻该第一及第二层进一步包含:
蚀刻一掩膜层;及
蚀刻多晶硅用以形成一高深宽比的特征结构。
23.如权利要求22所述的方法,其中用来蚀刻多晶硅的控制参数组进一步包含:
在直接气体注入方向及间接气体注入方向的两个方向上将气体流入该处理室,其中直接气体注入流量对间接气体注入流量的比例介于约50∶50至0∶100之间。
24.如权利要求21所述的方法,其中蚀刻该第一及第二层进一步包含:
蚀刻一掩膜层;及
蚀刻一栅极电极层。
25.如权利要求24所述的方法,其中蚀刻该栅极电极层进一步包含:
蚀刻一多晶硅层。
26.如权利要求25所述的方法,其中蚀刻该栅极电极层进一步包含:
蚀刻一在该多晶硅层上方的金属物质。
27.如权利要求21所述的方法,其更包含:
改变进入该处理室中的一气体流分配,用以提供该第一及第二控制参数组之间的差异。
28.如权利要求27所述的方法,其中改变在该处理室内的物质分配进一步包含:
将占大多数的气体于一大致垂直该基材的平面的方向上流入该处理室。
29.如权利要求21所述的方法,其更包含:
改变气体进入该处理室的方向,用以提供该第一及第二控制参数组之间的差异。
30.如权利要求21所述的方法,其更包含:
改变该基材支撑件的温度曲线,用以提供该第一及第二控制参数组之间的差异。
31.如权利要求30所述的方法,其中改变温度曲线进一步包含:
偏好地将该基材支撑件的一周边部分相对于一中心部分加热。
32.如权利要求30所述的方法,其中改变温度曲线进一步包含:
偏好地将该基材支撑件的一第一部分相对于一第二部分冷却。
33.如权利要求21所述的方法,其更包含:
选择该第一及第二控制参数组,用以产生制程结果的一大致均匀的中心至边缘分布,其中该制程结果包括蚀刻深度,CD偏压,微负载,侧壁曲线,钝态物,蚀刻率,步阶覆盖性,特征结构变窄角度及下切(undercutting)中的至少一个。
CN200680006797XA 2005-03-03 2006-03-02 用于蚀刻具有受控制的制程结果分配的方法 Expired - Fee Related CN101133682B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US65869805P 2005-03-03 2005-03-03
US60/658,698 2005-03-03
US11/246,012 2005-10-07
US11/246,012 US8075729B2 (en) 2004-10-07 2005-10-07 Method and apparatus for controlling temperature of a substrate
PCT/US2006/007525 WO2006094162A2 (en) 2005-03-03 2006-03-02 Method for etching having a controlled distribution of process results

Publications (2)

Publication Number Publication Date
CN101133682A true CN101133682A (zh) 2008-02-27
CN101133682B CN101133682B (zh) 2011-07-20

Family

ID=39129930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680006797XA Expired - Fee Related CN101133682B (zh) 2005-03-03 2006-03-02 用于蚀刻具有受控制的制程结果分配的方法

Country Status (3)

Country Link
JP (1) JP2008532324A (zh)
CN (1) CN101133682B (zh)
TW (1) TWI323011B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194664A (zh) * 2010-03-11 2011-09-21 东京毅力科创株式会社 等离子蚀刻方法及等离子蚀刻装置
CN102386077A (zh) * 2010-09-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7077108B2 (ja) * 2018-04-05 2022-05-30 東京エレクトロン株式会社 被加工物の処理方法
CN112884302B (zh) * 2021-02-01 2024-01-30 杭州市电力设计院有限公司 一种电力物资管理方法
WO2024005047A1 (ja) * 2022-07-01 2024-01-04 東京エレクトロン株式会社 基板処理装置の制御方法及び基板処理システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4237317B2 (ja) * 1997-12-26 2009-03-11 株式会社日立製作所 プラズマ処理装置
US6482747B1 (en) * 1997-12-26 2002-11-19 Hitachi, Ltd. Plasma treatment method and plasma treatment apparatus
US6589437B1 (en) * 1999-03-05 2003-07-08 Applied Materials, Inc. Active species control with time-modulated plasma
US20030070620A1 (en) * 2001-10-15 2003-04-17 Cooperberg David J. Tunable multi-zone gas injection system
JP2004247526A (ja) * 2003-02-14 2004-09-02 Hitachi High-Technologies Corp プラズマ処理装置及び方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194664A (zh) * 2010-03-11 2011-09-21 东京毅力科创株式会社 等离子蚀刻方法及等离子蚀刻装置
CN102386077A (zh) * 2010-09-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN102386077B (zh) * 2010-09-03 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Also Published As

Publication number Publication date
TWI323011B (en) 2010-04-01
JP2008532324A (ja) 2008-08-14
CN101133682B (zh) 2011-07-20
TW200727359A (en) 2007-07-16

Similar Documents

Publication Publication Date Title
US7648914B2 (en) Method for etching having a controlled distribution of process results
US7354866B2 (en) Cluster tool and method for process integration in manufacture of a gate structure of a field effect transistor
JP6170540B2 (ja) 調整可能な静電チャックのための可変温度方法
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
US9269587B2 (en) Methods for etching materials using synchronized RF pulses
US8722547B2 (en) Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
US20150031187A1 (en) Methods for forming a round bottom silicon trench recess for semiconductor applications
US20040058517A1 (en) Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
US20090203218A1 (en) Plasma etching method and computer-readable storage medium
EP1469510A2 (en) Method for fabricating a gate structure of a field effect transistor
US10497578B2 (en) Methods for high temperature etching a material layer using protection coating
WO2006026422A2 (en) Method and apparatus for etching material layers with high uniformity of a lateral etch rate across a substrate
US20150118832A1 (en) Methods for patterning a hardmask layer for an ion implantation process
US9653311B1 (en) 3D NAND staircase CD fabrication utilizing ruthenium material
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
JP2005109514A (ja) エッチングプロセス中に最小寸法を制御する方法
TW201730966A (zh) 具有高產能之超高選擇性多晶矽蝕刻
CN101133682A (zh) 用于蚀刻具有受控制的制程结果分配的方法
US20220059361A1 (en) Etching method and plasma processing apparatus
JP7462626B2 (ja) パターニング応用のための高密度炭素膜
US20190362983A1 (en) Systems and methods for etching oxide nitride stacks
KR100899244B1 (ko) 프로세스 결과들의 제어되는 분포를 갖는 에칭을 위한 방법
KR20220022458A (ko) 산소 펄싱을 이용하여 구조들을 에칭하기 위한 방법들

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: California, USA

Patentee after: APPLIED MATERIALS, Inc.

Address before: California, USA

Patentee before: APPLIED MATERIALS, Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110720