CN102194664A - 等离子蚀刻方法及等离子蚀刻装置 - Google Patents

等离子蚀刻方法及等离子蚀刻装置 Download PDF

Info

Publication number
CN102194664A
CN102194664A CN2011100591116A CN201110059111A CN102194664A CN 102194664 A CN102194664 A CN 102194664A CN 2011100591116 A CN2011100591116 A CN 2011100591116A CN 201110059111 A CN201110059111 A CN 201110059111A CN 102194664 A CN102194664 A CN 102194664A
Authority
CN
China
Prior art keywords
line portion
distribution
shade film
plasma
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100591116A
Other languages
English (en)
Inventor
八重樫英民
本田昌伸
清水昭贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102194664A publication Critical patent/CN102194664A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明提供一种等离子蚀刻方法及等离子蚀刻装置，在蚀刻含有无机膜与有机膜的积层遮罩膜而形成线部时，或者蚀刻遮罩膜而形成邻接线部的间隔不同的多种线部时，可以独立控制晶片面内的线部的线宽及高度的分布。所述等离子蚀刻方法通过对基板(W)照射含有荷电粒子与中性粒子的等离子，而对基板(W)进行等离子蚀刻，通过调整支撑部(105)支撑的基板(W)面内的温度分布，来控制基板(W)面内的基板(W)与中性粒子反应的反应量的分布，并且通过调整支撑部(105)支撑的基板(W)、和以与支撑部(105)对向的方式设置的电极(120)的间隔，来控制基板(W)面内的荷电粒子的照射量的分布。

Description

等离子蚀刻方法及等离子蚀刻装置
技术领域
本发明涉及一种对基板进行等离子蚀刻的等离子蚀刻方法及等离子蚀刻装置。
背景技术
在半导体元件的制造步骤中，作为对半导体晶片等基板(以下称为“晶片”)进行加工的装置，有通过将等离子照射到晶片而对晶片进行蚀刻的等离子蚀刻装置。
通过所述等离子蚀刻装置进行加工之前的晶片例如是由硅基板形成的晶片，且所述晶片上从表面起朝向上方依次形成着二氧化硅(SiO2)膜、由多晶硅形成的被蚀刻膜、由1层或多层形成的遮罩膜、抗反射膜(Bottom Anti-Reflective Coating；BARC)及光阻膜(以下称为“光阻膜”)。光阻膜预先进行曝光、显影，而形成包含线部的图案。接着，依次蚀刻抗反射膜、遮罩膜、被蚀刻膜，由此形成包含被蚀刻膜的线部的图案。被蚀刻膜由多晶硅形成的所述示例，相当于例如将被蚀刻膜作为闸极电极的闸极蚀刻的步骤。
然而，近来在半导体元件的制造步骤中，晶片正不断大口径化。随着晶片的大口径化，晶片面内形成的线部的线宽(Critical Dimension；CD)及高度的面内均匀性变得难以确保。
在如上所述的蚀刻中，是使用含有氟、氯、氧等的气体作为处理气体。当晶片被蚀刻时，所述多种处理气体中所含的氟、氯、氧等变成等离子。等离子中含有荷电粒子(以下称为“离子”)及中性粒子(以下称为“自由基”)。而且，晶片表面与含有离子及自由基的等离子反应而生成反应生成物，且所生成的反应生成物挥发，借此推进蚀刻。
根据晶片表面与等离子反应所生成的反应生成物的种类不同，有时会再次附着于所形成的线部。所以，通过蚀刻而形成的线部的线宽根据反应生成物再附着的概率(以下称为“附着系数”)而不同。附着系数是依存于晶片的温度，所以形成的线部的线宽也依存于晶片的温度。存在通过将晶片面内的温度分布设为可控制，可以面内均匀性良好地蚀刻形成的线部的线宽的等离子蚀刻装置(例如参照专利文献1)。
此外，通过蚀刻而形成的线部的线宽除了受所述附着系数影响之外，有时也因邻接的线部的间隔(图案间隔)而不同。即，晶片上形成的线部的线宽也依存于晶片的温度及图案间隔。
这种情况下，难以通过调整晶片温度，来独立控制图案间隔大的部分(以下称为“疏部”)与图案间隔小的部分(以下称为“密部”)的线部的线宽。但是，有时通过调整处理气体的供给量或组成比，可以独立控制疏部与密部的线部的线宽。而且，有一种通过将晶片面内的温度分布及处理气体的供给量或组成比的分布设为可控制，由此可以在疏部及密部独立控制线部的线宽的等离子蚀刻装置(例如参照专利文献2)。
【先行技术文献】
【专利文献】
专利文献1：日本专利特表2008-532324号公报
专利文献2：日本专利特开2007-81216号公报
发明内容
[发明所要解决的问题]
然而，当使用如上所述的等离子蚀刻装置进行等离子蚀刻时，存在如下问题。
在专利文献1揭示的例子中，当形成例如仅含有密部的统一图案时，可以面内均匀性良好地蚀刻所形成的线部的线宽。但是，如上所述，当形成包含疏部及密部的图案时，无法面内均匀性良好地蚀刻形成的线部的线宽。
另一方面，在专利文献2揭示的例子中，当形成包含疏部及密部的图案时，也可以面内均匀性良好地蚀刻形成的线部的线宽。但是，若调整处理气体的供给量及组成比，则不仅是自由基的供给量，离子的供给量也连动变化。离子的前进性较大，是支配蚀刻速率(以下称为“蚀刻速度”)的条件。所以，无法通过控制处理气体的供给量或组成比，而将蚀刻速度控制成所需值。如此一来，晶片面内的线宽及高度无法均匀地一致，截面形状有偏差。
此外，当遮罩膜含有有机膜时，作为用来蚀刻有机膜的处理气体，例如可以使用如氧(O2)气般的自由基与遮罩膜反应的反应速度或附着系数小的处理气体。当使用自由基的反应速度等较小的处理气体时，即便在通常的可变范围内调整晶片温度及处理气体的供给量或组成比，基本上也无法改变自由基的反应量，无法控制线部的线宽。
本发明是鉴于所述方面研究而成，其提供一种等离子蚀刻方法及等离子蚀刻装置，当蚀刻包含无机膜及有机膜的积层遮罩膜而形成线部时，或者蚀刻遮罩膜而形成邻接线部的间隔不同的多种线部时，可以独立控制晶片面内的线部的线宽及高度的分布，且可面内均匀性良好地蚀刻截面形状。
[解决问题的技术手段]
为了解决所述问题，本发明的特征在于采用下述的各种手段。
根据本发明的一实施例，提供一种等离子蚀刻方法，通过对基板照射含有荷电粒子及中性粒子的等离子，而对所述基板进行等离子蚀刻，通过调整由支撑部支撑的所述基板面内的温度分布，控制所述基板面内的所述基板与所述中性粒子反应的反应量的分布，并调整由所述支撑部支撑的所述基板和以与所述支撑部对向的方式设置的电极的间隔，借此控制所述基板面内的所述荷电粒子的照射量的分布。
根据本发明的一实施例，提供一种等离子蚀刻装置，通过对基板照射含有荷电粒子及中性粒子的等离子，而对所述基板进行等离子蚀刻，所述等离子蚀刻装置包括：支撑部，支撑所述基板；电极，以与所述支撑部对向的方式而设置；温度分布调整部，调整由所述支撑部支撑的所述基板面内的温度分布；间隔调整部，调整由所述支撑部支撑的所述基板和所述电极的间隔；及控制部，通过所述温度分布调整部来调整所述温度分布，借此控制所述基板面内的所述基板与所述中性粒子反应的反应量的分布，并通过所述间隔调整部调整所述间隔，借此控制所述基板面内的所述荷电粒子的照射量的分布。
[发明的效果]
根据本发明，当蚀刻含有无机膜及有机膜的积层遮罩膜而形成线部时，或者蚀刻遮罩膜而形成邻接线部的间隔不同的多种线部时，可以独立控制晶片面内的线部的线宽及高度的分布，且可面内均匀性良好地蚀刻截面形状。
附图说明
图1是表示第1实施形态的等离子蚀刻装置的概略构成的截面图，且表示上部电极处于退避时位置的状态。
图2是表示第1实施形态的等离子蚀刻装置的概略构成的截面图，且表示上部电极处于处理时位置的状态。
图3(a)-(b)是将上部电极驱动部简化后表示的作用说明图。
图4是上部电极的横截面图。
图5是说明气体供给装置的概略构成的模式图。
图6是用来说明第1实施形态的等离子蚀刻方法的各步骤的次序的流程图。
图7(a)-(e)是模式性表示第1实施形态的等离子蚀刻方法的各步骤中的晶片状态的截面图。
图8(a)-(c)是表示调整间隙G时的、晶片面内的纵向蚀刻速度ER的分布的图表。
图9(a)-(d)系模式性表示第2遮罩膜蚀刻步骤中的线部的线宽CD的温度依存性及纵向蚀刻速度ER的间隙依存性的图表。
图10(a)-(d)是模式性表示第1遮罩膜蚀刻步骤中的线部的线宽CD的温度依存性及纵向蚀刻速度ER的间隙依存性的图表。
图11是表示第2实施形态的等离子蚀刻装置的概略构成的截面图，且表示上部电极处于退避时位置的状态。
图12是表示第2实施形态的等离子蚀刻装置的概略构成的截面图，且表示上部电极处于处理时位置的状态。
图13(a)-(b)是将上部电极驱动部简化而表示的作用说明图。
图14是上部电极的横截面图。
图15是说明气体供给装置的概略构成的模式图。
图16是用来说明第2实施形态的等离子蚀刻方法的各步骤的次序的流程图。
图17(a)-(e)是模式性表示第2实施形态的等离子蚀刻方法的各步骤中的晶片状态的截面图。
图18(a)-(c)是模式性表示第2实施形态的线部的线宽CD的温度依存性及纵向的蚀刻速度ER的间隙依存性的图表。
[符号的说明]
10、W                 晶片
13                    第1遮罩膜
14                    第2遮罩膜
105                   晶座(支撑部)
106                   温度分布调整部
120                   上部电极(电极)
130                   供给量分布调整部
140                   喷射头
190                   装置控制部
200                   上部电极驱动部(间隔调整部)
具体实施方式
接下来，将本发明的实施形态与图式一起加以说明。
(第1实施形态)
参照图1至图10，说明本发明的第1实施形态的等离子蚀刻方法及等离子蚀刻装置。
首先参照图1及图2，说明本实施形态的等离子蚀刻装置。图1及图2是表示本实施形态的等离子蚀刻装置的概略构成的截面图。图1表示上部电极处于退避时位置的状态，图2表示上部电极处于处理时位置的状态。
本实施形态的等离子蚀刻装置100作为等离子蚀刻装置的一例，是构成为平行平板型等离子蚀刻装置。
等离子蚀刻装置100具有例如表面经阳极氧化处理(耐酸铝处理)的铝形成的被成形为圆筒形状的腔室(处理容器)102。腔室102设为接地。
在腔室102内的底部，隔陶瓷等绝缘板103而设置着大致圆柱状的晶座支撑台104。而且，在晶座支撑台104上设置着构成下部电极的晶座105。晶座105上连接着高通滤波器(HPF，High-pass Filter)105a。
晶座105的上侧中央部成形为凸状的圆板状，且其上设置着与晶片W形状大致相同的静电吸盘111。静电吸盘111是在绝缘材之间插入静电电极112而构成。静电吸盘111是由圆板状的陶瓷构件构成，且静电电极112上连接着直流电源113。若对静电电极112施加正直流电压，则晶片W的在静电吸盘111侧的面(以下称为“背面”)产生负电位，由此静电电极112及晶片W的背面之间产生电位差。而且，利用由所述电位差引起的库伦力或强森-罗贝克力，晶片W被静电吸盘111吸附并保持。例如，从连接于静电电极112的直流电源113对静电吸盘111施加1.5kV的直流电压。由此，晶片W被静电吸盘111静电吸附。
另外，晶座支撑台104及晶座105相当于本发明的支撑部。
在晶座105上经由第1整合器115而连接着第1高频电源114，且经由第2整合器117而连接着第2高频电源116。第1高频电源114将比较低的频率、例如13.6MHz的高频电力的偏压电力施加给晶座105。第2高频电源116将比较高的频率、例如40MHz的高频电力的等离子生成电力施加给晶座105。而且，晶座105对腔室102的内部施加等离子生成电力。
并且，在绝缘板103、晶座支撑台104、晶座105、及静电吸盘111上，形成着用来向被处理体即晶片W的背面供给传热介质(例如He气体等背面气体)的气体通道118。经由所述传热介质而实施晶座105与晶片W之间的热传递，将晶片W维持在特定温度。
在晶座105的上端周边部，以包围静电吸盘111上支撑的晶片W的方式，配置着环状的调焦环119。调焦环119是由陶瓷或石英等介电材料、或者导电体、例如与构成晶片W的材料相同的单晶硅等导电性材料所构成。因此，等离子的分布域不仅体现在晶片W上，且扩大到调焦环119上，可以将晶片W的外周侧的部分上的等离子的密度，维持成与晶片W的中心侧的部分上的等离子的密度相同的程度。由此，可以提高晶片W面内的等离子蚀刻的均匀性。
接下来，对调节由晶座105支撑的晶片W面内的温度分布的温度分布调整部106进行说明。温度分布调整部106具有加热器106a、106b、加热器用电源106c、106d、温度计106e、106f、及制冷剂流路107a、107b。
在晶座支撑台104的内部，中心侧设有中心侧加热器106a，外周侧设有外周侧加热器106b。中心侧加热器106a上连接着中心侧加热器用电源106c，外周侧加热器106b上连接着外周侧加热器用电源106d。中心侧加热器用电源106c、外周侧加热器用电源106d分别独立调节供应至中心侧加热器106a、外周侧加热器106b的电力，由此可以在晶座支撑台104及晶座105上产生沿半径方向的温度分布。由此，可以在晶片W上产生沿半径方向的温度分布。
此外，在晶座支撑台104的内部设有中心侧温度计106e及外周侧温度计106f。中心侧温度计106e及外周侧温度计106f测量晶座支撑台104的中心侧及外周侧的温度，由此可以导出晶片W的中心侧及外周侧的温度。由中心侧温度计106e及外周侧温度计106f测量出的温度发送给下述装置控制部190。装置控制部190以使根据测量温度导出的晶片W的温度成为目标温度的方式，调整中心侧加热器用电源106c及外周侧加热器用电源106d的输出。
而且，在晶座支撑台104的内部，也可以在中心侧设置中心侧制冷剂流路107a，在外周侧设置外周侧制冷剂流路107b。并且，也可以使温度各不相同的例如冷却水、氟碳系等制冷剂循环。这种情况下，中心侧制冷剂流路107a中经由中心侧导入管108a而向中心侧制冷剂流路107a导入制冷剂，使其循环后从中心侧排出管109a排出。外周侧制冷剂流路107b中经由外周侧导入管108b而向外周侧制冷剂流路107b导入制冷剂，使其循环后从外周侧排出管109b排出。
晶座105通过加热器106a、106b的加热、及制冷剂的冷却，来调整温度。所以，晶片W通过等离子的辐射或等离子所含的离子的照射等引起的加热量、及与晶座105的热量授受，而调整为特定的温度。而且，在本实施形态中，晶座支撑台104在中心侧具有中心侧加热器106a及中心侧制冷剂流路107a，在外周侧具有外周侧加热器106b及外周侧制冷剂流路107b。所以，晶片W可以在中心侧与外周侧独立地调整温度，从而可以调整晶片W面内的温度分布。
另外，也可以在中心侧加热器106a与外周侧加热器106b之间、或中心侧制冷剂流路107a与外周侧制冷剂流路107b之间，设置未图示的空间来作为隔热层。通过隔热层使中心侧加热器106a与外周侧加热器106b之间、或中心侧制冷剂流路107a与外周侧制冷剂流路107b之间热阻断，使晶片W的中心侧与外周侧之间容易地产生较大温度分布。
在晶座105的上方，与晶座105平行对向地设置着上部电极120。上部电极120构成为可以通过上部电极驱动部200而向一方向例如上下方向驱动。通过将上部电极120构成为可以在上下方向驱动，可以将上部电极120与晶座105之间的空间厚度、即上部电极120与晶座105之间的距离(以下称为“间隙”)G设为可调整。通过将间隙G设为可调整，如下所述，可以使腔室102内部的上部电极120与晶座105之间的空间内的等离子适当分布。而且，可以调整由晶座105支撑的晶片W面内的等离子的照射量的分布。
由上部电极驱动部200驱动的上部电极120沿上下方向的移动量的最大值，例如可以设为70mm。此时，可以将间隙G调整为20mm以上且90mm以下。
另外，等离子蚀刻装置可构成为将图1及图2所示的构成旋转90°而横向卧倒，也可以构成为上下颠倒。而且，上部电极120相当于本发明的电极。另外，上部电极驱动部200相当于本发明的间隔调整部。
上部电极120是经由波纹管122而支撑在腔室102的上部内壁。波纹管122是经由环状的上部凸缘122a，通过螺栓等固定机构而安装在腔室102的上部内壁，并且经由环状的上部凸缘122b，通过螺栓等固定机构而安装在上部电极120的上面。
上部电极120上连接着直流电源123。而且，上部电极120上连接着低通滤波器(LPF，Low-Pass Filter)124。
在腔室102的底部连接着排气管131，在排气管131上连接着排气装置135。排气装置135具备涡轮分子泵等真空泵，将腔室102内调整为特定的减压环境(例如0.67Pa以下)。此外，在腔室102的侧壁设置着闸阀132。通过打开闸阀132，可以向腔室102内搬入晶片W，以及从腔室102内搬出晶片W。另外，晶片W的搬送是使用例如搬送臂进行。
接下来，参照图3，说明上部电极驱动部200的详细构成。图3是将上部电极驱动部简化而表示的作用说明图。图3(a)表示上部电极处于退避时位置的状态，图3(b)表示上部电极处于处理时位置的状态。
上部电极驱动部200具有支撑上部电极120的大致圆筒状的支撑构件204。支撑构件204是利用螺栓等安装在上部电极120的上部大致中央处。
支撑构件204配设成可在腔室102的上壁的大致中央处形成的孔102a中出入自由。具体来说，支撑构件204的外周面是经由滑动机构210而支撑在腔室102的孔102a的内部。
滑动机构210例如包括：引导构件216，在腔室102的上部经由截面L字状的固定构件214而固定在固定构件214的铅垂部；及导轨部212，滑动自如地支撑在所述引导构件216上，且在支撑构件204的外周面是形成于一方向(本实施形态中为上下方向)。
将滑动机构210的引导构件216固定的固定构件214的水平部是经由环状的水平调整板218而固定在腔室102的上部。所述水平调整板218是用来调整上部电极120的水平位置。水平调整板218也可以构成为：例如将水平调整板218利用在圆周方向上等间隔配置的多个螺栓等而固定在腔室102，并根据所述多个螺栓的突出量而改变水平调整板218相对于水平方向的倾斜量。通过调整所述水平调整板218相对于水平方向的倾斜，可以调整所述滑动机构210的引导构件216相对于铅垂方向的倾斜，因此可以调整经由引导构件216而支撑的上部电极120的水平方向的倾斜。借此，可以通过简单操作而将上部电极120始终保持在水平位置。
在腔室102的上侧，经由筒体201而安装着用来驱动上部电极120的气缸220。即，筒体201的下端以覆盖腔室102的孔102a的方式，利用螺栓等而气密地安装，且筒体201的上端气密地安装在气缸220的下端。
所述气缸220具有可以在一方向驱动的杆202。杆202的下端利用螺栓等连设在支撑构件204的上部大致中央处。通过驱动气缸220的杆202，上部电极120通过支撑构件204而沿着滑动机构210向一方向驱动。杆202构成为圆筒状，且杆202的内部空间与支撑构件204的大致中央处形成的中央孔连通而向大气开放。借此，使上部电极120经由低通滤波器(LPF)124而接地的配线、及用来从直流电源123对上部电极120施加直流电压的供电线，能够以从杆202的内部空间经由支撑构件204的中央孔而连接于上部电极120的方式进行布线。
此外，在气缸220的侧部例如设置着线性编码器205，来作为检测上部电极120的位置的位置检测机构。另一方面，在气缸220的杆202的上端，设置着具有从杆202向侧方延伸的延伸部207a的上端构件207，所述上端构件207的延伸部207a上抵接着线性编码器205的检测部205a。上端构件207是与上部电极120的动作连动，因此可以通过线性编码器205来检测上部电极120的位置。
气缸220是由上部支撑板224与下部支撑板226夹持筒状的量筒本体222而构成。在杆202的外周面设置着将气缸220内划分为上部空间232与下部空间234的环状的划分构件208。
如图3所示，在气缸220的上部空间232内，从上部支撑板224的上部进出口236导入压缩空气。而且，在气缸220的下部空间234内，从下部支撑板226的下部进出口238导入压缩空气。通过控制从所述上部进出口236、下部进出口238向上部空间232、下部空间234内导入的空气量，可以将杆202向一方向(这里为上下方向)驱动控制。向所述气缸220导入的空气量可以通过设置在气缸220附近的气压回路300来控制。
此外，上部电极驱动部200具有控制部290，且控制部290与装置控制部190连接。装置控制部190的控制信号传送给控制部290，通过控制部290而驱动控制上部电极驱动部200的各部分。
接下来，对调整供给给晶座105支撑的晶片W的等离子气体的供给量的分布的供给量分布调整部130进行说明。供给量分布调整部130具有与上部电极120一体构成的喷射头140、及气体供给装置150。
首先，参照图1、图2及图4，说明喷射头140的构造。图4是上部电极的横截面图。
喷射头140向晶座105支撑的晶片W上喷出特定的混合气体。喷射头140具备：圆形状的电极板141(上部电极120)，具有多个气体喷出孔141a；及电极支撑体142，装卸自由地支撑电极板141的上面侧。电极支撑体142形成为与电极板141直径相同的圆盘形状，且内部形成着圆形状的缓冲室143。缓冲室143内例如以图4所示的方式设置着包含O形环的环状隔壁构件145，将缓冲室143分割为中心侧的第1缓冲室143a与外周侧的第2缓冲室143b。第1缓冲室143a与晶座105上的晶片W的中心侧的部分相对向，第2缓冲室143b与晶座105上的晶片W的外周侧的部分相对向。在各缓冲室143a、143b的下面连通着气体喷出孔141a，可以从第1缓冲室143a朝向晶片W的中心侧的部分喷出特定的混合气体，从第2缓冲室143b朝向晶片W的外周侧的部分喷出特定的混合气体。而且，缓冲室143a、143b是通过气体供给装置150而被供给特定的混合气体。
接下来，参照图1、图2及图5，说明气体供给装置150。图5是说明气体供给装置的概略构成的模式图。
如图5所示，气体供给装置150具备：第1气瓶161，收纳着多个(例如3个)气体供给源160a、160b、160c；及第2气瓶163，收纳着多个(例如2个)附加气体供给源162a、162b。在本实施形态中，例如气体供给源160a内封入作为处理气体的例如氟碳系的氟化物、例如CF4、C4F6、C4F8、C5F8等CXFY气体。气体供给源160b内封入例如作为控制CF系的反应生成物的附着的气体的例如氧(O2)气。气体供给源160c内封入作为载体气体的稀有气体、例如Ar气体。附加气体供给源162a内封入例如可加快蚀刻的CXFY气体。附加气体供给源162b内封入例如可控制CF系的反应生成物的附着的氧(O2)气。
第1气瓶161的各气体供给源160a～160c上连接着将各气体供给源160a～160c的各种气体合流并加以混合的混合配管170。混合配管170上对应每个气体供给源而设置着调整各气体供给源160a～160c的气体流量的质量流量控制器171。混合配管170上连接着将混合配管170混合的混合气体分流的第1分支配管172与第2分支配管173。第1分支配管172是连接于喷射头140的第1缓冲室143a。第2分支配管173是连接于喷射头140的第2缓冲室143b。
在第1分支配管172上设置着压力调整部174。同样地，在第2分支配管173上设置着压力调整部175。压力调整部174具备压力计174a及阀门174b。同样地，压力调整部175具备压力计175a及阀门175b。压力调整部174的压力计174a的测量结果、与压力调整部175的压力计175a的测量结果，可以输出给压力控制装置176。压力控制装置176可以根据压力计174a、175a的测量结果，调整各阀门174b、175b的开关度，控制第1分支配管172及第2分支配管173内分流的混合气体的压力比即流量比。此外，压力控制装置176在供给气体的设定时，可以在从下述第2气瓶163不向第2分支配管173供给附加气体的状态下，将第1分支配管172与第2分支配管173内流动的混合气体的压力比调整成特定的目标压力比，并在此状态下固定阀门174b、175b的开关度。
第2气瓶163的各附加气体供给源162a、162b上连接着例如与第2分支配管173连通的附加气体供给配管180。例如附加气体供给配管180连接于各附加气体供给源162a、162b，并在途中集合而连接于第2分支配管173。附加气体供给配管180是连接于压力调整部175的下游侧。附加气体供给配管180上对应每个附加气体供给源而设置着调整各附加气体供给源162a、162b的附加气体的流量的质量流量控制器181。通过所述构成，可以选择或混合第2气瓶163的附加气体后供给给第2分支配管173。
第1气瓶161的质量流量控制器171、与第2气瓶163的质量流量控制器181的动作，是通过例如等离子蚀刻装置100的下述装置控制部190来控制。因此，通过装置控制部190，可以控制第1气瓶161及第2气瓶163的各种气体的供给的开始与停止、及各种气体的供给量。
另外，气体供给装置150也可以省略第2气瓶163、附加气体供给配管180。
而且，等离子蚀刻装置100具有装置控制部190。装置控制部190具备例如包含CPU(Central Processing Unit，中央处理器)的未图示的运算处理装置、及例如包含硬盘的未图示的记录媒体。装置控制部190控制所述第1高频电源114、第2高频电源116、温度分布调整部106、上部电极驱动部200、供给量分布调整部130的各部的动作。而且，装置控制部190使所述各部执行动作时，例如装置控制部190的CPU对应例如装置控制部190的硬盘中记录的与各蚀刻处理对应的程序，而控制各部。
另外，装置控制部190相当于本发明的控制部。
接下来，参照图6及图7，说明使用等离子蚀刻装置100的等离子蚀刻方法。图6是用来说明本实施形态的等离子蚀刻方法的各步骤的次序的流程图。图7是模式性表示本实施形态的等离子蚀刻方法的各步骤中的晶片状态的截面图。
如图6所示，本实施形态的等离子蚀刻方法包含光阻图案形成步骤(步骤S11)、抗反射膜蚀刻步骤(步骤S12)、第2遮罩膜蚀刻步骤(步骤S13)、第1遮罩膜蚀刻步骤(步骤S14)、及被蚀刻膜蚀刻步骤(步骤S15)。
另外，本发明的第2遮罩膜蚀刻步骤(步骤S13)与第1遮罩膜蚀刻步骤(步骤S14)是包含在本发明的蚀刻步骤中。
首先进行光阻图案形成步骤(步骤S11)。光阻图案形成步骤(步骤S11)中，在隔着第1遮罩膜13而于表面形成着第2遮罩膜14的晶片10上，形成包含含有光阻膜16的线部16a、16b的光阻图案。图7(a)表示光阻图案形成步骤(步骤S11)中的晶片状态。
另外，所谓线部，具有如下构造：俯视时设为沿着某个方向延伸，且沿着与其延伸方向正交的方向，和邻接线部彼此隔开设置。
预先准备如下基板：例如从含有硅基板的晶片10的表面起朝向上方依次形成绝缘膜11、被蚀刻膜12、第1遮罩膜13、第2遮罩膜14、及抗反射膜15。
被蚀刻膜12在本实施形态的等离子蚀刻方法中是最后要蚀刻加工的膜。绝缘膜11设为例如作为闸极绝缘膜发挥功能的例如含有TEOS(四乙氧基硅烷：Tetraethoxysilane)的氧化硅(SiO2)膜，被蚀刻膜12设为例如蚀刻加工后作为闸极电极发挥功能的多晶硅。
第1遮罩膜13是作为从上层膜的第2遮罩膜14转印形状、蚀刻下层膜的被蚀刻膜12时的硬遮罩而发挥功能的膜。第1遮罩膜13优选为在蚀刻加工被蚀刻膜12时，相对于被蚀刻膜12而具有较高选择比。即，与第1遮罩膜13的蚀刻速度相对的被蚀刻膜12的蚀刻速度的比优选为较大。作为第1遮罩膜13，例如可以使用SiN膜、SiON膜等无机膜。此外，第1遮罩膜13的厚度可以设为例如200nm。
第2遮罩膜14是作为从含有上层膜的光阻膜16的光阻图案转印形状、蚀刻下层膜的第1遮罩膜13时的遮罩而发挥功能的膜。第2遮罩膜14优选为蚀刻加工第1遮罩膜13时相对于第1遮罩膜13而具有较高选择比。即，优选为相对于第2遮罩膜14的蚀刻速度的第1遮罩膜13的蚀刻速度的比较大。作为第2遮罩膜14，例如可以使用含有由化学气相法(CVD：Chemical Vapor Deposition)成膜的非晶形碳、由旋涂成膜的多酚或i线光阻等光阻的广泛有机系材料而成的有机膜。此外，第2遮罩膜14的厚度可以设为例如280nm。
抗反射膜15是作为进行形成于其上的光阻膜16的光微影时的抗反射膜而发挥功能的膜。作为抗反射膜15，例如可以使用被称为有机BARC的Cx Hy Oz形成的膜等。此外，抗反射膜15的厚度可以设为例如80nm。
接下来，从所述绝缘膜11起积层抗反射膜15的晶片10上形成光阻膜16，对形成的光阻膜16进行图案曝光并使其显影，由此形成包含含有光阻膜16的线部16a、16b的光阻图案。如图7(a)所示，形成含有光阻膜16且具有线宽CD及高度H的线部排列而成的光阻图案。图7(a)的左侧设置着以比较小的间隔D1排列线部16a的区域(以下称为“密部”)A1，在图7(a)的右侧设置着以比较大的(比间隔D1大)间隔D2排列线部16b的区域(以下称为“疏部”)A2。线部16a、16b在蚀刻抗反射膜15及第2遮罩膜14时作为遮罩而发挥功能。作为光阻膜16，可以使用例如ArF光阻。此外，光阻膜16的厚度可以设为例如170nm。
另外，所谓线宽CD，是指线部的沿着与延伸方向正交的方向的宽度尺寸。
此外，密部A1的线部相当于本发明的第1线部。而且，疏部A2的线部相当于本发明的第2线部。
而且，也可以在光阻图案形成步骤(步骤S11)之后，抗反射膜蚀刻步骤(步骤S12)之前，进行修整处理或修边处理等，执行例如使光阻膜16的线部16a、16b的线宽CD减少等的线宽调整步骤。此外，在执行线宽调整步骤的情况下，所谓线宽CD是指线宽调整步骤结束后的宽度尺寸。
接下来，进行抗反射膜蚀刻步骤(步骤S12)。在抗反射膜蚀刻步骤(步骤S12)中，对晶片10照射等离子，通过所照射的等离子，将含有光阻膜16的线部16a、16b作为遮罩而蚀刻抗反射膜15。图7(b)表示抗反射膜蚀刻步骤(步骤S12)中的晶片的状态。
根据装置控制部190的控制信号，在上下方向驱动上部电极驱动部200，将晶座105与上部电极120之间的距离设定为特定的间隙G。接下来，根据装置控制部190的控制信号，从气体供给装置150经由第1分支配管172、喷射头140的第1缓冲室143a，以特定的供给量FLI向腔室102内即晶座105支撑的晶片W的中心侧供给处理气体。此外，根据装置控制部190的控制信号，从气体供给装置150经由第2分支配管173、喷射头140的第2缓冲室143b，以特定的供给量FLO向腔室102内即晶座105支撑的晶片W的外周侧供给处理气体。接下来，根据装置控制部190的控制信号，由第1高频电源114施加第1高频电力，由第2高频电源116施加第2高频电力。而且，流入腔室102内的处理气体因连接于晶座105的第1高频电源114及第2高频电源116对腔室102内施加的高频电力激发而成为等离子。
被激发的等离子中含有离子、电子、自由基。离子因上部电极120与晶座105之间产生的偏压而被拉向晶座105支撑的晶片10，并与晶片10的表面反应，借此对晶片10实施蚀刻处理。此外，自由基虽未因偏压电位而被拉入，但其扩散到晶片10的表面并与晶片10的表面反应，借此对晶片10实施蚀刻处理。由此，将含有光阻膜16的线部16a、16b作为遮罩而蚀刻抗反射膜15。
另外，离子相当于本发明的荷电粒子，自由基相当于本发明的中性粒子。
在抗反射膜蚀刻步骤(步骤S12)中，作为处理气体，例如可以使用CF4、C4F8、CHF3、CH3F、CH2F2等CF系气体、Ar气体等的混合气体、或者视需要在所述混合气体中添加氧的气体等。
接下来，进行第2遮罩膜蚀刻步骤(步骤S13)。在第2遮罩膜蚀刻步骤(步骤S13)中，利用晶片10上照射的等离子，将含有光阻膜16及抗反射膜15的线部15a、15b作为遮罩而蚀刻第2遮罩膜14，借此形成含有第2遮罩膜14的线部14a、14b。图7(c)表示第2遮罩膜蚀刻步骤(步骤S13)中的晶片状态。
在第2遮罩膜蚀刻步骤(步骤S13)中，调整晶座105支撑的晶片10面内的温度分布，并且调整晶片10面内的供给到晶片10的处理气体的供给量的分布。通过所述调整，控制晶片10面内的等离子所含的自由基与晶片10表面反应的反应量的分布。而且，通过控制反应量的分布，而控制晶片10面内的线部14a、14b的线宽CD的分布。
根据装置控制部190传送给温度分布调整部106的控制信号，以中心侧温度计106e、106f的温度分别成为特定的温度TI、TO的方式进行温度调整。而且，根据装置控制部190传送给温度分布调整部106的控制信号，独立控制中心侧加热器106a及外周侧加热器106b。借此，可以将晶片10的中心侧的温度TI与外周侧的温度TO调整成不同温度，从而可以调整晶片10面内的温度分布。
此外，根据装置控制部190传送给供给量分布调整部130的控制信号，第1气瓶161的气体向第1分支配管172与第2分支配管173分流后，供给到喷射头140的第1缓冲室143a与第2缓冲室143b。通过压力调整部174、175来调整第1分支配管172与第2分支配管173的流量，借此可以将供给到晶片10的中心侧的处理气体的流量FLI、与供给到晶片10的外周侧的处理气体的流量FLO设定为彼此不同的流量。借此，可以调整晶片10面内的处理气体的供给量的分布。
如此一来，通过调整晶片10面内的温度的分布及处理气体的供给量的分布，而控制晶片10面内的、含有第2遮罩膜14的线部14a、14b的线宽CD的分布。
接着，在第2遮罩膜蚀刻步骤(步骤S13)中，根据装置控制部190传送给上部电极驱动部200的控制信号，而调整晶座105支撑的晶片10、和以与晶片10对向的方式设置的上部电极120的间隔即间隙G。通过调整间隙G，而控制晶片10面内的离子的照射量的分布，并控制纵向(深度方向)的蚀刻速度ER的分布。而且，通过控制纵向(深度方向)的蚀刻速度ER的分布，而控制晶片10面内的线部14a、14b的高度H的分布。
在第2遮罩膜蚀刻步骤(步骤S13)中，可以使用氧(O2)气作为处理气体。
接下来，进行第1遮罩膜蚀刻步骤(步骤S14)。在第1遮罩膜蚀刻步骤(步骤S14)中，利用晶片10上照射的等离子，将含有第2遮罩膜14的线部14a、14b作为遮罩而蚀刻第1遮罩膜13，借此形成含有第1遮罩膜13的线部13a、13b。图7(d)表示第1遮罩膜蚀刻步骤(步骤S14)中的晶片状态。
在第1遮罩膜蚀刻步骤(步骤S14)中，也调整晶座105支撑的晶片10面内的温度分布，并且调整晶片10面内的供给到晶片10的处理气体的供给量的分布。通过所述调整，控制晶片10面内的等离子所含的自由基与晶片10的表面反应的反应量的分布。而且，通过控制反应量的分布，而控制晶片10面内的线部13a、13b的线宽CD的分布。
另外，在第1遮罩膜蚀刻步骤(步骤S14)中，根据装置控制部190传送给上部电极驱动部200的控制信号，调整晶座105支撑的晶片10、和以与晶片10对向的方式设置的上部电极120的间隔即间隙G。通过调整间隙G，控制晶片10面内的离子的照射量的分布，并控制纵向(深度方向)的蚀刻速度ER的分布。而且，通过控制纵向(深度方向)的蚀刻速度ER的分布，而控制晶片10面内的线部13a、13b的高度H的分布。
在第1遮罩膜蚀刻步骤(步骤S14)中，作为处理气体例如可以使用CF4、C4F8、CHF3、CH3F、CH2F2等CF系气体、Ar气体等的混合气体、或者视需要在所述混合气体中添加氧(O2)的气体等。
另外，在第2遮罩膜蚀刻步骤(步骤S13)及第1遮罩膜蚀刻步骤(步骤S14)之间，也可以是如下关系。即，第1遮罩膜蚀刻步骤(步骤S14)中自由基与第1遮罩膜13的表面反应的反应量的温度依存性，也可以大于第2遮罩膜蚀刻步骤(步骤S13)中自由基与第2遮罩膜14的表面反应的反应量的温度依存性。如下所述，当满足此种关系时，以往方法无法独立控制晶片10面内的线部的线宽CD及高度H的分布。
接下来，进行被蚀刻膜蚀刻步骤(步骤S15)。在被蚀刻膜蚀刻步骤(步骤S15)中，利用晶片10上照射的等离子，将含有第1遮罩膜13的线部13a、13b作为遮罩而蚀刻被蚀刻膜12，借此形成含有被蚀刻膜12的线部12a、12b。图7(e)表示被蚀刻膜蚀刻步骤(步骤S15)中的晶片状态。
在被蚀刻膜蚀刻步骤(步骤S15)中，也可以进行与第1遮罩膜蚀刻步骤(步骤S14)同样的控制。即，通过调整晶片10面内的温度分布及处理气体的供给量的分布，控制晶片10面内的线部12a、12b的线宽CD的分布，并通过调整上部电极120与晶片10的间隔即间隙G，来控制晶片10面内的线部12a、12b的高度H的分布。
在被蚀刻膜蚀刻步骤(步骤S15)中，作为处理气体例如也可以使用CF4、C4F8、CHF3、CH3F、CH2F2等CF系气体、Ar气体等的混合气体、或者视需要在所述混合气体中添加氧(O2)的气体等。
接下来，说明当使用本实施形态的等离子蚀刻方法对晶片进行蚀刻处理时，可以独立控制晶片面内的线部的线宽CD及高度H的分布，从而可以面内均匀性良好地蚀刻截面形状的情况。
如上所述，将处理气体等离子化后的等离子中含有离子及自由基。离子因上部电极120与晶座105之间产生的偏压而加速照射到晶片，所以对晶片主要进行各向异性蚀刻。即，主要在形成的线部的纵向(深度方向)进行蚀刻。另一方面，自由基未因偏压而加速，因此对晶片主要进行各向同性蚀刻。即，主要在形成的线部的宽度方向进行蚀刻。此外，有时晶片表面与等离子反应后生成的反应生成物也会再次附着于形成的线部。即，形成的线部的线宽CD根据反应生成物再附着的概率即附着系数而不同。附着系数是依存于晶片的温度，所以形成的线部的线宽CD也依存于晶片的温度。
如此一来，在等离子蚀刻中，支配沿着垂直于晶片表面的方向(纵向)的蚀刻速度ER的蚀刻条件(参数)、与支配形成的线部的线宽CD的蚀刻条件(参数)不同。
支配沿着纵向的蚀刻速度ER的参数包括对晶片照射等离子时与晶片表面大致垂直地入射的离子的每单位时间的入射量(离子通量)、离子的能量、及自由基在晶片表面吸附的吸附量。而且，当充分供给自由基时，最大支配沿着纵向的蚀刻速度ER的参数是离子通量。另一方面，为了自如控制蚀刻加工所形成的线部的线宽CD的晶片面内的分布，优选的是可以独立控制离子通量的分布与自由基的反应量的分布。
这里，控制晶片面内的离子通量的分布的方法，可考虑使用永久磁铁或电磁铁来调整磁场分布的方法、通过电极分割、阻抗调整来调整电场分布的方法、将上部电极的形状设为凹凸或调整上部电极与下部电极的距离(间隙)的方法这3种方法。
用来控制离子通量的分布的所述3种方法中，若利用调整磁场分布的方法，则无法稳定控制离子通量的分布，特别是因晶片附近存在磁场而易引起电弧放电。此外，进行电极分割、阻抗调整的方法中，无法使离子通量的分布大致均匀。
另一方面，根据调整间隙G的方法，能够调整离子通量的调整范围较大。而且，通过调整离子通量，可以控制面内的纵向的蚀刻速度ER的分布。
这里，参照图8，说明纵向的蚀刻速度ER的间隙依存性。图8是表示调整间隙G时的晶片面内的纵向的蚀刻速度ER的分布的图表。图8(a)、图8(b)及图8(c)分别对应间隙G为30mm、50mm、90mm。而且，图8(a)至图8(c)各图中，横轴表示沿着半径方向与中心的距离X，纵轴表示纵向的蚀刻速度ER。另外，晶片是使用300mmφ的晶片。
如图8(a)所示，当间隙G＝30mm时，纵向的蚀刻速度ER表现出如下分布：在晶片的中心附近最大，朝向外周侧均等地减少，达到极小值之后，在外周附近略微增大，晶片的面内并不均匀。此时，纵向的蚀刻速度ER的平均值为178.4nm/min，偏差为14.9％。
另一方面，如图8(b)所示，当间隙G＝50mm时，纵向的蚀刻速度ER虽然在晶片的外周附近比中心侧有所增大，但晶片的面内更为均匀。此时，纵向的蚀刻速度ER的平均值为208.3nm/min，不均为12.6％。
此外，如图8(c)所示，当间隙G＝90mm时，纵向的蚀刻速度ER在晶片面内更为均匀。此时，纵向的蚀刻速度ER的平均值为164.5nm/min，不均为7.3％。
如此一来，通过调整间隙G而可以控制离子通量的分布。
另一方面，当晶片上照射等离子时，等离子所含的离子在与晶片表面大致垂直的方向上入射，基本上不会照射到线部的侧壁。因此，支配形成的线部的线宽CD的参数包括因自由基附着在线部的侧壁而在侧壁表面成膜聚合物膜的反应的反应量、以及因线部的侧壁与自由基反应而引起侧壁表面被蚀刻的反应的反应量。
而且，控制晶片面内的自由基的反应量的方法，可考虑调整为了产生自由基而供给的处理气体的供给量的分布的方法、调整作为混合气体而供给的处理气体的组成比的分布的方法、为调整反应速度而调整晶片面内的温度分布的方法这3种方法。
另外，用来控制自由基的反应量的分布的所述3种方法中，若利用调整处理气体的供给量的分布的方法、调整处理气体的组成比的分布的方法，则无法局部调整晶片面内的处理气体的供给量、组成比。因此，无法局部调整自由基的反应量的分布。
另一方面，根据调整晶片的温度分布的方法，当使用各种的处理气体、各种的自由基时，也可以局部调整自由基的反应量的分布。因此，可以局部控制面内的线部的线宽CD的分布。
具体参照表1，说明将调整间隙G的方法、与调整晶片的温度分布的方法组合，而可以独立控制离子通量的分布与自由基的反应量的分布的情况。这里，在下述(A)及(B)的条件下调整间隙G与晶片的温度分布，求出晶片面内的线宽CD的不均。
(A)第2遮罩膜蚀刻步骤(步骤S13)
第2遮罩膜的材质：萘(或聚苯乙烯)
第2遮罩膜的膜厚：280nm
成膜装置内压力：20mTorr
高频电源功率(40MHz/13MHz)：500/0W
上部电极的电位：0V
处理气体的流量：O2＝750sccm
处理时间：60秒
(B)第1遮罩膜蚀刻步骤(步骤S14)
第1遮罩膜的材质：氮化硅(SiN)
第1遮罩膜的膜厚：280nm
成膜装置内压力：75mTorr
高频电源功率(40MHz/13MHz)：500/0W
上部电极的电位：300V
处理气体的流量：CHF3/CF4/Ar/O2＝125/225/600/60sccm(其中，也可以在外周侧添加CH2F2＝20sccm)
处理时间：60秒
再者，(A)及(B)中表示调整处理气体的流量作为处理气体的供给量的例子，但也可以不改变流量，通过开关阀门而改变供给时间，来调整供给量。
表1表示当调整间隙G及晶片的中心侧的温度TI、外周侧的温度TO时的、密部A1的线宽的不均CD1σ。此外，表1中表示的是将处理气体的中心侧的流量FLI与外周侧的流量FLO的比，预先最优化为50比50的例子。
[表1]
  间隙G(mm)   30   50   90   50
  中心侧温度TI(℃)   40   40   40   50
  外周侧温度TO(℃)   40   40   40   40
  中心侧的流量FLI与外周侧的流量FLO的流量比   50∶50   50∶50   50∶50   50∶50
  密部A1的线宽CD的不均CD1σ(nm)   7.5   3.8   1.9   1.5
  疏部A2的线宽CD的不均CD2σ(nm)   36.5   7.2   7.7   2.9
如表1所示，在间隙G＝30mm、中心侧温度TI＝40℃、外周侧温度T0＝40℃的条件下，CD1σ＝7.5nm，不均较大。而且，不改变中心侧温度TI＝40℃、外周侧温度T0＝40℃的条件，将间隙G调整为50mm、90mm时，分别为CD1σ＝3.8nm、CD1σ＝1.9nm，可以减少不均。
此外，不仅调整间隙G，且调整中心侧温度TI、外周侧温度TO时，在间隙G＝50mm、中心侧温度TI＝50℃、外周侧温度TO＝40℃的条件下，可以使不均减少为CD1σ＝1.5nm。
即，发明人等发现：作为低成本且有效地独立控制离子通量的分布与自由基的反应量的分布的方法，最优选的是将调整间隙G的方法、与调整晶片的温度分布的方法加以组合。
此外，由蚀刻而形成的线部的线宽CD除了根据所述附着系数不同以外，还根据邻接线部的间隔(图案间隔)而不同。因此，晶片上形成的线部的线宽CD依存于晶片的温度及图案间隔。
这里，如上所述，当晶片面内存在图案间隔不同的区域时，难以通过调整晶片温度，来独立控制密部A1的线部的线宽CD、与疏部A2的线部的线宽CD。关于这一点，通过调整处理气体的供给量及组成比，可以独立控制密部A1与疏部A2的线部的线宽CD。
而且，表1也表示了疏部A2的线宽的不均CD2σ。如上所述，预先将处理气体的中心侧的流量FLI与外周侧的流量FLO最优化为50比50。因此，调整间隙G、中心侧温度TI、外周侧温度TO时，在间隙G＝50mm、中心侧温度TI＝50℃、外周侧温度TO＝40℃的条件下，疏部A2也可以使不均减少为CD2σ＝2.9nm。
接下来，参照图9及图10，说明能够独立控制晶片面内的线部的线宽CD及高度H的分布的具体例。
图9是模式性表示第2遮罩膜蚀刻步骤中的线部的线宽CD的温度依存性及纵向的蚀刻速度ER的间隙依存性的图表。图9(a)至图9(d)的各图从左侧向右侧表示密部A1及疏部A2的线宽CD的温度依存性以及纵向的蚀刻速度ER的间隙依存性。
另一方面，图10是模式性表示第1遮罩膜蚀刻步骤的线部的线宽CD的温度依存性及纵向的蚀刻速度ER的间隙依存性的图表。图10(a)至图10(d)分别是从左侧向右侧表示密部A1及疏部A2的线宽CD的温度依存性以及纵向的蚀刻速度ER的间隙依存性。
首先，说明在图10所示的第1遮罩膜蚀刻步骤(步骤S14)中，能够独立控制晶片面内的线部的线宽CD及高度H的分布，而面内均匀性良好地蚀刻截面形状的情况。
图10(a)表示调整温度分布、供给量分布、间隙G之前的各依存性。图10(a)中将中心侧流量FLI设为FLI0，将外周侧流量FLO设为FLO0。在图10(a)中表示了如下例子：密部A1的线宽CD在晶片的中心侧及外周侧具有分别不同的温度依存性，疏部A2的线宽CD在晶片的中心侧及外周侧也具有分别不同的温度依存性。此外，在图10(a)所示的例子中，线宽CD的温度依存性在密部A1及疏部A2中温度依存性的符号相反。而且，在图10(a)所示的例子中，纵向的蚀刻速度ER在晶片的中心侧及外周侧表现出不同的间隙依存性。此外，间隙G变成当前时间点在中心侧与外周侧的纵向的蚀刻速度ER之差较小的G0。
在图10(a)所示的例子中，将晶片的中心侧的温度TI及外周侧的温度TO设为相等的温度T0时，中心侧的密部A1的线宽CDI1与外周侧的密部A1的线宽CDO1无法相等。而且，中心侧的疏部A2的线宽CDI2与外周侧的疏部A2的线宽CDO2无法相等。
图10(b)表示接下来调整温度分布之后的各依存性。如图10(b)所示，将中心侧的温度TI设为小于T0的T1，将外周侧的温度TO设为大于T0的T2。以此方式调整面内的温度分布，借此可以进一步减小中心侧的密部A1的线宽CDI1与外周侧的密部A1的线宽CDO1之差。然而，在密部A1及疏部A2中，由于线宽CD的温度依存性的符号相反，所以无法减小中心侧的疏部A2的线宽CDI2与外周侧的疏部A2的线宽CDO2之差。
图10(c)表示接下来调整供给量分布之后的各依存性。如图10(c)所示，将中心侧的流量设为小于FLI0的FLI1，将外周侧的流量设为大于FLO0的FLO1。以此方式调整面内的气体供给量的分布，借此密部A1及疏部A2中，中心侧的自由基的反应量变少，所以表示线宽CD的温度依存性的直线向下方侧移动。而且，外周侧的自由基的反应量变多，所以表示线宽CD的温度依存性的直线向上方侧移动。
而且，疏部A2的线部13b与密部A1的线部13a相比，更易与自由基接触而反应。所以，当改变气体的供给量时，有时候会使疏部A2的线部13b的线宽CD比密部A1的线部13a的线宽CD变化更大。即，有时候密部A1的线部13a与自由基反应的反应量的气体供给量依存性，小于疏部A2的线部13b与自由基反应的反应量的气体供给量依存性。
因此，通过调整供给量分布，与密部A1相比可以在疏部A2更大地改变线宽CD。而且，如图10(c)所示，可以使中心侧的密部A1的线宽CDI1与外周侧的密部A1的线宽CDO1大致相等，并且可使中心侧的疏部A2的线宽CDI2与外周侧的疏部A2的线宽CDO2大致相等。
然而，若改变气体供给量则离子通量也会发生变化，所以如图10(c)所示，纵向的蚀刻速度ER也发生变化。中心侧的离子通量减少，外周侧的离子通量增加，所以当间隙为G0时，与调整面内的温度分布及气体供给量之前相比，中心侧的纵向的蚀刻速度ERI与外周侧的纵向的蚀刻速度ERO之差变大。
在第1遮罩膜蚀刻步骤(步骤S14)中，通过进一步调整间隙G，可以减小所述中心侧的纵向的蚀刻速度ERI与外周侧的纵向的蚀刻速度ERO之差。
图10(d)表示接下来调整间隙G之后的各依存性。在图10(d)所示的例子中，将间隙设为小于G0的G1。借此，可以减小中心侧的纵向的蚀刻速度ERI与外周侧的纵向的蚀刻速度ERO之差。因此，在调整了面内的自由基的反应量的分布的基础上，可以调整面内的纵向的蚀刻速度ER的分布。
如此一来，在第1遮罩膜蚀刻步骤(步骤S14)中，除温度分布及处理气体的供给量或组成比的控制之外，还调整间隙G，借此可以独立地控制线部的线宽CD的分布与纵向的蚀刻速度ER的分布。由此，在晶片面内可以使线宽CD及高度H均匀一致，且使截面形状均匀一致。
接下来，说明在图9所示的第2遮罩膜蚀刻步骤(步骤S13)中，能够独立控制晶片面内的线部的线宽CD及高度H的分布，且可面内均匀性良好地蚀刻截面形状的情况。
图9(a)表示调整温度分布、供给量分布、间隙G之前的各依存性。在图9(a)中将中心侧流量FLI设为FLI0，将外周侧流量FLO设为FLO0。图9(a)中表示了如下例子：密部A1的线宽CD在晶片的中心侧及外周侧各处，基本上不具有温度依存性，疏部A2的线宽CD在晶片的中心侧及外周侧各处，基本上也不具有温度依存性。而且，在图9(a)所示的例子中，纵向的蚀刻速度ER在晶片的中心侧及外周侧表现出不同的间隙依存性。此外，间隙G变成于当前时间点在中心侧与外周侧的纵向的蚀刻速度ER之差较小的G0。
即，有时候在第2遮罩膜蚀刻步骤(步骤S13)中自由基与第2遮罩膜14的表面反应的反应量的温度依存性，小于第1遮罩膜蚀刻步骤(步骤S14)中自由基与第1遮罩膜13的表面反应的反应量的温度依存性。另外，第2遮罩膜蚀刻步骤(步骤S13)的自由基相当于本发明的第1中性粒子。另外，第1遮罩膜蚀刻步骤(步骤S14)的自由基相当于本发明的第2中性粒子。
而且，在图9(a)所示的例子中，晶片的中心侧的温度TI及外周侧的温度TO设为相等的温度T0时，无法使中心侧的密部A1的线宽CDI1与外周侧的密部A1的线宽CDO1相等。此外，无法使中心侧的疏部A2的线宽CDI2与外周侧的疏部A2的线宽CDO2相等。
如此一来，线宽CD基本上不具有温度依存性者是处理气体为自由基与线部的侧壁反应的反应速度较小的处理气体、或者为自由基附着于线部侧壁的附着系数原本较低的处理气体的情况。如上所述，第2遮罩膜蚀刻步骤(步骤S13)中虽使用氧(O2)作为处理气体，等离子所含的氧自由基(O*)的反应系数及附着系数为较小。
图9(b)表示接下来变更温度分布之后的各依存性。如图9(b)所示，在密部A1及疏部A2中线宽CD基本上无温度依存性。因此，即便将中心侧的温度TI设为小于T0的T1，将外周侧的温度TO设为大于T0的T2，密部A1中也无法减小中心侧的密部A1的线宽CDI1与外周侧的密部A1的线宽CDO1之差。而且，疏部A2中也无法减小中心侧的疏部A2的线宽CDI2与外周侧的疏部A2的线宽CDO2之差。
图9(c)表示接下来调整供给量分布之后的各依存性。如图9(c)所示，将中心侧的流量设为小于FLI0的FLI1，将外周侧的流量设为大于FLO0的FLO1。如此一来，通过调整面内的气体供给量的分布，密部A1及疏部A2中，中心侧的自由基的反应量变少，所以表示线宽CD的温度依存性的直线向下方侧移动。此外，外周侧的自由基的反应量变多，所以表示线宽CD的温度依存性的直线向上方侧移动。
与第1遮罩膜蚀刻步骤(步骤S14)同样地，例如，疏部A2的线部14b与密部A1的线部14a相比，更易与自由基接触而反应。因此，当变化气体的供给量时，有时疏部A2的线部14b的线宽CD比密部A1的线部14a的线宽CD变化更大。即，有时候密部A1的线部14a与自由基反应的反应量的气体供给量依存性，小于疏部A2的线部14b与自由基反应的反应量的气体供给量依存性。
因此，通过调整供给量分布，与密部A1相比在疏部A2中可以使线宽CD更大地变化。而且，如图9(c)所示，可以使中心侧的密部A1的线宽CDI1与外周侧的密部A1的线宽CDO1彼此大致相等，且可使中心侧的疏部A2的线宽CDI2与外周侧的疏部A2的线宽CDO2彼此大致相等。
然而，与图10之例同样地，若改变气体供给量则不仅自由基的供给量变化，离子通量也会发生变化，如图9(c)所示，纵向的蚀刻速度ER也发生变化。由于中心侧的离子通量减少，外周侧的离子通量增加，所以当间隙为G0时，与调整面内的温度分布及气体供给量之前相比，中心侧的纵向的蚀刻速度ERI与外周侧的纵向的蚀刻速度ERO之差变大。
在第2遮罩膜蚀刻步骤(步骤S13)中，通过进一步调整间隙G，可以减小所述中心侧的纵向的蚀刻速度ERI与外周侧的纵向的蚀刻速度ERO之差。
图9(d)表示接下来调整间隙G之后的各依存性。在图9(d)所示的例子中，将间隙设为小于G0的G1。借此，可以减小中心侧的纵向的蚀刻速度ERI与外周侧的纵向的蚀刻速度ERO之差。因此，调整面内的自由基的反应量的分布，可以调整面内的纵向的蚀刻速度ER的分布。
如此一来，在第2遮罩膜蚀刻步骤(步骤S13)中，使用自由基的反应速度或附着系数较小的处理气体，所以即便在通常的可变范围内调整晶片的温度及处理气体的供给量或组成比，也无法控制线部的线宽CD。但是，在调整温度分布及处理气体的供给量或组成比之外，还调整间隙G，借此可以独立控制线部的线宽CD的分布与纵向的蚀刻速度ER的分布。由此，在晶片面内可以使线宽CD及高度H均匀一致，且可使截面形状均匀一致。
以上，在使用图9及图10所说明的例子中，为便于理解说明，而按照调整面内的温度分布、接下来调整面内的气体供给量的分布、接下来调整间隙G的次序进行说明。但温度分布的调整、气体供给量的分布的调整、间隙G的调整的顺序并不限定于此，可以按照任意顺序进行调整。
此外，也可以预先准备对应中心侧及外周侧的温度TI、TO及流量FLI、FLO以及间隙G的各条件的组合所得的密部A1及疏部A2的线宽CD以及纵向的蚀刻速度ER的数据。这种情况下，可以根据预先准备的数据，以面内的线宽及蚀刻速度ER的分布变均匀的方式，使各条件最优化。此种各条件的最优化可以通过装置控制部190来进行。
而且，选择遮罩膜及选择用来蚀刻所述遮罩膜的处理气体时，优选为可以一面确保蚀刻所述膜时的上层膜及下层膜的蚀刻速度的选择比，一面控制面内的线部的形状的分布。因此，根据本实施形态，适当的处理气体不同，可以使用能够相对于各处理气体增大蚀刻速度的选择比的无机膜及有机膜积层而成的遮罩膜。借此，可以将光阻图案的形状精度良好地转印到被蚀刻膜，且可将面内的含有被蚀刻膜的线部的形状的分布控制为均匀。
另外，在本实施形态中，说明了含有有机膜的上层的遮罩膜与含有无机膜的下层的遮罩膜形成遮罩膜的例子。但是，也可以适用于含有任一遮罩膜的例子，这种情况下也可以将面内的含有被蚀刻膜的线部的形状的分布控制为均匀。
(第1实施形态的变形例)
接下来，说明本发明的第1实施形态的变形例的等离子蚀刻方法及等离子蚀刻装置。
本变形例与第1实施形态的不同点在于：第2遮罩膜蚀刻步骤中蚀刻有机膜时，使用自由基的反应速度较大、且附着系数较大的处理气体。
本变形例也与第1实施形态同样地，可以使用根据图1至图5所说明的等离子蚀刻装置。而且，本变形例的等离子蚀刻方法也与第1实施形态同样地包含使用图6所说明的光阻图案形成步骤(步骤S11)、抗反射膜蚀刻步骤(步骤S12)、第2遮罩膜蚀刻步骤(步骤S13)、第1遮罩膜蚀刻步骤(步骤S14)、及被蚀刻膜蚀刻步骤(步骤S15)。此外，各步骤中的晶片状态也如图7所示般。
另一方面，在本变形例中，第2遮罩膜蚀刻步骤(步骤S13)中可以使用含有氮(N2)气/氢(H2)气的混合气体代替氧(O2)气来作为处理气体。以下表示在第2遮罩膜蚀刻步骤(步骤S13)中进行温度分布、供给量分布、间隙G的调整时的其他条件的一例。
(C)第2遮罩膜蚀刻步骤(步骤S13)
第2遮罩膜的材质：萘(或聚苯乙烯)
第2遮罩膜的膜厚：280nm
成膜装置内压力：100mTorr
高频电源功率(40MHz/13MHz)：700/0W
上部电极的电位：0V
处理气体的流量：N2/H2＝160/480sccm
处理时间：60秒
使用含有氮(N2)气/氢(H2)气的混合气体来蚀刻第2遮罩膜14时，有时表现出与第1实施形态中说明的图10相同的、线宽CD的温度依存性及气体供给量依存性以及纵向的蚀刻速度ER的间隙依存性。因此，可以与第1实施形态的第1遮罩膜蚀刻步骤(步骤S14)同样地，调整温度分布、供给量分布、间隙G。
即，如图10(a)所示，在晶片的中心侧及外周侧，线宽CD具有分别不同的温度依存性。因此，如图10(b)所示，仅通过调整面内的温度分布，虽可减小中心侧的密部A1的线宽CDI1与外周侧的密部A1的线宽CDO1之差，但无法减小中心侧的疏部A2的线宽CDI2与外周侧的疏部A2的线宽CDO2之差。而且，如图10(c)所示，通过调整中心侧及外周侧的处理气体的流量FLI、FLO，可以使中心侧的密部A1的线宽CDI1与外周侧的密部A1的线宽CDO1大致相等，且可使中心侧的疏部A2的线宽CDI2与外周侧的疏部A2的线宽CDO2大致相等。然而，由于离子通量同时发生变动，所以如图10(d)所示，通过进一步调整间隙G，可以减小中心侧的纵向的蚀刻速度ERI与外周侧的纵向的蚀刻速度ERO之差。
本变形例中适当的处理气体也不同，可以使用积层能够相对于各处理气体增大蚀刻速度的选择比的无机膜及有机膜而成的遮罩膜。借此，可以将光阻图案的形状精度良好地转印到被蚀刻膜，且可将面内的含有被蚀刻膜的线部的形状的分布控制地均匀。
此外，本变形例也可以适用于使用含有有机膜的遮罩膜及含有无机膜的遮罩膜中的任一遮罩膜的例子，这种情况下，也可以将面内的含有被蚀刻膜的线部的形状的分布控制地均匀。
(第2实施形态)
接下来，参照图11至图15，说明本发明的第2实施形态的等离子蚀刻方法及等离子蚀刻装置。
本实施形态与第1实施形态的不同点在于不调整面内的气体供给量的分布。此外，与第1实施形态的不同点在于形成的图案不具有疏部而仅具有密部。
参照图11至图15，说明本实施形态的等离子蚀刻装置。图11及图12是表示本实施形态的等离子蚀刻装置的概略构成的截面图。图11表示上部电极处于退避时位置的状态，图12表示上部电极处于处理时位置的状态。图13是将上部电极驱动部简化而表示的作用说明图。图13(a)表示上部电极处于退避时位置的状态，图13(b)表示上部电极处于处理时位置的状态。
如图11至图13所示，等离子蚀刻装置100a中除了喷射头140a(上部电极120a)及气体供给装置150a以外的各部分，与使用图1至图3所说明的等离子蚀刻装置100相同，附上与等离子蚀刻装置100的各部分相同的符号并省略说明。
喷射头140a向晶座105支撑的晶片W上喷出特定的混合气体。喷射头140a与第1实施形态同样地包括：圆形状的电极板141(上部电极120a)，具有多个气体喷出孔141a；及电极支撑体142，装卸自如地支撑电极板141的上面侧。此外，与第1实施形态同样地形成着电极支撑体142、缓冲室143c。
另一方面，在本实施形态中，缓冲室143c内未设置含有O形环的环状隔壁构件，并未分割成多个缓冲室。缓冲室143c的下面连通着气体喷出孔141a，可以朝向晶片W喷出特定的混合气体。而且，缓冲室143c是通过气体供给装置150a而供给特定的混合气体。
如图13所示，上部电极驱动部200的详细构成也与第1实施形态相同。然而，本实施形态中，如下所述向上部电极120a的缓冲室143c供给气体的混合配管170并不分支，而是一个系统。因此，波纹管122的直径与第1实施形态相比也可以变小。
接下来，参照图11、图12、图14及图15，说明气体供给装置150a。图14是上部电极的横截面图。图15是说明气体供给装置的概略构成的模式图。
气体供给装置150a具备收纳多个(例如3个)气体供给源160a、160b、160c的气瓶161。而且，气体供给源160a内封入例如CF4、C4F6、C4F8、C5F8等CXFY气体，气体供给源160b内封入例如氧(O2)气，气体供给源160c内封入例如Ar气体。
各气体供给源160a～160c上经由质量流量控制器171而连接着混合配管170。而且，混合配管170不分支，连接于喷射头140a的缓冲室143c。
混合配管170中设置着压力调整部174，压力调整部174具备压力计174a及阀门174b。压力调整部174的压力计174a的测量结果可以输出到压力控制装置176，压力控制装置176可以根据压力计174a的测量结果，调整阀门174b的开关度，控制混合配管170中通流的处理气体的流量。
气瓶161的质量流量控制器171的动作是由例如等离子蚀刻装置100a的装置控制部190控制。因此，利用装置控制部190可以控制气瓶161的各种气体的供给的开始与停止、及各种气体的气体供给量。
接下来，参照图16及图17，说明使用等离子蚀刻装置100a的等离子蚀刻方法。图16是用来说明本实施形态的等离子蚀刻方法的各步骤的次序的流程图。图17是模式性表示本实施形态的等离子蚀刻方法的各步骤中的晶片状态的截面图。
如图16所示，本实施形态的等离子蚀刻方法包含光阻图案形成步骤(步骤S21)、抗反射膜蚀刻步骤(步骤S22)、第2遮罩膜蚀刻步骤(步骤S23)、第1遮罩膜蚀刻步骤(步骤S24)、及被蚀刻膜蚀刻步骤(步骤S25)。
首先进行光阻图案形成步骤(步骤S21)。光阻图案形成步骤(步骤S21)可以与第1实施形态的光阻图案形成步骤(步骤S11)相同。图17(a)表示光阻图案形成步骤(步骤S21)的晶片的状态。然而，如图17(a)所示，本实施形态中，仅形成以间隔D1排列线部16a的区域(密部)A1，并未形成疏部。
接下来，进行抗反射膜蚀刻步骤(步骤S22)。抗反射膜蚀刻步骤(步骤S22)可以与第1实施形态的抗反射膜蚀刻步骤(步骤S12)相同。图17(b)表示抗反射膜蚀刻步骤(步骤S22)的晶片的状态。
接下来，进行第2遮罩膜蚀刻步骤(步骤S23)。在第2遮罩膜蚀刻步骤(步骤S23)中，利用晶片10上照射的等离子，将含有光阻膜16及抗反射膜15的线部15a作为遮罩而蚀刻第2遮罩膜14，借此形成含有第2遮罩膜14的线部14a。图17(c)表示第2遮罩膜蚀刻步骤(步骤S23)的晶片的状态。
在第2遮罩膜蚀刻步骤(步骤S23)中，调整晶座105支撑的晶片10面内的温度分布。通过所述调整，控制晶片10面内的等离子所含的自由基与晶片10的表面反应的反应量的分布。并且，通过控制反应量的分布，而控制晶片10面内的线部14a的线宽CD的分布。
根据装置控制部190传送给温度分布调整部106的控制信号，以中心侧温度计106e、106f的温度分别成为特定的温度TI、TO的方式进行温度调整。而且，根据装置控制部190传送给温度分布调整部106的控制信号，独立控制中心侧加热器106a及外周侧加热器106b。借此，可以将晶片10的中心侧的温度TI与外周侧的温度TO调整为不同的温度，从而可调整晶片10面内的温度分布。
如此一来，通过调整晶片10面内的温度的分布，来调整晶片10面内的含有第2遮罩膜14的线部14a的线宽CD的分布。
此外，在第2遮罩膜蚀刻步骤(步骤S23)中，根据装置控制部190传送给上部电极驱动部200的控制信号，调整晶座105支撑的晶片10、和以与晶片10对向的方式设置的上部电极120a的间隔即间隙G。通过调整间隙G，控制晶片10面内的离子的照射量的分布，并控制纵向(深度方向)的蚀刻速度ER的分布。而且，通过控制纵向(深度方向)的蚀刻速度ER的分布，来控制晶片10面内的线部14a的高度H的分布。
在第2遮罩膜蚀刻步骤(步骤S23)中，可以使用氧(O2)气作为处理气体。
接下来，进行第1遮罩膜蚀刻步骤(步骤S24)。在第1遮罩膜蚀刻步骤(步骤S24)中，利用晶片10上照射的等离子，将含有第2遮罩膜14的线部14a作为遮罩而蚀刻第1遮罩膜13，借此形成含有第1遮罩膜13的线部13a。图17(d)表示第1遮罩膜蚀刻步骤(步骤S24)的晶片的状态。
第1遮罩膜蚀刻步骤(步骤S24)中也调整晶座105支撑的晶片10面内的温度分布。通过所述调整，来控制晶片10面内的等离子所含的自由基与晶片10的表面反应的反应量的分布。而且，通过控制反应量的分布，而控制晶片10面内的线部13a的线宽CD的分布。
此外，第1遮罩膜蚀刻步骤(步骤S24)中，也根据装置控制部190传送给上部电极驱动部200的控制信号，调整晶座105支撑的晶片10、和以与晶片10对向的方式而设置的上部电极120a的间隔即间隙G。通过调整间隙G，控制晶片10面内的离子的照射量的分布，并控制纵向(深度方向)的蚀刻速度ER的分布。而且，通过控制纵向(深度方向)的蚀刻速度ER的分布，而控制晶片10面内的线部13a的高度H的分布。
在第1遮罩膜蚀刻步骤(步骤S24)中，可以使用例如CF4、C4F8、CHF3、CH3F、CH2F2等CF系气体、Ar气体等的混合气体、或者视需要在所述混合气体中添加氧(O2)的气体等作为处理气体。
之后，被蚀刻膜蚀刻步骤(步骤S25)可以与第1实施形态的被蚀刻膜蚀刻步骤(步骤S15)相同。图17(e)表示被蚀刻膜蚀刻步骤(步骤S25)中的晶片的状态。
接下来，说明使用本实施形态的等离子蚀刻方法对晶片进行蚀刻处理时，可以独立控制晶片面内的线部的线宽CD及高度H的分布，且可面内均匀性良好地蚀刻截面形状的情况。
本实施形态也可以通过使利用间隙G的调整来控制离子通量的分布的方法、与利用晶片的温度分布的调整来调整自由基的反应量的分布的方法组合，而独立控制离子通量的分布与自由基的反应量的分布。
这里，参照图18，说明能够独立控制晶片面内的线部的线宽CD及高度H的分布的具体例。
图18是模式性表示本实施形态的线部的线宽CD的温度依存性及纵向的蚀刻速度ER的间隙依存性的图表。图18(a)至图18(c)分别是从左侧向右侧表示线宽CD的温度依存性及纵向的蚀刻速度ER的间隙依存性。
另外，表示了在第2遮罩膜蚀刻步骤(步骤S23)及第1遮罩膜蚀刻步骤(步骤S24)中进行温度分布、供给量分布、间隙G的调整时的其他条件的一例。
(D)第2遮罩膜蚀刻步骤(步骤S23)
第2遮罩膜的材质：萘(或聚苯乙烯)
第2遮罩膜的膜厚：280nm
成膜装置内压力：100mTorr
高频电源功率(40MHz/13MHz)：700/0W
上部电极的电位：0V
处理气体的流量：N2/H2＝160/480sccm
处理时间：60秒
(E)第1遮罩膜蚀刻步骤(步骤S24)
第1遮罩膜的材质：TEOS-SiO2
第1遮罩膜的膜厚：280nm
成膜装置内压力：75mTorr
高频电源功率(40MHz/13MHz)：500/0W
上部电极的电位：300V
处理气体的流量：CHF3/CF4/Ar/O2＝125/225/600/60sccm(其中也可以在外周侧添加CH2F2＝20sccm)
处理时间：60秒
本实施形态中，与第1实施形态的变形例同样地，使用蚀刻有机膜时自由基的反应速度较大、附着系数较大的处理气体，因此第2遮罩膜蚀刻步骤(步骤S23)及第1遮罩膜蚀刻步骤(步骤S24)均可以使用图18进行说明。
图18(a)表示调整温度分布、间隙G之前的各依存性。图18(a)中表示了线宽CD在晶片的中心侧及外周侧具有分别不同的温度依存性的例子。此外，图18(a)所示的例子中，纵向的蚀刻速度ER在晶片的中心侧及外周侧表现出不同的间隙依存性。
图18(b)表示接下来调整温度分布之后的各依存性。如图18(b)所示，将中心侧的温度TI设为小于T0的T1，将外周侧的温度TO设为大于T0的T2。通过以此方式调整面内的温度分布，可以进一步减小中心侧的线宽CDI与外周侧的线宽CDO之差。
图18(c)表示接下来调整间隙G之后的各依存性。在图18(c)所示的例子中，将间隙设为大于G0的G1。借此，可以减小中心侧的纵向的蚀刻速度ERI与外周侧的纵向的蚀刻速度ERO之差。因此，调整面内的自由基的反应量的分布，可以调整面内的纵向的蚀刻速度ER的分布。
本实施形态中适当的处理气体也不同，可以使用积层能够相对于各处理气体增大蚀刻速度的选择比的无机膜及有机膜而成的遮罩膜。借此，可以将光阻图案的形状精度良好地转印到被蚀刻膜，且可将面内的含有被蚀刻膜的线部的形状的分布控制地均匀。
此外，本实施形态也可以适用于使用含有有机膜的遮罩膜及含有无机膜的遮罩膜中的任一遮罩膜的例子，这种情况下也可以将面内的含有被蚀刻膜的线部的形状的分布控制地均匀。
以上，记述了本发明的优选实施形态，但本发明并不限定于所述特定的实施形态，在权利要求所记载的本发明的主旨范围内，可以进行各种变形、变更。

Claims (14)

1.一种等离子蚀刻方法，通过对基板照射含有荷电粒子与中性粒子的等离子，而对所述基板进行等离子蚀刻，其特征在于：
通过调整支撑部支撑的所述基板面内的温度分布，来控制所述基板面内的所述基板与所述中性粒子反应的反应量的分布，
通过调整所述支撑部支撑的所述基板和以与所述支撑部对向的方式设置的电极的间隔，来控制所述基板面内的所述荷电粒子的照射量的分布。
2.根据权利要求1所述的等离子蚀刻方法，其中具有蚀刻步骤，利用照射的所述等离子，蚀刻所述基板上形成的遮罩膜，借此形成含有所述遮罩膜的线部，
所述蚀刻步骤通过控制所述反应量的分布，来控制所述基板面内的所述线部的线宽的分布，并通过控制所述照射量的分布，来控制所述基板面内的所述线部的高度的分布。
3.根据权利要求2所述的等离子蚀刻方法，其中所述蚀刻步骤包含：
第2遮罩膜蚀刻步骤，对所述基板照射含有第1荷电粒子与第1中性粒子的第1等离子，并利用照射的所述第1等离子，蚀刻所述基板上隔着第1遮罩膜而形成的第2遮罩膜，借此形成含有所述第2遮罩膜的所述线部；及第1遮罩膜蚀刻步骤，对形成着含有所述第2遮罩膜的所述线部的所述基板，照射含有第2荷电粒子与第2中性粒子的第2等离子，并利用照射的所述第2等离子来蚀刻所述第1遮罩膜，借此形成含有所述第1遮罩膜的所述线部；
所述第2遮罩膜与所述第1中性粒子反应的反应量的温度依存性，小于所述第1遮罩膜与所述第2中性粒子反应的反应量的温度依存性。
4.根据权利要求1所述的等离子蚀刻方法，其中调整所述温度分布，并且调整所述基板面内的供给到所述基板的处理气体的供给量或组成的分布，借此控制所述反应量的分布。
5.根据权利要求4所述的等离子蚀刻方法，其中具有蚀刻步骤，利用照射的所述等离子，蚀刻所述基板上形成的遮罩膜，借此形成含有所述遮罩膜且以第1间隔排列的第1线部与含有所述遮罩膜且以大于所述第1间隔的第2间隔排列的第2线部，
所述蚀刻步骤通过控制所述反应量的分布，来控制所述基板面内的所述第1线部及所述第2线部的各自的线宽的分布，并通过控制所述照射量的分布，来控制所述基板面内的所述第1线部及所述第2线部的各高度的分布，且所述第1线部与所述中性粒子反应的第1反应量的温度依存性，小于所述第2线部与所述中性粒子反应的第2反应量的温度依存性。
6.根据权利要求5所述的等离子蚀刻方法，其中所述蚀刻步骤包含：
第2遮罩膜蚀刻步骤，对所述基板照射含有第1荷电粒子与第1中性粒子的第1等离子，并利用照射的所述第1等离子，蚀刻所述基板上隔着第1遮罩膜而形成的第2遮罩膜，借此形成分别含有所述第2遮罩膜的所述第1线部与所述第2线部；及
第1遮罩膜蚀刻步骤，对形成着分别含有所述第2遮罩膜的所述第1线部与所述第2线部的所述基板，照射含有第2荷电粒子与第2中性粒子的第2等离子，并利用照射的所述第2等离子，蚀刻所述第1遮罩膜，借此形成分别含有所述第1遮罩膜的所述第1线部与所述第2线部；
所述第2遮罩膜与所述第1中性粒子反应的反应量的温度依存性，小于所述第1遮罩膜与所述第2中性粒子反应的反应量的温度依存性。
7.根据权利要求3或6所述的等离子蚀刻方法，其中所述第1遮罩膜含有无机膜，所述第2遮罩膜含有有机膜，
所述第1中性粒子含有氧自由基，
所述第2中性粒子含有氟自由基。
8.一种等离子蚀刻装置，通过对基板照射含有荷电粒子与中性粒子的等离子，而对所述基板进行等离子蚀刻，其特征在于包括：
支撑部，支撑所述基板；
电极，以与所述支撑部对向的方式而设置；
温度分布调整部，调整所述支撑部支撑的所述基板面内的温度分布；
间隔调整部，调整所述支撑部支撑的所述基板和所述电极的间隔；及
控制部，利用所述温度分布调整部来调整所述温度分布，借此控制所述基板面内的所述基板与所述中性粒子反应的反应量的分布，并利用所述间隔调整部调整所述间隔，借此控制所述基板面内的所述荷电粒子的照射量的分布。
9.根据权利要求8所述的等离子蚀刻装置，其中所述等离子蚀刻装置利用照射的所述等离子，来蚀刻所述基板上形成的遮罩膜，借此形成含有所述遮罩膜的线部，
所述控制部在形成所述线部时控制所述反应量的分布，借此控制所述基板面内的所述线部的线宽的分布，并通过控制所述照射量的分布，来控制所述基板面内的所述线部的高度的分布。
10.根据权利要求9所述的等离子蚀刻装置，其中所述等离子蚀刻装置对所述基板照射含有第1荷电粒子与第1中性粒子的第1等离子，并利用照射的所述第1等离子，蚀刻所述基板上隔着第1遮罩膜而形成的第2遮罩膜，借此形成含有所述第2遮罩膜的所述线部，并且对形成着含有所述第2遮罩膜的所述线部的所述基板照射含有第2荷电粒子与第2中性粒子的第2等离子，利用照射的所述第2等离子来蚀刻所述第1遮罩膜，借此形成含有所述第1遮罩膜的所述线部，
所述第2遮罩膜与所述第1中性粒子反应的反应量的温度依存性，小于所述第1遮罩膜与所述第2中性粒子反应的反应量的温度依存性。
11.根据权利要求8所述的等离子蚀刻装置，其中具有供给量分布调整部，调整所述基板面内的供给到所述基板的处理气体的供给量或组成的分布，
所述控制部利用所述温度分布调整部来调整所述温度分布，并且利用所述供给量分布调整部来调整所述基板面内的所述供给量或所述组成的分布，借此控制所述反应量的分布。
12.根据权利要求11所述的等离子蚀刻装置，其中所述等离子蚀刻装置利用照射的所述等离子，蚀刻所述基板上形成的遮罩膜，借此形成含有所述遮罩膜且以第1间隔排列的第1线部与含有所述遮罩膜且以大于所述第1间隔的第2间隔排列的第2线部，
所述控制部在形成所述第1线部与所述第2线部时，通过控制所述反应量的分布，来控制所述基板面内的所述第1线部及所述第2线部的各线宽的分布，并且通过控制所述照射量的分布，来控制所述基板面内的所述第1线部及所述第2线部的各自的高度的分布，
所述第1线部与所述中性粒子反应的第1反应量的温度依存性，小于所述第2线部与所述中性粒子反应的第2反应量的温度依存性。
13.根据权利要求12所述的等离子蚀刻装置，其中所述等离子蚀刻装置对所述基板照射含有第1荷电粒子与第1中性粒子的第1等离子，并利用照射的所述第1等离子，蚀刻所述基板上隔着第1遮罩膜而形成的第2遮罩膜，借此形成分别含有所述第2遮罩膜的所述第1线部与所述第2线部，对形成着分别含有所述第2遮罩膜的所述第1线部与所述第2线部的所述基板照射含有第2荷电粒子与第2中性粒子的第2等离子，利用照射的所述第2等离子蚀刻所述第1遮罩膜，借此形成分别含有所述第1遮罩膜的所述第1线部与所述第2线部，
所述第2遮罩膜与所述第1中性粒子反应的反应量的温度依存性，小于所述第1遮罩膜与所述第2中性粒子反应的反应量的温度依存性。
14.根据权利要求10或13所述的等离子蚀刻装置，其中所述第1遮罩膜含有无机膜，
所述第2遮罩膜含有有机膜，
所述第1中性粒子含有氧自由基，
所述第2中性粒子含有氟自由基。
CN2011100591116A 2010-03-11 2011-03-09 等离子蚀刻方法及等离子蚀刻装置 Pending CN102194664A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-054828 2010-03-11
JP2010054828A JP2011192664A (ja) 2010-03-11 2010-03-11 プラズマエッチング方法及びプラズマエッチング装置

Publications (1)

Publication Number Publication Date
CN102194664A true CN102194664A (zh) 2011-09-21

Family

ID=44508116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100591116A Pending CN102194664A (zh) 2010-03-11 2011-03-09 等离子蚀刻方法及等离子蚀刻装置

Country Status (6)

Country Link
US (2) US20110220609A1 (zh)
JP (1) JP2011192664A (zh)
KR (1) KR101234256B1 (zh)
CN (1) CN102194664A (zh)
DE (1) DE102011013571A1 (zh)
TW (1) TWI419229B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119322A (zh) * 2018-07-27 2019-01-01 上海硕余精密机械设备有限公司 一种磁增强型等离子体源
TWI659468B (zh) * 2014-02-28 2019-05-11 美商蘭姆研究公司 電漿蝕刻室中之半導體基板的上表面之平坦化方法
CN112309807A (zh) * 2019-08-02 2021-02-02 中微半导体设备(上海)股份有限公司 等离子体刻蚀设备

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060124169A1 (en) * 2004-12-09 2006-06-15 Tokyo Electron Limited Gas supply unit, substrate processing apparatus, and supply gas setting method
WO2011021539A1 (ja) * 2009-08-20 2011-02-24 東京エレクトロン株式会社 プラズマ処理装置とプラズマ処理方法
JP5567392B2 (ja) * 2010-05-25 2014-08-06 東京エレクトロン株式会社 プラズマ処理装置
WO2012002232A1 (ja) * 2010-06-28 2012-01-05 東京エレクトロン株式会社 プラズマ処理装置及び方法
JP6085079B2 (ja) * 2011-03-28 2017-02-22 東京エレクトロン株式会社 パターン形成方法、処理容器内の部材の温度制御方法、及び基板処理システム
JP5792563B2 (ja) 2011-08-31 2015-10-14 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6033785B2 (ja) 2011-09-28 2016-11-30 東京エレクトロン株式会社 エッチング方法及び装置
JP5860668B2 (ja) * 2011-10-28 2016-02-16 東京エレクトロン株式会社 半導体装置の製造方法
JP5865095B2 (ja) * 2012-01-30 2016-02-17 住友精密工業株式会社 エッチング装置
JP5856543B2 (ja) * 2012-06-27 2016-02-09 東京エレクトロン株式会社 エッチング方法
JP6063264B2 (ja) * 2012-09-13 2017-01-18 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
WO2014042192A1 (ja) * 2012-09-13 2014-03-20 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
EP2762607B1 (en) * 2013-01-31 2018-07-25 Applied Materials, Inc. Deposition source with adjustable electrode
JP6027490B2 (ja) * 2013-05-13 2016-11-16 東京エレクトロン株式会社 ガスを供給する方法、及びプラズマ処理装置
JP6027492B2 (ja) * 2013-05-22 2016-11-16 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP6230898B2 (ja) * 2013-12-13 2017-11-15 東京エレクトロン株式会社 エッチング方法
JP6504755B2 (ja) * 2014-06-25 2019-04-24 キヤノン株式会社 半導体装置の製造方法
JP6548748B2 (ja) 2016-01-18 2019-07-24 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
JP7387377B2 (ja) * 2019-10-18 2023-11-28 キオクシア株式会社 プラズマエッチング方法及びプラズマエッチング装置
US20220328342A1 (en) * 2021-04-08 2022-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma control method in semiconductor wafer fabrication

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183027A (ja) * 1998-12-11 2000-06-30 Mitsubishi Electric Corp 半導体装置の製造方法
JP2006128729A (ja) * 2006-02-06 2006-05-18 Hitachi Ltd エッチング装置
JP2007005592A (ja) * 2005-06-24 2007-01-11 Tokyo Electron Ltd プラズマ処理方法、高速プラズマエッチング装置
JP2007088411A (ja) * 2005-06-28 2007-04-05 Hitachi High-Technologies Corp 静電吸着装置およびウエハ処理装置ならびにプラズマ処理方法
JP2007329505A (ja) * 2007-08-23 2007-12-20 Fujitsu Ltd 半導体装置の製造方法
CN101133682A (zh) * 2005-03-03 2008-02-27 应用材料股份有限公司 用于蚀刻具有受控制的制程结果分配的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040261712A1 (en) * 2003-04-25 2004-12-30 Daisuke Hayashi Plasma processing apparatus
US7648914B2 (en) * 2004-10-07 2010-01-19 Applied Materials, Inc. Method for etching having a controlled distribution of process results
US7682978B2 (en) * 2005-06-24 2010-03-23 Tokyo Electron Limited Plasma processing method and high-rate plasma etching apparatus
US7672110B2 (en) * 2005-08-29 2010-03-02 Applied Materials, Inc. Electrostatic chuck having textured contact surface
JP4673173B2 (ja) 2005-09-15 2011-04-20 株式会社日立ハイテクノロジーズ プラズマエッチング方法
US20080178803A1 (en) * 2007-01-30 2008-07-31 Collins Kenneth S Plasma reactor with ion distribution uniformity controller employing plural vhf sources
TWI520262B (zh) * 2008-04-02 2016-02-01 Ａｐ系統股份有限公司 基板組合裝置
JP4803226B2 (ja) 2008-08-28 2011-10-26 ブラザー工業株式会社 画像形成装置およびドラムユニット

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183027A (ja) * 1998-12-11 2000-06-30 Mitsubishi Electric Corp 半導体装置の製造方法
CN101133682A (zh) * 2005-03-03 2008-02-27 应用材料股份有限公司 用于蚀刻具有受控制的制程结果分配的方法
JP2007005592A (ja) * 2005-06-24 2007-01-11 Tokyo Electron Ltd プラズマ処理方法、高速プラズマエッチング装置
JP2007088411A (ja) * 2005-06-28 2007-04-05 Hitachi High-Technologies Corp 静電吸着装置およびウエハ処理装置ならびにプラズマ処理方法
JP2006128729A (ja) * 2006-02-06 2006-05-18 Hitachi Ltd エッチング装置
JP2007329505A (ja) * 2007-08-23 2007-12-20 Fujitsu Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI659468B (zh) * 2014-02-28 2019-05-11 美商蘭姆研究公司 電漿蝕刻室中之半導體基板的上表面之平坦化方法
CN109119322A (zh) * 2018-07-27 2019-01-01 上海硕余精密机械设备有限公司 一种磁增强型等离子体源
CN112309807A (zh) * 2019-08-02 2021-02-02 中微半导体设备(上海)股份有限公司 等离子体刻蚀设备
CN112309807B (zh) * 2019-08-02 2022-12-30 中微半导体设备(上海)股份有限公司 等离子体刻蚀设备

Also Published As

Publication number Publication date
KR101234256B1 (ko) 2013-02-18
TWI419229B (zh) 2013-12-11
JP2011192664A (ja) 2011-09-29
DE102011013571A1 (de) 2011-09-15
US20110220609A1 (en) 2011-09-15
KR20110102830A (ko) 2011-09-19
TW201131648A (en) 2011-09-16
US20130295774A1 (en) 2013-11-07

Similar Documents

Publication Publication Date Title
CN102194664A (zh) 等离子蚀刻方法及等离子蚀刻装置
KR101990332B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
KR102016773B1 (ko) 반도체 장치의 제조 방법
TWI670392B (zh) 調控一或更多圖案化膜的局部應力與覆蓋誤差的方法及用於沉積該一或更多圖案化膜的腔室
TW201327668A (zh) 電漿蝕刻方法及電漿蝕刻裝置
TWI603397B (zh) 電漿蝕刻裝置及電漿蝕刻方法
WO2013047531A1 (ja) プラズマエッチング方法及び半導体装置の製造方法
US11380556B2 (en) Thermal atomic layer etch with rapid temperature cycling
TWI781977B (zh) 電漿處理裝置
KR20090115138A (ko) 처리 시스템용 다구역 가스 분배 시스템
WO2003007357A1 (fr) Procede de gravure a sec
JP6050944B2 (ja) プラズマエッチング方法及びプラズマ処理装置
US20140308815A1 (en) Etching method and device
TW202217457A (zh) 用於含金屬光阻沉積的表面改質
US8173036B2 (en) Plasma processing method and apparatus
US20060196846A1 (en) Plasma processing method and apparatus, and method for measuring a density of fluorine in plasma
US20220084845A1 (en) High conductance process kit
US20230223268A1 (en) BIAS VOLTAGE MODULATION APPROACH FOR SiO/SiN LAYER ALTERNATING ETCH PROCESS
KR20210106622A (ko) 플라즈마 애싱 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB03 Change of inventor or designer information

Inventor after: Shimizu Akitaka

Inventor after: Honda Masanobu

Inventor before: Yaegashi Hidetami

Inventor before: Honda Masanobu

Inventor before: Shimizu Akitaka

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: HIDETAMI YAEGASHI MASANOBU HONDA AKITAKA SHIMIZU TO: AKITAKA SHIMIZU MASANOBU HONDA

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110921